JP2010286814A - 表示装置、光検出方法、電子機器 - Google Patents

Abstract

【課題】少ない素子数で構成でき、精度良く光検出を行うことができ光検出部を提供する。
【解決手段】発光素子１を有する画素回路１０と、発光素子１からの光を検出して光検出情報を出力する光検出部３０を備える。この光検出部３０には、オン状態及びオフ状態とされてスイッチ素子として機能するとともにオフ状態において発光素子１からの光を検出する光センサとして機能するセンサ・スイッチ兼用素子Ｔ１０を設ける。そしてセンサ・スイッチ兼用素子Ｔ１０のオフ状態で該センサ・スイッチ兼用素子に流れる電流の変動分に応じた光検出情報を出力するようにする。
【選択図】図１０

Description

本発明は、例えば有機エレクトロルミネッセンス素子（有機ＥＬ素子）等の自発光素子を画素回路に用いた表示装置及び電子機器と、その画素回路に対して設けられる光検出部の光検出方法に関する。

特表２００７−５０１９５３号公報 特表２００８−５１８２６３号公報

有機エレクトロルミネッセンス（ＥＬ：Electroluminescence）発光素子を画素に用いたアクティブマトリクス方式の表示装置では、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御する。有機ＥＬは電流発光素子のため、ＥＬ素子に流れる電流量をコントロールすることで発色の階調を得ている。
即ち有機ＥＬ素子を有する画素回路では、与えられた信号値電圧に応じた電流を有機ＥＬ素子に流すことで、信号値に応じた階調の発光が行われるようにしている。

このような有機ＥＬ素子を用いた表示装置など、自発光素子を用いた表示装置では、画素間の発光輝度のばらつきを無くして画面上に生じるムラを無くすことが重要である。
画素の発光輝度のばらつきは、パネル製造時の初期状態でも生じるが、経時変化によっても生じる。
有機ＥＬ素子は時間経過によって発光効率が低下してしまう。つまり同じ電流を流してもその発光輝度が時間と共に低下してしまうこととなる。
その結果、例えば図３７（ａ）のように、黒表示に白いＷＩＮＤＯＷパターンを表示した後再び白表示に戻すとＷＩＮＤＯＷパターンを表示した部分の輝度が暗くなるという焼き付きが発生してしまう。
このような状況に対処するものとして、上記特許文献１，２では、各画素回路内に光センサを配置して、光センサの検出値をパネル内でフィードバックして発光輝度を補正する方式や、光センサからシステムにフィードバックして補正する方式が開示されている。

本発明は、画素回路に対して、画素回路の発光素子による光を検出する光検出部を備えた表示装置を対象とする。例えば光検出部で検出された光量情報に応じて信号値を補正することで、上記のような焼き付きが発生しないようにする表示装置を実現する。そして、その場合に、光検出部が精度良く検出を行うことができ、かつ少ない素子数や制御ライン数等で構成できる光検出部を提供することを目的とする。

本発明の表示装置は、信号線と所要数の走査線が交差する部分にマトリクス状に配置され、それぞれが発光素子を有する画素回路と、上記各画素回路に信号値を与えて、各画素回路で信号値に応じた輝度の発光を行わせる発光駆動部と、オン状態及びオフ状態とされてスイッチ素子として機能するとともに、オフ状態において上記画素回路の上記発光素子からの光を検出する光センサとして機能するセンサ・スイッチ兼用素子を含み、該センサ・スイッチ兼用素子による光検出情報を出力する検出信号出力回路が形成されている光検出部とを備える。

また本発明の光検出方法は、発光素子を有する画素回路と、上記画素回路の上記発光素子からの光を検出して光検出情報を出力する光検出部とを備えた表示装置における光検出方法である。そして、上記光検出部に、オン状態及びオフ状態とされてスイッチ素子として機能するとともにオフ状態において上記画素回路の上記発光素子からの光を検出する光センサとして機能するセンサ・スイッチ兼用素子を設け、該センサ・スイッチ兼用素子のオフ状態で該センサ・スイッチ兼用素子に流れる電流の変動分に応じた光検出情報を出力する。

本発明の電子機器は、信号線と所要数の走査線が交差する部分にマトリクス状に配置され、それぞれが発光素子を有する画素回路と、上記各画素回路に信号値を与えて、各画素回路で信号値に応じた輝度の発光を行わせる発光駆動部と、オン状態及びオフ状態とされてスイッチ素子として機能するとともに、オフ状態において光を検出する光センサとして機能するセンサ・スイッチ兼用素子を含み、該センサ・スイッチ兼用素子による光検出情報を出力する検出信号出力回路が形成されている光検出部とを備える。

このような本発明では、光検出素子を、オン状態及びオフ状態とされてスイッチ素子として機能し、かつオフ状態において発光素子からの光を検出する光センサとして機能するセンサ・スイッチ兼用素子を用いる。これによって光検出部内の検出信号出力回路の所定の検出のための準備動作と検出動作を１つの素子で実現できるようにする。

本発明によれば、光検出素子をセンサ・スイッチ兼用素子を用い、オン状態ではスイッチング素子、オフ状態では光検出素子として用いることで検出信号出力回路の構成を簡略化できる。例えば検出信号出力回路を構成するトランジスタ数を削減することができる。その結果、高歩留まり化が実現可能であり、また精度の高い検出動作が実現できる。さらに、この光検出結果を用いて信号補正等を行うことで、焼き付き等の発光素子の効率劣化による画質不良を対策することができる。

本発明の実施の形態の表示装置のブロック図である。 実施の形態の光検出部の配置の他の例の説明図である。 本発明に至る過程で検討された構成の回路図である。 本発明に至る過程で検討された構成の回路での動作波形図である。 本発明に至る過程で検討された構成の回路図である。 本発明に至る過程で検討された構成の回路での動作波形図である。 本発明に至る過程で検討された構成の動作の等価回路図である。 本発明に至る過程で検討された構成の動作の等価回路図である。 本発明に至る過程で検討された構成の動作の等価回路図である。 第１の実施の形態の画素回路及び光検出部の回路図である。 実施の形態の光検出動作期間の説明図である。 実施の形態の光検出動作期間の説明図である。 第１の実施の形態の光検出時の動作の説明図である。 第１の実施の形態の光検出時の動作の等価回路図である。 第１の実施の形態の光検出時の動作の等価回路図である。 第１の実施の形態の光検出時の動作の等価回路図である。 第１の実施の形態の光検出時の動作の等価回路図である。 第１の実施の形態の変形例の説明図である。 第１の実施の形態の変形例の光検出動作の説明図である。 第２の実施の形態の表示装置のブロック図である。 第２の実施の形態の画素回路及び光検出部の回路図である。 第２の実施の形態の光検出期間の説明図である。 第２の実施の形態の光検出動作の説明図である。 第２の実施の形態の光検出時の動作の等価回路図である。 第２の実施の形態の光検出時の動作の等価回路図である。 第２の実施の形態の光検出時の動作の等価回路図である。 第２の実施の形態の光検出時の動作の等価回路図である。 第２の実施の形態の光検出時の動作の等価回路図である。 第２の実施の形態の変形例Ｉの光検出期間の説明図である。 第２の実施の形態の変形例Ｉの光検出動作の説明図である。 第２の実施の形態の変形例IIの説明図である。 第２の実施の形態の変形例IIの光検出期間の説明図である。 第２の実施の形態の変形例IIの光検出動作の説明図である。 第２の実施の形態の変形例IIIの説明図である。 本発明の応用例の光検出動作の説明図である。 本発明の応用例の説明図である。 焼き付き補正の説明図である。

以下、本発明の実施の形態について次の順序で説明する。
＜１．表示装置の構成＞
＜２．本発明に至る過程で考慮された構成＞
＜３．第１の実施の形態＞
［３−１ 回路構成］
［３−２ 光検出動作期間］
［３−３ 光検出動作］
［３−４ 第１の実施の形態の変形例］
＜４ 第２の実施の形態＞
［４−１ 回路構成］
［４−２ 光検出動作］
［４−３ 第２の実施の形態の変形例］
＜５．応用例＞

＜１．表示装置の構成＞

図１に実施の形態の有機ＥＬ表示装置の構成を示す。
この有機ＥＬ表示装置は、有機ＥＬ素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路１０を含むものである。この有機ＥＬ表示装置は各種電子機器において表示デバイスとして搭載される。例えばテレビジョン受像器、モニタ装置、記録再生装置、通信機器、コンピュータ機器、オーディオ機器、ビデオ機器、ゲーム機、家電機器等の電子機器である。
図示のように、有機ＥＬ表示装置は、多数の画素回路１０が列方向と行方向（ｍ行×ｎ列）にマトリクス状に配列された画素アレイ２０を有する。なお、画素回路１０のそれぞれは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの発光画素となり、各色の画素回路１０が所定規則で配列されてカラー表示装置が構成される。

各画素回路１０を発光駆動するための構成として、水平セレクタ１１、ライトスキャナ１２を備える。
また水平セレクタ１１により選択され、表示データとしての輝度信号の信号値（階調値）に応じた電圧を画素回路１０に供給する信号線ＤＴＬ（ＤＴＬ１、ＤＴＬ２・・・）が、画素アレイ上で列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・は、画素アレイ２０においてマトリクス配置された画素回路１０の列数分だけ配される。

また画素アレイ２０上において、行方向に書込制御線ＷＳＬ（ＷＳＬ１，ＷＳＬ２・・・）が配されている。書込制御線ＷＳＬは、画素アレイ２０においてマトリクス配置された画素回路１０の行数分だけ配される。
書込制御線ＷＳＬ（ＷＳＬ１，ＷＳＬ２・・・）はライトスキャナ１２により駆動される。ライトスキャナ１２は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ１，ＷＳＬ２・・・に順次、走査パルスＷＳを供給して、画素回路１０を行単位で線順次走査する。

水平セレクタ１１は、ライトスキャナ１２による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対する入力信号としての信号値電位（Ｖｓｉｇ）を供給する。

各画素回路１０に対応して、光検出部３０が設けられる。光検出部３０は、内部に光センサとして機能する素子（後述するセンサ兼用トランジスタＴ１０）と、当該素子を含む検出信号出力回路を有しており、対応する画素回路１０の発光素子の発光光量の検出情報を出力する。
また、光検出部３０の動作を制御する検出動作制御部２１が設けられる。検出動作制御部２１からは制御線ＴＬａ（ＴＬａ１，ＴＬａ２・・・）、及び制御線ＴＬｂ（ＴＬｂ１，ＴＬｂ２・・・）が、各光検出部３０に対して配されている。
光検出部３０内の検出信号出力回路の構成については後述するが、制御線ＴＬａは、光検出部３０内のスイッチングトランジスタＴ３に対して、そのオン／オフ制御のための制御パルスｐＴ３を供給する制御線となる。また制御線ＴＬｂは、光検出部３０内のセンサ兼用トランジスタＴ１０に対して、そのオン／オフ制御のための制御パルスｐＴ１０を供給する制御線となる。
また、光検出部３０の動作電源電圧を供給する電源線ＶＬ（ＶＬ１，ＶＬ２・・・）が各光検出部３０に対して配されている。この電源線ＶＬ（ＶＬ１，ＶＬ２・・・）に対しては、検出動作制御部２１が動作電源電圧Ｖｃｃと基準電圧Ｖｉｎｉから成るパルス電圧を与える。

また各光検出部３０に対応して、例えば列方向に、光検出線ＤＥＴＬ（ＤＥＴＬ１、ＤＥＴＬ２・・・）が配設されている。この光検出線ＤＥＴＬは、光検出部３０が、検出情報としての電圧を出力するラインとされる。
各光検出線ＤＥＴＬ（ＤＥＴＬ１、ＤＥＴＬ２・・・）は、光検出ドライバ２２に導入されている。光検出ドライバ２２は、各光検出線ＤＥＴＬについての電圧検出を行うことで、各光検出部３０による光量検出情報を検出する。

光検出ドライバ２２は、各光検出部３０による各画素回路１０についての光量検出情報を、水平セレクタ１１内の信号値補正部１１ａに与える。
信号値補正部１１ａは、光量検出情報により、各画素回路１０内の有機ＥＬ素子の発光効率の劣化具合を判定し、それに応じて、各画素回路１０に与える信号値Ｖｓｉｇの補正処理を行う。

有機ＥＬ素子は時間経過によって発光効率が低下してしまう。つまり同じ電流を流してもその発光輝度が時間と共に低下してしまうこととなる。そこで本例の表示装置は、各画素回路１０の発光光量を検出し、これによって発光輝度の劣化を判定する。そして劣化具合に応じて信号値Ｖｓｉｇ自体を補正する。例えば或る電圧値Ｖ１としての信号値Ｖｓｉｇを与える場合に、発光輝度の低下具合に応じた補正値αを設定し、電圧値Ｖ１＋αとしての信号値Ｖｓｉｇを与えるように補正する。
このように検出した各画素回路１０の発光輝度の劣化を、信号値Ｖｓｉｇにフィードバックする補正を行うことで焼き付きを減少させる。
例えば図３７（ａ）のように焼き付きが発生してしまう状況で、図３７（ｂ）のように焼き付きを低減するものである。

なお図１には示していないが、画素回路１０及び光検出部３０には、所要の固定電位としてのカソード電位Ｖｃａｔを供給する電位線が接続される（図１０に示す）。
また図１は第１の実施の形態の表示装置としての構成を示したもので、第２の実施の形態については図２０で説明する。

ところで図１では、画素回路１０のそれぞれに対して光検出部３０が１つ設けられるように図示しているが、必ずしも画素回路１０の１つに対応して光検出部３０が１つ設けられるようにしなくてもよい。
例えば図２に示すように４つの画素回路１０に対して１つの光検出部３０を配置するなどのように、１つの光検出部３０が複数の画素回路１０に対応して光検出を行うような構成も考えられる。例えば、図２の画素回路１０ａ，１０ｂ，１０ｃ，１０ｄについての光検出を行う場合、画素回路１０ａ，１０ｂ，１０ｃ，１０ｄを順番に発光させながら順次光検出部３０ａで光検出を行うなどの手法を用いればよい。また、これら複数の画素回路１０について同時に発光させ、例えば画素回路１０ａ，１０ｂ，１０ｃ，１０ｄから成る画素ブロック単位で光量を検出するという手法をとってもよい。

＜２．本発明に至る過程で考慮された構成＞

ここで、本発明の実施の形態の回路構成及び動作を説明するのに先立って、本実施の形態の理解のため、本発明に至る過程で考慮された光検出部について述べておく。
図３は、画素回路１０と、焼き付きの低減のために考えられた光検出部１００を示している。

画素回路１０は、駆動トランジスタＴｄ、サンプリングトランジスタＴｓ、保持容量Ｃｓ、及び有機ＥＬ素子１から成る。このような構成の画素回路１０については後述する。
このような画素回路１０の有機ＥＬ素子１の発光効率の低下を補正するために、固定の電源電圧（Ｖｃｃ）と光検出線ＤＥＬＴ間に光検出素子（光センサ）Ｓ１とスイッチングトランジスタＴ１が挿入された構成の光検出部１００を設ける。

この場合、例えばフォトダイオードによる光センサＳ１は、有機ＥＬ素子１の発光光量に応じたリーク電流を流すことになる。
一般に光を検出するダイオードは光を検出するとその電流が増加する。また、電流の増加量はダイオードに入射する光量によって変化する。具体的には光量が多ければ電流増加量は大きく、少なければ電流増加量は小さくなる。
この光センサＳ１を流れる電流は、スイッチングトランジスタＴ１が導通されることで光検出線ＤＥＴＬに流れる。
光検出線ＤＥＴＬに接続された外部ドライバ１０１は、光センサＳ１によって光検出線ＤＥＴＬに与えられた電流量を検出する。
外部ドライバ１０１が検出した電流値は検出情報信号に変換されて水平セレクタ１１に供給される。水平セレクタ１１では、検出情報信号から、画素回路１０に与えた信号値Ｖｓｉｇに対応する検出電流値となっているか否かを判別する。もし有機ＥＬ素子１の発光輝度が劣化していると、検出電流量が減少する。そのような場合は、信号値Ｖｓｉｇを補正するようにする。

図４に光検出動作波形を示す。ここでは、光検出部１００が検出電流を外部ドライバ１０１に出力する期間（光検出期間）を１フレームとしている。
図４の信号書込期間において、画素回路１０は走査パルスＷＳによってサンプリングトランジスタＴｓがオンとされ、水平セレクタ１１によって信号線ＤＴＬに与えられている信号値Ｖｓｉｇが入力される。この信号値Ｖｓｉｇは駆動トランジスタＴｄのゲートに入力され、容量Ｃｓに保持される。このため駆動トランジスタＴｄは、そのゲート・ソース間電圧に応じた電流を有機ＥＬ素子１に流し、有機ＥＬ素子１を発光させる。例えば現フレームは、白表示のための信号値Ｖｓｉｇが与えられたとすると、有機ＥＬ素子１は現フレームにおいて白レベルの発光を行う。
この白レベルの発光が行われるフレームにおいて、光検出部１００では制御パルスｐＴ１によってスイッチングトランジスタＴ１が導通される。このため有機ＥＬ素子１の光を受けた光センサＳ１の電流変化が、光検出線ＤＥＴＬに反映される。
例えばその際の光センサＳ１に流れる電流量は、本来の発光光量であれば、図４に実線で示すものである場合、有機ＥＬ素子１の劣化によって発光光量が低下していれば、例えば点線で示すようになる。

このような発光輝度の劣化に応じた電流変化が光検出線ＤＥＴＬに現れるため、外部ドライバ１０１では、この電流量を検出し、劣化具合の情報を得ることができる。そしてそれを水平セレクタ１１にフィードバックし、信号値Ｖｓｉｇを補正して、輝度劣化の補正を行う。このようにすれば、焼き付きを低減させることができる。

しかしながら、このような光検出方式では、次のような不都合な点が生じた。
光センサＳ１は、有機ＥＬ素子１の発光を受光してその電流を増加させる。この光センサＳ１としてのダイオードは、電流変化が大きいオフ領域（印加電圧：負で０Ｖ付近）を用いるのが望ましい。電流変化を的確に検知するためである。
ところが、このときの電流値は増加しているといっても、オン電流に対しては非常に小さいために精度よく輝度変化を検出するためには光検出線ＤＥＴＬの寄生容量を充電する時間が大きくなってしまう。例えば１フレームで精度良く電流変化を検出することは難しい。
この対策として光センサＳ１のサイズを大きくして電流量を大きくするということが考えられるが、サイズが大きくなるとそれだけ画素アレイ２０内での画素レイアウトに対して光検出部１００の占める割合は大きくなってしまう。

そこで、次に図５のような光検出部２００が考えられた。
この光検出部２００としての検出信号出力回路は、光センサＳ１と、容量Ｃ１と、ｎチャネルＴＦＴによる検出信号出力用トランジスタＴ５，スイッチングトランジスタＴ３，Ｔ４、トランジスタのダイオード接続によるダイオードＤ１を備える。

光センサＳ１は、電源電圧Ｖｃｃと検出信号出力用トランジスタＴ５のゲートの間に接続されている。
この光センサＳ１は一般的にはＰＩＮダイオードやアモルファスシリコンを用いて作成される。
この光センサＳ１は、有機ＥＬ素子１で発光される光を検出するように配置されている。そして検出光量に応じて、その電流が増減する。具体的には有機ＥＬ素子１の発光光量が多ければ電流増加量は大きく、少なければ電流増加量は小さくなる。

容量Ｃ１は、電源電圧Ｖｃｃと検出信号出力用トランジスタＴ５のゲートの間に接続されている。
検出信号出力用トランジスタＴ５は、ドレインが電源電圧Ｖｃｃに接続されている。そしてソースがスイッチングトランジスタＴ３と接続されている。
スイッチングトランジスタＴ３は、検出信号出力用トランジスタＴ５のソースと光検出線ＤＥＴＬの間に接続されている。このスイッチングトランジスタＴ３のゲートは制御線ＴＬｘから与えられる制御パルスｐＴ３によってオン／オフされる。スイッチングトランジスタＴ３がオンとされることで、検出信号出力用トランジスタＴ５のソース電位が光検出線ＤＥＴＬに出力される構成となっている。
ダイオードＤ１は、検出信号出力用トランジスタＴ５のソースとカソード電位Ｖｃａｔの間に接続されている。
スイッチングトランジスタＴ４は、そのドレイン及びソースが検出信号出力用トランジスタＴ５のゲートと基準電位Ｖｉｎｉの間に接続されている。このスイッチングトランジスタＴ４のゲートは、制御線ＴＬｙから与えられる制御パルスｐＴ４によってオン／オフされる。
スイッチングトランジスタＴ４がオンとされることで、検出信号出力用トランジスタＴ５のゲートに基準電位Ｖｉｎｉが入力される構成となっている。

光検出ドライバ２０１には、各光検出線ＤＥＴＬについて、その電位を検出する電圧検出部２０１ａが設けられている。この電圧検出部２０１ａによって、光検出部２００が出力した検出信号電圧を検出し、これを有機ＥＬ素子１の発光光量情報（輝度劣化の情報）として、水平セレクタ１１に供給する。

図６は光検出動作時の動作波形を示している。
ここでは、画素回路１０に信号値Ｖｓｉｇを書き込むための走査パルスＷＳ、光検出部２００に対する制御パルスｐＴ４，ｐＴ３、検出信号出力用トランジスタＴ５のゲート電圧、光検出線ＤＥＴＬに表れる電圧を示している。

光検出部２００では、まず検出準備期間として、制御パルスｐＴ４，ｐＴ３によってスイッチングトランジスタＴ３、Ｔ４がオンとされる。このときの状態を図７に示す。
スイッチングトランジスタＴ４がオンとされることで、基準電圧Ｖｉｎｉが検出信号出力用トランジスタＴ５のゲートに入力する。
ここで基準電圧Ｖｉｎｉは検出信号出力用トランジスタＴ５、及びダイオードＤ１をオンする電圧とされている。つまり基準電圧Ｖｉｎｉは、検出信号出力用トランジスタＴ５の閾値電圧ＶｔｈＴ５、ダイオードＤ１の閾値電圧ＶｔｈＤ１、カソード電圧Ｖｃａｔの和であるＶｔｈＴ５＋ＶｔｈＤ１＋Ｖｃａｔより大きい。このため図７のように電流Ｉｉｎｉが流れ、スイッチングトランジスタＴ３もオンとされているため、光検出線ＤＥＴＬに電位Ｖｘが出力される。
検出準備期間は、このような動作で、図６に示すように、検出信号出力用トランジスタＴ５のゲート電位＝Ｖｉｎｉ，光検出線ＤＥＴＬの電位＝Ｖｘとなる。

１フレーム期間の表示のために、画素回路１０では信号書込が行われる。即ち図６の信号書込期間において、走査パルスＷＳがＨレベルとされ、サンプリングトランジスタＴｓが導通される。このとき水平セレクタ１１は信号線ＤＴＬに白表示階調の信号値Ｖｓｉｇを与えている。これによって当該画素回路１０において有機ＥＬ素子１で信号値Ｖｓｉｇに応じた発光が行われる。図８にこのときの状態を示す。
このとき、光センサＳ１は有機ＥＬ素子１の発光を受光し、そのリーク電流が変化するが、スイッチングトランジスタＴ４がオンしているため、検出信号出力用トランジスタＴ５のゲート電圧は基準電圧Ｖｉｎｉのままである。

信号書込終了後、画素回路１０ではサンプリングトランジスタＴｓがオフとされる。
また光検出部２００では、制御パルスｐＴ４がＬレベルとされて、スイッチングトランジスタＴ４がオフとされる。この状態を図９に示す。
スイッチングトランジスタＴ４がオフとなることで、光センサＳ１が有機ＥＬ素子１の発光を受光し、電源電圧Ｖｃｃからリーク電流を検出信号出力用トランジスタＴ５のゲートに流す。
この動作によって検出信号出力用トランジスタＴ５のゲート電圧は、図６に示すように基準電圧Ｖｉｎｉから上昇してゆき、それに伴って光検出線ＤＥＴＬの電位も電位Ｖｘから増加してゆく。この光検出線ＤＥＴＬの電位変化を、電圧検出部２０１ａが検出する。この検出電位は、有機ＥＬ素子１の発光光量に応じたものとなる。換言すれば、特定の階調表示（例えば白表示）を画素回路１０で実行させているのであれば、検出電位は、有機ＥＬ素子１の劣化具合を表すものとなる。例えば光検出線ＤＥＴＬの電位変化として図６の実線は劣化がないとき、破線は劣化が生じているときとしている。
一定時間経過後、制御パルスｐＴ３がＬレベルとされ、スイッチングトランジスタＴ３がオフとされて検出動作を終了する。
例えば１フレームでの該当ラインの各画素回路１０についての検出が以上のように行われる。

この光検出部２００の検出信号出力回路構成は、ソースフォロワ回路となっており、検出信号出力用トランジスタＴ５のゲート電圧が変動すればその変動分がソースに出力される構成となっている。つまり光センサＳ１のリーク電流変化による検出信号出力用トランジスタＴ５のゲート電圧の変化がソースから光検出線ＤＥＴＬに出力される。
また、検出信号出力用トランジスタＴ５のゲート・ソース間電圧Ｖｇｓは、その閾値電圧Ｖｔｈよりも大きくなるように設定されている。このため、出力される電流値は先に図３に示した回路構成と比較して非常に大きく、光センサＳ１の電流値が小さくても検出信号出力用トランジスタＴ５を介することで、発光光量の検出情報を光検出ドライバ２０１に出力することが可能となっている。

このため、精度の良い光検出動作が可能であるが、光検出部２００は、その素子数が多くなってしまう。即ちセンサＳ１、４つのトランジスタ（Ｔ３，Ｔ４，Ｔ５，Ｄ１）、容量Ｃ１が必要であり、画素回路１０も含めて、画素当たりの素子数の増大、トランジスタの割合の増大が生じ、低歩留まりの原因となってしまう。

そこで本実施の形態では、このような点を踏まえ、上記光検出部２００のように精度良く光検出を行うことができることを維持しながら、光検出部の構成を簡易化し、高歩留まりを実現できるようにする。

＜３．第１の実施の形態＞
［３−１ 回路構成］

図１に示した実施の形態の画素回路１０及び光検出部３０の構成を図１０に示す。
図１０の画素回路１０は、ｎチャネルＴＦＴによるサンプリングトランジスタＴｓ、保持容量Ｃｓ、ｐチャネルＴＦＴによる駆動トランジスタＴｄ、有機ＥＬ素子１を有する。
図１で示したように画素回路１０は、信号線ＤＴＬと書込制御線ＷＳＬとの交差部に配される。信号線ＤＴＬはサンプリングトランジスタＴｓのドレインに接続され、書込制御線ＷＳＬはサンプリングトランジスタＴｓのゲートに接続されている。

駆動トランジスタＴｄ及び有機ＥＬ素子１は、電源電位Ｖｃｃとカソード電位Ｖｃａｔの間で直列に接続されている。
またサンプリングトランジスタＴｓ及び保持容量Ｃｓは、駆動トランジスタＴｄのゲートに接続されている。駆動トランジスタＴｄのゲート・ソース間電圧をＶｇｓで表わしている。

この画素回路１０では、水平セレクタ１１が信号線ＤＴＬに輝度信号に応じた信号値を印加するときに、ライトスキャナ１２が書込制御線ＷＳＬの走査パルスＷＳをＨレベルとすると、サンプリングトランジスタＴｓが導通して信号値が保持容量Ｃｓに書き込まれる。保持容量Ｃｓに書き込まれた信号値電位が駆動トランジスタＴｄのゲート電位となる。
ライトスキャナ１２が書込制御線ＷＳＬの走査パルスＷＳをＬレベルとすると、信号線ＤＴＬと駆動トランジスタＴｄとは電気的に切り離されるが、駆動トランジスタＴｄのゲート電位は保持容量Ｃｓによって安定に保持される。
そして電源電位Ｖｃｃからカソード電位Ｖｃａｔに向かって駆動電流Ｉｄｓが駆動トランジスタＴｄ及び有機ＥＬ素子１に流れる。
このとき電流Ｉｄｓは、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた値となり、有機ＥＬ素子１はその電流値に応じた輝度で発光する。
つまりこの画素回路１０では、保持容量Ｃｓに信号線ＤＴＬからの信号値電位を書き込むことによって駆動トランジスタＴｄのゲート印加電圧を変化させ、これにより有機ＥＬ素子１に流れる電流値をコントロールして発色の階調を得る。

ｐチャネルＴＦＴによる駆動トランジスタＴｄのソースは電源Ｖｃｃに接続されており、常に飽和領域で動作するように設計されているので、駆動トランジスタＴｄは次の式１に示した値を持つ定電流源となる。
Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）²・・・（式１）
但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈは駆動トランジスタＴｄの閾値電圧を表している。
この式１から明らかな様に、飽和領域ではトランジスタのドレイン電流Ｉｄｓはゲート・ソース間電圧Ｖｇｓによって制御される。駆動トランジスタＴｄは、ゲート・ソース間電圧Ｖｇｓが一定に保持される為、定電流源として動作し、有機ＥＬ素子１を一定の輝度で発光させることができる。

ここで一般的に、有機ＥＬ素子１の電流−電圧特性は時間が経過すると劣化してしまう。そして画素回路１０においては、有機ＥＬ素子１の経時変化とともに、駆動トランジスタＴｄのドレイン電圧が変化してゆく。ところが画素回路１０ではゲート・ソース間電圧Ｖｇｓが一定であるので、有機ＥＬ素子１には一定量の電流が流れ、発光輝度は変化しない。つまり安定した階調制御ができる。

しかしながら、有機ＥＬ素子１は時間変化と共にその駆動電圧だけでなく、発光効率も低下してしまう。つまり同じ電流を流してもその発光輝度が時間と共に低下してしまうこととなる。その結果、上述した図３７（ａ）のように焼き付きが発生してしまう。
そこで光検出部３０を設け、発光輝度の劣化に応じた補正が行われるようにしている。
本例の光検出部３０としての検出信号出力回路は、図１０に示すようにセンサ兼用トランジスタＴ１０と、容量Ｃ２と、ｎチャネルＴＦＴによる検出信号出力用トランジスタＴ５，スイッチングトランジスタＴ３を備える。

センサ兼用トランジスタＴ１０は、電源線ＶＬと検出信号出力用トランジスタＴ５のゲートの間に接続されている。
このセンサ兼用トランジスタＴ１０は、上記図５の構成のダイオードによる光センサＳ１に代えるものであり、オン状態及びオフ状態とされてスイッチ素子として機能するとともにオフ状態において光センサとして機能する。
ＴＦＴは、その構造としてチャネル層に対してゲートメタル、ソースメタル等が配されて形成される。センサ兼用トランジスタＴ１０は、例えばソース、ドレインを形成するメタル層がチャネル層の上方においてチャネル層を比較的遮光しない構造とすることで形成できる。つまり外光がチャネル層に入射されるようにＴＦＴを形成すればよい。
このセンサ兼用トランジスタＴ１０は、有機ＥＬ素子１で発光される光を検出するように配置されている。そしてオフ状態において、受光光量に応じて、そのリーク電流が増減する。具体的には有機ＥＬ素子１の発光光量が多ければリーク電流の増加量は大きく、少なければリーク電流の増加量は小さくなる。
またセンサ兼用トランジスタＴ１０のゲートは、制御線ＴＬｂに接続されている。従って図１に示した検出動作制御部２１の制御パルスｐＴ１０によってオン／オフされる。センサ兼用トランジスタＴ１０がオンとされることで、検出信号出力用トランジスタＴ５のゲートに電源線ＶＬの電位が入力される構成となっている。
なお、上述したように、電源線ＶＬには、電源電圧Ｖｃｃと基準電圧Ｖｉｎｉという２つの値を持つパルス電圧が、検出動作制御部２１によって与えられる。

容量Ｃ２は、カソード電位Ｖｃａｔと検出信号出力用トランジスタＴ５のゲートの間に接続されている。この容量Ｃ２は検出信号出力用トランジスタＴ５のゲート電圧を保持するために設けられる。

検出信号出力用トランジスタＴ５は、ドレインが電源線ＶＬに接続されている。そしてソースがスイッチングトランジスタＴ３と接続されている。
スイッチングトランジスタＴ３は、検出信号出力用トランジスタＴ５のソースと光検出線ＤＥＴＬの間に接続されている。このスイッチングトランジスタＴ３のゲートは制御線ＴＬａに接続され、従って図１に示した検出動作制御部２１の制御パルスｐＴ３によってオン／オフされる。スイッチングトランジスタＴ３がオンとされることで、検出信号出力用トランジスタＴ５を流れる電流が光検出線ＤＥＴＬに出力される構成となっている。

光検出ドライバ２２には、各光検出線ＤＥＴＬについて、その電位を検出する電圧検出部２２ａが設けられている。この電圧検出部２２ａによって、光検出部３０が出力した検出信号電圧を検出し、これを有機ＥＬ素子１の発光光量情報（輝度劣化の情報）として、図１の水平セレクタ１１（信号値補正部１１ａ）に供給する。
なお、光検出線ＤＥＴＬには、例えばダイオード接続のトランジスタによるダイオードＤ１が接続され、固定電位（例えばカソード電位Ｖｃａｔ）への電流経路を設けている。
これは、図５における光検出部２００内のダイオードＤ１を画素アレイ２０の外部（光検出ドライバ２２側）に配置するものであり、本例の光検出部３０の素子数の削減のための一要素となっている。

このように本例の光検出部３０では、センサ兼用トランジスタＴ１０を設けること、及びダイオードＤ１を外部配置することで、３つのトランジスタ（Ｔ３，Ｔ５，Ｔ１０）と容量Ｃ２によって構成されるようにしている。

［３−２ 光検出動作期間］

図１０に示した光検出部３０によって、画素回路１０の有機ＥＬ素子１の発光光量を検出する光検出動作が行われるが、まずここで、光検出部３０の光検出動作等の実行期間について説明する。

図１１（ａ）は、通常映像表示終了後に光検出動作を行う例を示している。
なお、「通常映像表示」とは、表示装置に供給された映像信号に基づく信号値Ｖｓｉｇを各画素回路１０に与えて、通常の動画や静止画としての映像表示を行っている状態を言うこととする。

図１１（ａ）の場合、時点ｔ０で表示装置の電源がオンとされたとする。
ここで時点ｔ１までに電源投入時の各種初期動作が行われ、時点ｔ１から通常映像表示を開始するとする。そして時点ｔ１以降、通常映像表示として、映像のフレームＦ１，Ｆ２・・・の表示が実行される。
この間、光検出部３０は光検出動作は行わない。
時点ｔ２で通常映像表示が終了されるとする。例えば電源オフ操作が行われた場合などである。
この図１１（ａ）の例の場合、この時点ｔ２以降で光検出部３０が光検出動作を実行する。
この場合、例えば１フレーム期間に１ライン分の画素についての光検出動作を行う。
例えば光検出動作を開始する場合、水平セレクタ１１は最初のフレームＦａでは、図１１（ｂ）に示すように１ライン目を白表示とするような表示を各画素回路１０に実行させる。つまり１ライン目の画素回路１０のみ白表示（高輝度階調表示）を行わせ、他の全ての画素回路１０には黒表示を実行させるように、各画素回路１０に信号値Ｖｓｉｇを与える。
このフレームＦａの期間において、１ライン目の画素に対応する各光検出部３０は、対応する画素の発光光量を検出する。光検出ドライバ２２は、各列の光検出線ＤＥＴＬの電圧検出を行い、１ライン目の各画素の発光輝度情報を得る。そして、それを水平セレクタ１１にフィードバックする。

次のフレームＦｂでは、水平セレクタ１１は図１１（ｂ）に示すように２ライン目を白表示とするような表示を各画素回路１０に実行させる。つまり２ライン目の画素回路１０のみ白表示（高輝度階調表示）を行わせ、他の全ての画素回路１０には黒表示を実行させる。
このフレームＦｂの期間において、２ライン目の画素に対応する光検出部３０は、対応する画素の発光光量を検出する。光検出ドライバ２２は、各列の光検出線ＤＥＴＬの電圧検出を行い、２ライン目の各画素の発光輝度情報を得る。そして、それを水平セレクタ１１にフィードバックする。
このような動作を、最終ラインまで続けていく。最終ラインの各画素の発光輝度情報を検出し、水平セレクタ１１にフィードバックした段階で、光検出動作は終了する。
水平セレクタ１１は、各画素の発光輝度情報に基づいて信号値補正処理を行う。
時点ｔ３で以上の光検出動作が完了したら、例えば表示装置の電源をオフにするなど、所要の処理を行う。

なお、各ラインの光検出動作において、該当ラインの画素に対応する光検出部３０が選択されるが、その選択は、検出動作制御部２１の制御パルスｐＴ３によって行われる。
即ち該当ラインの画素に対応する光検出部３０のみで、スイッチングトランジスタＴ３がオンとされることで、光検出線ＤＥＴＬには、他のラインの光検出部３０の情報は出力されないため、該当ラインの画素の光量検出が可能となる。

図１２（ａ）は、通常映像表示実行中に、或る周期で光検出動作を行う例である。
例えば時点ｔ１０で通常映像表示が開始されたとする。光検出部３０による光検出動作は、この通常映像表示の開始とともに、１フレームの期間に１ライン毎行われる。即ち上記図１１の時点ｔ２〜ｔ３で示した動作と同様の検出動作を行う。但し、各画素回路１０の表示は通常の映像表示の状態であり、図１１（ｂ）のような光検出動作用の表示ではない。
１ライン目〜最終ラインまでについての光検出動作を完了したら、一旦、光検出部３０は光検出動作を終了する。

光検出動作は、所定周期毎に行うものとし、ある時点ｔ１２で、その検出動作周期のタイミングに至ったとすると、その時点ｔ１２から、同様に１ライン目〜最終ラインまでの光検出動作を行う。そして光検出動作を完了したら、その後所定期間、光検出動作を行わない。
例えばこのように、通常映像表示実行中に並行して、所定周期で光検出動作を行うことも考えられる。

図１２（ｂ）は、電源オン時に光検出動作を行う例である。
時点ｔ２０で表示装置の電源がオンとされたとする。ここで電源投入時の立ち上げ等の各種初期動作が行われた直後、時点ｔ２１から光検出動作を行う。即ち上記図１１の時点ｔ２〜ｔ３で示した動作と同様の検出動作を行う。各画素回路１０についても、図１１（ｂ）のように、各フレーム毎に、１ラインのみ白表示とする光検出動作用の表示を実行させる。

１ライン目〜最終ラインまでについての光検出動作を完了したら、時点ｔ２２で、水平セレクタ１１は各画素回路１０に対して通常映像表示を開始させる。光検出部３０では光検出動作を行わない。

例えば以上のように、通常映像表示終了後、通常映像表示実行中、通常の映像表示開始前などに、光検出動作を行い、その検出に基づいて信号値補正処理を行うことで、発光輝度劣化に対応できる。
なお、例えば通常映像表示終了後と通常の映像表示開始前の両方で光検出動作を行うような例も考えられる。

通常映像表示終了後と通常の映像表示開始前の一方、又は両方で光検出動作を行う場合は、図１１（ｂ）に示したような光検出動作用の表示を実行できるので、その白表示などの高い階調の発光で検出ができるという利点がある。また任意の階調の表示を実行させて階調毎の劣化具合を検出するようにもできる。
一方、通常映像表示実行中に行う場合、実際に表示中の映像内容は不定であるため、階調を特定して光検出動作を行うことができない。このため、検出値は、発光階調（その際に検出対象画素に与えた信号値Ｖｓｉｇ）を考慮したものとして判定し、信号値補正処理を行う必要がある。但し、通常映像表示実行中に繰り返し光検出動作及び補正処理ができることで、有機ＥＬ素子１の輝度劣化に対して、ほぼ常時対応できるという利点がある。

［３−３ 光検出動作］

図１３〜図１７で本例の光検出部３０による光検出動作について説明する。例えば上記図１１の通常映像表示終了後などに実行する動作である。

図１３に光検出部３０の動作に関する波形を示す。ここではライトスキャナ１２が画素回路１０（サンプリングトランジスタＴｓ）に与える走査パルスＷＳを示している。
また、検出動作制御部２１が、制御線ＴＬｂ，ＴＬａに与える制御パルスｐＴ１０，ｐＴ３を示している。制御パルスｐＴ１０によって光検出部３０のセンサ兼用トランジスタＴ１０がオン／オフされる。また制御パルスｐＴ３によって光検出部３０のスイッチングトランジスタＴ３がオン／オフされる。
また図１３には、電源線ＶＬの電源パルスも示している。図のように検出動作制御部２１は、光検出期間に先立つ検出準備期間に、電源線ＶＬに基準電圧Ｖｉｎｉを与え、光検出を実行する期間には電源線ＶＬに電源電圧Ｖｃｃを与える。
また図１３では、検出信号出力用トランジスタＴ５のゲート電圧、光検出線ＤＥＴＬに表れる電圧も示している。
そして１つの光検出部３０は、対応する画素回路１０についての光量検出を、図１３のように１フレームの期間で行う例とする。

光検出部３０に対しては、検出動作制御部２１は、まず検出準備期間を含む時点ｔｍ０〜ｔｍ６の間、電源線ＶＬを基準電圧Ｖｉｎｉとする。
そして、時点ｔｍ１〜ｔｍ５で検出準備が行われる。検出動作制御部２１は、まず時点ｔｍ１で制御パルスｐＴ１０をＨレベルとし、センサ兼用トランジスタＴ１０をオンとする。また時点ｔｍ２で制御パルスｐＴ３をＨレベルとしてスイッチングトランジスタＴ３をオンとする。このときの状態を図１４に示す。
電源線ＶＬが基準電圧Ｖｉｎｉとされている時点ｔｍ１でセンサ兼用トランジスタＴ１０がオンすることで、検出信号出力用トランジスタＴ５のゲートに基準電圧Ｖｉｎｉが入力される。そしてスイッチングトランジスタＴ３がオンされることで検出信号出力用トランジスタＴ５のソースを光検出線ＤＥＴＬに接続する。

ここで基準電圧Ｖｉｎｉは検出信号出力用トランジスタＴ５をオンする電圧とされている。具体的には、基準電圧Ｖｉｎｉは、検出信号出力用トランジスタＴ５の閾値電圧ＶｔｈＴ５と、光検出線ＤＥＴＬに接続されたダイオードＤ１の閾値電圧ＶｔｈＤ１と、ダイオードＤ１のソース電位（例えばカソード電位Ｖｃａｔとする）の和より大きい。（基準電圧Ｖｉｎｉ＞ＶｔｈＴ５＋ＶｔｈＤ１＋Ｖｃａｔ）。
このため図１４のように電流Ｉｉｎｉが流れ、光検出線ＤＥＴＬは或る電位Ｖｘとなる。検出準備期間ではこのような動作が行われることで、図１３に示すように、検出信号出力用トランジスタＴ５のゲート電位＝Ｖｉｎｉ，光検出線ＤＥＴＬの電位＝Ｖｘとなる。

図１３の時点ｔｍ３〜ｔｍ４は、１フレーム期間の表示のために、画素回路１０に対して信号値Ｖｓｉｇの書込が行われる。
即ち図１３の信号書込期間において、走査パルスＷＳがＨレベルとされ、サンプリングトランジスタＴｓが導通される。このとき水平セレクタ１１は信号線ＤＴＬに例えば白表示階調の信号値Ｖｓｉｇを与えている。これによって当該画素回路１０において有機ＥＬ素子１で信号値Ｖｓｉｇに応じた発光が行われる。図１５にこのときの状態を示す。
このときセンサ兼用トランジスタＴ１０がオンしているため、検出信号出力用トランジスタＴ５のゲート電圧は基準電圧Ｖｉｎｉのままである。

信号書込終了後、時点ｔｍ４で画素回路１０ではサンプリングトランジスタＴｓがオフとされる。
また光検出部３０では、時点ｔｍ５で制御パルスｐＴ１０がＬレベルとされて、センサ兼用トランジスタＴ１０がオフとされる。この状態を図１６に示す。
センサ兼用トランジスタＴ１０をオフすることで、検出信号出力用トランジスタＴ５のゲートには、容量Ｃ２とセンサ兼用トランジスタＴ１０の寄生容量との容量比に応じたΔＶａ’というカップリング量が入力される。このため光検出線ＤＥＴＬの電圧もＶｘ−ΔＶａという電位に変化する。
カップリングによってセンサ兼用トランジスタＴ１０のソース・ドレイン間には電位差が生じ、受光した光量によってそのリーク量を変化させる。しかしこのときのリーク電流によっては、検出信号出力用トランジスタＴ５のゲート電圧は殆ど変化しない。これはセンサ兼用トランジスタＴ１０のソース・ドレイン間の電位差が小さいのと、次動作である電源線ＶＬを基準電圧Ｖｉｎｉから電源電圧Ｖｃｃへ変化させる動作までの時間が短いことによる。

一定時間経過した時点ｔｍ６で、検出動作制御部２１は、電源線ＶＬを基準電圧Ｖｉｎｉから電源電圧Ｖｃｃへと変化させる。
この動作によって、検出信号出力用トランジスタＴ５のゲートに電源線ＶＬからのカップリングが入力され、検出信号出力用トランジスタＴ５のゲート電位は上昇する。また、電源線ＶＬが高電位へ変化することで、センサ兼用トランジスタＴ１０のソース・ドレイン間に大きな電位差が生じ、受光した光量によって電源線ＶＬから検出信号出力用トランジスタＴ５のゲートにリーク電流が流れる。
この状態を図１７に示す。この動作によって、検出信号出力用トランジスタＴ５のゲート電圧はＶｉｎｉ−ΔＶａ’から、Ｖｉｎｉ−ΔＶａ’＋ΔＶ’となる。図１３には、検出信号出力用トランジスタＴ５のゲート電圧が、時点ｔｍ６以降、Ｖｉｎｉ−ΔＶａ’から、Ｖｉｎｉ−ΔＶａ’＋ΔＶ’に上昇していく様子を示している。
また、それに伴って光検出線ＤＥＴＬの電位も電位Ｖｘ−ΔＶａから上昇していき、Ｖ０＋ΔＶとなる。なお、Ｖ０とは、低階調表示（黒表示）のときの光検出線ＤＥＴＬの電位としている。センサ兼用トランジスタＴ１０が受光する光量が多いほど、そこに流れる電流量は多くなるため、高階調表示時における光検出線ＤＥＴＬの電圧は、低階調表示時における電圧よりも大きくなる。

この光検出線ＤＥＴＬの電位変化を、電圧検出部２２ａが検出する。この検出電圧は、有機ＥＬ素子１の発光光量に応じたものとなる。換言すれば、特定の階調表示（例えば白表示）を画素回路１０で実行させているのであれば、検出電位は、有機ＥＬ素子１の劣化具合を表すものとなる。
一定時間経過後、時点ｔｍ７で制御パルスｐＴ３がＬレベルとされ、スイッチングトランジスタＴ３がオフとされて検出動作を終了する。これにより光検出線には電流が供給されることがなくなり、その電位はＶｃａｔ＋ＶｔｈＤ１という電位になる。なおＶｔｈＤ１はダイオードＤ１の閾値電圧である。
例えば１フレームでの該当ラインの各画素回路１０についての検出が以上のように行われる。

以上のような光検出動作を行う本実施の形態の光検出部３０では、図５で述べた光検出部２００と同様に精度の良い光検出動作が可能である。
つまり光検出部３０の検出信号出力回路構成は、ソースフォロワ回路となっており、検出信号出力用トランジスタＴ５のゲート電圧が変動すればその変動分がソースに出力される。このためセンサ兼用トランジスタＴ１０のリーク電流変化による検出信号出力用トランジスタＴ５のゲート電圧の変化がソースから光検出線ＤＥＴＬに出力される。
また、検出信号出力用トランジスタＴ５のゲート・ソース間電圧Ｖｇｓは、その閾値電圧Ｖｔｈよりも大きくなるように設定されている。このため、出力される電流値は先に図３に示した回路構成と比較して非常に大きく、センサ兼用トランジスタＴ１０の電流値が小さくても検出信号出力用トランジスタＴ５を介することで、発光光量の検出情報を適切に光検出ドライバ２２に出力できる。

その上で、光検出部３０を構成するトランジスタ数を削減することができ、高歩留まり化が実現可能である。
また画素アレイ２０上の素子の配置にも余裕が生じ、設計に好適である。
そして、光検出ドライバ２２が、検出した光量情報を水平セレクタ１１に対して、信号値Ｖｓｉｇの補正のための情報としてフィードバックすることで、焼き付き等の画質不良を対策することができる。

［３−４ 第１の実施の形態の変形例］

以上、第１実施の形態として、センサ兼用トランジスタＴ１０を用いる構成について説明してきたが、この第１の実施の形態の変形例について述べる。

図１８に変形例としての構成を示す。図１８は、光検出ドライバ２２内において光検出線ＤＥＴＬに接続されたダイオードＤ１をスイッチＳＷと固定電源（例えばカソード電位Ｖｃａｔ）に置き換えたものである。
スイッチＳＷは、例えば検出動作制御部２１からの制御信号ｐＳＷによってオン／オフされる。
この構成の場合も、同様に光量検出を行うことができる。

図１８に示す構成の場合の動作の一例を図１９で説明する。
まず検出準備期間（時点ｔｍ１０〜ｔｍ１１）として、電源線ＶＬが基準電圧Ｖｉｎｉとされている状態で、制御パルスｐＴ１０によりセンサ兼用トランジスタＴ１０をオンして検出信号出力用トランジスタＴ５のゲートに基準電圧Ｖｉｎｉを入力する。
さらに時点ｔｍ１１で制御パルスｐＴ３でスイッチングトランジスタＴ３をオンとし、また制御信号ｐＳＷによってスイッチＳＷをオンとする。
ここまでの動作によって検出信号出力用トランジスタＴ５のゲート電位をＶｉｎｉへ、光検出線ＤＥＴＬの電位をカソード電位Ｖｃａｔへ初期化する。
そして時点ｔｍ１２でセンサ兼用トランジスタＴ１０をオフした後、時点ｔｍ１３で電源線ＶＬを基準電圧Ｖｉｎｉから電源電圧Ｖｃｃとして光検出を行う。
一定期間経過後の時点ｔｍ１４を光検出期間開始時とし、スイッチＳＷをオフして電圧検出部２２ａが光検出を開始する。

この図１８に示す構成では、センサ兼用トランジスタＴ１０をオンすることで検出信号出力用トランジスタＴ５のゲートに固定の電位（基準電圧Ｖｉｎｉ）を入力し、閾値電圧補正動作を行う方式となっている。
本方式においても光検出線ＤＥＴＬには有機ＥＬ素子１の発光に応じた電圧が出力される。

さらに次のような例が考えられる。
異なる波長の光を検出する光検出部３０において、光検出線ＤＥＴＬに出力される電圧レベルを一定とするために、光検出部３０内におけるセンサ兼用トランジスタＴ１０の感度を変えることも好適である。

具体的にはエネルギーが高い光を検出するセンサ兼用トランジスタＴ１０の感度を低く、逆にエネルギーが低い光を検出するセンサ兼用トランジスタＴ１０の感度を高く設定する。一例として、光感度を変えるにはセンサ兼用トランジスタＴ１０としてのトランジスタのチャネル長、チャネル幅で決定されるトランジスタサイズや、チャネル材料の膜厚を変更すればよい。
即ち、エネルギーの強い光（例えばＢ光）を検出する光検出部３０におけるセンサ兼用トランジスタＴ１０のチャネル膜厚は薄く、トランジスタのチャネル幅は小さいものとする。また逆にエネルギーの弱い光を検出する光検出部３０におけるセンサ兼用トランジスタＴ１０のチャネル膜厚は厚く、トランジスタのチャネル幅は大きくする。
例えばＢ光画素、Ｇ光画素、Ｒ光画素に対応する各光検出部３０において、Ｂ光を検出するセンサ兼用トランジスタＴ１０のチャネル膜厚は最も薄く、Ｒ光を検出するセンサ兼用トランジスタＴ１０のチャネル膜厚は最も厚くする。或いはＢ光を検出するセンサ兼用トランジスタＴ１０のチャネル幅は最も小さく、Ｒ光を検出するセンサ兼用トランジスタＴ１０のチャネル幅は最も大きくする。或いはこの両方を行う。

一般的には光検出素子は受光する光の波長が短いほど、つまり光のエネルギーが大きいほど多くのリーク電流を流すこととなる。このため、受光する光の波長に応じて、センサ兼用トランジスタＴ１０の感度設定を行っておくことで、受光する光のエネルギーによらず、各光検出部３０についての検出信号出力用トランジスタＴ５のゲート電位の変化を一定値とすることができる。その結果、光検出線ＤＥＴＬに出力される電圧を同じ電圧（発光波長によっては異ならない電圧）とすることができる。それによって、光検出ドライバ２２の簡略化が可能となる。
なお、このような考え方は、後述する第２の実施の形態においても同様に適用できるものである。

また、画素回路１０の構成については全く上記例に限定されず、他にも多様な構成が採用できる。即ち図１０に示した画素回路１０の構成にかかわらず、発光動作を行う画素回路を採用する表示装置であって、画素回路の外部に、その画素回路の発光光量を検出する光検出部を設ける表示装置に、第１の実施の形態は広く採用できる。この点も、第２の実施の形態についても同様である。

＜４ 第２の実施の形態＞
［４−１ 回路構成］

第２の実施の形態について説明する。第２の実施の形態の有機ＥＬ表示装置の構成を図２０に示しているが、上述した図１の構成と異なる点を述べる。図１と同一部分は同一符号を付し、各部の詳細な説明は省略する。
図２０の場合、検出動作制御部２１から各光検出部３０に導入される電源線ＶＬが存在しないことが、図１と異なる。

上述した第１の実施の形態では、検出動作制御部２１が電源線ＶＬによって各光検出部３０に対して電源電圧Ｖｃｃと基準電圧Ｖｉｎｉとしてのパルス電圧を与えていた。これに対し、第２の実施の形態では、各光検出部３０に対しては固定の電位とされた電源線（図２１で後述）が導入される構成とされる。つまり電源として検出動作制御部２１からパルス電源が供給されるものではない。これは、検出動作制御部２１内において電源パルスを発生させるドライバは不要となることを意味する。

図２１に画素回路１０及び光検出部３０の構成を示す。
なお、ここでは同じ信号線ＤＴＬに接続される２つの画素回路１０（１０−１、１０−２）、及び各画素回路１０−１、１０−２に対応し、同じ光検出線ＤＥＴＬに接続される２つの光検出部３０（３０−１、３０−２）を示している。以下、特に区別が必要な場合を除いては、まとめて「画素回路１０」「光検出部３０」と表記する。
画素回路１０の回路構成は図３と同様としている。先に述べたように、画素回路１０の構成は図示の例に限定されるものではない。

第２の実施の形態の光検出部３０としての検出信号出力回路は、センサ兼用トランジスタＴ１０と、容量Ｃ２、Ｃ３と、ｎチャネルＴＦＴによる検出信号出力用トランジスタＴ５，スイッチングトランジスタＴ３を備える。つまり、構成素子としては第１の実施の形態の場合と比べて容量Ｃ３が追加されている。

センサ兼用トランジスタＴ１０は、固定の基準電位Ｖｉｎｉとされている電源線（以下、単に「基準電位Ｖｉｎｉ」という）と検出信号出力用トランジスタＴ５のゲートの間に接続されている。このセンサ兼用トランジスタＴ１０は、上記第１の実施の形態と同様、オン状態及びオフ状態とされてスイッチ素子として機能するとともにオフ状態において光センサとして機能する。
このセンサ兼用トランジスタＴ１０は、有機ＥＬ素子１で発光される光を検出するように配置されている。そしてオフ状態において、受光光量に応じて、そのリーク電流が増減する。具体的には有機ＥＬ素子１の発光光量が多ければリーク電流の増加量は大きく、少なければリーク電流の増加量は小さくなる。
またセンサ兼用トランジスタＴ１０のゲートは、制御線ＴＬｂ（図２１ではＴＬｂ１，ＴＬｂ２）に接続されている。従って図２０に示した検出動作制御部２１の制御パルスｐＴ１０によってオン／オフされる。センサ兼用トランジスタＴ１０がオンとされることで、検出信号出力用トランジスタＴ５のゲートに基準電位Ｖｉｎｉが入力される構成となっている。

容量Ｃ２は、カソード電位Ｖｃａｔと検出信号出力用トランジスタＴ５のゲートの間に接続されている。
また容量Ｃ３は検出信号出力用トランジスタＴ５のゲートと、センサ兼用トランジスタＴ１０のゲートの間に接続されている。

検出信号出力用トランジスタＴ５は、ドレインが基準電位Ｖｉｎｉに接続されている。そしてソースがスイッチングトランジスタＴ３と接続されている。
スイッチングトランジスタＴ３は、検出信号出力用トランジスタＴ５のソースと光検出線ＤＥＴＬの間に接続されている。このスイッチングトランジスタＴ３のゲートは制御線ＴＬａ（図２１ではＴＬａ１，ＴＬａ２）に接続され、従って図２０に示した検出動作制御部２１の制御パルスｐＴ３によってオン／オフされる。
スイッチングトランジスタＴ３がオンとされることで、検出信号出力用トランジスタＴ５を流れる電流が光検出線ＤＥＴＬに出力される構成となっている。

光検出ドライバ２２には、各光検出線ＤＥＴＬについて、その電位を検出する電圧検出部２２ａが設けられている。この電圧検出部２２ａによって、光検出部３０が出力した検出信号電圧を検出し、これを有機ＥＬ素子１の発光光量情報（輝度劣化の情報）として、図２０の水平セレクタ１１（信号値補正部１１ａ）に供給する。
また図１０で説明した場合と同様に、光検出線ＤＥＴＬには、例えばダイオード接続のトランジスタによるダイオードＤ１が接続され、固定電位（例えばカソード電位Ｖｃａｔ）への電流経路を設けている。

［４−２ 光検出動作］

第２の実施の形態の光検出動作について説明する。なお、検出期間については、図１１，図１２で説明したものと同様の例が考えられる。
図２２には、画素回路１０−１，１０−２に対する走査パルスＷＳ、光検出部３０−１に対する制御パルスｐＴ３、ｐＴ１０、光検出部３０−２に対する制御パルスｐＴ３、ｐＴ１０をそれぞれ示している。例えば図１１のように、通常映像表示終了後などに１ライン毎に光検出を行うものとし、１回の検出は１フレームで行うとした例である。
即ち、画素回路１０−１において、或るタイミングで信号値Ｖｓｉｇの書込が行われ１フレームの発光が行われるが、そのときに光検出部３０−１では制御パルスｐＴ３，ｐＴ１０によって、検出準備及び光検出が行われる。
次のフレーム期間では、画素回路１０−２において、或るタイミングで信号値Ｖｓｉｇの書込が行われ１フレームの発光が行われ、そのときに光検出部３０−２では制御パルスｐＴ３，ｐＴ１０によって、検出準備及び光検出が行われる。

画素回路１０−１、光検出部３０−１側に注目して、図２３〜図２８により、光検出動作を詳しく述べる。
図２３には、光検出部３０−１の動作に関する波形として、ライトスキャナ１２が画素回路１０−１（サンプリングトランジスタＴｓ）に与える走査パルスＷＳを示している。
また、検出動作制御部２１が、制御線ＴＬｂ１，ＴＬａ１に与える制御パルスｐＴ１０，ｐＴ３を示している。制御パルスｐＴ１０によって光検出部３０のセンサ兼用トランジスタＴ１０がオン／オフされる。また制御パルスｐＴ３によって光検出部３０のスイッチングトランジスタＴ３がオン／オフされる。
また図２３では、検出信号出力用トランジスタＴ５のゲート電圧、光検出線ＤＥＴＬに表れる電圧も示している。

光検出部３０−１に対しては、検出動作制御部２１は、時点ｔｍ２０で制御パルスｐＴ１０をＨレベルとし、センサ兼用トランジスタＴ１０をオンとする。また時点ｔｍ２１で制御パルスｐＴ３をＨレベルとしてスイッチングトランジスタＴ３をオンとする。このときの状態を図２４に示す。
センサ兼用トランジスタＴ１０は基準電圧Ｖｉｎｉと接続されているため、時点ｔｍ２０でセンサ兼用トランジスタＴ１０がオンすることで、検出信号出力用トランジスタＴ５のゲートに基準電圧Ｖｉｎｉが入力される。そしてスイッチングトランジスタＴ３がオンされることで検出信号出力用トランジスタＴ５のソースを光検出線ＤＥＴＬに接続する。

このとき、基準電位Ｖｉｎｉが検出信号出力用トランジスタＴ５に電流を流す電位であれば、図２４のように電流Ｉｉｎｉが流れ、光検出線ＤＥＴＬは或る電位Ｖｘとなる。
具体的には基準電位Ｖｉｎｉは、検出信号出力用トランジスタＴ５の閾値電圧ＶｔｈＴ５と、光検出線ＤＥＴＬに接続されたダイオードＤ１の閾値電圧ＶｔｈＤ１と、ダイオードＤ１のソースに接続されている電源（例えばＶｃａｔ）の和よりも大きいという条件で決められる。即ち、Ｖｉｎｉ＞ＶｔｈＴ５＋ＶｔｈＤ１＋Ｖｃａｔであることで、電流Ｉｉｎｉが流れる。

図２３の時点ｔｍ２２〜ｔｍ２３では、１フレーム期間の表示のために、画素回路１０−１に対して信号値Ｖｓｉｇの書込が行われる。
即ち図２３の信号書込期間において、走査パルスＷＳがＨレベルとされ、サンプリングトランジスタＴｓが導通される。このとき水平セレクタ１１は信号線ＤＴＬに例えば白表示階調の信号値Ｖｓｉｇを与えている。これによって当該画素回路１０において有機ＥＬ素子１で信号値Ｖｓｉｇに応じた発光が行われる。図２５にこのときの状態を示す。
このときセンサ兼用トランジスタＴ１０がオンしているため、検出信号出力用トランジスタＴ５のゲート電圧は基準電圧Ｖｉｎｉのままである。また光検出線ＤＥＴＬの電位もＶｘのまま変化しない。

信号書込終了後、時点ｔｍ２３で画素回路１０−１ではサンプリングトランジスタＴｓがオフとされる。
光検出部３０−１では、時点ｔｍ２４で制御パルスｐＴ１０がＬレベルとされ、センサ兼用トランジスタＴ１０がオフとされる。この状態を図２６に示す。
この場合、センサ兼用トランジスタＴ１０のゲートに与えられる制御パルスｐＴ１０の電圧が高電位（Ｈ）から低電位（Ｌ）へ変化するが、この電圧変化が容量Ｃ３を介して検出信号出力用トランジスタＴ５のゲートに与えられる。これによって、検出信号出力用トランジスタＴ５のゲート電位は基準電位ＶｉｎｉからＶｉｎｉ−ΔＶａ’という電位に変化する。「−ΔＶａ’」が、制御パルスｐＴ１０のＨ→Ｌレベルの電圧変化と、容量Ｃ３、Ｃ２の容量比により生ずるゲート電圧低下分である。
このとき、Ｖｉｎｉ−ΔＶａ’が、前述のように検出信号出力用トランジスタＴ５の閾値電圧ＶｔｈＴ５と、ダイオードＤ１の閾値電圧ＶｔｈＤ１と、Ｄ１のソースに接続されている電源（Ｖｃａｔ）の和よりも大きくなるようされている。即ち、Ｖｉｎｉ−ΔＶａ’＞ＶｔｈＴ５＋ＶｔｈＤ１＋Ｖｃａｔとなるように、基準電位Ｖｉｎｉ、容量Ｃ２，Ｃ３等が設計されている。これにより電流Ｉｉｎｉが流れ、光検出線ＤＥＴＬの電位はＶｘからＶｘ−ΔＶａという電位へ変化する。「−ΔＶａ」は、検出信号出力用トランジスタＴ５のゲート電圧の変動「−ΔＶａ’」に応じた光検出線ＤＥＴＬの電位変動分である。

このような、センサ兼用トランジスタＴ１０のオフ時におけるカップリングによって、センサ兼用トランジスタＴ１０のドレイン・ソース間には、ΔＶａ’という電位差が生じることになる。
このΔＶａ’という電位差が大きければ、センサ兼用トランジスタＴ１０は受光した光量によってそのリーク電流を変化させ、検出信号出力用トランジスタＴ５のゲート電位を変化させる。
これらの動作によって一定時間経過後、図２７に示すように検出信号出力用トランジスタＴ５のゲート電位は、Ｖｉｎｉ−ΔＶａ’＋ΔＶ’となる。「＋ΔＶ’」は、オフ状態のセンサ兼用トランジスタＴ１０に流れるリーク電流による、検出信号出力用トランジスタＴ５のゲート電位の変動分である。それに伴って光検出線ＤＥＴＬの電位もＶｘ−ΔＶａ＋ΔＶとなる。
図２３には、検出信号出力用トランジスタＴ５のゲート電圧が、時点ｔｍ２４以降、Ｖｉｎｉ−ΔＶａ’から、Ｖｉｎｉ−ΔＶａ’＋ΔＶ’に上昇していき、また光検出線ＤＥＴＬの電位がＶｘ−ΔＶａからＶｘ−ΔＶａ＋ΔＶに上昇していく様子を示している。
Ｖ０を、低階調表示（黒表示）のときの光検出線ＤＥＴＬの電位とすると、Ｖ０＝Ｖｘ−ΔＶａであり、センサ兼用トランジスタＴ１０が受光する光量が多いほど、そこに流れる電流量は多くなるため、高階調表示時における光検出線ＤＥＴＬの電圧は、低階調表示時における電圧よりも大きくなる（Ｖ０＋ΔＶ）。

この光検出線ＤＥＴＬの電位変化を、電圧検出部２２ａが検出する。この検出電圧は、有機ＥＬ素子１の発光光量に応じたものとなる。
つまりΔＶによって発光輝度を検出できる。また特定の階調表示（例えば白表示）を画素回路１０で実行させているのであれば、検出電位は、有機ＥＬ素子１の劣化具合を表すものとなる。
一定時間経過後、時点ｔｍ２５で制御パルスｐＴ３がＬレベルとされ、図２８に示すように、スイッチングトランジスタＴ３がオフとされて検出動作を終了する。これにより光検出線には電流が供給されることがなくなり、その電位はＶｃａｔ＋ＶｔｈＤ１という電位になる。なおＶｔｈＤ１はダイオードＤ１の閾値電圧である。
例えば１フレームでの該当ラインの各画素回路１０についての検出が以上のように行われる。
また、スイッチングトランジスタＴ３をオフした後、検出信号出力用トランジスタＴ５のゲート電位は徐々に上昇を続け、最終的に基準電位Ｖｉｎｉとなる。

このような第２の実施の形態では、光検出部３０を、３つのトランジスタ（Ｔ３，Ｔ５，Ｔ１０）と２つの容量（Ｃ２，Ｃ３）、更に２つの制御線（ＴＬａ，ＴＬｂ）と１つの固定電源（基準電位Ｖｉｎｉ）で構成することができる。
特に電源ラインを基準電位Ｖｉｎｉ／電源電位Ｖｃｃのパルス電源とはせずに、固定の基準電位Ｖｉｎｉをセンサ兼用トランジスタＴ１０に与える構成である。
第１の実施の形態では、電源線ＶＬを基準電位Ｖｉｎｉ／電源電位Ｖｃｃのパルス電源とすることで、センサ兼用トランジスタＴ１０のオフ時に、センサ兼用トランジスタＴ１０のドレイン・ソース間の電位差が生じ、リーク電流が発生するようにした。これに対し第２の実施の形態では、容量Ｃ２，Ｃ３によって上記の「−ΔＶａ’」を生じさせてセンサ兼用トランジスタＴ１０のドレイン・ソース間の電位差を生じさせ、リーク電流が発生するようにしたものである。

この第２の実施の形態の場合、第１の実施の形態の場合と同様に、焼き付き等の画質不良を対策することができるのに加えて、光検出部３０に対する制御線数を削減することができる。つまり電源として基準電位Ｖｉｎｉを与えるのみで、パルス電源電圧を与える必要はない。従って検出動作制御部２１は、制御線ＴＬａ，ＴＬｂへの制御パルスｐＴ３，ｐＴ１０のドライバを備えるのみでよく、第１の実施の形態における電源線ＶＬのドライバは不要である。これにより構成の簡略化や低コスト化が実現できる。

また光検出部３０における２つの容量Ｃ２、Ｃ３は、第１の実施の形態における容量Ｃ２と同様に検出信号出力用トランジスタＴ５のゲート電位を保持する役割を持っている。このため、それぞれの容量を大きくする必要はなく、容量Ｃ２、Ｃ３の合計値を第１の実施の形態の容量Ｃ２と同程度とすればよい。このため容量の数が増えても大きく歩留まりが低下するということは無い。

なお実施の形態の一例として、映像信号書き込みと同時に有機ＥＬ素子１が発光する画素回路１０を示しているが、発光／非発光をスイッチや電源ラインで制御する画素回路に対しても適用可能である。この場合、非発光時に光検出準備動作を行い、センサ兼用トランジスタＴ１０をオフした後に発光動作を開始し、光検出動作を行っても問題なく光検出を行うことができる。

［４−３ 第２の実施の形態の変形例］

上記第２の実施の形態の変形例として、各種の変形例を述べる。
まず変形例Ｉを図２９，図３０で説明する。なお、この変形例Ｉは回路構成は図２１と同様であり、制御タイミングが異なる例である。
図２９、図３０は、上記図２１，図２２と同様に各信号波形を示したものである。
図２２の場合は、制御パルスｐＴ３がＨレベルとなる期間の一部が、制御パルスｐＴ１０がＨレベルとなる期間の一部とオーバラップしていた。これに対して図２９では、制御パルスｐＴ３がＨレベルとなる期間と制御パルスｐＴ１０がＨレベルとなる期間は時間的に重ならないものとしている。
即ちセンサ兼用トランジスタＴ１０がオン状態とされる期間（検出準備期間）と、スイッチングトランジスタＴ３がオン状態とされる期間（光検出期間）は、時間的に重ならない異なる期間とされる。

図３０で光検出動作を説明する。
時点ｔｍ２０で制御パルスｐＴ１０がＨレベルとされ、センサ兼用トランジスタＴ１０がオンとなることで、検出信号出力用トランジスタＴ５のゲート電圧は基準電位Ｖｉｎｉとなる。
時点ｔｍ２２〜ｔｍ２３で走査パルスＷＳがオンとされ、画素回路１０に信号値Ｖｓｉｇが書き込まれる。
その後時点ｔｍ２４で制御パルスｐＴ１０がＬレベルとされ、センサ兼用トランジスタＴ１０がオフとされる。この際、センサ兼用トランジスタＴ１０のオフのタイミングで発生する容量Ｃ３を介したカップリングによって、検出信号出力用トランジスタＴ５のゲート電圧は基準電位Ｖｉｎｉ−ΔＶａ’に低下する。
このときに発生したセンサ兼用トランジスタＴ１０のドレイン・ソース間の電位差ΔＶａ’によって、基準電位Ｖｉｎｉラインからセンサ兼用トランジスタＴ１０を介して光リーク電流が流れる。従って検出信号出力用トランジスタＴ５のゲート電圧は、センサ兼用トランジスタＴ１０が受光した光量に応じて変化する。

一定時間経過後の時点ｔｍ２６で制御パルスｐＴ３がＨレベルとされ、スイッチングトランジスタＴ３がオンする。
スイッチングトランジスタＴ３がオンすることで、光検出線ＤＥＴＬには、検出信号出力用トランジスタＴ５に流れる電流に応じて変化する。即ち図３０に示すように、時点ｔｍ２６以降、光検出線ＤＥＴＬの電位は、そのときの検出信号出力用トランジスタＴ５のゲート電位に応じて上昇する。
このときの検出信号出力用トランジスタＴ５のゲート電位の値は前述のようにセンサ兼用トランジスタＴ１０が受光した光量によって変化しているため、基準電位Ｖｉｎｉラインから検出信号出力用トランジスタＴ５を介して流れる電流もその影響を受ける。つまり、有機ＥＬ素子１の輝度が高い時の検出電圧の方が低い時の検出電圧よりも大きくなる。
従って電圧検出部２２ａでは、光検出線ＤＥＴＬの電位の低階調表示時の電位Ｖ０からの変動分ΔＶによって、有機ＥＬ素子１の発光光量を検出できる。
その後、時点ｔｍ２７で制御パルスｐＴ３がＬレベルとされ、スイッチングトランジスタＴ３がオフされ、光検出を終了する。

この変形例Ｉの場合、基準電位Ｖｉｎｉラインから光検出線ＤＥＴＬを介してダイオードＤ１のソース電位（例えばカソード電圧Ｖｃａｔライン）に貫通電流が流れる期間を光検出期間ｔｍ２６〜ｔｍ２７の間のみと、短くすることができる。その結果、光検出部３０の低消費電力化が実現できる。

次に図３１に変形例IIの構成を示す。
図３１は、光検出ドライバ２２内において光検出線ＤＥＴＬに接続されたダイオードＤ１をスイッチＳＷと固定電源（例えばカソード電位Ｖｃａｔ）に置き換えたものである。
スイッチＳＷは、例えば検出動作制御部２１からの制御信号ｐＳＷによってオン／オフされる。この構成の場合も、同様に光量検出を行うことができる。
図３２，図３３には、上記図２２，図２３と同様の各信号波形を示すとともに、制御信号ｐＳＷを示している。
そして一例として光検出動作周期を１Ｆとしている。図３２に示すように各ライン毎に１フレームの期間で光検出動作が実行される。

図３３で光検出動作を説明する。
時点ｔｍ３０で制御パルスｐＴ１０によりセンサ兼用トランジスタＴ１０がオンとされ、検出信号出力用トランジスタＴ５のゲート電圧が基準電位Ｖｉｎｉとされる。
時点ｔｍ３１で制御パルスｐＴ３でスイッチングトランジスタＴ３がオンとされる。また制御信号ｐＳＷがオンとされることで、光検出線ＤＥＴＬがカソード電圧Ｖｃａｔに充電される。このとき、スイッチＳＷのオン抵抗は無視できるくらい小さいと仮定している。また、ここでは一例として光検出線ＤＥＴＬの初期化電位を有機ＥＬ素子１のカソード電位Ｖｃａｔとしているが、これに限定するものではなく、例えば別電源としてもよい。
また時点ｔｍ３２〜ｔｍ３３の期間で、画素回路１０における信号値Ｖｓｉｇの書込が行われ、以降、画素回路１０での発光が行われる。

このとき、検出信号出力用トランジスタＴ５のゲート・ソース間電圧は、その閾値電圧よりも大きく設定されている。
この状態から時点ｔｍ３４で制御パルスｐＴ１０によりセンサ兼用トランジスタＴ１０がオフされる。これにより検出信号出力用トランジスタＴ５のゲート電圧はＶｉｎｉ−ΔＶａ’となる。またセンサ兼用トランジスタＴ１０のソース・ドレイン間電位はΔＶａ’となる。
センサ兼用トランジスタＴ１０はオフするため、基準電位Ｖｉｎｉラインからセンサ兼用トランジスタＴ１０を介して光リーク電流が流れ、センサ兼用トランジスタＴ１０が受光した光量に応じて検出信号出力用トランジスタＴ５のゲート電位は変化し始める。

その後時点ｔｍ３５で制御信号ｐＳＷによりスイッチＳＷをオフする。
このとき、検出信号出力用トランジスタＴ５のゲート・ソース間電圧Ｖｇｓがその閾値電圧よりも大きければ、光検出線ＤＥＴＬの電位は、検出信号出力用トランジスタＴ５の閾値補正を行う方向に徐々に上昇を開始する。
一定時間経過後、検出信号出力用トランジスタＴ５のゲート電圧はＶｉｎｉ−ΔＶａ’からＶｉｎｉ−ΔＶａ’＋ΔＶ’となり、それに伴って検出線の電位もＶ０＋ΔＶとなる。この時、光検出素子であるＴ１０が受光する光量が多いほどそこに流れる電流量は多くなるため、高階調表示時における検出電圧が低階調表示時における電圧よりも大きくなる。この電圧変化を光検出部２２ａで検出する。
時点ｔｍ３６では制御パルスｐＴ３がＬレベルとされ、スイッチングトランジスタＴ３がオフとなり、光検出期間が終了する。

変形例IIIを図３４に示す。これは図２１と比較して、各電源を独立とした点が異なるのみである。
検出信号出力用トランジスタＴ５のドレインは第１の電源Ｖ１に接続されている。検出信号出力用トランジスタＴ５のゲートは容量Ｃ２を介して第２の電源Ｖ２に接続されている。
センサ兼用トランジスタＴ１０のドレインは第３の電源Ｖ３に接続されている。
このように電源Ｖ１，Ｖ２，Ｖ３は、それぞれ固定の異なる電源とされていてもよい。あくまで上述した光検出動作が実行できるように各電源電位が設計されればよい。

なお、第２の実施の形態として図２１〜図２８で説明した例は、電源Ｖ１＝Ｖ３＝Ｖｉｎｉ、電源Ｖ２＝Ｖｃａｔとした例である。
つまり、第１の電源と第３の電源が共に固定の基準電位Ｖｉｎｉとされており、センサ兼用トランジスタＴ１０がオン状態とされることで、検出信号出力用トランジスタＴ５のゲートノードに、基準電位Ｖｉｎｉが供給される構成である。
また例示しないが、第１の電源Ｖ１、第２の電源Ｖ２、第３の電源Ｖ３が、共に同一の固定の基準電位とされてもよい。その場合もセンサ兼用トランジスタＴ１０がオン状態とされることで、検出信号出力用トランジスタＴ５のゲートノードに、電源Ｖ３（基準電位）が供給される構成とする。

変形例IVとして、複数ラインでの光検出を同一タイミングで行ったり、若しくは複数ラインの光検出期間をオーバーラップさせることが挙げられる。このようなタイミングを採る事で光検出素子数を増加させることができるため、光検出精度を増加させ、更に光検出期間を短くすることが可能となる。

図３５（ａ）は、それぞれ２つのラインに対する制御パルスｐＴ３，ｐＴ１０のみを示している。例えば光検出部３０−１、３０−２に対して、図示のように制御パルスｐＴ３，ｐＴ１０を与えることで、光検出部３０−１、３０−２で同時に光検出動作が行われる。仮に、画素回路１０−１を発光させた際に、その発光輝度についての検出動作を、２つの光検出部３０−１、３０−２で実行させる。
このように複数の光検出部３０で検出することで、光検出精度を増加させることができ、また電流Ｉｉｎｉによる光検出線ＤＥＴＬに対する充電時間を早くすることができるため、光検出期間を短縮することも可能となる。
図３５（ｂ）は、光検出期間をオーバーラップさせた例である。完全に同時でなく、このように光検出期間をオーバラップさせても、同様に、検出精度の向上や検出期間の短縮を実現できる。

以上のように複数の光検出部が同時もしくは時間的にオーバラップして光検出情報を出力する例としては、もちろん３ライン以上の光検出部３０に適用しても良い。
そして、ある特定のラインにおいてＥＬ素子の発光輝度を検出する際に複数ラインで光検出期間をオーバーラップさせることで、光検出感度を増加させることができ、光検出期間を短くしたり光検出素子を小さくしたりすることが可能となる。その結果、高歩留まり化が実現可能であり、尚且つ焼き付き等の発光素子の効率劣化による画質不良を対策することができる。

＜５．応用例＞

本発明の応用例について述べる。
これは画面に対して外部から光を照射して情報入力を行う電子機器としての例である。
例えば図３６（ａ）は、ユーザがレーザポインタ１００によって表示パネル１０１に光を当てている状態を示している。
表示パネル１０１は、上述した図１，図２０の有機ＥＬ表示パネルである。
表示パネル１０１上で、例えば全画面を黒表示している状態で、レーザポインタ１００の光で例えば円形を描く。すると、その円形が表示パネル１０１の画面上に表示されるような装置である。
つまり、レーザポインタ１００の光を、画素アレイ２０上の光検出部３０で検出する。そして光検出部３０はレーザ光の検出情報を水平セレクタ１１（信号補正部１１ａ）に伝達する。
水平セレクタ１１はレーザ光を検出した光検出部３０に対応する画素回路１０に対して、所定の輝度の信号値Ｖｓｉｇを与えるようにする。
すると、表示パネル１０１の画面上でのレーザ光の照射位置のみ、高輝度の発光を行わせることができ、つまりレーザ照射によりパネル上に図形、文字、記号等の描画を行うような表示が可能となる。

また図３６（ｂ）は、レーザポインタ１００による方向の入力を検出する例である。
レーザポインタ１００によってレーザ光を例えば右から左に移動するように照射する。表示パネル１０１内の各光検出部３０による検出結果として、画面上のレーザ照射位置の変化を検出できるため、ユーザがどのような方向性でレーザ光を当てたかが検出できる。
この方向を操作入力として認識するようにし、例えば表示内容の切り換えなどを行う。
もちろん画面上に表示させた操作アイコン等にレーザを当てることで、操作内容を認識するといったことも可能である。

これらのように、外部からの光を表示パネル１０１上の座標入力の形で認識し、各種の動作、アプリケーションに適用することが可能である。
また、このような描画や操作入力に適用する場合、上述した変形例IVのように、複数の光検出部３０が同時もしくは時間的にオーバラップして光検出情報を出力するようにすると、外部光の検出能力を上げることができ、好適である。
例えば外部から与えられる光を検出する際に複数ラインで光検出期間をオーバーラップさせることで光検出感度を増加させることができ、光検出期間を短くしたり光検出素子を小さくしたりすることが可能となる。その結果、高歩留まり化が実現可能であり、尚且つ焼き付き等の発光素子の効率劣化による画質不良を対策することができる。

１ 有機ＥＬ素子、１０ 画素回路、１１ 水平セレクタ、１１ａ 信号値補正部、１２ ライトスキャナ、２０ 画素アレイ、２１ 検出動作制御部、２２ 光検出ドライバ、２２ａ 電圧検出部、３０ 光検出部、Ｔ１０ センサ兼用トランジスタ、Ｃ２，Ｃ３ 容量、Ｔ５ 検出信号出力用トランジスタ、Ｔ３ スイッチングトランジスタ、ＤＥＴＬ 光検出線、ＶＬ 電源線

Claims (18)

1. 信号線と所要数の走査線が交差する部分にマトリクス状に配置され、それぞれが発光素子を有する画素回路と、
   上記各画素回路に信号値を与えて、各画素回路で信号値に応じた輝度の発光を行わせる発光駆動部と、
   オン状態及びオフ状態とされてスイッチ素子として機能するとともに、オフ状態において上記画素回路の上記発光素子からの光を検出する光センサとして機能するセンサ・スイッチ兼用素子を含み、該センサ・スイッチ兼用素子による光検出情報を出力する検出信号出力回路が形成されている光検出部と、
   を備えた表示装置。
2. 上記光検出部を構成する上記検出信号出力回路は、
   上記センサ・スイッチ兼用素子のオフ状態での電流の変動分に応じた光検出情報を出力する検出信号出力用トランジスタを有する請求項１に記載の表示装置。
3. 上記光検出部を構成する上記検出信号出力回路は、
   上記センサ・スイッチ兼用素子がオン状態とされることで、上記検出信号出力用トランジスタのゲートノードに、所定の基準電位を供給し、
   上記センサ・スイッチ兼用素子がオフ状態とされているときに、上記発光素子からの光を受光することに応じた電流を上記検出信号出力用トランジスタのゲートノードに与えて上記検出信号出力用トランジスタのゲート電位を変化させ、上記検出信号出力用トランジスタが上記ゲート電位の変化に応じた光検出情報を出力する構成とされている請求項２に記載の表示装置。
4. 上記光検出部を構成する上記検出信号出力回路に対しては、所定の動作電源電位と、上記基準電位が切り換えられる電源線が導入され、
   上記電源線に、上記センサ・スイッチ兼用素子及び上記検出信号出力用トランジスタが接続されており、
   上記電源線が上記基準電位とされているときに上記センサ・スイッチ兼用素子がオン状態とされることで、上記検出信号出力用トランジスタのゲートノードに、上記基準電位が供給され、
   上記センサ・スイッチ兼用素子がオフ状態とされ、また上記電源線が上記動作電源電位とされることで、上記センサ・スイッチ兼用素子が上記発光素子からの光を受光することに応じた電流を上記検出信号出力用トランジスタのゲートノードに与えて上記検出信号出力用トランジスタのゲート電位を変化させ、上記検出信号出力用トランジスタが上記ゲート電位の変化に応じた光検出情報を出力する請求項３に記載の表示装置。
5. 上記光検出部を構成する上記検出信号出力回路は、
   上記検出信号出力用トランジスタの検出信号出力端を光検出線に接続するスイッチングトランジスタをさらに備え、
   上記スイッチングトランジスタがオン状態とされる期間に、上記検出信号出力用トランジスタが上記光検出情報を光検出線に出力する請求項４に記載の表示装置。
6. 上記光検出部を構成する上記検出信号出力回路は、
   上記検出信号出力用トランジスタが第１の電源に接続され、
   上記検出信号出力用トランジスタのゲートと第２の電源の間に第１の容量が接続され、
   上記センサ・スイッチ兼用素子は、上記検出信号出力用トランジスタのゲートと第３の電源の間に接続され、
   上記センサ・スイッチ兼用素子のゲートと上記検出信号出力用トランジスタのゲートの間に第２の容量が接続されており、
   上記センサ・スイッチ兼用素子がオン状態とされることで、上記検出信号出力用トランジスタのゲートノードに、上記第３の電源の電圧を供給し、
   上記センサ・スイッチ兼用素子がオフ状態とされているときに、上記発光素子からの光を受光することに応じた電流を上記検出信号出力用トランジスタのゲートノードに与えて上記検出信号出力用トランジスタのゲート電位を変化させ、上記検出信号出力用トランジスタが上記ゲート電位の変化に応じた光検出情報を出力する構成とされている請求項２に記載の表示装置。
7. 上記光検出部を構成する上記検出信号出力回路は、
   上記検出信号出力用トランジスタの検出信号出力端を光検出線に接続するスイッチングトランジスタをさらに備え、
   上記スイッチングトランジスタがオン状態とされる期間に、上記検出信号出力用トランジスタが上記光検出情報を光検出線に出力する請求項６に記載の表示装置。
8. 上記センサ・スイッチ兼用素子がオフ状態とされたとき、上記第２の容量を介して上記センサ・スイッチ兼用素子としてのトランジスタのソース・ドレイン間電圧に電位差を発生させる構成である請求項６に記載の表示装置。
9. 上記第１の電源と上記第３の電源は、共に固定の基準電位とされており、
   上記センサ・スイッチ兼用素子がオン状態とされることで、上記検出信号出力用トランジスタのゲートノードに、上記基準電位が供給される請求項６に記載の表示装置。
10. 上記第１の電源、上記第２の電源、及び上記第３の電源は、共に同一の固定の基準電位とされており、
    上記センサ・スイッチ兼用素子がオン状態とされることで、上記検出信号出力用トランジスタのゲートノードに、上記基準電位が供給される請求項６に記載の表示装置。
11. 上記センサ・スイッチ兼用素子がオン状態とされる期間と、上記スイッチングトランジスタがオン状態とされる期間は、時間的に重ならない異なる期間とされる請求項７に記載の表示装置。
12. 上記各画素回路に対応する上記各光検出部においては、上記センサ・スイッチ兼用素子を形成するトランジスタのチャネル膜厚もしくはトランジスタサイズは、対応する画素回路が発光する光の波長に応じて設定されている請求項１に記載の表示装置。
13. 上記光検出部から出力された光検出情報を、上記信号値の補正のための情報として上記発光駆動部に供給する補正情報生成部を、さらに備えた請求項１に記載の表示装置。
14. 上記光検出部は、上記画素回路による通常映像表示開始前若しくは通常映像表示終了後に光検出動作を行う請求項１に記載の表示装置。
15. 上記光検出部は、通常映像表示期間において、間欠的な期間に光検出動作を行う請求項１に記載の表示装置。
16. 複数の上記光検出部が同時もしくは時間的にオーバラップして光検出情報を出力するように、複数の上記光検出部のそれぞれが駆動制御される請求項１に記載の表示装置。
17. 発光素子を有する画素回路と、上記画素回路の上記発光素子からの光を検出して光検出情報を出力する光検出部とを備えた表示装置における光検出方法として、
    上記光検出部に、オン状態及びオフ状態とされてスイッチ素子として機能するとともにオフ状態において上記画素回路の上記発光素子からの光を検出する光センサとして機能するセンサ・スイッチ兼用素子を設け、該センサ・スイッチ兼用素子のオフ状態で該センサ・スイッチ兼用素子に流れる電流の変動分に応じた光検出情報を出力する光検出方法。
18. 信号線と所要数の走査線が交差する部分にマトリクス状に配置され、それぞれが発光素子を有する画素回路と、
    上記各画素回路に信号値を与えて、各画素回路で信号値に応じた輝度の発光を行わせる発光駆動部と、
    オン状態及びオフ状態とされてスイッチ素子として機能するとともに、オフ状態において光を検出する光センサとして機能するセンサ・スイッチ兼用素子を含み、該センサ・スイッチ兼用素子による光検出情報を出力する検出信号出力回路が形成されている光検出部と、
    を備えた電子機器。

Images