JP2008197607A - 画素回路、画像表示装置及びその駆動方法 - Google Patents

Abstract

【課題】画素の閾電圧補正動作を適正化して、輝度の低下が生じないようにする。
【解決手段】スイッチングトランジスタＴｒ３は、サンプリング期間に先立ち走査線ＡＺ１から供給される制御信号ＡＺ１に応じオンして駆動トランジスタＴｒｄのソースＳを電位Ｖｉｎｉに充電する。スイッチングトランジスタＴｒ２は、走査線ＡＺ２から供給される制御信号ＡＺ２に応じオンして駆動トランジスタＴｒｄのゲートＧを電位Ｖｏｆｓに設定する。スイッチングトランジスタＴｒ４は、走査線ＤＳから供給される制御信号ＤＳに応じオンして駆動トランジスタＴｒｄを電位Ｖｃｃに接続し、駆動トランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を保持容量Ｃｓに保持させて閾電圧Ｖｔｈの影響を補正する。ここでオフ状態にあるべき入力トランジスタＴｒ１を通ってリーク電流が流れないように、そのゲートに接続する走査線ＷＳの基準電位を調整する。
【選択図】図２

Description

本発明は、画素毎に配した電気光学素子を電流駆動して輝度を制御する画素回路、この画素回路をマトリクス状に配した画像表示装置、及びその駆動方法に関する。詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ＥＬ発光素子等の電気光学素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の画像表示装置及びその駆動方法に関する。

画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各電気光学素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。

有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の電気光学素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
特開２００３−２５５８５６ 特開２００３−２７１０９５ 特開２００４−１３３２４０ 特開２００４−０２９７９１ 特開２００４−０９３６８２

従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくとも入力トランジスタと保持容量と駆動トランジスタと発光素子などの電気光学素子を含む。入力トランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。保持容量は、サンプリングされた映像信号に応じた入力電圧を保持する。駆動トランジスタは、保持容量に保持された入力電圧に応じて所定の発光期間に出力電流を供給する。尚一般に、出力電流は駆動トランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、駆動トランジスタから供給された出力電流により映像信号に応じた輝度で発光する。

駆動トランジスタは、保持容量に保持された入力電圧をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更に駆動トランジスタの出力電流供給量はゲート電圧すなわち保持容量に書き込まれた入力電圧によって制御される。従来の画素回路は、駆動トランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。

ここで駆動トランジスタの動作特性は以下の式１で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）^２・・・式１
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。

しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各駆動トランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来から駆動トランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。

しかしながら、閾電圧のばらつきをキャンセルする機能（閾電圧補正機能）を組み込んだ画像表示装置は、閾電圧補正動作の副作用があり、画面輝度が低下するという問題がある。画素回路内部の電位設定によっては、入力トランジスタが信号線側から画素回路側に向かって順バイアス状態になる可能性がある。信号電位のサンプリング前に行われる閾電圧補正動作では、入力トランジスタは本来オフ状態であるにもかかわらず、閾電圧補正動作の副作用として入力トランジスタが信号線側から画素回路側に向かって順方向にバイアスがかかると、リーク電流が流れ信号線側の信号電位が低下する。この低下した信号電位が丁度サンプリング期間中の他の行の画素に書き込まれると、当該画素の輝度低下をもたらす。この輝度低下は線順次走査によって連鎖的に生じるので、結果的に画面輝度が低下してしまうという課題がある。

上述した従来の技術の課題に鑑み、本発明は閾電圧補正機能を備えた画像表示装置で、画素回路内の電位設定を改善することにより、電流リークを抑制することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、少なくとも駆動トランジスタと、入力トランジスタと、保持容量と、電気光学素子とを備え、前記保持容量は、その両端が該駆動トランジスタのゲートノード及びソースノードに接続し、前記電気光学素子は整流性をもつとともに、その陽極が該駆動トランジスタのソースノードに接続し、該駆動トランジスタから出力される駆動電流の電流値によって電気光学素子の輝度が決定し、前記入力トランジスタは、その電流端の一つが該駆動トランジスタのゲートノードに接続し、その制御端が走査線に接続している画素回路であって、該駆動トランジスタのソースノード、すなわち該電気光学素子の陽極を、電気光学素子の閾電圧以下に充電する充電手段をもち、前記充電手段による充電が行われる充電期間に、オフ状態にあるべき該入力トランジスタを通ってリーク電流が流れないように、該走査線を介して前記入力トランジスタの制御端に印加される電圧が調整されていることを特徴とする。

一態様では、該駆動トランジスタのゲートノードを所定の基準電圧に接続するためのスイッチングトランジスタを備えており、前記スイッチングトランジスタの制御端に別の走査線が接続され、前記充電手段による充電が行われる充電期間に、オフ状態にあるべき該入力トランジスタを通ってリーク電流が流れないように、該別の走査線を介して前記スイッチングトランジスタの制御端に印加される電圧が調整されている。

また本発明にかかる画像表示装置は、基本的に画素アレイ部とスキャナ部と信号部とを含む。前記画素アレイ部は、行状に配された第１走査線、第２走査線、第３走査線及び第４走査線と、列状に配された信号線と、これらの走査線及び信号線に接続した行列状の画素回路と、各画素回路の動作に必要な第１電位、第２電位及び第３電位を供給する複数の電源線とからなる。前記信号部は、該信号線に映像信号を供給する。前記スキャナ部は、第１走査線、第２走査線、第３走査線及び第４走査線に制御信号を供給して順次行ごとに画素回路を走査する。各画素回路は、入力トランジスタと、駆動トランジスタと、第１スイッチングトランジスタと、第２スイッチングトランジスタと、第３スイッチングトランジスタと、保持容量と、発光素子とを含む。前記入力トランジスタは、所定のサンプリング期間に第１走査線から供給される制御信号に応じオンして信号線から供給された映像信号の信号電位を該保持容量にサンプリングする。前記保持容量は、該サンプリングされた映像信号の信号電位に応じて該駆動トランジスタのゲートに入力電圧を印加する。前記駆動トランジスタは、該入力電圧に応じた出力電流を該発光素子に供給する。前記発光素子は、所定の発光期間中該駆動トランジスタから供給される出力電流により該映像信号の信号電位に応じた輝度で発光する。前記第１スイッチングトランジスタは、該サンプリング期間に先立ち第１タイミングで第２走査線から供給される制御信号に応じオンして該駆動トランジスタのソースを第１電位に設定する。前記第２スイッチングトランジスタは、該サンプリング期間に先立ち第２タイミングで第３走査線から供給される制御信号に応じオンして該駆動トランジスタのゲートを第２電位に設定する。前記第３スイッチングトランジスタは、該サンプリング期間に先立ち第３タイミングで第４走査線から供給される制御信号に応じオンして該駆動トランジスタを第３電位に接続し、以って該駆動トランジスタの閾電圧に相当する電圧を該保持容量に保持させて閾電圧の影響を補正するとともに、該発光期間に再び第４走査線から供給される制御信号に応じオンして該駆動トランジスタを第３電位に接続して該出力電流を該発光素子に流す。ここで、第１タイミング時オフ状態にあるべき入力トランジスタを通ってリーク電流が流れないように、前記スキャナ部は、該入力トランジスタのゲートに接続する第１走査線の基準電位を調整することを特徴とする。

又本発明にかかる画像表示装置は、該第２スイッチングトランジスタのゲートに接続している第３走査線の電位を、該入力トランジスタのゲートに接続する第１走査線の電位よりも大きく設定し、以って第１タイミング時生じる電位変動に起因するリーク電流をオフ状態にある第２スイッチングトランジスタを通って画素回路の外に逃がす様にして、リーク電流がオフ状態にあるサンプリング用トランジスタを通って信号線側に流れないようにする。その際該第２スイッチングトランジスタのゲートに接続している第３走査線の電位は、該第２電位から該第２スイッチングトランジスタの閾電圧を差し引いた電位よりも小さく設定されている。

本発明の一面によれば、始めに第１スイッチングトランジスタがオンして駆動トランジスタのソース電位を初期化する。この第１スイッチングトランジスタは駆動トランジスタのソースノード、すなわち発光素子の陽極（アノード）をその閾電圧以下に充電する充電手段を構成している。続いて第２スイッチングトランジスタがオンし駆動トランジスタのゲート電位を初期化する。かかる初期化動作により、閾電圧補正動作の準備が整う。この準備期間では最初にソース電位を初期化しその後でゲート電位を初期化するシーケンスを採用するが、ソース電位の初期化タイミングでゲート電位はフローティングにあるため、ソース電位の初期化に伴いフローティングにあるゲート電位が急激に低下し、入力トランジスタのゲートに印加されている制御信号の基準電位を下回る場合がる。この様になると入力トランジスタは本来オフ状態であるにもかかわらず、順バイアス状態となり電流リークが生じる。この電流リークにより信号線の電位が画素回路内部の駆動トランジスタのゲート電位に近づこうとして低下する。本発明では、この信号電位の低下を抑制するため、駆動トランジスタのゲート電位が入力トランジスタのゲート電位を下回って順バイアス状態とならないように、入力トランジスタのゲート（制御端）に接続している走査線の基準電位を調整する。これにより入力トランジスタは閾電圧補正動作の準備期間でも順バイアスがかからないため電流リークが生じない。よって信号線上の信号電位の低下は無く、画面輝度の低下を抑えることが出来る。

又本発明の他面によれば、第２スイッチングトランジスタのゲート（制御端）に接続している別の走査線の基準電位を、入力トランジスタのゲートに接続している走査線の基準電位よりも大きく設定している。これにより駆動トランジスタのゲート電位が低下した場合に、第２スイッチングトランジスタの方が入力トランジスタよりも容易に順バイアス状態になる。したがって駆動トランジスタのゲート電位変動に起因するリーク電流は流れやすい方の第２スイッチングトランジスタを通って画素回路の外に逃がすようにしている。これにより信号線の電位変動を避けることが出来、以って画面輝度の低下を抑制できる。

以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明にかかる画像表示装置の全体構成を示すブロック図である。図示する様に、本画像表示装置は基本的に画素アレイ部１とスキャナ部と信号部とで構成されている。画素アレイ部１は、行状に配された第１走査線ＷＳ、第２走査線ＡＺ１、第３走査線ＡＺ２及び第４走査線ＤＳと、列状に配された信号線ＳＬと、これらの走査線ＷＳ，ＡＺ１，ＡＺ２，ＤＳ及び信号線ＳＬに接続した行列状の画素回路２と、各画素回路２の動作に必要な第１電位Ｖｉｎｉ，第２電位Ｖｏｆｓ及び第３電位Ｖｃｃを供給する複数の電源線とからなる。信号部は水平セレクタ３からなり、信号線ＳＬに映像信号を供給する。スキャナ部は、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２からなり、それぞれ第１走査線ＷＳ、第４走査線ＤＳ、第２走査線ＡＺ１及び第３走査線ＡＺ２に制御信号を供給して順次行毎に画素回路を走査する。

図２は、図１に示した画像表示装置に組み込まれる画素回路の構成を示す回路図である。図示する様に画素回路２は、入力トランジスタＴｒ１と、駆動トランジスタＴｒｄと、第１スイッチングトランジスタＴｒ３と、第２スイッチングトランジスタＴｒ２と、第３スイッチングトランジスタＴｒ４と、保持容量Ｃｓと、発光素子ＥＬとを含む。入力トランジスタＴｒ１は、その電流端の一つ（ソース又はドレインの一方）が駆動トランジスタＴｒｄのゲートノードＧに接続し、その制御端（ゲート）が走査線ＷＳに接続している。入力トランジスタＴｒ１は、所定のサンプリング期間に第１走査線ＷＳから供給される制御信号に応じ導通して信号線ＳＬから供給された映像信号の信号電位を保持容量Ｃｓにサンプリングする。保持容量Ｃｓは、サンプリングされた映像信号の信号電位に応じて駆動トランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。駆動トランジスタＴｒｄは、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬは、所定の発光期間中駆動トランジスタＴｒｄから供給される出力電流Ｉｄｓにより映像信号の信号電位に応じた輝度で発光する。

第１スイッチングトランジスタＴｒ３は、サンプリング期間に先立ち第２走査線ＡＺ１から供給される制御信号に応じ導通して駆動トランジスタＴｒｄのソースＳを第１電位Ｖｉｎｉに設定する。この第１スイッチングトランジスタＴｒ３は充電手段を構成しており、駆動トランジスタＴｒｄのソースノードＳ、すなわち発光素子ＥＬの陽極（アノード）をその閾電圧ＶｔｈＥＬ以下の電圧Ｖｉｎｉに充電する。第２スイッチングトランジスタＴｒ２は、サンプリング期間に先立ち第３走査線ＡＺ２から供給される制御信号に応じ導通して駆動トランジスタＴｒｄのゲートＧを第２電位Ｖｏｆｓに設定する。第３スイッチングトランジスタＴｒ４は、サンプリング期間に先立ち第４走査線ＤＳから供給される制御信号に応じ導通して駆動トランジスタＴｒｄを第３電位Ｖｃｃに接続し、以って駆動トランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を保持容量Ｃｓに保持させて閾電圧Ｖｔｈの影響を補正する。さらにこの第３スイッチングトランジスタＴｒ４は、発光期間に再び第４走査線ＤＳから供給される制御信号に応じ導通して駆動トランジスタＴｒｄを第３電位Ｖｃｃに接続して出力電流Ｉｄｓを発光素子ＥＬに流す。

以上の説明から明らかな様に、本画素回路２は、５個のトランジスタＴｒ１ないしＴｒ４及びＴｒｄと１個の保持容量Ｃｓと１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１〜Ｔｒ３とＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴである。但し本発明はこれに限られるものではなく、Ｎチャネル型とＰチャネル型のＴＦＴを適宜混在させることが出来る。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬデバイスである。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全ての電気光学素子を含む。この電気光学素子は整流性をもつとともに、その陽極（アノード）が駆動トランジスタＴｒｄのソースノードに接続し、駆動トランジスタＴｒｄから出力される駆動電流Ｉｄｓの電流値によって電気光学素子の輝度が決定する。

図３は、図２に示した画像表示装置から画素回路２の部分のみを取り出した模式図である。理解を容易にするため、入力トランジスタＴｒ１によってサンプリングされる映像信号Ｖｓｉｇや、駆動トランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。以下図３に基づいて、本発明にかかる画素回路２の動作を説明する。

駆動トランジスタＴｒｄのゲートノードＧは、スイッチングトランジスタＴｒ２を介して電源電位Ｖｏｆｓに接続される。駆動トランジスタＴｒｄのソースノードＳは、スイッチングトランジスタＴｒ３を介して電源電位Ｖｉｎｉに接続される。駆動トランジスタＴｒｄのドレインは、スイッチングトランジスタＴｒ４を介して電源電位Ｖｃｃに接続される。また発光素子ＥＬのカソードは、接地電位（カソード電位Ｖｃａｔｈ）に接続している。信号線ＳＬには、映像信号の信号電位Ｖｓｉｇが供給される。入力トランジスタＴｒ１のゲートに印加される制御信号ＷＳは信号電位Ｖｄｄと基準電位Ｖｓｓの間で切り換る。またスイッチングトランジスタＴｒ２のゲートに印加される制御信号ＡＺ２も信号電位Ｖｄｄと基準電位Ｖｓｓの間で切り換る。スイッチングトランジスタＴｒ３のゲートに印加される制御信号ＡＺ１も信号電位Ｖｄｄと基準電位Ｖｓｓの間で切り換る。スイッチングトランジスタＴｒ４のゲートに印加される制御信号ＤＳも信号電位Ｖｄｄと基準電位Ｖｓｓの間で切り換る。なお、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの信号電位Ｖｄｄ及び基準電位Ｖｓｓは異なるように設定できる。各制御信号のＶｄｄ及びＶｓｓを区別する場合には、ＶｄｄまたはＶｓｓの記号の後に制御信号の記号を付加する。例えば制御信号ＷＳの信号電位はＶｄｄＷＳで表し、基準電位はＶｓｓＷＳで表す。

一般的には、入力トランジスタＴｒ１の基準電位ＶｓｓＷＳを例えば０Ｖに設定する。これは信号電位Ｖｓｉｇの振幅よりも低い値である。またスイッチングトランジスタＴｒ２の基準電位ＶｓｓＡＺ２も０Ｖに設定する。なお、スイッチングトランジスタＴｒ２の閾電圧をＶｔｈ＿Ｔｒ２とすると、Ｖｏｆｓ−Ｖｔｈ＿Ｔｒ２＞ＶｓｓＡＺ２を満たすように、Ｖｏｆｓ及びＶｓｓＡＺ２を設定しておく必要がある。この条件は図３に示した画素回路２が正常に動作するために必要である。

図４は、図３に示した画素回路のタイミングチャートである。図４は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ１，Ｔｒ２，Ｔｒ３はＮチャネル型なので、走査線ＷＳ，ＡＺ２，ＡＺ１がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、駆動トランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。

図４のタイミングチャートは、１フィールドの間に現れる各制御信号の状態変化を、タイミングＴ１〜Ｔ７で表してある。１フィールドの間に画素アレイの各行が１回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表している。なお、入力トランジスタＴｒ１のゲートに印加される制御信号ＷＳの基準電位をＶｓｓＷＳで表している。

当該フィールドが始まる前のタイミングＴ０で、制御信号ＷＳ，ＡＺ２，ＡＺ１がローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある。また制御信号ＤＳがハイレベルにある。したがってＰチャネル型のトランジスタＴｒ４もオフ状態である。したがって、タイミングＴ０では全てのトランジスタＴｒ１〜Ｔｒ４はオフ状態にある。このとき駆動トランジスタＴｒｄのゲートＧ（以下ノードＧと表す場合がある）とソースＳ（以下ノードＳと表す場合がある）は、図示のようにある電位を保持しているが、全てのトランジスタがオフのため回路的には浮遊状態である。

当該フィールドが始まるタイミングＴ１で、制御信号ＡＺ１がハイレベルになるので、スイッチングトランジスタＴｒ３がオンする。この結果、駆動トランジスタＴｒｄのソースＳが基準電位Ｖｉｎｉに接続される。即ちノードＳの電位がＶｉｎｉまで急激に低下する。このときノードＧは浮遊電位なので、ノードＳの急激な電位低下の影響を受けて、ノードＧの電位がＶＦまで低下する。ノードＧの電位ＶＦは場合によっては制御信号ＷＳの基準電位ＶｓｓＷＳを下回ることもある。

タイミングＴ１から期間Ｆを経過したタイミングＴ２で、制御信号ＡＺ２が立ち上がり、スイッチングトランジスタＴｒ２がオンする。この結果駆動トランジスタＴｒｄのゲートＧが基準電位Ｖｏｆｓに接続する。この段階では既にノードＳは基準電位Ｖｉｎｉに接続されている。ここでＶｏｆｓ−Ｖｉｎｉ＞Ｖｔｈを満たしており、Ｖｏｆｓ−Ｖｉｎｉ＝Ｖｇｓ＞Ｖｔｈとすることで、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。換言すると期間Ｔ１‐Ｔ３は、駆動トランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｉｎｉに設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。

タイミングＴ３では制御信号ＡＺ１をローレベルにし且つ直後制御信号ＤＳもローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが保持容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時駆動トランジスタＴｒｄのゲートＧはＶｏｆｓに保持されており、駆動トランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフすると駆動トランジスタＴｒｄのソース電位（Ｓ）はＶｏｆｓ−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ２もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、保持容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４は駆動トランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。

この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、入力トランジスタＴｒ１をオンして映像信号Ｖｓｉｇを保持容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて保持容量Ｃｓは充分に小さい。この結果、映像信号Ｖｓｉｇのほとんど大部分が保持容量Ｃｓに書き込まれる。正確には、Ｖｏｆｓに対する。Ｖｓｉｇの差分Ｖｓｉｇ−Ｖｏｆｓが保持容量Ｃｓに書き込まれる。したがって駆動トランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇ−Ｖｏｆｓを加えたレベル（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）となる。説明簡易化の為Ｖｏｆｓ＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図４のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。すなわちタイミングＴ５‐Ｔ７がサンプリング期間に相当する。

サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これにより駆動トランジスタＴｒｄが電源Ｖｃｃに接続されるので、画素回路は非発光期間から発光期間に進む。この様に入力トランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、駆動トランジスタＴｒｄの移動度補正を行う。即ち本例では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６‐Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、駆動トランジスタＴｒｄのゲートＧが映像信号Ｖｓｉｇのレベルに固定された状態で、駆動トランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｏｆｓ−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よって駆動トランジスタＴｒｄに流れる電流Ｉｄｓは保持容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに書き込まれていく。これにより駆動トランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図４のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局保持容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様に駆動トランジスタＴｒｄの出力電流Ｉｄｓを同じく駆動トランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。

タイミングＴ７では制御信号ＷＳがローレベルとなり入力トランジスタＴｒ１がオフする。この結果駆動トランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｖｓｉｇの印加が解除されるので、駆動トランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間保持容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、先のトランジスタ特性式１のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入する事で、以下の式２のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）^２＝ｋμ（Ｖｓｉｇ−ΔＶ）^２・・・式２
上記式２において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。この特性式２からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流Ｉｄｓは駆動トランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは負帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式２の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号Ｖｓｉｇのみに依存する事になる。この後所定のタイミングに至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。換言すると、図４のシーケンスはタイミングＴ０に戻ることになる。この後次のフィールドに移って再びＶｔｈ補正動作、移動度補正動作及び発光動作が繰り返されることになる。

図５は、図４に示した期間Ｆにおける画素回路２の電位状態を示す模式図である。特に画素回路２から入力トランジスタＴｒ１を取り出して、その電位状態を模式的に表している。前述したように、期間Ｆでは入力トランジスタＴｒ１はオフ状態にある。したがって入力トランジスタＴｒ１のゲートは制御信号ＷＳの基準電位ＶｓｓＷＳに固定されている。図では理解を容易にするため、ＶｓｓＷＳ＝０Ｖに設定してある。一方ノードＧの電位は期間ＦでＶＦまで急激に低下する。場合によってはこの電位ＶＦはＶｓｓＷＳを下回ることがある。図示の例では、ＶＦ＝−１Ｖとなっている。したがってこの状態では、入力トランジスタＴｒ１のノードＧに接続する側がソースとなり、その電位が−１Ｖである。一方入力トランジスタＴｒ１の信号線に接続する側はドレインとなり、例えば信号電位Ｖｓｉｇ＝３Ｖが印加されている。この電位状態では、入力トランジスタＴｒ１はソース／ゲート間に順バイアスがかかり、オン状態になる。この為入力トランジスタＴｒ１に電流リークが生じ、信号線の電位ＶｓｉｇがＶＦに近づこうとする。このようにして信号線上の電圧低下が生じ、画面輝度の低下をもたらす。即ち当該行の画素の電流リークによって低下した信号電位は、当該行より前にある行の画素によってサンプリングされるため、発光素子の輝度低下を招く。前の行の画素は先に閾電圧補正動作を完了しており、サンプリング動作に入ったとき次の行の画素の閾電圧補正動作より生じた信号電位の低下の影響を受けてしまう。この様な影響が線順次走査に従って連鎖的に生じるため、全体として画面の輝度が暗くなるという問題がある。

図６は、実際にノードＧで観測される電位変化を測定した結果を表している。グラフの縦軸は電圧で横軸は時間である。横軸の時間については、トランジスタＴｒ１〜Ｔｒ４のタイミングチャートを参照して読み取るようになっている。タイミングＴ１でスイッチングトランジスタＴｒ３がオンした後タイミングＴ２でスイッチングトランジスタＴｒ２がオンし、さらに図４に示したタイミングチャートに従ってＴｒ４及びＴｒ１がオンするようになっている。ここでスイッチングトランジスタＴｒ３のオン時間は１０水平周期（１０Ｈ）と十分に取ってある。前述したように、ノードＧはフローティング期間Ｆ（Ｔ１〜Ｔ２）でスイッチングトランジスタＴｒ３の動作に伴い電源電位Ｖｉｎｉに引き込まれて、大幅にＶＦまで低下する。

図７は、ノードＧの電位低下に伴う入力トランジスタのリークによる電圧変動を観察した結果である。図７の左側に内部波形（ノードＧの電位変化）を表し、右側にリークによる電圧変動を表している。リークによる電圧変動は、ＶｓｓＷＳをパラメータにとって測定してある。ＶｓｓＷＳ＝０Ｖを基準としてＶｓｓＷＳ＝−２Ｖの時の電圧変動を測定している。図７から明らかなように、ＶｓｓＷＳを−２Ｖと下げることにより、入力トランジスタの順バイアス状態を避けることが可能となり、電流リークを抑制することが出来る。

図８は、リークによる電圧変動量（ｍＶ）と入力トランジスタのゲートに印加される制御信号ＷＳの基準電位ＶｓｓＷＳ（Ｖ）との関係を示すグラフである。グラフから明らかなように、ＶｓｓＷＳを０Ｖより大きく取ると、ノードＧの低下により容易に入力トランジスタの順バイアス状態が出現し、リーク現象が生じることがわかる。これにより信号線の信号電圧が大きく変動し、輝度の低下をもたらす。このリークを避けるため、制御信号ＷＳの基準電位（即ち入力トランジスタＴｒ１のオフ電圧）ＶｓｓＷＳは−１Ｖより下に設定することが好ましい。なお、図８は具体例に則した測定結果であり、数値自体はこれに限られるものではない。本発明の本質は、第１タイミングＴ１時オフ状態にあるべき入力トランジスタＴｒ１を通ってリーク電流が流れないように、ライトスキャナ４は入力トランジスタＴｒ１のゲートに接続する第１走査線ＷＳの基準電位ＶｓｓＷＳを調整することにある。

図９は、図７と同じくノードＧの電位変化を表す実測データである。左側がノードＧの電位変化波形の全体を表しており、右側のグラフが丁度ノードＧが急激に低下する部分の波形を拡大して表したものである。このグラフはスイッチングトランジスタＴｒ２のゲートに印加される制御信号ＡＺ２の基準電位をパラメータにして、ノードＧの電位変化を測定している。ＶｓｓＡＺ２をＶｓｓＷＳと同じく０Ｖに設定した場合を基準に、ＶｓｓＡＺ２を２Ｖに設定した時の変化を比較してある。このときＶｓｓＷＳは０Ｖである。この様に設定すると、ノードＧの電位低下により、入力トランジスタＴｒ１よりも入力トランジスタＴｒ２の方が容易に順バイアス状態となる。したがって入力トランジスタＴｒ１からのリークよりもスイッチングトランジスタＴｒ２からのリークが支配的となり、リーク期間Ｆにおける信号線の電圧変動がほとんど無くなる。これにより輝度低下を劇的に防ぐことが出来た。

以上の説明から明らかなように、本発明にかかる画像表示装置は、第２スイッチングトランジスタＴｒ２のゲートに接続している第３走査線ＡＺ２の基準電位ＶｓｓＡＺ２を、入力トランジスタＴｒ１のゲートに接続する第１走査線ＷＳの基準電位ＶｓｓＷＳよりも大きく設定している。かかる電位設定により、第１タイミングＴ１時生じるノードＧの電位変動に起因するリーク電流をオフ状態にある第２スイッチングトランジスタＴｒ２を通って画素回路２の外に逃がすようにして、リーク電流がオフ状態にあるべきサンプリング用トランジスタＴｒ１を通って信号線ＳＬ側に流れないようにしている。なおこの場合、第２スイッチングトランジスタＴｒ２のゲートに接続している第３走査線ＡＺ２の基準電位ＶｓｓＡＺ２は、第２電位Ｖｏｆｓから第２スイッチングトランジスタＴｒ２の閾電圧Ｖｔｈ＿Ｔｒ２を差し引いた電位よりも小さく設定されており、画素回路２の正常な動作を保証している。
このように、逆バイアス印加時（第１タイミング時）に、ＶｓｓＡＺ２＞ＶｓｓＷＳに設定することにより、リーク電流を第２スイッチングトランジスタＴｒ２から逃すようにしてリーク電流がサンプリング用トランジスタＴｒ１を通じて信号線ＳＬに流れないようにする。なおこの時ＶｓｓＷＳを、必ずしも逆バイアス印加時にゲートノードＧが下がる電圧より低く設定する必要はない。実際にはサンプリング用トランジスタＴｒ１がリークする電圧設定であっても、第２スイッチングトランジスタＴｒ２からのリークが支配的であれば良い。

以上の説明から明らかなように、本発明にかかるが素回路２は、少なくとも駆動トランジスタＴｒｄと、入力トランジスタＴｒ１と、保持容量Ｃｓと、電気光学素子ＥＬとを備えている。保持容量Ｃｓは、その両端が駆動トランジスタＴｒｄのゲートノードＧ及びソースノードＳに接続している。電気光学素子ＥＬは整流性をもつとともに、その陽極が駆動トランジスタＴｒｄのソースノードＳに接続し、駆動トランジスタＴｒｄから出力される駆動電流Ｉｄｓの電流値によって電気光学素子ＥＬの輝度が決定する。入力トランジスタＴｒ１は、その電流端（ソース及びドレイン）の一つが駆動トランジスタＴｒｄのゲートノードＧに接続し、その制御端（ゲート）が走査線ＷＳに接続している。駆動トランジスタＴｒｄのソースノードＳ、すなわち電気光学素子ＥＬの陽極を、電気光学素子ＥＬの閾値電圧ＶｔｈＥＬ以下の電圧Ｖｉｎｉに充電する充電手段として、スイッチングトランジスタＴｒ３を備えている。この充電手段による充電が行われる充電期間に、オフ状態にあるべき入力トランジスタＴｒ１を通ってリーク電流が流れないように、走査線ＷＳを介して入力トランジスタＴｒ１の制御端（ゲート）に印加される電圧が調整されている。一態様では、駆動トランジスタＴｒｄのゲートノードＧを所定の基準電圧Ｖｏｆｓに接続するためのスイッチングトランジスタＴｒ２を備えている。スイッチングトランジスタＴｒ２の制御端（ゲート）に別の走査線ＡＺ２が接続されている。充電手段Ｔｒ３による充電が行われる充電期間に、オフ状態にあるべき入力トランジスタＴｒ１を通ってリーク電流が流れないように、走査線ＡＺ２を介してスイッチングトランジスタＴｒ２の制御端に印加される電圧が調整されている。

最後に図１０は、移動度補正期間Ｔ６‐Ｔ７における画素回路２の状態を示す回路図である。図示するように、移動度補正期間Ｔ６‐Ｔ７では、入力トランジスタＴｒ１及びスイッチングトランジスタＴｒ４がオンしている一方、残りのスイッチングトランジスタＴｒ２，Ｔｒ３がオフしている。この状態で駆動トランジスタＴｒ４のソース電位（Ｓ）はＶｏｆｓ−Ｖｔｈである。このソース電位Ｓは発光素子ＥＬのアノード電位でもある。前述したようにＶｏｆｓ−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よって駆動トランジスタＴｒｄに流れる電流Ｉｄｓは保持容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄとの合成容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに流れ込む事になる。換言すると、ドレイン電流Ｉｄｓの一部が保持容量Ｃｓに負帰還され、移動度の補正が行われる。

図１１は上述したトランジスタ特性式２をグラフ化したものであり、縦軸にＩｄｓを取り横軸にＶｓｉｇを取ってある。このグラフの下方に特性式２も合わせて示してある。図１１のグラフは、画素１と画素２を比較した状態で特性カーブを描いてある。画素１の駆動トランジスタの移動度μは相対的に大きい。逆に画素２に含まれる駆動トランジスタの移動度μは相対的に小さい。この様に駆動トランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば両画素１，２に同レベルの映像信号Ｖｓｉｇを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素１に流れる出力電流Ｉｄｓ１´は、移動度μの小さい画素２に流れる出力電流Ｉｄｓ２´に比べて大きな差が生じてしまう。この様に移動度μのばらつきに起因して出力電流Ｉｄｓの間に大きな差が生じるので、画面のユニフォーミティを損なう事になる。

そこで本発明では出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。トランジスタ特性式から明らかなように、移動度が大きいとドレイン電流Ｉｄｓが大きくなる。したがって負帰還量ΔＶは移動度が大きいほど大きくなる。図１１のグラフに示すように、移動度μの大きな画素１の負帰還量ΔＶ１は移動度の小さな画素２の負帰還量ΔＶ２に比べて大きい。したがって、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素１でΔＶ１の補正をかけると、出力電流はＩｄｓ１´からＩｄｓ１まで大きく下降する。一方移動度μの小さな画素２の補正量ΔＶ２は小さいので、出力電流Ｉｄｓ２´はＩｄｓ２までそれ程大きく下降しない。結果的に、Ｉｄｓ１とＩｄｓ２は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは黒レベルから白レベルまでＶｓｉｇの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素１と２があった場合、移動度の大きい画素１の補正量ΔＶ１は移動度の小さい画素２の補正量ΔＶ２に対して小さくなる。つまり移動度が大きいほどΔＶが大きくＩｄｓの減少値は大きくなる。これにより移動度の異なる画素電流値は均一化され、移動度のばらつきを補正する事ができる。

本発明にかかる表示装置は、図１２に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスター部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。

本発明にかかる表示装置は、図１３に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。

以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。

図１４は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。

図１５は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。

図１６は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。

図１７は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。

図１８は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。

本発明にかかる画像表示装置の全体構成を示すブロック図である。 本発明にかかる画像表示装置の画素構成を示す回路図である。 本発明にかかる画像表示装置の動作説明に供する模式図である。 図３に示した画素回路の動作説明に供するタイミングチャートである。 同じく動作説明に供する模式的な回路図である。 本発明にかかる画像表示装置の駆動方式を説明するためのグラフである。 同じく本発明にかかる画像表示装置の駆動方法の説明に供するグラフである。 同じく本発明にかかる画像表示装置の駆動方法の説明に供するグラフである。 同じく本発明にかかる画像表示装置の駆動方法の説明に供するグラフである。 本発明にかかる画像表示の移動度補正動作を示す回路図である。 同じく移動度補正動作を示すグラフである。 本発明にかかる表示装置のデバイス構成を示す断面図である。 本発明にかかる表示装置のモジュール構成を示す平面図である。 本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。 本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。 本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。 本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。 本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。

符号の説明

１・・・画素アレイ部、２・・・画素回路、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・ドライブスキャナ、７１・・・第一補正用スキャナ、７２・・・第二補正用スキャナ、Ｔｒ１・・・入力トランジスタ、Ｔｒ２・・・第２スイッチングトランジスタ、Ｔｒ３・・・第１スイッチングトランジスタ、Ｔｒ４・・・第３スイッチングトランジスタ、Ｔｒｄ・・・駆動トランジスタ、Ｃｓ・・・保持容量、ＥＬ・・・発光素子、Ｖｉｎｉ・・・第１電源電位、Ｖｏｆｓ・・・第２電源電位、Ｖｃｃ・・・第３電源電位、ＷＳ・・・第１走査線、ＡＺ１・・・第２走査線、ＡＺ２・・・第３走査線、ＤＳ・・・第４走査線

Claims (6)

1. 少なくとも、駆動トランジスタと、入力トランジスタと、保持容量と、電気光学素子とを備え、
   前記保持容量は、その両端が該駆動トランジスタのゲートノード及びソースノードに接続し、
   前記電気光学素子は、整流性をもつとともに、その陽極が該駆動トランジスタのソースノードに接続し、該駆動トランジスタから出力される駆動電流の電流値によって電気光学素子の輝度が決定し、
   前記入力トランジスタは、その電流端の一つが該駆動トランジスタのゲートノードに接続し、その制御端が走査線に接続している画素回路であって、
   該駆動トランジスタのソースノード、すなわち該電気光学素子の陽極を、電気光学素子の閾電圧以下に充電する充電手段をもち、
   前記充電手段による充電が行われる充電期間に、オフ状態にあるべき該入力トランジスタを通ってリーク電流が流れないように、該走査線を介して前記入力トランジスタの制御端に印加される電圧が調整されていることを特徴とする画素回路。
2. 該駆動トランジスタのゲートノードを所定の基準電圧に接続するためのスイッチングトランジスタを備えており、
   前記スイッチングトランジスタの制御端に別の走査線が接続され、
   前記充電手段による充電が行われる充電期間に、オフ状態にあるべき該入力トランジスタを通ってリーク電流が流れないように、該別の走査線を介して前記スイッチングトランジスタの制御端に印加される電圧が調整されていることを特徴とする請求項１記載の画素回路。
3. 画素アレイ部とスキャナ部と信号部とを含み、
   前記画素アレイ部は、行状に配された第１走査線、第２走査線、第３走査線及び第４走査線と、列状に配された信号線と、これらの走査線及び信号線に接続した行列状の画素回路と、各画素回路の動作に必要な第１電位、第２電位及び第３電位を供給する複数の電源線とからなり、
   前記信号部は、該信号線に映像信号を供給し、
   前記スキャナ部は、第１走査線、第２走査線、第３走査線及び第４走査線に制御信号を供給して順次行ごとに画素回路を走査し、
   各画素回路は、入力トランジスタと、駆動トランジスタと、第１スイッチングトランジスタと、第２スイッチングトランジスタと、第３スイッチングトランジスタと、保持容量と、発光素子とを含み、
   前記入力トランジスタは、所定のサンプリング期間に第１走査線から供給される制御信号に応じオンして信号線から供給された映像信号の信号電位を該保持容量にサンプリングし、
   前記保持容量は、該サンプリングされた映像信号の信号電位に応じて該駆動トランジスタのゲートに入力電圧を印加し、
   前記駆動トランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、
   前記発光素子は、所定の発光期間中該駆動トランジスタから供給される出力電流により該映像信号の信号電位に応じた輝度で発光し、
   前記第１スイッチングトランジスタは、該サンプリング期間に先立ち第１タイミングで第２走査線から供給される制御信号に応じオンして該駆動トランジスタのソースを第１電位に設定し、
   前記第２スイッチングトランジスタは、該サンプリング期間に先立ち第２タイミングで第３走査線から供給される制御信号に応じオンして該駆動トランジスタのゲートを第２電位に設定し、
   前記第３スイッチングトランジスタは、該サンプリング期間に先立ち第３タイミングで第４走査線から供給される制御信号に応じオンして該駆動トランジスタを第３電位に接続し、以って該駆動トランジスタの閾電圧に相当する電圧を該保持容量に保持させて閾電圧の影響を補正するとともに、該発光期間に再び第４走査線から供給される制御信号に応じオンして該駆動トランジスタを第３電位に接続して該出力電流を該発光素子に流す画像表示装置において、
   第１タイミング時オフ状態にあるべき入力トランジスタを通ってリーク電流が流れないように、前記スキャナ部は、該入力トランジスタのゲートに接続する第１走査線の基準電位を調整することを特徴とする画像表示装置。
4. 画素アレイ部とスキャナ部と信号部とを含み、
   前記画素アレイ部は、行状に配された第１走査線、第２走査線、第３走査線及び第４走査線と、列状に配された信号線と、これらの走査線及び信号線に接続した行列状の画素回路と、各画素回路の動作に必要な第１電位、第２電位及び第３電位を供給する複数の電源線とからなり、
   前記信号部は、該信号線に映像信号を供給し、
   前記スキャナ部は、第１走査線、第２走査線、第３走査線及び第４走査線に制御信号を供給して順次行ごとに画素回路を走査し、
   各画素回路は、入力トランジスタと、駆動トランジスタと、第１スイッチングトランジスタと、第２スイッチングトランジスタと、第３スイッチングトランジスタと、保持容量と、発光素子とを含み、
   前記入力トランジスタは、所定のサンプリング期間に第１走査線から供給される制御信号に応じオンして信号線から供給された映像信号の信号電位を該保持容量にサンプリングし、
   前記保持容量は、該サンプリングされた映像信号の信号電位に応じて該駆動トランジスタのゲートに入力電圧を印加し、
   前記駆動トランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、
   前記発光素子は、所定の発光期間中該駆動トランジスタから供給される出力電流により該映像信号の信号電位に応じた輝度で発光し、
   前記第１スイッチングトランジスタは、該サンプリング期間に先立ち第１タイミングで第２走査線から供給される制御信号に応じオンして該駆動トランジスタのソースを第１電位に設定し、
   前記第２スイッチングトランジスタは、該サンプリング期間に先立ち第２タイミングで第３走査線から供給される制御信号に応じオンして該駆動トランジスタのゲートを第２電位に設定し、
   前記第３スイッチングトランジスタは、該サンプリング期間に先立ち第３タイミングで第４走査線から供給される制御信号に応じオンして該駆動トランジスタを第３電位に接続し、以って該駆動トランジスタの閾電圧に相当する電圧を該保持容量に保持させて閾電圧の影響を補正するとともに、該発光期間に再び第４走査線から供給される制御信号に応じオンして該駆動トランジスタを第３電位に接続して該出力電流を該発光素子に流す画像表示装置において、
   該第２スイッチングトランジスタのゲートに接続している第３走査線の電位を、該入力トランジスタのゲートに接続する第１走査線の電位よりも大きく設定し、
   以って第１タイミング時生じる電位変動に起因するリーク電流をオフ状態にある第２スイッチングトランジスタを通って画素回路の外に逃がす様にして、リーク電流がオフ状態にあるサンプリング用トランジスタを通って信号線側に流れないようにすることを特徴とする画像表示装置。
5. 該第２スイッチングトランジスタのゲートに接続している第３走査線の電位は、該第２電位から該第２スイッチングトランジスタの閾電圧を差し引いた電位よりも小さく設定されていることを特徴とする請求項４記載の画像表示装置。
6. 画素アレイ部とスキャナ部と信号部とを含み、前記画素アレイ部は、行状に配された第１走査線、第２走査線、第３走査線及び第４走査線と、列状に配された信号線と、これらの走査線及び信号線に接続した行列状の画素回路と、各画素回路の動作に必要な第１電位、第２電位及び第３電位を供給する複数の電源線とからなり、前記信号部は、該信号線に映像信号を供給し、前記スキャナ部は、第１走査線、第２走査線、第３走査線及び第４走査線に制御信号を供給して順次行ごとに画素回路を走査し、各画素回路は、入力トランジスタと、駆動トランジスタと、第１スイッチングトランジスタと、第２スイッチングトランジスタと、第３スイッチングトランジスタと、保持容量と、発光素子とを含む画像表示装置の駆動方法であって、
   前記入力トランジスタが、所定のサンプリング期間に第１走査線から供給される制御信号に応じオンして信号線から供給された映像信号の信号電位を該保持容量にサンプリングし、
   前記保持容量が、該サンプリングされた映像信号の信号電位に応じて該駆動トランジスタのゲートに入力電圧を印加し、
   前記駆動トランジスタが、該入力電圧に応じた出力電流を該発光素子に供給し、
   前記発光素子が、所定の発光期間中該駆動トランジスタから供給される出力電流により該映像信号の信号電位に応じた輝度で発光し、
   前記第１スイッチングトランジスタが、該サンプリング期間に先立ち第１タイミングで第２走査線から供給される制御信号に応じオンして該駆動トランジスタのソースを第１電位に設定し、
   前記第２スイッチングトランジスタが、該サンプリング期間に先立ち第２タイミングで第３走査線から供給される制御信号に応じオンして該駆動トランジスタのゲートを第２電位に設定し、
   前記第３スイッチングトランジスタが、該サンプリング期間に先立ち第３タイミングで第４走査線から供給される制御信号に応じオンして該駆動トランジスタを第３電位に接続し、以って該駆動トランジスタの閾電圧に相当する電圧を該保持容量に保持させて閾電圧の影響を補正するとともに、該発光期間に再び第４走査線から供給される制御信号に応じオンして該駆動トランジスタを第３電位に接続して該出力電流を該発光素子に流し、
   第１タイミング時オフ状態にあるべき入力トランジスタを通ってリーク電流が流れないように、該入力トランジスタのゲートに接続する第１走査線の基準電位を調整することを特徴とする画像表示装置の駆動方法。

Images