JP5082532B2

JP5082532B2 - 表示装置及びその駆動方法と電子機器

Info

Publication number: JP5082532B2
Application number: JP2007078218A
Authority: JP
Inventors: 淳一山下; 勝秀内野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2007-03-26
Filing date: 2007-03-26
Publication date: 2012-11-28
Anticipated expiration: 2027-03-26
Also published as: CN101276539A; CN101276539B; JP2008241781A; US20080238909A1; US8564582B2

Description

本発明は、画素毎に配した発光素子を電流駆動して画像を表示する表示装置及びその駆動方法に関する。またかかる表示装置を用いた電子機器に関する。詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ＥＬなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置の駆動方式に関する。

表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。

有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
特開２００３−２５５８５６特開２００３−２７１０９５特開２００４−１３３２４０特開２００４−０２９７９１特開２００４−０９３６８２特開２００６−２１５２１３

従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと画素容量とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。画素容量は、サンプリングされた映像信号の信号電位に応じた入力電圧を保持する。ドライブトランジスタは、画素容量に保持された入力電圧に応じて所定の発光期間に出力電流を駆動電流として供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。

ドライブトランジスタは、画素容量に保持された入力電圧をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち画素容量に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。

ここでドライブトランジスタの動作特性は以下の式１で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）^２・・・式１
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。

しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各ドライブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。

しかしながら、発光素子に対する出力電流のばらつき要因は、ドライブトランジスタの閾電圧Ｖｔｈだけではない。上記のトランジスタ特性式１から明らかなように、ドライブトランジスタの移動度μがばらついた場合にも、出力電流Ｉｄｓが変動する。この結果、画面のユニフォーミティが損なわれる。従来からドライブトランジスタの移動度のばらつきを補正する機能を組み込んだ画素回路が開発されており、例えば前記の特許文献６に開示がある。

従来の移動度補正機能を備えた画素回路は、信号電位に応じてドライブトランジスタに流れる駆動電流を、所定の補正期間中に画素容量に負帰還して、画素容量に保持されている信号電位を調整する。ドライブトランジスタの移動度が大きいと負帰還量がその分大きくなり、信号電位の減少分が増え、結果として駆動電流を抑制することが出来る。一方ドライブトランジスタの移動度が小さいときは画素容量に対する負帰還量が小さくなるので、保持された信号電位の減少幅は少ない。従って駆動電流は余り減少しない。この様に個々の画素のドライブトランジスタの移動度の大小に応じこれをキャンセルする方向に信号電位を調整している。よって個々の画素のドライブトランジスタの移動度がばらつくにもかかわらず、同一の信号電位に対して個々の画素はほぼ同レベルの発光輝度を呈する。

上述した移動度補正動作は、所定の移動度補正期間に行われる。この移動度補正期間が個々の画素でばらつくと負帰還量もばらつくため、正確な移動度補正を行うことが出来ない。この移動度補正期間は、サンプリングトランジスタやその他のスイッチングトランジスタを所定のシーケンスに従ってオンオフ制御することにより設定されている。しかしながらこれらのトランジスタのオンオフを制御する制御信号（ゲートパルス）は必ずしも位相が一定ではなく、ある程度の揺らぎがあるため個々の画素で移動度補正期間にばらつきがあり、これが解決すべき課題となっている。

上述した従来の技術の課題に鑑み、本発明はドライブトランジスタの移動度補正期間を精密に制御可能な表示装置及びその駆動方法を提供することを目的とする。具体的には移動度補正期間のばらつきを抑制し、以って表示装置の画面のユニフォーミティを一層高めることを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部とこれを駆動する駆動部とからなり、前記画素アレイ部は、行状の第１走査線及び第２走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素と、各画素に給電する電源ライン及び接地ラインとを備え、前記駆動部は、各第１走査線に順次第１の制御信号を供給して画素を行単位で線順次走査する第１スキャナと、該線順次走査に合わせて各第２走査線に順次第２の制御信号を供給する第２スキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備え、前記画素は、発光素子と、サンプリングトランジスタと、ドライブトランジスタと、スイッチングトランジスタと、画素容量とを含み、前記サンプリングトランジスタは、そのゲートが該第１走査線に接続し、そのソースが該信号線に接続し、そのドレインが該ドライブトランジスタのゲートに接続し、前記ドライブトランジスタ及び前記発光素子は該電源ラインと接地ラインとの間で直列に接続して電流路を形成し、前記スイッチングトランジスタは該電流路に挿入されるとともに、そのゲートが該第２走査線に接続し、前記画素容量は、該ドライブトランジスタのソースとゲートの間に接続している表示装置であって、前記サンプリングトランジスタは、該第１走査線から供給された第１の制御信号に応じてオンし、該信号線から供給された映像信号の信号電位をサンプリングして該画素容量に保持し、前記スイッチングトランジスタは、該第２走査線から供給された第２の制御信号に応じオンして該電流路を導通状態にし、前記ドライブトランジスタは、該画素容量に保持された信号電位に応じて駆動電流を該導通状態に置かれた電流路を通って該発光素子に流し、前記第１スキャナは、第１走査線に第１の制御信号を印加して該サンプリングトランジスタをオンし信号電位のサンプリングを開始した後第１走査線に印加した第１の制御信号を解除して該サンプリングトランジスタをオフし、前記第２スキャナは、該サンプリングトランジスタがオンしてからオフするまでの映像信号書込期間のなかで、第２走査線に負極性パルス状の第２の制御信号を印加して該スイッチングトランジスタを、前記負極性パルス幅に対応する限られた補正時間だけオンし、該ドライブトランジスタの移動度に対する補正を該画素容量に保持された該信号電位にかけ、
前記第２スキャナは、該サンプリングトランジスタがオフして映像信号書込期間が終了した後、再び第２走査線に負極性パルス状の第２の制御信号を印加して該スイッチングトランジスタを所定の発光期間だけオンし、該電流路を導通状態にして駆動電流を該発光素子に流すことを特徴とする。

本発明によれば、周辺の駆動部に含まれるスキャナは、サンプリングトランジスタがオンしてからオフするまでの映像信号書込期間の中で、走査線にパルス状の制御信号を印加してスイッチングトランジスタを限られた補正時間だけオンし、ドライブトランジスタの移動度に対する補正を画素容量に保持された信号電位にかけている。この移動度補正時間はスイッチングトランジスタのゲートに印加される制御信号のパルス幅によって規定されており、正確に制御することが可能であり、移動度補正時間を画素毎にばらつかないようにしている。これにより表示装置の画面のユニフォーミティを改善することが出来る。

以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明にかかる表示装置の全体構成を示す模式的なブロック図である。図示する様に、本画像表示装置は基本的に画素アレイ部１と、スキャナ部及び信号部を含む駆動部とで構成されている。画素アレイ部１は、行状に配された走査線ＷＳ、走査線ＡＺ１、走査線ＡＺ２及び走査線ＤＳと、列状に配された信号線ＳＬと、これらの走査線ＷＳ，ＡＺ１，ＡＺ２，ＤＳ及び信号線ＳＬに接続した行列状の画素回路２と、各画素回路２の動作に必要な第１電位Ｖｓｓ１，第２電位Ｖｓｓ２及び第３電位ＶＤＤを供給する複数の電源線とからなる。信号部は水平セレクタ３からなり、信号線ＳＬに映像信号を供給する。スキャナ部は、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２からなり、それぞれ走査線ＷＳ、走査線ＤＳ、走査線ＡＺ１及び走査線ＡＺ２に制御信号を供給して順次行毎に画素回路を走査する。

ここで、ライトスキャナ４はシフトレジスタで構成されており、外部から供給されるクロック信号ＷＳＣＫに応じて動作し、同じく外部から供給されるスタート信号ＷＳＳＴを順次転送して各走査線ＷＳに制御信号ＷＳを出力している。ドライブスキャナ５もシフトレジスタからなり、外部から供給されるクロック信号ＤＳＣＫに応じて動作し、同じく外部から供給されるスタート信号ＤＳＳＴを順次転送することで、制御信号ＤＳを各走査線ＤＳに順次出力している。

図２は、図１に示した画像表示装置に組み込まれる画素の構成を示す回路図である。図示する様に画素回路２は、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、第１スイッチングトランジスタＴｒ２と、第２スイッチングトランジスタＴｒ３と、第３スイッチングトランジスタＴｒ４と、画素容量Ｃｓと、発光素子ＥＬとを含む。サンプリングトランジスタＴｒ１は、所定のサンプリング期間（信号書込期間）に走査線ＷＳから供給される制御信号に応じ導通して信号線ＳＬから供給された映像信号の信号電位を画素容量Ｃｓにサンプリングする。画素容量Ｃｓは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬは、所定の発光期間中ドライブトランジスタＴｒｄから供給される出力電流Ｉｄｓにより映像信号の信号電位に応じた輝度で発光する。

第１スイッチングトランジスタＴｒ２は、サンプリング期間に先立ち走査線ＡＺ１から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのゲートＧを第１電位Ｖｓｓ１に設定する。第２スイッチングトランジスタＴｒ３は、サンプリング期間に先立ち走査線ＡＺ２から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのソースＳを第２電位Ｖｓｓ２に設定する。第３スイッチングトランジスタＴｒ４は、サンプリング期間に先立ち走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位ＶＤＤに接続し、以ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を画素容量Ｃｓに保持させて閾電圧Ｖｔｈの影響を補正する。さらにこの第３スイッチングトランジスタＴｒ４は、発光期間に再び走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位ＶＤＤに接続して出力電流Ｉｄｓを発光素子ＥＬに流す。

以上の説明から明らかな様に、本画素回路２は、５個のトランジスタＴｒ１ないしＴｒ４及びＴｒｄと１個の画素容量Ｃｓと１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１〜Ｔｒ３とＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴである。但し本発明はこれに限られるものではなく、Ｎチャネル型とＰチャネル型のＴＦＴを適宜混在させることが出来る。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬデバイスである。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。

本発明の特徴事項として、ドライブスキャナ５は、サンプリングトランジスタＴｒ１がオンしてからオフするまでの映像信号書込期間（サンプリング期間）の中で、走査線ＤＳにパルス状の制御信号を印加してスイッチングトランジスタＴｒ４を限られた補正時間ｔだけオンし、ドライブトランジスタＴｒｄの移動度μに対する補正を画素容量Ｃｓに保持された信号電位にかける。

図３は、図２に示した画像表示装置から画素回路２の部分のみを取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号の信号電位Ｖｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。以下図３に基づいて、本発明にかかる画素回路２の動作を説明する。

図４は、図３に示した画素回路のタイミングチャートである。但しこのタイミングチャートは図３に示した画素回路の動作の参考例を示したものである。本発明の作用効果を明らかにするため、本発明の対比として以下図４に示した参考例をまず先に説明する。図４は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ１，Ｔｒ２，Ｔｒ３はＮチャネル型なので、制御信号ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタＴｒ４はＰチャネル型なので、制御信号ＤＳがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、ドライブトランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。

図４のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表してある。

当該フィールドが始まる前のタイミングＴ０で、全ての制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがってドライブトランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源ＶＤＤに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがってタイミングＴ０で発光素子ＥＬは発光している。この時ドライブトランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。

当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これによりスイッチングトランジスタＴｒ４がオフし、ドライブトランジスタＴｒｄは電源ＶＤＤから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングＴ１に入ると、全てのトランジスタＴｒ１〜Ｔｒ４がオフ状態になる。

続いてタイミングＴ２に進むと、制御信号ＡＺ１及びＡＺ２がハイレベルになるので、スイッチングトランジスタＴｒ２及びＴｒ３がオンする。この結果、ドライブトランジスタＴｒｄのゲートＧが基準電位Ｖｓｓ１に接続し、ソースＳが基準電位Ｖｓｓ２に接続される。ここでＶｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとする事で、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。換言すると期間Ｔ２‐Ｔ３は、ドライブトランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓ２に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。

タイミングＴ３では制御信号ＡＺ２をローレベルにし且つ直後制御信号ＤＳもローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが画素容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時ドライブトランジスタＴｒｄのゲートＧはＶｓｓ１に保持されており、ドライブトランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフするとドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、画素容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４はドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。

この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ１をオンして映像信号Ｖｓｉｇを画素容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて画素容量Ｃｓは充分に小さい。この結果、映像信号Ｖｓｉｇのほとんど大部分が画素容量Ｃｓに書き込まれる。正確には、Ｖｓｓ１に対するＶｓｉｇの差分Ｖｓｉｇ−Ｖｓｓ１が画素容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇ−Ｖｓｓ１を加えたレベル（Ｖｓｉｇ−Ｖｓｓ１＋Ｖｔｈ）となる。以降説明簡易化の為Ｖｓｓ１＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図４のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。すなわちタイミングＴ５‐Ｔ７がサンプリング期間（信号書込期間）に相当する。

サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄが電源ＶＤＤに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、ドライブトランジスタＴｒｄの移動度補正を行う。即ち本参考例では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６‐Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、ドライブトランジスタＴｒｄのゲートＧが映像信号Ｖｓｉｇのレベルに固定された状態で、ドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図４のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタＴｒｄの出力電流Ｉｄｓを同じくドライブトランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。

タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｖｓｉｇの印加が解除されるので、ドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、先のトランジスタ特性式１のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入する事で、以下の式２のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）^２＝ｋμ（Ｖｓｉｇ−ΔＶ）^２・・・式２
上記式２において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。この特性式２からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは負帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式２の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号Ｖｓｉｇのみに依存する事になる。

最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びＶｔｈ補正動作、移動度補正動作及び発光動作が繰り返される事になる。

図５は、移動度補正期間Ｔ６‐Ｔ７における画素回路２の状態を示す回路図である。図示するように、移動度補正期間Ｔ６‐Ｔ７では、サンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ４がオンしている一方、残りのスイッチングトランジスタＴｒ２及びＴｒ３がオフしている。この状態でドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈである。このソース電位（Ｓ）は発光素子ＥＬのアノード電位でもある。前述したようにＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄとの合成容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに流れ込む事になる。換言すると、ドレイン電流Ｉｄｓの一部が画素容量Ｃｓに負帰還され、移動度の補正が行われる。

図６は上述したトランジスタ特性式２をグラフ化したものであり、縦軸にＩｄｓを取り横軸にＶｓｉｇを取ってある。このグラフの下方に特性式２も合わせて示してある。図６のグラフは、画素１と画素２を比較した状態で特性カーブを描いてある。画素１のドライブトランジスタの移動度μは相対的に大きい。逆に画素２に含まれるドライブトランジスタの移動度μは相対的に小さい。この様にドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば両画素１，２に同レベルの映像信号の信号電位Ｖｓｉｇを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素１に流れる出力電流Ｉｄｓ１´は、移動度μの小さい画素２に流れる出力電流Ｉｄｓ２´に比べて大きな差が生じてしまう。この様に移動度μのばらつきに起因して出力電流Ｉｄｓの間に大きな差が生じるので、スジムラが発生し画面のユニフォーミティを損なう事になる。

そこで本参考例では出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。先のトランジスタ特性式１から明らかなように、移動度が大きいとドレイン電流Ｉｄｓが大きくなる。したがって負帰還量ΔＶは移動度が大きいほど大きくなる。図６のグラフに示すように、移動度μの大きな画素１の負帰還量ΔＶ１は移動度の小さな画素２の負帰還量ΔＶ２に比べて大きい。したがって、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素１でΔＶ１の補正をかけると、出力電流はＩｄｓ１´からＩｄｓ１まで大きく下降する。一方移動度μの小さな画素２の補正量ΔＶ２は小さいので、出力電流Ｉｄｓ２´はＩｄｓ２までそれ程大きく下降しない。結果的に、Ｉｄｓ１とＩｄｓ２は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは黒レベルから白レベルまでＶｓｉｇの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素１と２があった場合、移動度の大きい画素１の補正量ΔＶ１は移動度の小さい画素２の補正量ΔＶ２に対して大きくなる。つまり移動度が大きいほどΔＶが大きくＩｄｓの減少値は大きくなる。これにより移動度の異なる画素電流値は均一化され、移動度のばらつきを補正する事ができる。

以下参考の為、上述した移動度補正の数値解析を行う。図５に示したように、トランジスタＴｒ１及びＴｒ４がオンした状態で、ドライブトランジスタＴｒｄのソース電位を変数Ｖに取って解析を行う。ドライブトランジスタＴｒｄのソース電位（Ｓ）をＶとすると、ドライブトランジスタＴｒｄを流れるドレイン電流Ｉｄｓは以下の式３に示す通りである。

またドレイン電流Ｉｄｓと容量Ｃ（＝Ｃｓ＋Ｃｏｌｅｄ）の関係により、以下の式４に示す様にＩｄｓ＝ｄＱ／ｄｔ＝ＣｄＶ／ｄｔが成り立つ。

式４に式３を代入して両辺積分する。ここで、ソース電圧Ｖ初期状態は−Ｖｔｈであり、移動度ばらつき補正時間（Ｔ６‐Ｔ７）をｔとする。この微分方程式を解くと、移動度補正時間ｔに対する画素電流が以下の数式５のように与えられる。

上述したように各画素の発光素子に流れる出力電流は式５で示すようになっている。この式５中で、移動度補正時間ｔは実用的なレベルで数μｓに設定されている。前述したように、この移動度補正時間はスイッチングトランジスタＴｒ４のオンタイミング（立下りタイミング）とサンプリングトランジスタＴｒ１のオフタイミング（立下りタイミング）との間隔で決定される。図７は、スイッチングトランジスタＴｒ４のゲートに印加される制御信号ＤＳの立下り波形と、サンプリングトランジスタＴｒ１のゲートに印加される制御信号ＷＳの立下り波形を時間軸を合せて表している。これらの制御信号ＤＳ，ＷＳが伝播する走査線は金属モリブデンなどの比較的高抵抗なパルス配線からなる。さらに他の層の配線との間のオーバーラップ寄生容量が大きいため、これらのパルス配線の時定数は大きく、制御信号ＤＳやＷＳの立下り波形が鈍ってしまう。即ち各制御信号ＤＳ，ＷＳは、電源電位Ｖｃｃから接地電位Ｖｓｓまで一瞬で立ち下がるのではなく、配線抵抗や配線容量で決まる時定数の影響で立下り波形に鈍りが生じる。この立下り波形はスイッチングトランジスタＴｒ４やサンプリングトランジスタＴｒ１のゲートに印加される。

一方サンプリングトランジスタＴｒ１のソースには信号電位Ｖｓｉｇが供給されている。したがってサンプリングトランジスタＴｒ１はゲート電位がＶｓｉｇ＋Ｖｔｎを下回ったところでオフする。なおＶｔｎはＮチャネル型のサンプリングトランジスタＴｒ１の閾電圧である。同様にスイッチングトランジスタＴｒ４のソースは画素の電源電位ＶＤＤに接続されている。したがってスイッチングトランジスタＴｒ４のゲート電位がＶＤＤ−｜Ｖｔｐ｜まで低下した時、スイッチングトランジスタＴｒ４がオンする。ここでＶｔｐはＰチャネル型のスイッチングトランジスタＴｒ４の閾電圧を示している。

制御信号ＤＳの立下り波形にはバラツキがあり、図では標準位相を（１）で表しワーストケースを（２）で表してある。このワーストケースは立下りが急峻な方向にずれた場合のワーストケースである。このように制御信号ＤＳの立下りにバラツキがあると、スイッチングトランジスタＴｒ４のオンタイミングにバラツキが生じる。制御信号ＷＳの立下り波形にもバラツキがあり、図では標準位相を（１）で表しワーストケースを（２）で表してある。このワーストケースは立下りが緩慢な方向にずれた場合のワーストケースである。このように制御信号ＷＳの立下りにバラツキがあると、サンプリングトランジスタＴｒ１のオフタイミングにバラツキが生じる。スイッチングトランジスタＴｒ４のオンタイミングとサンプリングトランジスタＴｒ１のオフタイミングが反対方向でワーストケースの様にずれた場合、両タイミング間の移動度補正時間ｔは、標準位相の場合に比べて相当ずれてしまい、発光輝度のばらつきとなって表われてしまう。

図８は、移動度補正時間と画素に流れる駆動電流（画素電流）との関係を示すグラフである。このグラフは横軸に移動度補正時間を取り、縦軸に画素電流を取ってある。グラフから明らかなように移動度補正時間がばらつくと、画素電流が画素毎に変動してしまう。これにより画面のユニフォーミティが損なわれる。前述したように、移動度補正時間のばらつきは、主としてサンプリングトランジスタＴｒ１やスイッチングトランジスタＴｒ４のゲートに印加される制御信号のトランジェントのばらつきに起因する。

図９は上述した制御信号のトランジェントのばらつき原因を説明するための模式図である。図示する様に、表示装置は１枚の絶縁性基板で形成されており、フラットなパネル０である。このパネル０の上には画素アレイ部１に加えて周辺のライトスキャナ４、ドライブスキャナ５、水平セレクタ３なども集積形成されている。これらの周辺駆動部は中央の画素アレイ部１と同じく、薄膜トランジスタで集積形成されている。一般に薄膜トランジスタは多結晶シリコン膜を素子領域とする。この多結晶シリコン膜は、例えば絶縁性の基板上に非晶質のシリコン薄膜を成膜した後、レーザ光を照射することで結晶化し、多結晶シリコン薄膜に転換している。このレーザ光の照射は、例えばライン状のレーザビームＥＬＡを、パネル０の上から下に向かって順次重ねながら照射することで、非晶質シリコン膜を多結晶シリコン膜に転換している。このレーザ光の照射過程でレーザ出力に局部的な変動が生じると、パネル０の上下方向で多結晶シリコン膜の結晶性に差が生じ、これが結果的に薄膜トランジスタの特性ばらつきとなって現れる。よって通常特性ばらつきは、レーザ光のラインに沿って、パネル０の水平方向に現れる。図示の例では、一部のラインでスキャナの出力段を構成するトランジスタの特性変動により補正時間が変動している。図８に示したように補正時間の変動は画素電流の変動につながるので、ラインに沿ってスジ状に輝度ムラが現れてしまう。平均に比べて補正時間が短くなると信号電位に対する負帰還量が少なくなる為、周囲より明るいスジが発生してしまう。逆に補正時間が標準より長くなると、信号電位に対する負帰還量が増えるため信号電位が低下しその分周囲より暗いスジが生じてしまう。

図９の模式図を参照すると、ライトスキャナ４の各出力段とドライブスキャナ５の各出力段は同一ライン上で一対一に対応している。この様にライトスキャナ４とドライブスキャナ５の間で対応する出力段が同一ライン上で整合していれば、両スキャナから出力される制御信号に大きな位相差は生じない。しかしながらライトスキャナ４とドライブスキャナ５の対応する出力段の整列関係が多少でもずれると、レーザービームＥＬＡの照射条件がずれてしまうため、ライトスキャナ４やドライブスキャナ５の出力に位相差やトランジェントのばらつきが生じてしまう。この結果ライトスキャナ４から出力される制御信号とドライブスキャナ５から出力される制御信号の時間差にて決定される移動度補正期間にもばらつきが生じてしまう。

図１０は、図１〜図３に示した本発明にかかる表示装置の動作説明に供するタイミングチャートである。このタイミングチャートは本発明の好適な実施形態を示しており、理解を容易にするため図４に示した参考例のタイミングチャートと同じ表記を採用している。図４に示した参考例と異なり、図１０に示した本発明のタイミングチャートは、ドライブスキャナから出力される制御信号のみにて移動度補正時間を決定している。これにより参考例で説明したような移動度補正時間のばらつきを抑制することが出来る。以下図１０を参照して、本発明にかかる表示装置の動作を詳細に説明する。

この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ１をオンして映像信号Ｖｓｉｇを画素容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて画素容量Ｃｓは充分に小さい。この結果、映像信号Ｖｓｉｇのほとんど大部分が画素容量Ｃｓに書き込まれる。正確には、Ｖｓｓ１に対するＶｓｉｇの差分Ｖｓｉｇ−Ｖｓｓ１が画素容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇ−Ｖｓｓ１を加えたレベル（Ｖｓｉｇ−Ｖｓｓ１＋Ｖｔｈ）となる。以降説明簡易化の為Ｖｓｓ１＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図１０のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ８まで行われる。すなわちタイミングＴ５‐Ｔ８がサンプリング期間に相当する。

サンプリング期間（映像信号書込期間）の終了するタイミングＴ８より前のタイミングで、パルス状の制御信号ＤＳが走査線ＤＳに印加される。このパルス状の制御信号はタイミングＴ６で立下り続いてタイミングＴ７で立上っており、比較的パルス幅の短い負極性パルスとなっている。このタイミングＴ６からタイミングＴ７までの期間Ｔ６‐Ｔ７でスイッチングトランジスタＴｒ４がオンし、移動度補正期間を規定している。この移動度補正期間Ｔ６‐Ｔ７は制御信号ＤＳのパルス幅のみにて決まり、画素間のばらつきは少ない。移動度補正期間Ｔ６‐Ｔ７は、映像信号書込期間Ｔ５‐Ｔ８中に納まっている。

移動度補正期間Ｔ６‐Ｔ７では前述したようにスイッチングトランジスタＴｒ４がオンし、これによりドライブトランジスタＴｒｄが電源ＶＤＤに接続される。このときサンプリングトランジスタＴｒ１はオンしているため、ドライブトランジスタＴｒｄのゲートＧが映像信号Ｖｓｉｇのレベルに固定された状態で、ドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておくことで、発光素子ＥＬは逆バイアス状態に置かれるため、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図１０のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれることになるので、負帰還をかけたことになる。この様にドライブトランジスタＴｒｄの出力電流Ｉｄｓを同じくドライブトランジスタＴｒｄの入力電圧Ｖｇｓに負帰還することで、移動度μを補正することが可能である。この負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７を正確に制御することで、画素間でばらつきが生じないようにしている。

タイミングＴ８で制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。さらにその後タイミングＴ９で制御信号ＤＳが再びローレベルになり、ドライブトランジスタＴｒｄが電源ＶＤＤに接続される。これにより発光素子ＥＬに電流が流れていきドライブトランジスタＴｒｄのソース電位（Ｓ）が上昇していくと共に、これに連動してドライブトランジスタＴｒｄのゲート電位（Ｇ）も上昇していく。その間画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。

図１１は、図１０に示したタイミングチャートのタイミングＴ６〜Ｔ９で観測される制御信号ＷＳ及びＤＳの波形変化を模式的に表している。理解を容易にするため、図７に示した波形図と同じ表記を採用している。

制御信号ＷＳはサンプリングトランジスタＴｒ１のゲートに印加される。制御信号ＷＳはタイミングＴ８でＶｃｃからＶｓｓに立下がる。その立下り波形はライン間でばらついており、図では（１）が標準状態で、（２）は最悪状態を表している。但しこの最悪状態はなだらかな方向に変化した場合のワーストケースである。前述したようにサンプリングトランジスタＴｒ１のソースには信号電位Ｖｓｉｇが供給されている。したがってサンプリングトランジスタＴｒ１はゲート電位がＶｓｉｇ＋Ｖｔｎを下回った所でオフする。従って制御信号ＷＳの立下り波形に鈍りがあると、立下りタイミングＴ８に標準位相（１）とばらつきワースト位相（２）との間でずれが生じてしまう。

一方制御信号ＤＳはスイッチングトランジスタＴｒ４のゲートに印加される。タイミングＴ６〜Ｔ７の間で制御信号ＤＳは負極性のパルスとなる。またタイミングＴ９で制御信号ＤＳは再び負極性のパルスとなって走査線ＤＳに印加される。図では制御信号ＤＳの波形が標準位相のとき（１）で表し、ばらつきワースト位相のとき（２）で表してある。なおばらつきワースト位相（２）は制御信号ＷＳと反対に、波形が急峻な方向に偏った場合のワースト位相を表している。

スイッチングトランジスタＴｒ４のソースは画素の電源電位ＶＤＤに接続されている。したがってスイッチングトランジスタＴｒ４のゲート電位がＶＤＤ−｜Ｖｔｐ｜まで低下したとき、スイッチングトランジスタＴｒ４がオンする。このとき制御信号ＤＳの負極性パルスは標準位相（１）とばらつきワースト位相（２）の間でＶＤＤ−｜Ｖｔｐ｜を横切るタイミングがずれている。しかしながらこのタイミングのずれは立下りタイミングＴ６及び立上りタイミングＴ７で共にΔｔほどシフトしているが、共に同方向である。従ってタイミングＴ６やＴ７は標準位相（１）とばらつきワースト位相（２）でずれているが、両タイミングの間の移動度補正時間ｔはほとんど変動が無い。この様に本発明では、制御信号ＤＳの負極性パルスのみで移動度補正時間を決定している。

図示するように制御信号ＷＳがハイレベルでサンプリングトランジスタＴｒ１がオンしている間に、制御信号ＤＳを立下げてスイッチングトランジスタＴｒ４をオンし、引き続きサンプリングトランジスタＴｒ１がオンしている間に制御信号ＤＳを立上げてスイッチングトランジスタＴｒ４をオフする。その後制御信号ＷＳが立下がってサンプリングトランジスタＴｒ１がオフした後に、制御信号ＤＳを再びローレベルに下げてスイッチングトランジスタＴｒ４をオンし発光素子を発光させる。つまり本発明では制御信号ＤＳの負極性パルスのみにて移動度補正動作を制御している。これによりドライブスキャナ５とライトスキャナ４の対応する出力段同士で出力特性がばらついたとしても、特に問題は生じない。移動度補正期間は制御信号ＤＳのパルスのみで決まる。パルスの立下りと立上りのばらつき特性は同一方向に出るので、移動度補正時間のばらつきは抑制できる。本発明では制御信号ＤＳのパルスのみで移動度補正時間が決定される。制御信号ＤＳのパルスの伝播時間がばらついても、サンプリングトランジスタＴｒ１がオンしている時間内に入れば動作上問題は無い。制御信号ＤＳのトランジェントや位相がばらついても、スイッチングトランジスタＴｒ４がオンするタイミングとオフするタイミングの間の時間差はほとんど変化は無く、移動度補正時間に大きなばらつきは生じない。一方制御信号ＷＳの位相ばらつきは移動補正動作に影響を与えない。これによりライトスキャナやドライブスキャナを構成するトランジスタの特性がばらついても移動度補正時間を正確に制御することが出来る。よって筋ムラなどの画質不良の発生を抑制することが出来、高いユニフォーミティの画質を得ることが出来る。

本発明にかかる表示装置は、図１２に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスター部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。

本発明にかかる表示装置は、図１３に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。

以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した駆動信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。

図１４は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。

図１５は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。

図１６は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。

図１７は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。

図１８は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。

本発明にかかる表示装置の全体構成を示すブロック図である。本発明にかかる表示装置の画素構成を示す回路図である。本発明にかかる表示装置の動作説明に供する回路図である。表示装置の動作説明に供するタイミングチャートの参考例である。同じく動作説明に供する回路図である。同じく動作説明に供するグラフである。同じく動作説明に供する波形図である。同じく動作説明に供するグラフである。同じく動作説明に供する模式図である。本発明にかかる表示装置の実施形態を示すタイミングチャートである。同じく実施形態を示す波形図である。本発明にかかる表示装置のデバイス構成を示す断面図である。本発明にかかる表示装置のモジュール構成を示す平面図である。本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。

符号の説明

０・・・パネル、１・・・画素アレイ部、２・・・画素回路、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・ドライブスキャナ、７１・・・第一補正用スキャナ、７２・・・第二補正用スキャナ、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒ２・・・第１スイッチングトランジスタ、Ｔｒ３・・・第２スイッチングトランジスタ、Ｔｒ４・・・第３スイッチングトランジスタ、Ｔｒｄ・・・ドライブトランジスタ、Ｃｓ・・・画素容量、ＥＬ・・・発光素子、Ｖｓｓ１・・・第１電源電位、Ｖｓｓ２・・・第２電源電位、ＶＤＤ・・・第３電源電位、ＷＳ・・・第１走査線、ＤＳ・・・第２走査線、ＡＺ１・・・第３走査線、ＡＺ２・・・第４走査線

Claims

画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の第１走査線及び第２走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素と、各画素に給電する電源ライン及び接地ラインとを備え、
前記駆動部は、各第１走査線に順次第１の制御信号を供給して画素を行単位で線順次走査する第１スキャナと、該線順次走査に合わせて各第２走査線に順次第２の制御信号を供給する第２スキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備え、
前記画素は、発光素子と、サンプリングトランジスタと、ドライブトランジスタと、スイッチングトランジスタと、画素容量とを含み、
前記サンプリングトランジスタは、そのゲートが該第１走査線に接続し、そのソースが該信号線に接続し、そのドレインが該ドライブトランジスタのゲートに接続し、
前記ドライブトランジスタ及び前記発光素子は該電源ラインと接地ラインとの間で直列に接続して電流路を形成し、
前記スイッチングトランジスタは該電流路に挿入されるとともに、そのゲートが該第２走査線に接続し、
前記画素容量は、該ドライブトランジスタのソースとゲートの間に接続している表示装置であって、
前記サンプリングトランジスタは、該第１走査線から供給された第１の制御信号に応じてオンし、該信号線から供給された映像信号の信号電位をサンプリングして該画素容量に保持し、
前記スイッチングトランジスタは、該第２走査線から供給された第２の制御信号に応じオンして該電流路を導通状態にし、
前記ドライブトランジスタは、該画素容量に保持された信号電位に応じて駆動電流を該導通状態に置かれた電流路を通って該発光素子に流し、
前記第１スキャナは、第１走査線に第１の制御信号を印加して該サンプリングトランジスタをオンし信号電位のサンプリングを開始した後第１走査線に印加した第１の制御信号を解除して該サンプリングトランジスタをオフし、
前記第２スキャナは、該サンプリングトランジスタがオンしてからオフするまでの映像信号書込期間のなかで、第２走査線に負極性パルス状の第２の制御信号を印加して該スイッチングトランジスタを、前記負極性パルス幅に対応する限られた補正時間だけオンし、該ドライブトランジスタの移動度に対する補正を該画素容量に保持された該信号電位にかけ、
前記第２スキャナは、該サンプリングトランジスタがオフして映像信号書込期間が終了した後、再び第２走査線に負極性パルス状の第２の制御信号を印加して該スイッチングトランジスタを所定の発光期間だけオンし、該電流路を導通状態にして駆動電流を該発光素子に流すことを特徴とする表示装置。
画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の第１走査線及び第２走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素と、各画素に給電する電源ライン及び接地ラインとを備え、
前記駆動部は、各第１走査線に順次第１の制御信号を供給して画素を行単位で線順次走査する第１スキャナと、該線順次走査に合わせて各第２走査線に順次第２の制御信号を供給する第２スキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備え、
前記画素は、発光素子と、サンプリングトランジスタと、ドライブトランジスタと、スイッチングトランジスタと、画素容量とを含み、
前記サンプリングトランジスタは、そのゲートが該第１走査線に接続し、そのソースが該信号線に接続し、そのドレインが該ドライブトランジスタのゲートに接続し、
前記ドライブトランジスタ及び前記発光素子は該電源ラインと接地ラインとの間で直列に接続して電流路を形成し、
前記スイッチングトランジスタは該電流路に挿入されるとともに、そのゲートが該第２走査線に接続し、
前記画素容量は、該ドライブトランジスタのソースとゲートの間に接続している表示装置の駆動方法であって、
該第１走査線から供給された第１の制御信号に応じて前記サンプリングトランジスタがオンし、該信号線から供給された映像信号の信号電位をサンプリングして該画素容量に保持し、
該第２走査線から供給された第２の制御信号に応じ前記スイッチングトランジスタがオンして該電流路を導通状態にし、
該画素容量に保持された信号電位に応じて前記ドライブトランジスタが駆動電流を該導通状態に置かれた電流路を通って該発光素子に流し、
前記第１スキャナは、第１走査線に第１の制御信号を印加して該サンプリングトランジスタをオンし信号電位のサンプリングを開始した後第１走査線に印加した第１の制御信号を解除して該サンプリングトランジスタをオフし、
前記第２スキャナは、該サンプリングトランジスタがオンしてからオフするまでの映像信号書込期間のなかで、第２走査線に負極性パルス状の第２の制御信号を印加して該スイッチングトランジスタを、前記負極性パルス幅に対応する限られた補正時間だけオンし、該ドライブトランジスタの移動度に対する補正を該画素容量に保持された該信号電位にかけ、
前記第２スキャナは、該サンプリングトランジスタがオフして映像信号書込期間が終了した後、再び第２走査線に負極性パルス状の第２の制御信号を印加して該スイッチングトランジスタを所定の発光期間だけオンし、該電流路を導通状態にして駆動電流を該発光素子に流すことを特徴とする表示装置の駆動方法。
請求項１に記載された表示装置を備えた電子機器。