JP5194781B2 - 表示装置及びその駆動方法と電子機器 - Google Patents

表示装置及びその駆動方法と電子機器 Download PDF

Info

Publication number
JP5194781B2
JP5194781B2 JP2007333721A JP2007333721A JP5194781B2 JP 5194781 B2 JP5194781 B2 JP 5194781B2 JP 2007333721 A JP2007333721 A JP 2007333721A JP 2007333721 A JP2007333721 A JP 2007333721A JP 5194781 B2 JP5194781 B2 JP 5194781B2
Authority
JP
Japan
Prior art keywords
signal
potential
driving transistor
transistor
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007333721A
Other languages
English (en)
Other versions
JP2009157018A (ja
Inventor
哲郎 山本
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007333721A priority Critical patent/JP5194781B2/ja
Priority to US12/292,900 priority patent/US8188944B2/en
Priority to TW097146629A priority patent/TWI409756B/zh
Priority to EP08253899A priority patent/EP2075784A1/en
Priority to SG200809512-7A priority patent/SG153784A1/en
Priority to KR1020080134257A priority patent/KR20090071465A/ko
Priority to CN2008101906624A priority patent/CN101471029B/zh
Publication of JP2009157018A publication Critical patent/JP2009157018A/ja
Application granted granted Critical
Publication of JP5194781B2 publication Critical patent/JP5194781B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/295Electron or ion diffraction tubes
    • H01J37/2955Electron or ion diffraction tubes using scanning ray
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0819Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • G09G2310/0205Simultaneous scanning of several lines in flat panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0223Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこのような表示装置を備えた電子機器に関する。
発光素子として有機ELデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ELデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ELデバイスは印加電圧が10V以下で駆動するため低消費電力である。また有機ELデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ELデバイスの応答速度は数μs程度と非常に高速であるので、動画表示時の残像が発生しない。
有機ELデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献1ないし5に記載されている。
特開2003−255856 特開2003−271095 特開2004−133240 特開2004−029791 特開2004−093682
図28は従来のアクティブマトリクス型表示装置の一例を示す模式的な回路図である。表示装置は画素アレイ部1と周辺の駆動部とで構成されている。駆動部は信号ドライバ3とライトスキャナ4を備えている。画素アレイ部1は列状の信号線SLと行状の走査線WSを備えている。各信号線SLと走査線WSの交差する部分に画素2が配されている。図では理解を容易にするため、1個の画素2のみを表してある。ライトスキャナ4はシフトレジスタを備えており、外部から供給されるクロック信号ckに応じて動作し同じく外部から供給されるスタートパルスspを順次転送することで、走査線WSに順次制御信号を出力する。信号ドライバ3はライトスキャナ4側の線順次走査に合わせて映像信号を信号線SLに供給する。
画素2はサンプリング用トランジスタT1と駆動用トランジスタT2と保持容量C1と発光素子ELとで構成されている。駆動用トランジスタT2はPチャネル型であり、その一方の電流端であるソースは電源ラインに接続し、他方の電流端であるドレインは発光素子ELに接続している。駆動用トランジスタT2の制御端であるゲートはサンプリング用トランジスタT1を介して信号線SLに接続している。サンプリング用トランジスタT1はライトスキャナ4から供給される制御信号に応じて導通し、信号線SLから供給される映像信号をサンプリングして保持容量C1に書き込む。駆動用トランジスタT2は保持容量C1に書き込まれた映像信号をゲート電圧Vgsとしてそのゲートに受け、ドレイン電流Idsを発光素子ELに流す。これにより発光素子ELは映像信号に応じた輝度で発光する。ゲート電圧Vgsは、ソースを基準にしたゲートの電位を表している。
駆動用トランジスタT2は飽和領域で動作し、ゲート電圧Vgsとドレイン電流Idsの関係は以下の特性式で表される。
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)
ここでμは駆動用トランジスタの移動度、Wは駆動用トランジスタのチャネル幅、Lは同じくチャネル長、Coxは同じく単位面積あたりのゲート絶縁膜容量、Vthは同じく閾電圧である。この特性式から明らかなように駆動用トランジスタT2は飽和領域で動作するとき、ゲート電圧Vgsに応じてドレイン電流Idsを供給する定電流源として機能する。
図29は、発光素子ELの電圧/電流特性を示すグラフである。横軸にアノード電圧Vを示し、縦軸に駆動電流Idsをとってある。なお発光素子ELのアノード電圧は駆動用トランジスタT2のドレイン電圧となっている。発光素子ELは電流/電圧特性が経時変化し、特性カーブが時間の経過と共に寝ていく傾向にある。このため駆動電流Idsが一定であってもアノード電圧(ドレイン電圧)Vが変化してくる。その点、図28に示した画素回路2は駆動用トランジスタT2が飽和領域で動作し、ドレイン電圧の変動に関わらずゲートで電圧Vgsに応じた駆動電流Idsを流すことができるので、発光素子ELの特性経時変化に関わらず発光輝度を一定に保つことが可能である。
図30は、従来の画素回路の他の例を示す回路図である。先に示した図28の画素回路と異なる点は、駆動用トランジスタT2がPチャネル型からNチャネル型に変わっていることである。回路の製造プロセス上は、画素を構成する全てのトランジスタをNチャネル型にすることが有利である場合が多い。
しかしながら図30の回路構成では、駆動用トランジスタT2がNチャネル型であるため、そのドレインが電源ラインに接続する一方、ソースSが発光素子ELのアノードに接続することになる。従って発光素子ELの特性が経時変化した場合、ソースSの電位に影響が現れるため、Vgsが変動し駆動用トランジスタT2が供給するドレイン電流Idsが経時的に変化してしまう。このため発光素子ELの輝度が経時的に変動する。また発光素子ELばかりでなく、駆動用トランジスタT2の閾電圧Vthも画素毎にばらつく。パラメータVthは前述したトランジスタ特性式に含まれるため、Vgsが一定でもIdsが変化してしまう。これにより画素毎に発光輝度が変化し画面のユニフォーミティが得られない。従来から画素毎にばらつく駆動用トランジスタT2の閾電圧Vthを補正する機能(閾電圧補正機能)を備えた表示装置が提案されており、例えば前述の特許文献3に開示がある。
さらに駆動用トランジスタT2は、閾電圧Vthに加えて移動度μも画素ごとにばらつく。パラメータμは前述したトランジスタ特性式に含まれるため、Vgsが一定でもIdsが変化してしまう。これにより画素ごとに発光輝度が変化し画面のユニフォーミティが得られない。従来から画素ごとにばらつく駆動用トランジスタT2の移動度μを補正する機能(移動度補正機能)を備えた表示装置も提案されている。
移動度補正を行う場合、各画素に書き込む映像信号のレベル(輝度)に応じて、最適な補正量もしくは補正時間が異なる。従来の移動度補正機能を備えた表示装置は、輝度に応じた最適な移動度補正量を実現することが難しく、解決すべき課題となっている。また従来の移動度補正機能は、信号線の電位揺れの影響を受けて必ずしも正確且適正な補正量を実現することが難しく、解決すべき課題となっている。
上述した従来の技術の課題に鑑み、本発明は移動度補正機能を改善して輝度に応じた最適な補正量を実現すると共に、信号線の電位揺れの影響を排除した精度の高い移動度補正機能を実現することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを備えた画素アレイ部と、該走査線及び信号線を介して各画素を駆動する駆動部とからなり、前記画素は少なくとも、サンプリング用トランジスタと、駆動用トランジスタと、保持容量と、発光素子とを含み、前記サンプリング用トランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該駆動用トランジスタの制御端との間に接続し、前記駆動用トランジスタは、その電流端が該発光素子に接続し、前記保持容量は、該駆動用トランジスタの制御端と電流端との間に接続し、前記駆動部は、各走査線に順次制御信号を供給するスキャナと、各信号線に映像信号を供給するドライバとを有し、前記画素は、該制御信号に応じて該サンプリング用トランジスタがオンし、該映像信号をサンプリングして該保持容量に書き込むと共に、その時駆動用トランジスタに流れる電流をその電流端から該保持容量に負帰還して駆動用トランジスタの移動度に対する補正をかけ、その後補正のかかった映像信号に応じて駆動電流を駆動用トランジスタから該発光素子に供給する表示装置であって、該映像信号を保持容量に書き込むとき、前記ドライバは該信号線を基準電位から中間電位に切り替えその後映像信号の信号電位に切り換える一方、前記スキャナは、該信号線が中間電位にあるとき1発目の制御信号パルスを供給して該サンプリング用トランジスタをオンオフ制御し、続いて該信号線が信号電位にあるとき2発目の制御信号パルスを供給してサンプリング用トランジスタをオンオフ制御することを特徴とする。
好ましくは前記スキャナは、1発目の制御信号パルスの立下りと2発目の制御信号パルスの立上りとの間で該走査線を所定電位に維持し、以って、信号電位が該所定電位から該サンプリング用トランジスタの閾電圧を差し引いた電位より高いとき、該サンプリング用トランジスタは1発目の制御信号パルスの立上りでオンし且つ立下りでオフした後、2発目の制御信号パルスの立上りでオンし且つ立下りでオフする一方、信号電位が該所定電位から該サンプリング用トランジスタの閾電圧を差し引いた電位より低いとき、該サンプリング用トランジスタは1発目の制御信号パルスの立上りから2発目の制御信号パルスの立下りまでの間オン状態を維持する。この場合、前記サンプリング用トランジスタは1発目の制御信号パルスの立下りから2発目の制御信号パルスの立上りまでの間オフ状態を維持し、その間前記駆動用トランジスタの制御端の電位は、電流端との電位差を維持したまま上方に変動する。
本発明によれば、信号ドライバは信号線を基準電位から一旦中間電位に切換えその後信号電位に切換えることで、移動度補正を行っている。このような二段階方式を採用することで、信号電位に応じた最適な移動度補正量を確保することができる。移動度補正量を最適化することで、スジやムラのない均一な画質を得ることができる。
一方スキャナは、信号線が中間電位にあるとき1発目の制御信号パルスを供給してサンプリング用トランジスタをオンオフ制御し、続いて信号線が信号電位にあるとき2発目の制御信号パルスを供給してサンプリング用トランジスタをオンオフ制御している。このように二段階方式に合わせて、サンプリング用トランジスタを2回オンオフ制御することにより、信号線の電位揺れを排除した精度の高い移動度補正量を確保することができる。これによりシェーディングなどのムラがない均一な画質を得ることができる。
以下図面を参照して本発明の実施の形態を詳細に説明する。図1は本発明にかかる表示装置の全体構成を示すブロック図である。図示するように、本表示装置は、画素アレイ部1とこれを駆動する駆動部(3,4,5)とからなる。画素アレイ部1は、行状の走査線WSと、列状の信号線SLと、両者が交差する部分に配された行列状の画素2と、各画素2の各行に対応して配された電源ラインである給電線DSとを備えている。駆動部(3,4,5)は、各走査線WSに順次制御信号を供給して画素2を行単位で線順次走査する制御用スキャナ(ライトスキャナ)4と、この線順次走査に合わせて各給電線DSに第1電位と第2電位で切換る電源電圧を供給する電源スキャナ(ドライブスキャナ)5と、この線順次走査に合わせて列状の信号線SLに映像信号となる信号電位と基準電位と中間電位を供給する信号ドライバ3とを備えている。なおライトスキャナ4は外部から供給されるクロック信号WSckに応じて動作し同じく外部から供給されるスタートパルスWSspを順次転送することで、各走査線WSに制御信号を出力している。ドライブスキャナ5は外部から供給されるクロック信号DSckに応じて動作し、同じく外部から供給されるスタートパルスDSspを順次転送することで、給電線DSの電位を線順次で切換えている。
図2は、図1に示した表示装置に含まれる画素2の具体的な構成を示す回路図である。図示するように本画素回路2は、有機ELデバイスなどで代表される2端子型(ダイオード型)の発光素子ELと、Nチャネル型のサンプリング用トランジスタT1と、同じくNチャネル型の駆動用トランジスタT2と、薄膜タイプの保持容量C1とで構成されている。サンプリング用トランジスタT1はその制御端であるゲートが走査線WSに接続し、その一対の電流端であるソース及びドレインの一方が信号線SLに接続し、他方が駆動用トランジスタT2のゲートGに接続している。駆動用トランジスタT2は、そのソース及びドレインの一方が発光素子ELに接続し、他方が給電線DSに接続している。本形態は駆動用トランジスタT2がNチャネル型であり、その片方の電流端であるドレイン側が給電線DSに接続し、もう片方の電流端であるソースS側が発光素子ELのアノード側に接続している。発光素子ELのカソードは所定のカソード電位Vcatに固定されている。保持容量C1は駆動用トランジスタT2の電流端であるソースSと制御端であるゲートGとの間に接続している。かかる構成を有する画素2に対して、制御用スキャナ(ライトスキャナ)4は、走査線WSを低電位と高電位の間で切り換えることで順次制御信号を出力し、画素2を行単位で線順次走査する。電源スキャナ(ドライブスキャナ)5は、線順次走査に合わせて各給電線DSに第1電位Vccと第2電位Vssで切換る電源電圧を供給している。信号ドライバ3は、線順次走査に合わせて列状の信号線SLに映像信号となる信号電位Vsigと基準電位Vofsと両者の間の中間電位Vofs2を供給している。
かかる構成において、サンプリング用トランジスタT1は、制御信号が立上がるタイミングでオンした後、制御信号が立下がってオフするタイミングまでのサンプリング期間に、信号電位Vsigをサンプリングして保持容量C1に書き込む。この時同時に駆動用トランジスタT2に流れる電流を保持容量C1に負帰還して駆動用トランジスタT2の移動度μに対する補正を保持容量C1に書き込まれた信号電位にかける。即ちサンプリング期間が、駆動用トランジスタT2に流れる電流を保持容量C1に負帰還する移動度補正期間にもなっている。
図2に示した画素回路は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ(ドライブスキャナ)5はサンプリング用トランジスタT1が信号電位Vsigをサンプリングする前に、第1タイミングで給電線DSを第1電位Vccから第2電位Vssに切り換える。制御用スキャナ(ライトスキャナ)4は、同じくサンプリング用トランジスタT1が信号電位Vsigをサンプリングする前に、第2タイミングでサンプリング用トランジスタT1を導通させて信号線SLから基準電位Vofsを駆動用トランジスタT2のゲートGに印加すると共に、駆動用トランジスタT2のソースSを第2電位Vssにセットする。電源スキャナ(ドライブスキャナ)5は、第2タイミングの後の第3タイミングで、給電線DSを第2電位Vssから第1電位Vccに切り換えて、駆動用トランジスタT2の閾電圧Vthに相当する電圧を保持容量C1に保持しておく。かかる閾電圧補正機能より、本表示装置は画素毎にばらつく駆動用トランジスタT2の閾電圧Vthの影響をキャンセルすることができる。なお、第1タイミングと第2タイミングの前後は問わない。
図2に示した画素回路2はさらにブートストラップ機能も備えている。即ちライトスキャナ4は、保持容量C1に信号電位Vsigが保持された時点で、サンプリング用トランジスタT1を非導通状態にして駆動用トランジスタT2のゲートGを信号線SLから電気的に切り離し、以って駆動用トランジスタT2のソース電位の変動にゲート電位が連動しゲートGとソースS間の電圧Vgsを一定に維持する。発光素子ELの電流/電圧特性が経時変動しても、ゲート電圧Vgsを一定に維持することができ、輝度の変化が生じない。
図3は、図2に示した画素の動作説明に供するタイミングチャートである。なおこのタイミングチャートは参考例であって、本発明の基になった先行開発にかかるものである。このタイミングチャートは時間軸を共通にして、走査線WSの電位変化、給電線(電源ライン)DSの電位変化、信号線SLの電位変化を表してある。走査線WSの電位変化は制御信号を表し、サンプリング用トランジスタT1の開閉制御を行っている。給電線DSの電位変化は、電源電圧Vcc,Vssの切換えを表している。また信号線SLの電位変化は入力信号の信号電位Vsigと基準電位Vofs及び中間電位Vofs2の切換えを表している。またこれらの電位変化と並行に、駆動用トランジスタT2のゲートG及びソースSの電位変化も表している。前述したようにゲートGとソースSの電位差がVgsである。
このタイミングチャートは画素の動作の遷移に合わせて期間を(1)〜(7)のように便宜的に区切ってある。当該フィールドに入る直前の期間(1)では発光素子ELが発光状態にある。その後線順次走査の新しいフィールドに入ってまず最初の期間(2)で給電線DSを第1電位Vccから第2電位Vssに切り換える。次の期間(3)に進み入力信号をVsigからVofsに切り換えると共にサンプリング用トランジスタT1をオンする。この期間(2)〜(3)で駆動用トランジスタT2のゲート電圧及びソース電圧を初期化する。その期間(2)〜(3)は閾電圧補正のための準備期間であり、駆動用トランジスタT2のゲートGがVofsに初期化される一方、ソースSがVssに初期化される。続いて閾値補正期間(5)で実際に閾電圧補正動作が行われ、駆動用トランジスタT2のゲートGとソースSとの間に閾電圧Vthに相当する電圧が保持される。実際にはVthに相当する電圧が、駆動用トランジスタT2のゲートGとソースSとの間に接続された保持容量C1に書き込まれることになる。
なお図3に示した参考例では、閾値補正期間(5)は3回に分けており、時分割的に閾電圧補正動作を行っている。各閾電圧補正期間(5)の間には待機期間(5a)が挿入されている。この様に閾電圧補正期間(5)を分割して閾電圧補正動作を複数回繰り返すことにより、Vthに相当する電圧を保持容量C1に書き込むようにしている。但し本発明はこれに限られるものではなく、1回の閾電圧補正期間(5)で補正動作を行うことも可能である。
この後、書込動作期間/移動度補正期間(6)に進む。ここで映像信号の信号電位VsigがVthに足し込まれる形で保持容量C1に書き込まれると共に、移動度補正用の電圧ΔVが保持容量C1に保持された電圧から差し引かれる。この書込み期間/移動度補正期間(6)では、信号線SLが中間電位Vofs2及び信号電位Vsigにある時間帯にサンプリング用トランジスタT1を導通状態にする必要がある。この後発光期間(7)に進み、信号電位Vsigに応じた輝度で発光素子が発光する。その際信号電位Vsigは閾電圧Vthに相当する電圧と移動度補正用の電圧ΔVとによって調整されているため、発光素子ELの発光輝度は駆動用トランジスタT2の閾電圧Vthや移動度μのばらつきの影響を受けることはない。なお発光期間(7)の最初でブートストラップ動作が行われ、駆動用トランジスタT2のゲートG/ソースS間電圧Vgsを一定に維持したまま、駆動用トランジスタT2のゲート電位及びソース電位が上昇する。
引き続き図4〜図12を参照して、図2に示した画素回路の動作を詳細に説明する。まず図4に示したように発光期間(1)では、電源電位がVccにセットされ、サンプリング用トランジスタT1はオフしている。このとき駆動用トランジスタT2は飽和領域で動作するようにセットされているため、発光素子ELに流れる駆動電流Idsは駆動用トランジスタT2のゲートG/ソースS間に印加される電圧Vgsに応じて、前述したトランジスタ特性式で示される値を取る。
続いて図5に示すように準備期間(2)に入ると給電線(電源ライン)の電位をVssにする。このときVssは発光素子ELの閾電圧Vthelとカソード電圧Vcatの和よりも小さくなるように設定している。即ちVss<Vthel+Vcatであるので、発光素子ELは消灯し、電源ライン側が駆動用トランジスタT2のソースとなる。このとき発光素子ELのアノードはVssに充電される。
さらに図6に示すように次の準備期間(3)に入ると、信号線SLの電位がVofsになる一方サンプリング用トランジスタT1がオンして、駆動用トランジスタT2のゲート電位をVofsとする。この様にして発光時における駆動用トランジスタT2のソースS及びゲートGが初期化され、このときのゲートソース間電圧VgsはVofs−Vssの値となる。Vgs=Vofs−Vssは駆動用トランジスタT2の閾電圧Vthよりも大きな値となるように設定されている。この様にVgs>Vthになるように駆動用トランジスタT2を初期化することで、次に来る閾電圧補正動作の準備が完了する。
続いて図7に示すように閾電圧補正期間(5)に進むと、給電線DS(電源ライン)の電位がVccに戻ると共にサンプリング用トランジスタT1が再びオンする。電源電圧をVccとすることで発光素子ELのアノードが駆動用トランジスタT2のソースSとなり、図示のように電流が流れる。このとき発光素子ELの等価回路は図示のようにダイオードTelと容量Celの並列接続で表される。アノード電位(即ちソース電位Vss)がVcat+Vthelよりも低いので、ダイオードTelはオフ状態にあり、そこに流れるリーク電流は駆動用トランジスタT2に流れる電流よりもかなり小さい。よって駆動用トランジスタT2に流れる電流はほとんどが保持容量C1と等価容量Celを充電するために使われる。
図8は図7に示した閾電圧補正期間(5)における駆動用トランジスタT2のソース電圧の時間変化を表している。図示するように、駆動用トランジスタT2のソース電圧(即ち発光素子ELのアノード電圧)は時間と共にVssから上昇する。閾電圧補正期間(5)が経過すると駆動用トランジスタT2はカットオフし、そのソースSとゲートGとの間の電圧VgsはVthとなる。このときソース電位はVofs−Vthで与えられる。この値Vofs−Vthは依然としてVcat+Vthelよりも低くなっていれば、発光素子ELは遮断状態にある。
図8のグラフに示したように、駆動用トランジスタT2のソース電圧は時間と共に上昇していく。しかしながら本例では駆動用トランジスタT2のソース電圧がVofs−Vthに達する前に、1回目の閾電圧補正期間(5)が終わるため、サンプリング用トランジスタT1がオフし、待機期間(5a)に入る。図9はこの待機期間(5a)における画素回路の状態を表している。この1回目の待機期間(5a)では駆動用トランジスタT2のゲートG/ソースS間電圧Vgsは依然としてVthよりも大きいため、図示のように電源Vccから駆動用トランジスタT2を通って保持容量C1に電流が流れる。これにより駆動用トランジスタT2のソース電圧が上昇するが、サンプリング用トランジスタT1がオフでゲートGがハイインピーダンスにあるため、ゲートGの電位もソースSの電位上昇に合わせて上昇していく。即ちこの1回目の待機期間(5a)ではブートストラップ動作で駆動用トランジスタT2のソース電位及びゲート電位が共に上昇していく。このとき発光素子ELには引き続き逆バイアスがかかっているため、発光素子ELが発光することはない。
この後1H経過して再び信号線SLの電位がVofsとなったときサンプリング用トランジスタT1をオンして2回目の閾電圧補正動作を開始する。この後2回目の閾電圧補正期間(5)が経過したら2回目の待機期間(5a)に移る。この様に閾電圧補正期間(5)と待機期間(5a)を繰り返すことで、最終的に駆動用トランジスタT2のゲートG/ソースS間電圧はVthに相当する電圧に達する。このとき駆動用トランジスタT2のソース電位はVofs−Vthで、Vcat+Vthelよりも小さくなっている。
次に図10に示すように信号書込み期間/移動度補正期間(6)に入ると、信号線SLの電位をVofsからVofs2を経てVsigに二段切り換えする。このとき信号電位Vsigは階調に応じた電圧となっている。駆動用トランジスタT2のゲート電位はサンプリング用トランジスタT1をオンしているためVsigとなる。一方ソース電位は電源Vccから電流が流れるため時間と共に上昇していく。この時点でも駆動用トランジスタT2のソース電位が発光素子ELの閾電圧Vthelとカソード電圧Vcatの和を超えていなければ、駆動用トランジスタT2から流れる電流はもっぱら等価容量Celと保持容量C1の充電に使われる。このとき既に駆動用トランジスタT2の閾電圧補正動作は完了しているため、駆動用トランジスタT2が流す電流は移動度μを反映したものとなる。具体的に言うと移動度μが大きい駆動用トランジスタT2はこのときの電流量が大きく、ソースの電位上昇分ΔVも大きい。逆に移動度μが小さい場合駆動用トランジスタT2の電流量が小さく、ソースの上昇分ΔVは小さくなる。かかる動作により駆動用トランジスタT2のゲート電圧Vgsは移動度μを反映してΔVだけ圧縮され、移動度補正期間(6)が完了した時点で完全に移動度μを補正したVgsが得られる。
図11は、上述した移動度補正期間(6)における駆動用トランジスタT2のソース電圧の時間的な変化を示すグラフである。図示するように駆動用トランジスタT2の移動度が大きいとソース電圧は速く上昇し、それだけVgsが圧縮される。即ち移動度μが大きいとその影響を打ち消すようにVgsが圧縮され、駆動電流が抑制できる。一方移動度μが小さい場合駆動用トランジスタT2のソース電圧はそれほど速く上昇しないので、Vgsも強く圧縮を受けることはない。したがって移動度μが小さい場合、駆動用トランジスタのVgsは小さい駆動能力を補うように大きな圧縮がかからない。
図12は発光期間(7)の動作状態を表している。この発光期間(7)ではサンプリング用トランジスタT1をオフして発光素子ELを発光させる。駆動用トランジスタT2のゲート電圧Vgsは一定に保たれており、駆動用トランジスタT2は前述した特性式に従って一定の電流Ids´を発光素子ELに流す。発光素子ELのアノード電圧(即ち駆動用トランジスタT2のソース電圧)は発光素子ELにIds´という電流が流れるため、Vxまで上昇しこれがVcat+Vthelを超えた時点で発光素子ELが発光する。発光素子ELは発光時間が長くなるとその電流/電圧特性は変化してしまう。そのため図11に示したソースSの電位が変化する。しかしながら駆動用トランジスタT2のゲート電圧Vgsはブートストラップ動作により一定値に保たれているので、発光素子ELに流れる電流Ids´は変化しない。よって発光素子ELの電流/電圧特性が劣化しても、一定の駆動電流Ids´が常に流れていて、発光素子ELの輝度が変化することはない。
駆動用トランジスタの移動度補正を行う場合、一般的に信号電位Vsigが高いとき(白表示のとき)最適移動度補正時間は短く、逆に信号電位Vsigがそれほど高くないとき(グレー表示のとき)最適移動度補正時間は長くなる。このため信号電位Vsigに関わりなく移動度補正時間(即ちサンプリング時間)を固定すると、白表示またはグレー表示のいずれかで最適な移動度補正を行うことができないことになる。そこで上述の先行開発例では、二段階方式を採用して、信号線の電位を基準電位Vofsから信号電位Vsigに切換える前に、一旦中間電位Vofs2を入れることで、白表示及びグレー表示のいずれの場合でも実効的な移動度補正時間を最適化することができる。
以下図13を参照して、上述した二段階方式を具体的に説明する。図13は白表示の場合の移動度補正動作を表す模式的なグラフである。(A)は二段階方式を採用しない場合で、(B)は二段階方式を採用した場合である。いずれのグラフも、横軸に経過時間tをとり、縦軸に駆動用トランジスタT2のソース電圧及びゲート電圧をとってある。(A)に示すように、二段階方式を採用しない場合、サンプリング用トランジスタT1をオンして駆動用トランジスタT2のゲート電圧をVofsからVsigに切換えた後、時間の経過と共に駆動用トランジスタT2のソース電圧がVofs−Vthから上昇していく。最適補正時間t1になったところでサンプリング用トランジスタT1がオフし、この時点での駆動用トランジスタT2のソース電圧が保持される。前述したように、白表示の場合最適補正時間t1は比較的短い。
一方(B)に示す二段階方式では、サンプリング用トランジスタT2がオンすると、駆動用トランジスタT2のゲート電圧は基準電位Vofsから中間電位Vofs2を通って信号電位Vsigまで二段階で変化する。これに合わせて駆動用トランジスタT2のソース電圧もVofs−Vthから上昇する。ここで中間電位Vofs2が挿入されているため、駆動用トランジスタT2のソース電圧の上昇速度(実線で示す)は、二段階方式を採用しない場合の上昇速度(点線で示す)に比べて遅い。したがって、二段階方式を採用した場合の最適移動度補正時間t1´は、二段階方式を採用しない場合の最適移動度補正時間t1に比べ後方にシフトする。即ち二段階方式を採用すると、中間電位Vofs2が挿入されることで、最適移動度補正時間t1´は後方にシフトして長くなる。
図14は、グレー表示の場合の移動度補正動作を示すグラフである。理解を容易にするため、図13に示したグラフと同様の表記を採用している。グレー表示の場合信号電位Vsigは比較的低いレベルとなっている。特に黒表示の場合にはVsigはほぼVofsと等しくなる。(A)に示すように二段階方式を採用しない場合、最適移動度補正時間t2は、白表示の場合の最適移動度補正時間t1に比べて長くなっている。
(B)に示すようにグレー表示で二段階方式を行うと、駆動用トランジスタT2のゲート電圧はVofsからVofs2に上昇した後、Vsigに切換えることで下降する。これは中間電位Vofs2のレベルがグレー表示もしくは黒表示のときの信号電位Vsigよりも高くなるように設定されているためである。このため、駆動用トランジスタT2のソース電圧の上昇速度は、点線で示した二段階方式を採用しない場合に比べ、実線で示した二段階方式の方が早くなる。したがってグレー表示の場合、二段階方式を採用することで、最適移動度補正時間は逆にt2からt2´に前方シフトし、短くなっている。この様に白表示とグレー表示を総合して考えると、白表示では本来短い最適移動度補正時間が二段階方式を採用することで長くなる一方、グレー表示の場合は本来長い最適補正時間t2が短くなるため、結果的に階調によらず一定の補正期間で最適な移動度補正を行うことが可能となる。換言すると、中間電位Vofs2のレベルや時間幅を適切に設定することで、白表示の最適移動度補正時間t1´とグレー表示のときの最適移動度補正時間t2´をほぼ等しくすることが可能である。
以上のように、二段階方式を採用することで白表示時とグレー表示時で最適移動度補正時間をほぼ合わせ込むことができ、補正量のばらつきに起因する画面のスジやムラを改善することが可能となり、画質を均一化できる。但し二段階方式の前提として、信号線の電位が正確にVofsからVofs2を通ってVsigまで変化する必要がある。この信号線の電位変化の波形に鈍りがあると、移動度補正の精度が悪化し、誤差が生じるためシェーディングなどのムラが現れる。
図15は、信号線電位の波形鈍りの原因となる現象を模式的に表した回路図である。図示するように、画素2は、信号線SLと走査線WSとが交差する部分に形成されている。信号線SLには映像信号(Vsig/Vofs/Vofs2)が画素アレイ部の上方にある信号ドライバ(図示せず)から入力されている。走査線WSはサンプリング用トランジスタT1のオンオフを切換える制御ラインとなっている。この走査線WSは信号線SLと交差しており、両者の間に浮遊容量が生じる。また給電線DSも信号線SLと交差しており、浮遊容量が生じる。この給電線DSは電源電圧(Vcc/Vss)を供給するため、走査線WSよりもかなり太くなっており、信号線SLとの間の浮遊容量は大きなものである。また信号線SLは入力側となる信号ドライバ(図示せず)から入力逆側となる下方に向かって長く伸びており、所定の配線抵抗がある。
画素アレイ部では電源ラインを太くレイアウトする必要があるため、図15に示すように信号線SLの負荷が大きくなってしまう。このため信号線SLに供給される映像信号は大きく鈍ってしまい、信号入力端側に比べ信号入力逆側で信号波形が大きく歪む。信号線波形が鈍ることによって、信号電位Vsigの書き込み時において、駆動用トランジスタT2のゲートソース間電圧Vgsは信号入力側と入力逆側で異なり、シェーディングといった画質劣化の原因となっている。
図16は、信号波形鈍りの影響を模式的に表したタイミングチャートである。このタイミングチャートは、信号入力端側の変化を点線で表し、信号入力逆側の変化を実線で表してある。図示するように、信号書き込み&移動度補正期間(6)で、サンプリング用トランジスタT1はオンする。二段階方式ではこの移動度補正期間(6)は前半期間(6a)と後半期間(6b)とに分かれている。前半期間(6a)では入力信号がVofs2になり、後半期間(6b)では入力信号がVsigに切換る。Vofs2からVsigに切換るとき、信号線の負荷の影響を受けて、信号電位Vsigは点線で示した信号入力端側に比べ、実線で示した信号入力逆側が大きく鈍る。この影響を受けて、駆動用トランジスタT2のゲートGの電位は、信号書き込み&移動度補正期間(6)が終了した時点で、目標のVsigまで達しておらず、信号入力端側と差が出ている。一方駆動用トランジスタT2のソースS側の電位もゲートG側の電位の影響を受けて多少変動しているがその差はゲートG側に比べて少ない。この結果、駆動用トランジスタT2のゲートソース間電圧Vgsは、信号入力端側と信号入力逆側で異なってしまい、輝度にムラが生じる。この輝度ムラは、画面の上方信号入力端側から画面の下方信号入力逆側に向かってシェーディングとなって現れる。
図17は、本発明にかかる表示装置の動作シーケンスを示すタイミングチャートである。理解を容易にするため、図16に示した先行開発にかかる動作シーケンスのタイミングチャートと同様の表記を採用している。即ち点線カーブが信号入力端側の波形を表し、実線カーブが信号入力逆側の波形を表している。図示するように、本発明でも二段階方式を採用しており、映像信号を保持容量に書き込むとき、信号ドライバは信号線SLを基準電位Vofsから中間電位Vofs2に切換えその後映像信号の信号電位Vsigに切換えている。一方ライトスキャナは、信号線SLが中間電位Vofs2にあるとき1発目の制御信号パルスを走査線WSに供給してサンプリング用トランジスタT1をオンオフ制御し、続いて信号線SLが信号電位Vsigにあるとき2発目の制御信号パルスを供給してサンプリング用トランジスタT1をオンオフ制御している。この様にすることで、移動度補正期間は前半期間(6a)と後半期間(6b)に分離することができる。前半期間(6a)では1回目の移動度補正動作(移動度補正1)が行われ、後半期間(6b)では2回目の移動度補正動作(移動度補正2)と信号書き込み動作が同時に行われる。
タイミングチャートから明らかなように、前半期間(6a)と後半期間(6b)は中間期間(5a)で分離している。この中間期間(5a)ではサンプリング用トランジスタT1は1発目の制御信号パルスの立下りから2発目の制御信号パルスの立上りまでの間オフ状態を維持している。この中間期間(5a)の間、駆動用トランジスタT2の制御端となるゲートGの電位は、ソースSとなる電流端との電位差Vgsを維持したまま上方に変動している。この中間期間(5a)で映像信号が信号入力端側と信号入力逆側で大きく相違しているにもかかわらず、Vgsは一定値を保つため、入力信号波形の影響をまったく受けない。よって、本発明では、映像信号の波形が信号入力逆側で大きく鈍るにもかかわらず、その影響を受けることなく駆動用トランジスタT2のゲートソース間電圧を一定に維持できる。したがって、信号入力端側と信号入力逆側でシェーディングなどのムラが発生せず、均一な画質を得ることができる。
図18は、本発明にかかる動作シーケンスで、移動度が小さい場合と移動度が大きい場合を比較したタイミングチャートである。理解を容易にするため、図17に示したタイミングチャートと同様の表記を採用している。図18のタイミングチャートは、移動度が小さい場合の駆動用トランジスタT2の電位変化を点線で表し、移動度が大きい場合の電位変化を実線で表してある。まず入力信号が中間電位Vofs2となった時にサンプリング用トランジスタT1をオンすることで信号のなまりに関係なく駆動用トランジスタT2のゲートに中間電位Vofs2を入力することが可能となる。この時中間電位Vofs2は中間階調レベルに設定されているため、二段階移動度補正の一段階目が行われる。一定期間経過後サンプリング用トランジスタT1をオフすることで信号線SLの信号なまりに関係なく駆動用トランジスタT2のゲート、ソース電圧を確定できる。この時、駆動用トランジスタT2のゲートソース電圧Vgsは閾値電圧以上となっているので、サンプリング用トランジスタT1をオフすることで駆動用トランジスタT2のゲート電圧、ソース電圧は上昇を始める。この時、ソース電圧が発光素子ELの閾値電圧Vthelとカソード電圧Vcatの和を越えなければ(発光素子ELのリーク電流が駆動用トランジスタT2に流れる電流よりもかなり小さければ)駆動用トランジスタT2の電流はC1とCelを充電するのに使用される。駆動用トランジスタT2のゲート、ソースの上昇は1回目の移動度補正が終了していないために駆動用トランジスタT2の移動度μを反映したものとなっている。つまり、移動度μが大きいものはソース上昇量が大きく、小さいものはソース上昇量が小さくなる。
その後、信号線電位がVsigとなった時に再びサンプリング用トランジスタT1をオンして信号電位Vsigを駆動用トランジスタT2のゲートに入力するのだが、サンプリング用トランジスタT1をオンする直前の駆動用トランジスタT2のソース電位は移動度が小さいものの方が小さくなっている。このため、信号を駆動用トランジスタT2のゲートGに入力した直後は駆動用トランジスタT2のゲートソース電圧Vgsは移動度が小さいものの方が大きいため流れる電流が大きくなる。つまりソースSの電位上昇量は移動度が小さいものの方が大きくなるため、一定時間経過後には駆動用トランジスタT2のゲートソース電圧Vgsはその移動度を反映した値となり、移動度補正を行うことができる。また、信号が所望の電位になってから移動度補正や信号書込みを行うので信号入力側と入力逆側で信号のなまりに対するシェーディング等のムラは発生しない。これによって均一な画質を得ることができる。
図19は、本発明にかかる表示装置の動作シーケンスの他の実施形態を示すタイミングチャートである。本実施形態は図17に示した先の実施形態の改良に当たり、理解を容易にするため同様の表記を採用している。図19のタイミングチャートは、白表示の場合を表し、点線が信号入力端側の波形変化で、実線が信号入力逆側の波形変化を示している。この実施形態は、1回目の移動度補正動作(移動度補正1)終了時に、サンプリング用トランジスタT1のゲート電位を完全なオフ電位とするのではなく、少なくとも白表示の時にはサンプリング用トランジスタT1がオフするように電位設定している。この様に設定することで、白表示の時には図17に示した先の実施形態と同様にシェーディングなどのムラは発生しない。
以上のように本実施形態では、ライトスキャナは、1発目の制御信号パルスの立下りと2発目の制御信号パルスの立上りとの間で走査線WSを所定電位に維持し、以って信号電位Vsigが所定電位からサンプリング用トランジスタT1の閾電圧を差し引いた電位より高いとき、サンプリング用トランジスタT1は1発目の制御信号パルスの立上りでオンし且立下りでオフした後、2発目の制御信号パルスの立上りでオンし且立下りでオフする。図17に示した先の実施形態と異なる点は、前半期間(6a)と後半期間(6b)との間の中間期間(5x)で、サンプリング用トランジスタT1のゲート電位をオフ電位ではなく、白表示の時にはサンプリング用トランジスタT1がオフする所定電位に設定していることである。
図20は、図19に示した実施形態で、信号電位が黒表示の場合を表している。黒表示では、信号電位Vsigは白表示に比べて低くなっている。信号電位Vsigが所定電位からサンプリング用トランジスタT1の閾電圧を差し引いた電位より低いとき、サンプリング用トランジスタT1は1発目の制御信号パルスの立上りから2発目の制御信号パルスの立下りまでの間オン状態を維持している。タイミングチャートに示すように、サンプリング用トランジスタT1は、黒表示のとき移動度補正動作の前半期間(6a)と後半期間(6b)ばかりでなく、中間期間(5x)でもオン状態にある。この様に黒表示でトータルの移動度補正時間を白表示に比べて長く取ることで、移動度補正量を最適化することができる。但し中間期間(5x)でサンプリング用トランジスタT1をオン状態にすると、信号線SLの波形鈍りの影響を受ける恐れがある。しかしながら実際には黒表示では信号の鈍る量が小さいため、画面上では視認できるようなシェーディングなどのムラは発生しない。よって、図20に示したサンプリング用トランジスタT1のゲート電位設定とすることで、黒表示における移動度補正時間を長くすることができる。黒表示は前述したグレー表示に比べてさらに最適移動度補正時間が長くなる傾向にある。
本発明にかかる表示装置は、図21に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部(図では1個のTFTを例示)、保持容量などの容量部及び有機EL素子などの発光部とを含む。基板の上にTFTプロセスでトランジスター部や容量部が形成され、その上に有機EL素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
本発明にかかる表示装置は、図22に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機EL素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部(画素マトリックス部)を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばFPC(フレキシブルプリントサーキット)を設けてもよい。
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
図23は本発明が適用されたテレビであり、フロントパネル12、フィルターガラス13等から構成される映像表示画面11を含み、本発明の表示装置をその映像表示画面11に用いることにより作製される。
図24は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部15、表示部16、コントロールスイッチ、メニュースイッチ、シャッター19等を含み、本発明の表示装置をその表示部16に用いることにより作製される。
図25は本発明が適用されたノート型パーソナルコンピュータであり、本体20には文字等を入力するとき操作されるキーボード21を含み、本体カバーには画像を表示する表示部22を含み、本発明の表示装置をその表示部22に用いることにより作製される。
図26は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体23、下側筐体24、連結部(ここではヒンジ部)25、ディスプレイ26、サブディスプレイ27、ピクチャーライト28、カメラ29等を含み、本発明の表示装置をそのディスプレイ26やサブディスプレイ27に用いることにより作製される。
図27は本発明が適用されたビデオカメラであり、本体部30、前方を向いた側面に被写体撮影用のレンズ34、撮影時のスタート/ストップスイッチ35、モニター36等を含み、本発明の表示装置をそのモニター36に用いることにより作製される。
本発明にかかる表示装置の全体構成を示すブロック図である。 図1に示した表示装置に配される画素の一例を示す回路図である。 図2に示した画素の動作の参考例を示すタイミングチャートである。 図2に示した画素の動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供するグラフである。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供するグラフである。 同じく動作説明に供する模式図である。 移動度補正の二段階方式を説明するためのグラフである。 同じく二段階方式を説明するためのグラフである。 信号線の負荷を説明するための模式図である。 参考例にかかる表示装置の動作シーケンスの要部を示すタイミングチャートである。 本発明にかかる表示装置の動作シーケンスの実施形態を示すタイミングチャートである。 同じく実施形態の動作説明に供するタイミングチャートである。 本発明にかかる表示装置の他の実施形態を示すタイミングチャートである。 同じく他の実施形態を示すタイミングチャートである。 本発明にかかる表示装置のデバイス構成を示す断面図である。 本発明にかかる表示装置のモジュール構成を示す平面図である。 本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。 本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。 本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。 本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。 本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。 従来の表示装置の一例を示す回路図である。 従来の表示装置の問題点を表すグラフである。 従来の表示装置の別の例を示す回路図である。
符号の説明
1・・・画素アレイ部、2・・・画素、3・・・信号ドライバ、4・・・ライトスキャナ、5・・・ドライブスキャナ、T1・・・サンプリング用トランジスタ、T2・・・駆動用トランジスタ、C1・・・保持容量、EL・・・発光素子、WS・・・走査線、DS・・・給電線、SL・・・信号線

Claims (5)

  1. 行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを備えた画素アレイ部と、
    該走査線及び信号線を介して各画素を駆動する駆動部とからなり、
    前記画素は少なくとも、サンプリング用トランジスタと、駆動用トランジスタと、保持容量と、発光素子とを含み、
    前記サンプリング用トランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該駆動用トランジスタの制御端との間に接続し、
    前記駆動用トランジスタは、その電流端が該発光素子に接続し、
    前記保持容量は、該駆動用トランジスタの制御端と電流端との間に接続し、
    前記駆動部は、各走査線に順次制御信号を供給するスキャナと、各信号線に映像信号を供給するドライバとを有し、
    前記画素は、該制御信号に応じて該サンプリング用トランジスタがオンし、該映像信号をサンプリングして該保持容量に書き込むと共に、その時駆動用トランジスタに流れる電流をその電流端から該保持容量に負帰還して駆動用トランジスタの移動度に対する補正をかけ、その後補正のかかった映像信号に応じて駆動電流を駆動用トランジスタから該発光素子に供給する表示装置であって、
    該映像信号を保持容量に書き込むとき、前記ドライバは該信号線を基準電位から基準電位と白表示時の映像信号電位との中間の中間電位に切り替えその後映像信号の信号電位に切り換える一方、
    前記スキャナは、該信号線が中間電位にあるとき1発目の制御信号パルスを供給して該サンプリング用トランジスタをオンオフ制御し、続いて該信号線が信号電位にあるとき2発目の制御信号パルスを供給してサンプリング用トランジスタをオンオフ制御する表示装置。
  2. 前記スキャナは、1発目の制御信号パルスの立下りと2発目の制御信号パルスの立上りとの間で該走査線を所定電位に維持し、
    以って、信号電位が該所定電位から該サンプリング用トランジスタの閾電圧を差し引いた電位より高いとき、該サンプリング用トランジスタは1発目の制御信号パルスの立上りでオンし且つ立下りでオフした後、2発目の制御信号パルスの立上りでオンし且つ立下りでオフする一方、
    信号電位が該所定電位から該サンプリング用トランジスタの閾電圧を差し引いた電位より低いとき、該サンプリング用トランジスタは1発目の制御信号パルスの立上りから2発目の制御信号パルスの立下りまでの間オン状態を維持する請求項1記載の表示装置。
  3. 前記サンプリング用トランジスタは1発目の制御信号パルスの立下りから2発目の制御信号パルスの立上りまでの間オフ状態を維持し、
    その間前記駆動用トランジスタの制御端の電位は、電流端との電位差を維持したまま上方に変動する請求項1記載の表示装置。
  4. 請求項1に記載された表示装置を有する電子機器。
  5. 行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを備えた画素アレイ部と、該走査線及び信号線を介して各画素を駆動する駆動部とからなり、
    前記画素は少なくとも、サンプリング用トランジスタと、駆動用トランジスタと、保持容量と、発光素子とを含み、前記サンプリング用トランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該駆動用トランジスタの制御端との間に接続し、前記駆動用トランジスタは、その電流端が該発光素子に接続し、前記保持容量は、該駆動用トランジスタの制御端と電流端との間に接続し、
    前記駆動部は、各走査線に順次制御信号を供給するスキャナと、各信号線に映像信号を供給するドライバとを有し、
    前記画素は、該制御信号に応じて該サンプリング用トランジスタがオンし、該映像信号をサンプリングして該保持容量に書き込むと共に、その時駆動用トランジスタに流れる電流をその電流端から該保持容量に負帰還して駆動用トランジスタの移動度に対する補正をかけ、その後補正のかかった映像信号に応じて駆動電流を駆動用トランジスタから該発光素子に供給する表示装置の駆動方法であって、
    該映像信号を保持容量に書き込むとき、前記ドライバが該信号線を基準電位から基準電位と白表示時の映像信号電位との中間の中間電位に切り替えその後映像信号の信号電位に切り換える一方、
    該信号線が中間電位にあるとき前記スキャナが1発目の制御信号パルスを供給して該サンプリング用トランジスタをオンオフ制御し、続いて該信号線が信号電位にあるとき前記スキャナが2発目の制御信号パルスを供給してサンプリング用トランジスタをオンオフ制御する表示装置の駆動方法。
JP2007333721A 2007-12-26 2007-12-26 表示装置及びその駆動方法と電子機器 Active JP5194781B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007333721A JP5194781B2 (ja) 2007-12-26 2007-12-26 表示装置及びその駆動方法と電子機器
US12/292,900 US8188944B2 (en) 2007-12-26 2008-12-01 Display device, method for driving same, and electronic apparatus
TW097146629A TWI409756B (zh) 2007-12-26 2008-12-01 顯示裝置、驅動顯示裝置之方法和電子設備
EP08253899A EP2075784A1 (en) 2007-12-26 2008-12-05 Display device, method for driving same, and electronic apparatus
SG200809512-7A SG153784A1 (en) 2007-12-26 2008-12-23 Display device, method for driving same, and electronic apparatus
KR1020080134257A KR20090071465A (ko) 2007-12-26 2008-12-26 표시장치 및 그 구동방법과 전자기기
CN2008101906624A CN101471029B (zh) 2007-12-26 2008-12-26 显示设备、驱动显示设备的方法、及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007333721A JP5194781B2 (ja) 2007-12-26 2007-12-26 表示装置及びその駆動方法と電子機器

Publications (2)

Publication Number Publication Date
JP2009157018A JP2009157018A (ja) 2009-07-16
JP5194781B2 true JP5194781B2 (ja) 2013-05-08

Family

ID=40383743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007333721A Active JP5194781B2 (ja) 2007-12-26 2007-12-26 表示装置及びその駆動方法と電子機器

Country Status (7)

Country Link
US (1) US8188944B2 (ja)
EP (1) EP2075784A1 (ja)
JP (1) JP5194781B2 (ja)
KR (1) KR20090071465A (ja)
CN (1) CN101471029B (ja)
SG (1) SG153784A1 (ja)
TW (1) TWI409756B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010038928A (ja) 2008-07-31 2010-02-18 Sony Corp 表示装置およびその駆動方法ならびに電子機器
JP2010170018A (ja) * 2009-01-26 2010-08-05 Seiko Epson Corp 発光装置及びその駆動方法、並びに電子機器
JP4844641B2 (ja) * 2009-03-12 2011-12-28 ソニー株式会社 表示装置及びその駆動方法
JP5310317B2 (ja) * 2009-07-02 2013-10-09 ソニー株式会社 表示装置および電子機器
JP5493733B2 (ja) * 2009-11-09 2014-05-14 ソニー株式会社 表示装置および電子機器
JP5493741B2 (ja) 2009-11-11 2014-05-14 ソニー株式会社 表示装置およびその駆動方法ならびに電子機器
JP2011118020A (ja) * 2009-12-01 2011-06-16 Sony Corp 表示装置、表示駆動方法
JP5531821B2 (ja) 2010-06-29 2014-06-25 ソニー株式会社 表示装置、表示駆動方法
CN102903319B (zh) * 2011-07-29 2016-03-02 群创光电股份有限公司 显示系统
KR102000041B1 (ko) * 2011-12-29 2019-07-16 엘지디스플레이 주식회사 발광표시장치 및 그 구동방법
WO2016013264A1 (ja) * 2014-07-23 2016-01-28 ソニー株式会社 表示装置、表示装置の製造方法、及び、電子機器
US10283040B2 (en) * 2015-02-03 2019-05-07 Sharp Kabushiki Kaisha Data signal line drive circuit, data signal line drive method and display device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3535067B2 (ja) * 2000-03-16 2004-06-07 シャープ株式会社 液晶表示装置
JP2002278496A (ja) * 2001-03-21 2002-09-27 Pioneer Electronic Corp 自発光ディスプレイ装置およびその駆動方法
JP3633528B2 (ja) * 2001-08-24 2005-03-30 ソニー株式会社 表示装置
JP3956347B2 (ja) 2002-02-26 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ装置
US7876294B2 (en) * 2002-03-05 2011-01-25 Nec Corporation Image display and its control method
JP3613253B2 (ja) 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
JP4195337B2 (ja) 2002-06-11 2008-12-10 三星エスディアイ株式会社 発光表示装置及びその表示パネルと駆動方法
JP2004093682A (ja) 2002-08-29 2004-03-25 Toshiba Matsushita Display Technology Co Ltd El表示パネル、el表示パネルの駆動方法、el表示装置の駆動回路およびel表示装置
JP3832415B2 (ja) 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
US7038392B2 (en) 2003-09-26 2006-05-02 International Business Machines Corporation Active-matrix light emitting display and method for obtaining threshold voltage compensation for same
TWI286654B (en) 2003-11-13 2007-09-11 Hannstar Display Corp Pixel structure in a matrix display and driving method thereof
JP2005206590A (ja) 2003-12-25 2005-08-04 Mitsubishi Pharma Corp ナトリウムチャネルサイト2選択的阻害剤
JP2007108381A (ja) * 2005-10-13 2007-04-26 Sony Corp 表示装置および表示装置の駆動方法
CN100550102C (zh) * 2005-11-14 2009-10-14 索尼株式会社 显示设备及其驱动方法
US8004477B2 (en) * 2005-11-14 2011-08-23 Sony Corporation Display apparatus and driving method thereof
JP4903543B2 (ja) 2006-05-18 2012-03-28 旭化成エレクトロニクス株式会社 磁気センサ及びその製造方法
JP4240059B2 (ja) * 2006-05-22 2009-03-18 ソニー株式会社 表示装置及びその駆動方法

Also Published As

Publication number Publication date
EP2075784A1 (en) 2009-07-01
US8188944B2 (en) 2012-05-29
JP2009157018A (ja) 2009-07-16
KR20090071465A (ko) 2009-07-01
TW200931372A (en) 2009-07-16
US20090167652A1 (en) 2009-07-02
CN101471029B (zh) 2011-06-08
TWI409756B (zh) 2013-09-21
CN101471029A (zh) 2009-07-01
SG153784A1 (en) 2009-07-29

Similar Documents

Publication Publication Date Title
JP5194781B2 (ja) 表示装置及びその駆動方法と電子機器
JP4600780B2 (ja) 表示装置及びその駆動方法
JP4306753B2 (ja) 表示装置及びその駆動方法と電子機器
JP5309455B2 (ja) 表示装置及びその駆動方法と電子機器
JP4640449B2 (ja) 表示装置及びその駆動方法と電子機器
JP5186888B2 (ja) 表示装置及びその駆動方法と電子機器
JP2008233652A (ja) 表示装置及びその駆動方法と電子機器
JP4591511B2 (ja) 表示装置及び電子機器
JP2008286953A (ja) 表示装置及びその駆動方法と電子機器
JP2009157019A (ja) 表示装置と電子機器
JP2008241783A (ja) 表示装置及びその駆動方法と電子機器
JP4816653B2 (ja) 表示装置及びその駆動方法と電子機器
JP2008203661A (ja) 表示装置及びその駆動方法
US8203510B2 (en) Display apparatus, driving method for display apparatus and electronic apparatus
KR101502851B1 (ko) 표시장치, 그 표시장치 구동방법 및 전자기기
JP2010039117A (ja) 表示装置及びその駆動方法と電子機器
JP2008203655A (ja) 表示装置及びその駆動方法
JP2010091641A (ja) 表示装置及びその駆動方法と電子機器
JP2009103871A (ja) 表示装置及びその駆動方法と電子機器
JP2010091640A (ja) 表示装置及びその駆動方法と電子機器
JP5879585B2 (ja) 表示装置及びその駆動方法
JP2010122604A (ja) 表示装置及び電子機器
JP2010039119A (ja) 表示装置及びその駆動方法と電子機器
JP2009288748A (ja) 表示装置及びその駆動方法と電子機器
JP2009244481A (ja) 表示装置及びその駆動方法と電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5194781

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113