KR101502851B1 - 표시장치, 그 표시장치 구동방법 및 전자기기 - Google Patents

표시장치, 그 표시장치 구동방법 및 전자기기 Download PDF

Info

Publication number
KR101502851B1
KR101502851B1 KR1020080117243A KR20080117243A KR101502851B1 KR 101502851 B1 KR101502851 B1 KR 101502851B1 KR 1020080117243 A KR1020080117243 A KR 1020080117243A KR 20080117243 A KR20080117243 A KR 20080117243A KR 101502851 B1 KR101502851 B1 KR 101502851B1
Authority
KR
South Korea
Prior art keywords
signal
potential
timing
driving transistor
transistor
Prior art date
Application number
KR1020080117243A
Other languages
English (en)
Other versions
KR20090054384A (ko
Inventor
테츠로 야마모토
카쓰히데 우치노
나오부미 토요무라
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20090054384A publication Critical patent/KR20090054384A/ko
Application granted granted Critical
Publication of KR101502851B1 publication Critical patent/KR101502851B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/295—Electron or ion diffraction tubes
    • H01J37/2955—Electron or ion diffraction tubes using scanning ray
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은, 화소 어레이부와, 구동부를 구비하고, 상기 화소 어레이부는, 행 방향을 따라 연장되는 복수의 주사선과, 열 방향을 따라 연장되는 복수의 신호 선과, 그 주사선들과 그 신호 선들이 교차하는 부분에 행렬로 배치된 복수의 화소를 구비한 표시장치를 제공한다. 상기 구동부는, 라이트 스캐너와 신호 선택기를 구비한다.
Figure R1020080117243
표시장치, 화소, 라이트 스캐너, 신호 선택기, 주사선.

Description

표시장치, 그 표시장치 구동방법 및 전자기기{Display apparatus, driving method for display apparatus and electronic apparatus}
(관련된 출원에 대한 상호 참조)
본 발명은, 일본특허청에 2007년 11월 26일에 출원된 일본특허출원번호 JP 2007-304616에 관련된 내용을 포함하고, 그 전체 내용은 증명서로 여기에 포함된다.
본 발명은 발광소자를 화소에 사용한 액티브 매트릭스형의 표시장치 및 그 구동방법에 관한 것이다. 또한, 본 발명은, 이러한 형태의 표시장치를 구비한 전자기기에 관한 것이다.
발광소자로서 유기ＥＬ(electroluminescence)디바이스를 사용한 평면자발광형의 표시장치의 개발이 최근 열심히 진행되고 있다. 유기ＥＬ디바이스는, 유기박막에 전계를 인가하면 발광하는 현상을 이용한다. 유기ＥＬ디바이스가 10V이하의 인가전압으로 구동하기 때문에, 저소비 전력이다. 또 유기ＥＬ디바이스는 스스로 발광하는 자발광 소자이기 때문에, 조명부재를 필요로 하지 않고 경량화 및 박형화 의 소자로서 형성될 수 있다. 한층 더, 유기ＥＬ디바이스의 응답 속도는 수μｓ정도와 아주 고속이므로, 동영상 표시시의 잔상이 발생하지 않는다.
유기ＥＬ디바이스를 화소에 사용한 평면 자발광형의 표시장치 중에서도, 특히 구동소자로서 박막트랜지스터를 각 화소에 집적 형성한 액티브 매트릭스형의 표시장치의 개발이 왕성하다. 액티브 매트릭스형 평면 자발광 표시장치는, 예를 들면 이하의 일본국 공개특허공보 특개 2003-255856(이후 특허문헌1이라고 함), 일본국 공개특허공보 특개 2003-271095(이후 특허문헌2라고 함), 일본국 공개특허공보 특개 2004-133240(이후 특허문헌3이라고 함), 일본국 공개특허공보 특개 2004-029791(이후 특허문헌4라고 함), 일본국 공개특허공보 특개 2004-093682(이후 특허문헌5라고 함), 일본 공개특허공보 특개 2006-215213(이후 특허문헌6이라고 함)에 기재되어 있다.
도 23은 종래의 액티브 매트릭스형 표시장치의 일 예를 나타내는 개략도다. 도 23을 참조하여, 도시된 표시장치는 화소 어레이부(1)와 주변의 구동부로 구성되어 있다. 구동부는, 수평 선택기(3)와 라이트 스캐너(4)를 구비하고 있다. 화소 어레이부(1)는, 열방향을 따라 연장되는 복수의 신호 선ＳＬ과 행방향을 따라 연장되는 복수의 주사선WS를 구비하고 있다. 각 신호 선ＳＬ과 각 주사선ＷＳ이 서로 교차하는 부분에 화소(2)가 배치되어 있다. 도 23에는 이해를 쉽게 하기 위해서, 1개의 화소(2)만을 도시하고 있다. 라이트 스캐너(4)는, 쉬프트 레지스터를 구비하고 있고, 외부로부터 공급되는 클록 신호ｃｋ에 따라 동작해 마찬가지로 외부로부터 공급되는 스타트 펄스ｓｐ를 연속적으로 전송하여서 주사선ＷＳ에 순차 제어신호를 출력한다. 수평 선택기(3)는, 라이트 스캐너(4)측의 선 순차 주사에 맞춰서 영상신호를 신호선ＳＬ에 공급한다.
화소(2)는 샘플링용 트랜지스터T1과, 구동용 트랜지스터T2와, 저장용량C1과, 발광소자ＥＬ(electroluminescence)로 구성되어 있다. 구동용 트랜지스터T2는 P채널형이며, 그 한쪽의 전류단자인 소스는 전원 라인에 접속하고, 다른 쪽의 전류단자인 드레인은 발광소자ＥＬ에 접속하고 있다. 구동용 트랜지스터T2의 제어단자인 게이트는 샘플링용 트랜지스터T1을 통해 신호 선ＳＬ에 접속하고 있다. 샘플링용 트랜지스터T1은, 라이트 스캐너(4)로부터 공급되는 제어신호에 따라 도통되어, 신호 선ＳＬ로부터 공급되는 영상신호를 샘플링해서 저장용량C1에 기록한다. 구동용 트랜지스터T2는 저장용량C1에 기록된 영상신호를 게이트 전압Ｖｇｓ로서 그 게이트에 받고, 드레인 전류Ｉｄｓ를 발광소자ＥＬ에 공급한다. 이에 따라, 발광소자ＥＬ은 영상신호에 대응한 휘도로 발광한다. 게이트 전압Ｖｇｓ는, 소스를 기준으로 한 게이트의 전위를 나타낸다.
구동용 트랜지스터T2는 포화 영역에서 동작하고, 게이트 전압Ｖｇｓ와 드레인 전류Ｉｄｓ의 관계는 이하의 특성식으로 나타낸다:
Ｉｄｓ=(1/2)μ(W/L)Ｃｏｘ(Ｖｇｓ-Ｖｔｈ)2
여기서, μ는 구동용 트랜지스터의 이동도, W는 구동용 트랜지스터의 채널 폭, L은 구동용 트랜지스터의 채널길이, Ｃｏｘ는 구동용 트랜지스터의 단위면적당의 게이트 절연층 용량, Ｖｔｈ는 구동용 트랜지스터의 임계전압이다. 이 특성식으 로부터 분명한 바와 같이, 구동용 트랜지스터T2는 포화 영역에서 동작할 때, 게이트 전압Ｖｇｓ에 따라 드레인 전류Ｉｄｓ를 공급하는 정전류원으로서 기능한다.
도２４는, 발광소자ＥＬ의 전압/전류특성을 나타낸다. 도 24에서, 가로축에 애노드 전압V을 나타내고, 세로축에 드레인 전류Ｉｄｓ를 나타낸다. 이때, 발광소자ＥＬ의 애노드 전압은 구동용 트랜지스터T2의 드레인 전압이다. 발광소자ＥＬ은 전류/전압특성이 경시변화하고, 그 특성 커브가 시간의 경과와 함께 덜 급준해지게 된다. 이 때문에, 드레인 전류Ｉｄｓ가 고정되어 있는 경우도, 애노드 전압 또는 드레인 전압 V가 변화된다. 이러한 점에서, 도２３에 나타낸 화소회로(2)의 구동용 트랜지스터T2가 포화 영역에서 동작하고, 드레인 전압의 변동에 상관없이 게이트 전압Ｖｇｓ에 대응한 드레인 전류Ｉｄｓ를 공급할 수 있으므로, 발광소자ＥＬ의 특성의 시간 변화에 상관없이 발광 휘도를 일정하게 유지하는 것이 가능하다.
도 25는, 종래의 화소회로의 다른 예를 나타낸다. 도 25를 참조하면, 도 23의 화소회로와 다른 점은, 구동용 트랜지스터T2가 P채널형이 아니고 N채널형이다는 것이다. 회로의 제조 프로세스에서는, 화소를 구성하는 모든 트랜지스터를 N채널형 트랜지스터로부터 형성하는 것이 유리한 경우가 많다.
그렇지만, 도２５의 회로 구성에서는, 구동용 트랜지스터T2가 N채널형이므로, 그 드레인이 전원 라인에 접속하는 한편, 소스S가 발광소자ＥＬ의 애노드에 접속하게 된다. 따라서, 발광소자ＥＬ의 특성이 경시 변화되는 경우, 구동용 트랜지스터의 소스S의 전위에 영향을 미치기 때문에, 게이트 전압Ｖｇｓ는 변화하고 그 구동용 트랜지스터T2에서 공급된 드레인 전류Ｉｄｓ는 경시적으로 변화되어버린다. 이 때문에, 발광소자ＥＬ의 휘도가 경시적으로 변화한다. 또한, 발광소자ＥＬ의 휘도뿐만아니라, 구동용 트랜지스터T2의 한계 전압Ｖｔｈ나 이동도μ도 화소마다 분산한다. 그 임계전압Ｖｔｈ와 이동도μ가 전술한 트랜지스터 특성식에 포함되기 때문에, 게이트 전압Ｖｇｓ가 일정한 경우도, 드레인전류Ｉｄｓ가 변화되어버린다. 이에 따라, 화소마다 발광 휘도가 변화되어 화면 화상의 유니포머티가 얻어질 수 없다. 종래부터 화소마다 변동하는 구동용 트랜지스터T2의 임계전압Ｖｔｈ를 보정하는 기능, 즉 한계 전압보정기능을 구비한 표시장치가 제안되어 있고, 예를 들면 상기의 특허문헌 3에 개시되어 있다. 또한, 화소마다 변동하는 구동용 트랜지스터T2의 이동도μ를 보정하는 기능, 즉 이동도 보정기능을 구비한 표시장치도 제안되어 있고, 예를 들면 상기의 특허문헌 6에 개시되어 있다.
종래의 이동도 보정 기능을 갖춘 표시장치는, 샘플링용 트랜지스터T1을 온 해서 영상신호를 샘플링해 저장용량C1에 기록하는 기간, 즉 샘플링 기간 또는 기록 기간 내에 맞추어, 이동도 보정을 행하고 있다. 구체적으로는, 샘플링 기간내에, 영상신호에 따라 구동용 트랜지스터T2에 흐르는 구동전류를 저장용량C1에 부귀환함으로써, 구동용 트랜지스터T1의 이동도μ에 대한 보정을 저장용량C1에 기록된 영상신호의 신호 전위에 적용한다. 따라서, 샘플링 기간이 꼭 이동도 보정기간으로 되어 있다.
영상신호의 신호 전위는 블랙 레벨로부터 화이트 레벨까지 계조에 따라 변화된다. 이에 대하여, 종래의 표시장치는 영상신호의 계조 레벨에 관계되지 않고 영 상신호의 샘플링 기간 즉, 이동도 보정기간이 고정되어 있다. 그렇지만, 최적의 이동도 보정기간은 반드시 일정하지 않고, 영상신호의 계조 레벨에 의존하고 있는 것을 알고 있다. 일반적인 경향으로서, 휘도가 화이트 레벨일 때, 최적의 이동도 보정기간은 짧고, 휘도가 블랙 레벨일때, 최적의 이동도 보정기간은 길어진다. 그렇지만, 종래의 표시장치는 이 점의 대책을 포함하지 않고, 정밀하고 완전한 이동도 보정을 행할 수 없으므로, 화면 화상의 유니포머티가 반드시 높지 않다는 점에서 해결될 과제를 갖는다.
본 발명의 일 실시예에 따른 표시장치는, 화소 어레이부와, 구동부를 구비하고, 상기 화소 어레이부는, 행 방향을 따라 연장되는 복수의 주사선과, 열 방향을 따라 연장되는 복수의 신호 선과, 주사선들과 신호 선들이 교차하는 부분에 행렬로 배치된 복수의 화소를 구비한다. 각 화소는, 샘플링용 트랜지스터와, 구동용 트랜지스터와, 저장용량과, 발광소자를 구비하고, 상기 샘플링용 트랜지스터는, 그 제어단자가 상기 주사선 중 연관된 주사선에 접속하고, 그 한 쌍의 전류단자가 상기 신호 선 중 제1 신호 선과 상기 구동용 트랜지스터의 제어단자에 접속한다. 상기 구동용 트랜지스터는, 한 쌍의 전류단자의 제1 전류단자가 상기 발광소자에 접속하고, 그 제2 전류단자가 전원에 접속하고, 상기 저장용량은, 상기 구동용 트랜지스터의 제어단자에 접속하고, 상기 구동부는, 라이트 스캐너와 신호 선택기를 가지고, 상기 라이트 스캐너는, 수평주기마다 순차 제어신호를 주사선들에 공급하고, 상기 신호 선택기는, 수평주기마다 신호 전위와 기준전위가 변화하는 영상신호를 신호 선들에 공급한다. 상기 샘플링용 트랜지스터는, 상기 신호 선 중 연관된 선이 기준전위에 있을 때 상기 주사선 중 연관된 선에 공급된 제어신호에 따라 온상태로 하고, 상기 구동용 트랜지스터의 임계 전압의 편차를 제거하기 위한 임계 전압 보정동작을 행한다. 상기 샘플링용 트랜지스터는, 상기 연관된 신호 선의 전위가 기준전위로부터 신호 전위까지의 전위가 변화하는 제1타이밍으로부터 상기 샘플링용 트랜지스터가 상기 제어신호에 따라 오프 상태로 하는 제2타이밍까지의 기록 기간 내에, 상기 신호 전위를 상기 저장용량에 기록하는 신호 기록동작을 행하고, 상기 구동용 트랜지스터는, 상기 저장용량에 기록된 신호 전위에 따른 구동전류를 상기 발광소자에 공급해서 발광 동작을 행한다. 상기 신호 선택기는, 상기 신호 전위에 따라 상기 제1타이밍을 가변 조정함으로써 그 신호 전위에 따라 상기 제1타이밍으로부터 제2타이밍까지의 기록기간을 가변제어한다.
구체적으로는, 상기 표시장치는, 상기 신호 선택기가, 신호 전위가 화이트 레벨일 때, 제1타이밍을 제2타이밍에 가까이 해서 기록 기간을 짧게 하지만, 신호 전위가 블랙 레벨일 때, 제1타이밍을 제2타이밍으로부터 멀게 해서 기록 기간을 길게 하도록 구성되어도 된다. 이러한 경우에, 상기 표시장치는, 상기 저장용량이, 상기 구동용 트랜지스터의 제어단자와 한쪽의 전류단자의 사이에 접속하고, 상기 구동용 트랜지스터가, 기록 기간 동안에 흐르는 구동전류를 상기 저장용량에 부귀환해서 구동용 트랜지스터의 이동도의 편차에 대한 보정동작을 행하고, 상기 신호 선택기가, 신호 전위에 따라 상기 기록 기간을 가변조정해서 부귀환량을 최적화하도록 구성되어도 된다.
표시장치에서는, 신호 선의 전위가 기준전위로부터 신호 전위로 변화하는 제 1타이밍으로부터 그 샘플링용 트랜지스터가 제어신호에 따라 오프하는 제2타이밍까지의 기록기간 내에서, 신호 전위를 저장용량에 기록하고 있다. 그 때, 신호 선택기는, 신호 전위에 따라서 제1타이밍을 가변조정함으로써 제1타이밍으로부터 제2타이밍까지의 기록 기간을 가변제어하고 있다. 이 기록 기간내에서, 구동용 트랜지스터에 흐르는 구동전류는, 저장용량에 부귀환되어, 구동용 트랜지스터의 이동도의 편차(dispersion)에 대한 보정을 행한다. 따라서, 제1타이밍으로부터 제2타이밍까지의 기록 기간은, 이동도 보정기간으로서의 역할을 한다. 본 실시예에서는, 상기 기록 기간, 즉 이동도 보정기간은, 신호 전위에 따라 적절하게 조정된다. 이에 따라, 신호 전위의 레벨 또는 계조에 따른 이동도 보정기간의 최적제어가 가능해지고, 화면 화상의 유니포머티를 개선할 수 있다.
이하, 첨부도면을 참조해서 본 발명의 바람직한 실시예를 설명한다. 도 1에는, 본 실시예에 따른 표시장치의 전체 구성이 도시되어 있다. 도시된 본 표시장치는, 화소 어레이부(1)와 이것을 구동하는 구동부(3,4,5)를 동일 기판 위에 형성한 패널로부터 형성된다. 화소 어레이부(1)는, 행 방향을 따라 연장되는 복수의 주사선ＷＳ와, 열 방향을 따라 연장되는 복수의 신호 선ＳＬ과, 그 주사선ＷＳ와 신호 선ＳＬ이 교차하는 부분에 배치된 행렬형의 복수의 화소(2)와, 각 화소(2)의 각 행에 대응해서 배치된 전원 라인인 복수의 급전 선ＤＳ를 구비하고 있다. 구동부(3,4,5)는, 각 주사선ＷＳ에 순차 제어신호를 공급해서 화소(2)를 행단위로 선 순차 주사하는 제어용 스캐너(라이트 스캐너)(4)와, 이 선 순차 주사에 따라 각 급 전 선ＤＳ에 제1전위와 제2전위로 변화되는 전원전위를 공급하는 전원 스캐너(드라이브 스캐너)(5)와, 이 선 순차 주사에 따라 그 열의 신호 선ＳＬ에 영상신호가 되는 신호 전위와 기준전위를 공급하는 신호 드라이버(수평 선택기)(3)를 구비하고 있다. 이때, 제어 스캐너 또는 라이트 스캐너(4)는, 외부로부터 공급되는 클록 신호ＷＳｃｋ에 따라 동작하고 마찬가지로 외부로부터 공급되는 스타트 펄스ＷＳｓｐ을 순차 전송함으로써 각 주사선ＷＳ에 제어신호를 출력하고 있다. 드라이브 스캐너(5)는, 외부로부터 공급되는 클록 신호ＤＳｃｋ에 따라 동작하고, 마찬가지로 외부로부터 공급되는 스타트 펄스ＤＳｓｐ을 순차 전송함으로써 급전선ＤＳ의 전위를 선순차로 전환하고 있다.
도 2는, 도 1에 나타낸 표시장치에 포함되는 화소(2)의 구체적인 구성을 나타낸다. 도 2를 참조하여, 각 화소(2)는, 유기ＥＬ디바이스로 대표되는 2단자형 또는 다이오드형의 발광소자ＥＬ과, N채널형의 샘플링용 트랜지스터T1과, N채널형의 구동용 트랜지스터T2과, 박막 타입의 저장용량C1로 구성되어 있다. 샘플링용 트랜지스터T1은, 그 제어단자인 게이트가 주사선ＷＳ에 접속하고, 그의 전류단자인 소스 및 드레인의 한쪽이 구동용 트랜지스터T2의 게이트 G에 접속하고, 이 소스 및 드레인의 다른 쪽이 구동용 트랜지스터T2의 신호 선 SL에 접속하고 있다. 구동용 트랜지스터T2는, 그 소스 및 드레인의 한쪽이 발광소자ＥＬ에 접속하고, 다른 쪽이 급전 선ＤＳ에 접속하고 있다. 본 실시예는, 구동용 트랜지스터T2가 N채널형이며, 그 한 쪽의 전류단자인 드레인측이 급전선ＤＳ에 접속하고, 또 다른 쪽의 전류단자인 소스Ｓ측이 발광소자ＥＬ의 애노드측에 접속하고 있다. 발광소자ＥＬ의 캐소드 는 소정의 캐소드 전위Ｖｃａｔ에 고정되어 있다. 상기 저장용량C1은, 구동용 트랜지스터T2의 전류단자인 소스S와 제어단자인 게이트G와의 사이에 접속하고 있다. 상기 구성을 갖는 화소(2)에 대하여, 제어용 스캐너 또는 라이트 스캐너(4)는, 주사선ＷＳ를 저전위와 고전위의 사이에서 바꿈으로써 순차 제어신호를 출력해, 화소(2)를 행단위로 선 순차 주사한다. 전원 스캐너 또는 드라이브 스캐너(5)는, 선순차 주사에 응답하여 각 급전 선ＤＳ에 제1전위Ｖｃｃ와 제2전위Ｖｓｓ 사이에서 바꾸는 전원전위를 공급한다. 신호 드라이버 또는 수평 선택기(3)는, 선 순차 주사에 맞춰서 열 방향을 따라 연장되는 신호 선ＳＬ에 영상신호가 되는 신호 전위Ｖｓｉｇ와 기준전위Ｖｏｆｓ를 공급하고 있다.
도 3은, 도 2에 나타낸 화소의 동작을 설명하는 타이밍 차트다. 이때, 도 3에 도시된 동작은 참고예이며, 도 2에 나타낸 화소회로의 동작은 도 3의 것에 한정되는 것이 아니다. 도 3의 타이밍 차트는, 시간축을 공통으로 해서, 주사선ＷＳ의 전위변화, 급전 선 또는 전원 라인 ＤＳ의 전위변화, 신호 선ＳＬ의 전위변화를 나타내고 있다. 주사선ＷＳ의 전위변화는, 제어신호를 의미하고, 샘플링용 트랜지스터T1의 개폐 상태를 제어한다. 급전 선ＤＳ의 전위변화는, 전원전압Ｖｃｃ와 Ｖｓｓ의 전환을 나타낸다. 신호 선ＳＬ의 전위변화는, 입력 신호 또는 영상신호의 신호 전위Ｖｓｉｇ과 기준전위Ｖｏｆｓ의 전환을 나타낸다. 이 전환은, 각 수평주기 1Ｈ내에서 행해진다. 또한, 상술한 전위변화와 병행하여, 구동용 트랜지스터T2의 게이트G 및 소스S의 전위변화도 나타내고 있다. 전술한 바와 같이 게이트G와 소스S간의 전위차가 Ｖｇｓ다.
도 3의 타이밍 차트는 화소의 동작의 천이에 따라 기간을 (1)∼(7)로 설명의 편의상 단락지어 있다. 해당 필드 직전의 기간(1)내에서는, 발광소자ＥＬ이 발광상태에 있다. 그 후, 선 순차 주사의 새로운 필드에 들어가서, 우선 최초의 기간(2)에서 급전선ＤＳ를 제1전위Ｖｃｃ로부터 제2전위Ｖｓｓ로 바꾼다. 다음 기간(3)에 진행되어 입력 신호를 신호전위Ｖｓｉｇ로부터 기준전위Ｖｏｆｓ로 바꾼다. 한층 더, 기간(4)에서 샘플링용 트랜지스터T1을 온 한다. 이 기간(2)∼(4) 내에서, 구동용 트랜지스터T2의 게이트 전압 및 소스 전압을 초기화한다. 이 기간(2)∼(4)는 임계 전압보정을 위한 준비 기간이고, 이 보정기간 내에 구동용 트랜지스터T2의 게이트G가 기준전위Ｖｏｆｓ로 초기화되고, 구동용 트랜지스터T2의 소스S가 제2전위Vｓｓ로 초기화된다. 그 후, 기간(5) 내에서, 실제로 임계 전압 보정동작이 행해지고, 구동용 트랜지스터T2의 게이트G와 소스S와의 사이에 임계 전압Ｖｔｈ에 해당하는 전압이 유지된다. 실제로는, 임계 전압Ｖｔｈ에 해당하는 전압이, 구동용 트랜지스터T2의 게이트G와 소스S와의 사이에 접속된 저장용량C1에 기록된다.
이때, 도 3의 참고예에서는, 임계치 보정기간(5)은 3회로 나누어 있고, 각 임계 보정기간(5)의 사이에는 대기 기간(5a)이 삽입되어 있다. 이렇게 임계 전압 보정기간(5)을 분할해서 임계 전압 보정동작을 여러 번 반복함으로써, 임계전압Ｖｔｈ에 해당하는 전압을 저장용량C1에 기록한다. 이때, 그렇지만, 본 발명은 이것에 한정되는 것이 아니고, 1회의 임계 전압 보정기간(5)에서 보정동작을 행하여도 된다.
이 후, 기록동작 기간/이동도 보정기간(6)으로 진행된다. 여기에서, 영상신 호의 신호 전위Ｖｓｉｇ이 축적되는 형태로 저장용량C1에 기록됨과 함께, 이동도 보정용의 전압ΔV가 저장용량C1에 유지된 전압으로부터 감산된다. 이 기록 동작기간/이동도 보정기간(6) 내에서는, 신호 선ＳＬ이 신호 전위Ｖｓｉｇ에 있는 시간대에 샘플링용 트랜지스터T1을 도통상태로 할 필요가 있다. 이 후, 발광 기간(7)으로 진행되고, 신호 전위Ｖｓｉｇ에 대응한 휘도로 발광소자가 발광한다. 그 때, 신호 전위Ｖｓｉｇ가 임계 전압Ｖｔｈ에 해당하는 전압과 이동도 보정용의 전압ΔV에 의하여 조정되므로, 발광소자ＥＬ의 발광 휘도는 구동용 트랜지스터T2의 임계 전압Ｖｔｈ나 이동도μ의 편차의 영향을 받지 않는다. 이때, 발광 기간(7)의 초기에 부트스트랩 동작이 행해지고, 구동용 트랜지스터T2의 게이트G-소스Ｓ간 전압Ｖｇｓ를 일정하게 유지한 채, 구동용 트랜지스터T2의 게이트 전위 및 소스 전위가 상승한다.
도 4∼도 12를 참조하여, 도 2에 나타낸 화소회로의 동작을 상세하게 설명한다. 먼저, 도 4에 나타나 있는 바와 같이, 발광 기간(1)에서는, 전원전위가 제1전위Ｖｃｃ로 세트되고, 샘플링용 트랜지스터T1은 오프하고 있다. 이 때, 구동용 트랜지스터T2가 포화 영역에서 동작하도록 세트되어 있기 때문에, 발광소자ＥＬ에 흐르는 드레인 전류Ｉｄｓ는 구동용 트랜지스터T2의 게이트G-소스Ｓ간에 인가되는 전압Ｖｇｓ에 따라, 전술한 트랜지스터 특성식으로 나타낸 값을 가정한다.
이에 따라서, 도 5에 나타나 있는 바와 같이, 준비 기간(2), (3)에 들어간 후, 급전 선 또는 전원 라인의 전위를 제2전위 Ｖｓｓ로 전환한다. 이 때, 제2전위Ｖｓｓ는 구동트랜지스터T2가 포화영역에서 동작하도록 설정되어 있으므로, 발광소 자ＥＬ은 오프하고 전원 라인측은 구동용 트랜지스터T2의 소스가 된다. 이때, 발광소자EL의 애노드는 제2전위 Vss로 충전된다.
그 후, 도 7에 나타나 있는 바와 같이, 다음의 준비 기간(4)으로 들어간 후, 신호 선ＳＬ의 전위가 기준전위Ｖｏｆｓ가 되는 한편, 샘플링용 트랜지스터T1이 온 하여, 구동용 트랜지스터T2의 게이트전위를 기준전위Ｖｏｆｓ로 한다. 이렇게 해서 발광시에 구동용 트랜지스터T2의 소스S 및 게이트G가 초기화되고, 이 때의 게이트-소스간 전압Ｖｇｓ는 Ｖｏｆｓ-Ｖｓｓ의 값이 된다. 게이트-소스간 전압Ｖｇｓ=Ｖｏｆｓ-Ｖｓｓ는 구동용 트랜지스터T2의 임계 전압Ｖｔｈ보다도 높은 값이 되도록 설정되어 있다. 이렇게 Ｖｇｓ>Ｖｔｈ를 만족하도록 구동용 트랜지스터T2를 초기화 함으로써, 다음에 오는 임계 전압 보정동작의 준비가 완료된다.
그리고, 도 7에 나타나 있는 바와 같이 임계 전압 보정기간(5)으로 진행된 후, 급전 선ＤＳ의 전위는 제1전위Ｖｃｃ로 되돌아간다. 전원전압을 제1전위Ｖｃｃ가 되는 경우, 발광소자ＥＬ의 애노드의 전위가 구동용 트랜지스터T2의 소스S의 전위가 되고, 도 7에 나타내는 바와 같이 점선 화살표로 나타낸 것처럼 전류가 흐른다. 이 때, 발광소자ＥＬ의 등가회로는, 다이오드Ｔｅｌ과 용량Ｃｅｌ의 병렬접속으로 나타낸다. 발광소자EL의 애노드전위, 즉 제2전위Ｖｓｓ가 Ｖｃａｔ+Ｖｔｈｅｌ보다도 낮으므로, 다이오드Ｔｅl은 오프 상태에 있고, 다이오드Ｔｅl에 흐르는 리크 전류는 구동용 트랜지스터T2에 흐르는 전류보다도 상당히 작다. 따라서, 구동용 트랜지스터T2에 흐르는 전류는 대부분이 저장용량C1과 등가용량Ｃｅｌ을 충전하기 위해서 사용되어진다.
도 8은 도 7에 나타낸 임계 전압 보정기간(5)에 있어서의 구동용 트랜지스터T2의 소스 전위의 시간변화를 나타내고 있다. 도 8을 참조하면, 구동용 트랜지스터T2의 소스 전압, 즉 발광소자ＥＬ의 애노드 전압은 시간이 경과함에 따라 제2전위Ｖｓｓ로부터 상승한다. 임계 전압 보정기간(5)이 경과한 후, 구동용 트랜지스터T2는 컷오프하고, 그 소스S와 게이트G와의 사이의 게이트-소스간 전압Ｖｇｓ는 임계전압Ｖｔｈ가 된다. 이 때, 소스 전위는 Ｖｏｆｓ-Ｖｔｈ로 주어진다. 이 값Ｖｏｆｓ-Ｖｔｈ가 여전히 Ｖｃａｔ+Ｖｔｈｅｌ보다도 낮아져 있으면, 발광소자ＥＬ은 컷오프 상태에 있다.
도 8에 나타나 있는 바와 같이, 구동용 트랜지스터T2의 소스 전위는 시간이 경과함에 따라 상승한다. 그렇지만, 본 예에서는, 구동용 트랜지스터T2의 소스 전압이 Ｖｏｆｓ-Ｖｔh에 달하기 전에, 1회째의 임계 전압 보정기간(5)이 끝나기 때문에, 샘플링용 트랜지스터T1이 오프하고, 대기 기간(5a)으로 들어간다. 도 9는 이 대기 기간(5a) 내에 화소회로의 상태를 나타내고 있다. 이 1회째의 대기 기간(5a)에서는 구동용 트랜지스터T2의 게이트G-소스Ｓ간 전압Ｖｇｓ가 여전히 임계전압Ｖｔｈ보다도 크기 때문에, 도 9에 나타내는 바와 같이 제1전위Ｖｃｃ로부터 구동용 트랜지스터T2를 통해서 저장용량C1에 전류가 흐른다. 이에 따라, 구동용 트랜지스터T2의 소스 전압이 상승하지만, 샘플링용 트랜지스터T1이 오프 상태에 있고 구동용 트랜지스터T2의 게이트G가 하이 임피던스에 있기 때문에, 구동용 트랜지스터T2의 게이트G의 전위도 소스S의 전위상승에 맞춰서 상승한다. 다시 말해, 이 1회째의 대기 기간(5a)에서는 구동용 트랜지스터T2의 소스 전위 및 게이트 전위가 모두 상 승한다. 이 때, 발광소자ＥＬ는, 발광소자EL에 계속해서 역바이어스가 걸려 있기 때문에, 발광하지 않는다.
이후, 1H의 1수평주기가 경과하고 신호 선ＳＬ의 전위가 기준전위Ｖｏｆｓ가 되었을 때, 샘플링용 트랜지스터T1을 온 해서 2회째의 임계 전압보정동작을 시작한다. 이후, 2회째의 임계 전압 보정기간(5)이 경과하면, 2회째의 대기 기간(5a)으로 들어간다. 이렇게 임계전압 보정기간(5)과 대기 기간(5a)을 반복함으로써, 최종적으로 구동용 트랜지스터T2의 게이트G-소스Ｓ간 전압 Vgs는 임계전압Ｖｔｈ에 해당하는 전압에 도달한다. 이 때, 구동용 트랜지스터T2의 소스 전위는 Ｖｏｆｓ-Ｖｔｈ이고, Ｖｃａｔ+Ｖｔｈｅｌ보다도 작다.
이후, 도 10에 나타나 있는 바와 같이 기록동작 기간/이동도 보정기간(6)에 들어가면, 신호 선ＳＬ의 전위를 기준전위Ｖｏｆｓ로부터 신호전위Ｖｓｉｇ로 바꾼 후, 샘플링용 트랜지스터T1을 온 한다. 이 때, 신호 전위Ｖｓｉｇ는 계조에 따른 전압값을 갖는다. 구동용 트랜지스터T2의 게이트 전위는, 샘플링용 트랜지스터T1이 온 하고 있기 때문에, 신호전위Ｖｓｉｇ가 된다. 한편, 구동용 트랜지스터T2의 소스 전위는, 제1전위Ｖｃｃ로부터 전류가 흐르기 때문에 시간이 경과함에 따라 상승한다. 이 때에도, 구동용 트랜지스터T2의 소스 전위가 발광소자ＥＬ의 임계 전압Ｖｔｈｅｌ과 캐소드전압Ｖｃａｔ의 합을 초과하지 않고 있으면, 구동용 트랜지스터T2로부터 흐르는 전류는, 등가용량Ｃｅｌ과 저장용량C1의 충전에만 사용되어진다. 이 때, 구동용 트랜지스터T2의 임계 전압 보정동작이 이미 완료되어 있기 때문에, 구동용 트랜지스터T2로부터 공급된 전류는 이동도μ을 반영한다. 구체적으로, 여기 서 구동용 트랜지스터T2는 이동도μ가 클 경우, 이 때의 전류량이 크며, 또 소스의 전위상승량ΔV도 크다. 반대로, 구동용 트랜지스터T2는 이동도μ가 작을 경우, 구동용 트랜지스터T2의 전류량이 작고, 소스의 전위상승량ΔV는 작다. 이러한 동작에 의해 구동용 트랜지스터T2의 게이트 전압Ｖｇｓ는 이동도μ을 반영해서 그 전위상승량ΔV만큼 압축되고, 이동도 보정기간(6)이 완료한 시점에서 완전하게 이동도μ를 보정한 게이트-소스간 Ｖｇｓ를 얻는다.
도 11은, 전술한 이동도 보정기간(6) 내에서의 구동용 트랜지스터T2의 소스 전위의 시간에 대한 변화를 나타낸다. 도 11에 나타나 있는 바와 같이, 구동용 트랜지스터T2의 이동도가 크다면, 구동용 트랜지스터T2의 소스 전압은 빠르게 상승하고, 그만큼 많이 게이트-소스간 전압Ｖｇｓ가 압축된다. 즉, 이동도μ가 크다면, 이동도μ의 영향을 상쇄되도록 게이트-소스간 전압Ｖｇｓ가 압축되어, 구동전류를 억제할 수 있다. 한편, 이동도μ가 낮을 경우, 구동용 트랜지스터T2의 소스 전압은 매우 빠르게 상승하지 않으므로, Ｖｇs도 매우 강하게 압축되지 않는다. 따라서, 이동도μ가 낮을 경우, 게이트-소스간 전압Ｖｇｓ는 낮은 구동능력을 보충하도록 매우 큰 많이 압축되지 않는다.
도 12는 발광 기간(7)의 동작 상태를 나타낸다. 이 발광 기간(7)내에서는, 샘플링용 트랜지스터T1을 오프해서 발광소자ＥＬ을 발광시킨다. 구동용 트랜지스터T2의 게이트 전압Ｖｇｓ는 일정하게 유지되고 있고, 구동용 트랜지스터T2는 전술한 특성식에 따라 일정한 구동전류Ｉｄｓ'를 발광소자ＥＬ에 공급한다. 발광소자ＥＬ의 애노드 전압, 즉 구동용 트랜지스터T2의 소스 전압은, 발광소자ＥＬ에 구동전류 Ｉｄｓ´가 흐르기 때문에, Ｖｘ까지 상승해 이 전압이 Ｖｃａｔ+Ｖｔｈｅｌ을 초과한 시점에서, 발광소자ＥＬ이 발광한다. 발광 소자ＥＬ은, 발광 시간이 길어지면, 그 전류/전압특성이 변화되어버린다. 그 때문에, 도 11에 나타낸 것처럼 소스S의 전위가 변화된다. 그렇지만, 구동용 트랜지스터T2의 게이트-소스 전압Ｖｇｓ는 부트스트랩 동작에 의해 일정값으로 유지되어 있으므로, 발광소자ＥＬ에 흐르는 구동전류Ｉｄｓ´는 변화되지 않는다. 따라서, 발광소자ＥＬ의 전류/전압특성이 열화해도, 일정한 드레인 전류Ｉｄｓ´가 항상 흐르고 있어서, 발광소자ＥＬ의 휘도가 변화될 일은 없다.
이때, 최적의 이동도 보정기간은 반드시 일정하지 않고, 영상신호의 휘도 레벨 또는 계조에 의존하고 있다. 이동도로부터 생기는 화면 화상의 얼룩을 제거하기 위해서는, 이동도 보정기간을 계조 레벨에 따라 적절하게 제어하는 것이 필요하다. 일반적인 경향으로서, 화이트 표시시에는, 최적 이동도 보정기간은 짧지만, 반대로 흑색 표시시에는 최적 이동도 보정기간은 길다.
도 13은, 계조 레벨에 따라 이동도 보정시간 또는 신호 기록 시간의 적응제어방식을 나타낸다. 이때, 도 13은 참고예를 나타낸다. 도 13을 참조하면, 신호 선ＳＬ에 공급하는 입력 신호, 즉 영상신호는, 1H기간 내에서 기준전위Ｖｏｆｓ와 신호전위Ｖｓｉｇ 사이에서 전환된다. 이러한 전환에 따라, 주사선ＷＳ에 제어신호 펄스가 인가되고, 샘플링용 트랜지스터T1이 2회 온한다. 우선, 입력 신호가 기준전위Ｖｏｆｓ일 때, 샘플링용 트랜지스터T1가 온 하고, 전술한 것처럼 임계치 보정동작을 행한다. 계속해서, 입력 신호의 전위가 신호전위Ｖｓｉｇ로 전환하는 경우, 샘플링용 트랜지스터T1이 다시 온 하고, 신호 기록 동작을 행한다. 이 신호 기록 동작을 행하는 기간이 꼭 이동도 보정기간으로 된다. 도 13의 참고예는, 2회째의 제어신호 펄스의 하강 에지에 경사를 제공하여 신호 기록 기간, 즉, 이동도 보정기간의 적응제어를 행하고 있다. 이 제어신호 펄스의 하강 에지 파형은 아날로그 파형이며 또한 전압폭도 크므로, 패널의 내부에서 생성할 수는 없지만, 외장형의 모듈을 이용하고 있다. 이 모듈로 원하는 하강 에지 파형을 생성하고, 이것을 패널내의 라이트 스캐너의 전원 라인에 입력함으로써, 원하는 하강 에지 파형의 제어신호 펄스를 얻는다. 그렇지만, 이 모듈은 고전위로 고정확도의 파형을 생성하기 때문에, 복잡하고 고가여서, 큰 소비 전력을 필요로 한다. 따라서, 외부 모듈의 사용은, 표시장치를 휴대 기기의 디스플레이에 적용할 경우 상당한 장해가 되고 있다.
도 14는, 도 13의 참고예에서의 이동도 보정기간의 적응제어를 나타낸다. 전술한 것처럼, 주사선ＷＳ에 공급되는 제어신호 펄스는, 특징적인 하강 에지 파형을 가지고 있고, 먼저 가파른 경사를 나타낸 후 완만한 변화를 나타내고, 최후에 급준하게 강하하는 경사를 나타낸다. 이 하강 에지 파형은, 샘플링용 트랜지스터T1의 제어단자, 즉 게이트에 인가된다. 한편, 이 샘플링용 트랜지스터T1의 소스에는 신호 전위Ｖｓｉｇ가 인가된다. 따라서, 샘플링용 트랜지스터T1의 온/오프를 제어하는 게이트 전압Vｇｓ는, 샘플링용 트랜지스터T1의 소스에 인가되는 신호 전위Ｖｓｉｇ에 의존하고 있다.
백색 표시시의 신호 전위를 Ｖｓｉｇ화이트로 나타내고 샘플링용 트랜지스터T1의 임계 전압을 ＶｔｈＴ1로 나타내면, 제어신호 펄스의 하강 에지가 꼭 쇄선으 로 나타내는 Ｖｓｉｇ화이트+ＶｔｈＴ1의 레벨을 가로질렀을 때, 샘플링용 트랜지스터T1이 오프한다. 샘플링 트랜지스터T1이 오프하는 타이밍은 제어신호 펄스가 꼭 급준하게 하강하기 시작한 시점이므로, 샘플링용 트랜지스터T1가 온하고 나서 오프할 때까지의 백색 표시시 신호 기록 기간은 짧아진다. 따라서, 백색 표시시의 이동도 보정기간도 짧아진다.
한편, 흑색 표시시의 신호 전위를 Ｖｓｉｇ흑이라고 하면, 제어신호 펄스가 최후의 하강 에지 부분이 점선으로 나타내는 Ｖｓｉｇ흑+ＶｔｈＴ1을 하회할 때에 샘플링용 트랜지스터T1이 오프한다. 따라서, 흑색 표시시의 신호 기록 기간은 길어진다. 이렇게 해서 신호전위에 따라 이동도 보정기간의 적응 제어를 행하고 있다. 이때, 백색 표시와 흑색 표시의 중간의 그레이 표시일 경우에, 샘플링용 트랜지스터T1이 오프하는 타이밍은 꼭 하강 에지 파형이 완만한 모양으로 변화되는 부분이며, 여기에서 그레이 레벨에 따라 미세한 이동도 보정시간의 조정을 할 수 있다. 이때, 전술한 것처럼, 참고예는, 특징적인 하강 에지 파형을 생성하기 위해서 외부의 모듈을 필요로 하고, 모바일 응용 등에서는 문제가 있었다.
이러한 참고예의 문제에 대처하기 위해서, 본 실시예에서는, 영상신호의 하강 에지 상태는, 즉, 화소에 입력하는 영상신호 또는 입력 신호가 기준전위로부터 신호 전위로 전환하는 타이밍은, 영상신호의 계조 레벨에 따라 최적 이동도 보정시간의 적응 제어를 실행하도록 조정된다. 도 15a는 본 실시예에 따른 구동 시퀸스를 나타낸다. 도 15a를 참조하면, 도 15a의 타이밍 차트는, 기본적으로는, 도 3에 나타낸 참고예의 타이밍 차트와 같아서, 이해를 쉽게 하기 위해서 같은 표기를 채용 하고 있다. 주사선ＷＳ에는, 라이트 스캐너로부터 제어신호가 공급되고, 이 제어신호에 따라 샘플링용 트랜지스터T1이 온 및 오프 상태로 된다. 라이트 스캐너는 1수평주기(1H)마다 순차 제어신호를 주사선ＷＳ에 공급하고 있다. 한편, 각 신호 선ＳＬ에는 신호 선택기로부터 입력신호가 공급된다. 신호 선택기는, 각 수평주기내에서 신호 전위Ｖｓｉｇ과 기준전위Ｖｏｆｓ간의 전환을 나타내는 영상신호 또는 입력 신호를 각 신호 선ＳＬ에 공급하고 있다. 각 전원 라인DS에는, 전원 스캐너로부터 저전위Ｖｓｓ와 고전위Ｖｃｃ간의 전환을 나타내는 전원전위가 공급된다.
도 15a에 나타나 있는 바와 같이, 전원 라인 또는 급전선 ＤＳ가 저전위Ｖｓｓ에 있을 때, 각 화소는 준비 기간(4) 내에서 임계치 보정준비 동작을 행한다. 계속해서, 전원 라인ＤＳ의 전위가 저전위Ｖｓｓ로부터 고전위Ｖｃｃ로 전환하면, 보정기간(5) 내에서 임계치 보정동작을 행한다. 본 실시예에서는, 이 임계치 보정동작을 시분할로 3회 행한다.
비발광 기간의 최후의 1H기간에, 3회째의 임계 전압 보정기간(5) 및 신호 기록 기간, 즉 이동도 보정기간(6)이 포함된다. 그 후, 발광 기간(7)으로 들어간다. 여기에서, 비발광 기간 내의 최후의 1H기간에 주목하는 경우, 샘플링용 트랜지스터T1은, 신호 선ＳＬ이 기준전위Ｖｏｆｓ에 있는 타이밍t0에서 주사선ＷＳ에 공급된 제어신호에 따라 온 하고, 구동용 트랜지스터T2의 임계 전압Ｖｔｈ의 편차를 상쇄하기 위한 3회째의 임계 전압 보정동작을 행한다. 그 후, 신호 선ＳＬ의 전위가 기준전위Ｖｏｆｓ로부터 신호 전위Ｖｓｉｇ로 전환하는 제1타이밍t1으로부터 샘플링용 트랜지스터T1이 제어신호에 따라 오프하는 제2타이밍t2까지의 사이의 기록 기 간(6)내에서, 신호 전위Ｖｓｉｇ을 저장용량C1에 기록하는 신호 기록 동작을 행한다. 이후, 발광 기간(7) 내에서, 구동용 트랜지스터T2는 저장용량C1에 기록된 신호 전위에 따라 구동신호를 발광소자ＥＬ에 공급해서 발광소자EL이 발광한다.
본 발명의 실시예의 특징 사항으로서, 신호 선택기 또는 수평 선택기는, 신호 전위Ｖｓｉｇ의 레벨 또는 계조에 따라 제1타이밍t1 즉, 구동신호의 전환 위상을 가변조정함으로써, 신호 전위Ｖｓｉｇ에 따라 제1타이밍t1부터 제2타이밍t2까지의 사이의 신호 기록 기간(6)을 가변제어하고 있다. 구체적으로는, 신호 선택기는, 신호 전위Ｖｓｉg이 화이트 레벨일 때, 제1타이밍t1을 제2타이밍t2에 가까이 해서 기록 기간(6)을 짧게 하고, 신호 전위Ｖｓｉｇ가 블랙 레벨일 때 제1타이밍t1을 제2타이밍t2로부터 멀게 해서 기록 기간(6)을 길게 하고 있다. 이 기록 기간(6) 내에서, 구동용 트랜지스터T2는 기록 기간(6)에 흐르는 구동전류를 저장용량C1에 부귀환해서 구동용트랜지스터T2의 이동도μ에 대한 보정동작을 행한다. 신호 선택기는, 전술한 것처럼, 신호전위Ｖｓｉｇ의 레벨에 따라 기록 기간(6)을 가변조정해서 부귀환량을 최적화하고 있다. 신호레벨 또는 휘도계조에 따른 전환 타이밍의 위상조정은, 비교적 간단한 구성의 레벨/위상변환 회로로 실현되고, 복잡한 외장형 모듈은 필요로 하지 않는다.
도 15b는, 백색 표시를 행할 경우의 동작 상태를 나타내는 파형도다. 신호 선ＳＬ에 공급된 입력 신호는, 1H의 기간 내에서 기준전위Ｖｏｆｓ로부터 신호전위Ｖｓｉｇ로 전환한다. 이 전환 타이밍은, t1로 나타내고 있다. 주사선ＷＳ에 인가되는 제어신호 펄스에 따라 샘플링용 트랜지스터T1은 온 한다. 이 온 타이밍은 t0 로 나타내고 있다. 입력 신호가 기준전위Ｖｏｆｓ일 때, 샘플링용 트랜지스터T1은 온 해서 임계치 보정동작을 행한다. 이후, 타이밍t1에서, 입력 신호가 신호전위Ｖｓｉｇ로 전환하고 화이트 신호의 기록 동작으로 들어간다. 동시에, 화이트신호에 대응한 이동도 보정이 시작한다. 입력 신호가 타이밍t1에서 신호전위Ｖｓｉｇ로 전환한 후, 타이밍t2에서 샘플링용 트랜지스터T1이 오프하여서, 화이트 신호 기록 동작이 완료한다. 이러한 동작 시퀸스에 있어서, 입력 신호가 기준전위Ｖｏｆｓ로부터 신호전위Ｖｓｉｇ로 전환하는 타이밍t1은 상대적으로 타이밍t2에 접근하게 되어 있다. 이에 따라, 화이트 신호 기록시간이 짧아져, 이동도 보정시간이 화이트 레벨에 따라서 최적화된다. 환언하면, 화이트 신호 입력시에는, 입력 신호의 신호 위상을 지연하여 신호 기록 시간을 짧게 하고 있다.
도 15c는, 흑신호 기록시의 동작 상태를 나타낸다. 입력 신호는 타이밍t1에서 기준전위Ｖｏｆｓ로부터 신호 전위Ｖｓｉｇ로 전환한다. 흑색 표시이므로, 신호전위Ｖｓｉg의 레벨은 도 15b에 나타낸 백색 표시의 레벨보다 낮다. 이것과 대응하여, 기준전위Ｖｏｆｓ로부터 신호 전위Ｖｓｉｇ로 전환하는 타이밍t1은 타이밍t2로부터 멀어지도록 하고 있다. 환언하면, 흑색 신호 기록 기간은, 입력 신호의 신호 위상을 빠르게 하여서 길게될 수 있다. 이상과 같이 본 발명의 실시예에서는, 신호 기록 기간을 신호가 상승하는 타이밍t1과 샘플링용 트랜지스터T1이 오프하는 타이밍t2로 결정하고, 동시에 그 화소에 입력된 영상신호의 레벨에 따라 신호의 하강 에지 위상t1을 가변한다. 이에 따라서, 전체 계조에 걸쳐서 이동도 기인의 얼룩을 정확하게 보정하는 것이 가능해지고, 스트립이나 얼룩이 없는 균일한 화질을 얻을 수 있다. 또한, 본 발명의 실시예에 따라, 라이트 스캐너에 외부의 모듈로부터 아날로그 파형을 입력할 필요가 없어지기 때문에, 저소비 전력화 및 저비용화가 실현될 수 있다.
도 15d는, 신호 선ＳＬ의 1열분에 대응한 수평 선택기(3)의 출력부를 나타낸다. 수평 선택기는, 출력부와 아울러, 도면에는 나타내지 않았지만 출력부에 신호 전압Ｖｓｉｇ 및 기준전압Ｖｏｆs를 공급하는 신호 처리부와, 라이트 스캐너측의 선 순차 주사에 맞춰서 그 출력부에 제어신호를 공급하는 시프트 레지스터를 포함한다.
수평 선택기(3)의 출력부는, 트랜지스터H1,H2과, 저항R과, 용량C로 구성되어 있다. 트랜지스터H1은, 기준전위Ｖｏｆｓ의 출력용이며, 한 쌍의 전류단자가 기준전위Ｖｏｆｓ의 공급 라인과 신호 선ＳＬ과의 사이에 접속되어 있다. 트랜지스터H2는, 신호 전위Ｖｓｉｇ의 출력용이며, 한 쌍의 전류단자가 신호 전위Ｖｓｉｇ의 공급 라인과 신호 선ＳＬ과의 사이에 접속되어 있고, 그의 제어단자 또는 B점은 시프트 레지스터의 대응한 점, 즉 A점 에 접속되어 있다. A점과 B점과의 사이에, 저항R와 용량C로 구성된 RC회로가 삽입되어 있다.
도 15e는, 도 15d에 나타낸 수평 선택기(3)의 동작을 설명한다. 도 15e를 참조하면, 1수평주사 기간(1H)의 전반 내에서, 트랜지스터H1의 제어단자에 시프트 레지스터로부터 사각형의 제어 펄스가 인가된다. 이에 따라서, 트랜지스터H1이 온 하고, 대응한 신호 선ＳＬ에 기준전위Ｖｏｆｓ가 출력된다.
계속해서, 1H의 1수평주사 기간의 후반이 된 후, A점에 시프트 레지스터로부 터 사각형의 제어펄스가 인가된다. 이 제어 펄스는, RC회로를 거쳐서 트랜지스터H2의 제어단자인 B점에 달한다. 사각형 펄스는, RC회로의 시상수에 따라 변형되고, 도 15e에 나타낸 것 같은 상승 에지 파형 및 하강 에지 파형을 나타낸다. 그 펄스 파형이 변형되므로, 상승 에지 형태는, 흑색 표시시의 신호 전위Ｖｓｉｇ흑과 트랜지스터H2의 임계 전압ＶｔｈＨ2을 더한 레벨(Ｖｓｉｇ흑+ＶｔｈＨ2), 백색 표시시의 신호 전위Ｖｓｉｇ화이트와 트랜지스터H2의 임계 전압ＶｔｈＨ2을 더한 레벨(Ｖｓｉｇ화이트+ＶｔｈＨ2)을 순차적으로 경과한다. 이 시점에서, 주사선ＷＳ에는 이미 타이밍t0에서 제어신호ＷＳ가 인가되고 있고, 화소(2)측의 샘플링용 트랜지스터는 온 상태에 있다.
백색 표시의 경우, B점의 전위가 Ｖｓｉｇ화이트+ＶｔｈＨ2를 초과한 타이밍t1(화이트)에서 트랜지스터H2가 온 한다. 구체적으로, 트랜지스터H2의 신호 공급 라인측에 접속한 전류 단자가 소스가 되고, B점이 게이트가 되므로, 게이트-소스간 전압이 (Ｖｓｉｇ화이트+ＶｔｈＨ2)-Ｖｓｉｇ화이트=ＶｔｈＨ2를 초과했을 때, 트랜지스터H2가 온 한다. 이것에 의해, 신호 선ＳＬ에는 신호 공급 라인으로부터 백색 표시의 신호 전위Ｖｓｉｇ화이트가 인가된다. 구체적으로, 타이밍t1(화이트)에서, 신호 선ＳＬ의 전위는, 기준전위Ｖｏｆｓ로부터 신호 전위Ｖｓｉｇ화이트로 바뀐다.
흑색 표시의 경우, B점의 전위가 Ｖｓｉｇ흑+ＶｔｈＨ2를 초과한 타이밍t1(흑)에서 트랜지스터H2가 온 한다. 구체적으로, 트랜지스터H2의 신호 공급 라인 측에 접속한 전류 단자가 소스가 되고, B점이 게이트가 되므로, 게이트-소스간 전 압이 (Ｖｓｉｇ흑+ＶｔｈＨ2)-Ｖｓｉｇ흑=ＶｔｈＨ2를 초과했을 때, 트랜지스터H2가 온 한다. 이것에 의해, 신호 선ＳＬ에는 신호 공급 라인으로부터 흑색 표시의 신호 전위Ｖｓｉｇ흑이 인가된다. 즉, 타이밍t1(흑)에서, 신호 선ＳＬ이 기준전위Ｖｏｆｓ로부터 신호 전위Ｖｓｉｇ흑으로 바뀐다. 타이밍 차트로부터 분명하게 나타나 있는 바와 같이, 타이밍t1(흑)은 타이밍t1(화이트)으로부터 시간적으로 전방으로 쉬프트하고 있다. 즉, 수평 선택기(3)는, 신호 전위Ｖｓｉｇ의 레벨에 따라 제1타이밍t1을 가변제어하고 있다.
이후, 제2타이밍t2가 되면, 제어신호ＷＳ가 해제되어, 화소(2)측의 샘플링용 트랜지스터는 오프 상태가 된다. 이에 따라 신호 전위Ｖｓｉｇ의 샘플링이 종료한다. 이 때문에, 백색 표시시의 신호 기록 시간은, 타이밍t1(화이트)부터 타이밍t2까지가 되고, 흑색 표시시의 신호기록 시간은 타이밍t1(흑)부터 타이밍t2까지가 된다. 이렇게 하여 수평 선택기(3)는, 신호 전위가 화이트 레벨일 때, 제1타이밍t1(화이트)을 제2타이밍t2로 가까이 해서 기록 시간을 짧게 하지만, 신호 전위가 블랙 레벨일 때, 제1타이밍t1(흑)을 제2타이밍t2로부터 멀리해서 기록 시간을 길게 하고 있다.
본 발명에 따른 표시장치는, 도１６에 나타나 있는 바와 같은 박막 디바이스 구성을 가진다. 도 16은, 절연성의 기판에 형성된 화소의 도식적인 단면구조를 나타낸다. 도 16에 나타나 있는 바와 같이, 도시된 화소는, 복수의 박막트랜지스터를 포함한 트랜지스터부(도 16에서는 1개의 ＴＦＴ를 예시), 저장용량 등의 용량부 및 유기ＥＬ소자 등의 발광부를 포함한다. 기판 위에 ＴＦＴ프로세스로 트랜지스터부 와 용량부가 형성되고, 그 트랜지스터부와 용량부 위에 유기ＥＬ소자 등의 발광부가 적층되어 있다. 접착제에 의해 투명한 대향기판을 발광부에 붙여서 플랫 패널을 형성한다.
본 실시예의 표시장치는, 도１７에 나타나 있는 바와 같이 플랫형의 모듈 형상의 표시장치를 포함한다. 도 17을 참조하면, 예를 들면 절연성의 기판 위에, 유기ＥＬ소자, 박막트랜지스터, 박막용량등으로 각각 이루어진 복수의 화소를 매트릭스 모양으로 형성하여 집적한 화소 어레이부를 설치한다. 이 화소 어레이부 또는 화소 매트릭스부를 둘러싸도록 접착제를 배치하고, 유리 등의 대향기판을 붙여서 표시 모듈을 형성한다. 이 투명한 대향기판에는 필요에 따라, 칼라필터, 보호막, 차광막 등을 설치하여도 된다. 표시 모듈에는, 외부로부터 화소 어레이부에의 신호 등을 입출력하기 위한 커넥터로서, 예를 들면 플렉시블 프린트 회로(ＦＰＣ)를 형성해도 된다.
이상에서 설명한 본 발명에 따른 표시장치는, 플랫 패널 형상을 가지고, 여러 가지 전자기기, 예를 들면 디지탈 카메라, 노트형 퍼스널컴퓨터, 휴대전화, 비디오 카메라 등, 전자기기에 입력되었거나 혹은, 전자기기내에서 생성한 영상신호를 화상으로 표시하는 모든 분야의 전자기기의 디스플레이장치에 적용하는 것이 가능하다. 이하, 이러한 표시장치가 적용된 전자기기의 예를 게시한다.
도 18은 본 발명이 적용된 텔레비전이다. 도 18을 참조하면, 텔레비전은, 프론트 패널(12), 필터 유리판(3)으로 구성된 영상표시 화면(11) 등을 포함하고, 본 발명의 표시장치를 그 영상표시 화면(11)으로서 사용하여 제작된다.
도 19는 본 발명이 적용된 디지탈 카메라이다. 도 19를 참조하면, 디지털 카메라의 상부측이 정면도이고 하부측이 배면도다. 도시된 이 디지탈 카메라는, 촬영 렌즈, 플래쉬용 발광부(15), 표시부(16), 제어 스위치, 메뉴 스위치, 셔터(19) 등을 포함한다. 그 디지털 카메라는, 본 발명의 표시장치를 그 표시부(16)로서 사용함으로써 제작된다.
도 20은 본 발명이 적용된 노트형 퍼스널컴퓨터이다. 도 20을 참조하면, 도시된 노트형 퍼스널컴퓨터는, 본체(20), 문자 등을 입력하기 위해 조작되는 키보드(21), 본체 커버에 설치된 화상 등을 표시하는 표시부(22)를 포함한다. 노트형 퍼스널컴퓨터는, 본 발명의 표시장치를 그 표시부(22)로서 사용함으로써 제작된다.
도 21은 본 발명이 적용된 휴대 단말장치이다. 도 21을 참조하면, 휴대 단말장치는, 왼쪽이 연 상태를 의미하고, 오른쪽이 닫은 상태를 나타낸다. 이 휴대 단말장치는, 상측 하우징(23), 하측 하우징(24), 힌지부 형태의 연결부(25), 디스플레이부(26), 서브 디스플레이부(27), 픽처 라이트(28), 카메라(29) 등을 포함한다. 이 휴대 단말장치는, 본 발명의 표시장치를 서브 디스플레이부(27)로서 사용함으로써 제작된다.
도２２는 본 발명이 적용된 비디오카메라이다. 도 22를 참조하면, 비디오카메라는, 본체부(30), 전방을 향한 본체부(30)의 면에 피사체 촬영용의 렌즈(34), 촬영시의 스타트/스톱 스위치(35), 모니터(36) 등을 포함한다. 비디오카메라는, 본 발명의 표시장치를 그 모니터(36)로서 사용함으로써 제작된다.
당업자라면, 첨부된 청구항 또는 그와 동등한 것의 범위 내에 있는 한 설계 요구사항 및 다른 요인들에 따라 여러 가지 변형, 조합, 세부 조합 및 변경을 하여도 된다는 것을 알아야 한다.
도 1은 본 발명에 따른 표시장치의 전체 구성을 나타내는 블록도,
도 2는 도 1에 나타낸 표시장치에 형성되는 화소의 일 예를 나타내는 회로도,
도 3은 도 2에 나타낸 화소의 동작의 참고 예를 나타내는 타이밍 차트,
도 4, 도 5, 도 6 및 도 7은, 도 2에 나타낸 화소의 동작을 설명하는 회로도,
도 8은 도 7에 도시된 동작을 설명하는 그래프,
도 9 및 도 10은 도 2에 나타낸 화소의 동작을 설명하는 회로도,
도 11은 도 10에 도시된 동작을 설명하는 그래프,
도 12는 도 2에 나타낸 화소의 동작을 설명하는 회로도,
도 13은 도 2에 나타낸 화소의 동작을 설명하는 타이밍 차트,
도 14는 도 2에 나타낸 화소의 동작을 설명하는 파형도,
도 15a는 도 1에 도시된 표시장치의 동작을 설명하는 파형도,
도 15b 및 15c는 도 1의 표시장치의 구동방법을 나타내는 타이밍 차트,
도 15d는 도 1의 표시장치의 수평 선택기의 출력부 형태를 나타낸 회로도,
도 15e는 도 15d에 나타낸 수평 선택기의 동작을 설명하는 타이밍 차트,
도１６은 도 1의 표시장치의 구성을 나타내는 단면도,
도１７은 도 1의 표시장치의 모듈 구성을 나타내는 평면도,
도１８은 도 1의 표시장치를 구비한 텔레비전 세트를 나타내는 사시도,
도 19는 도 1의 표시장치를 구비한 디지탈 스틸 카메라를 나타내는 사시도,
도２０은 도 1의 표시장치를 구비한 노트형 퍼스널컴퓨터를 나타낸 사시도,
도２１은 도 1의 표시장치를 구비한 휴대 단말장치를 나타내는 모식도,
도２２는 도 1의 표시장치를 구비한 비디오카메라를 나타내는 사시도,
도２３은 종래의 표시장치의 일 예를 나타내는 회로도,
도２４는 도 23의 종래의 표시장치의 문제점을 나타내는 그래프,
도２５는 종래의 표시장치의 다른 예를 나타내는 회로도다.

Claims (5)

  1. 화소 어레이부와,
    구동부를 구비하고,
    상기 화소 어레이부는, 행 방향을 따라 연장되는 복수의 주사선과, 열 방향을 따라 연장되는 복수의 신호 선과, 그 주사선들과 그 신호 선들이 교차하는 부분에 행렬로 배치된 복수의 화소를 구비하고,
    각 화소는, 샘플링용 트랜지스터와, 구동용 트랜지스터와, 저장용량과, 발광소자를 구비하고,
    상기 샘플링용 트랜지스터는, 그 제어단자가 상기 주사선 중 연관된 주사선에 접속하고, 그의 한 쌍의 전류단자가 상기 신호 선 중 제1 신호 선과 상기 구동용 트랜지스터의 제어단자에 접속하고,
    상기 구동용 트랜지스터는, 한 쌍의 전류단자의 제1 전류단자가 상기 발광소자에 접속하고, 그 제2 전류단자가 전원에 접속하고,
    상기 저장용량은, 상기 구동용 트랜지스터의 제어단자에 접속하고,
    상기 구동부는, 라이트 스캐너와 신호 선택기를 가지고,
    상기 라이트 스캐너는, 수평주기마다 순차 제어신호를 주사선들에 공급하고,
    상기 신호 선택기는, 수평주기마다 신호 전위와 기준전위가 변화하는 영상신호를 신호 선들에 공급하고,
    상기 샘플링용 트랜지스터는, 상기 신호 선 중 연관된 선이 기준전위에 있을 때 상기 주사선 중 연관된 선에 공급된 제어신호에 따라 온상태로 하고, 상기 구동용 트랜지스터의 임계 전압의 편차를 제거하기 위한 임계 전압 보정동작을 행하고,
    상기 샘플링용 트랜지스터는, 상기 연관된 신호 선의 전위가 기준전위로부터 신호 전위까지의 전위가 변화하는 제1타이밍으로부터 상기 샘플링용 트랜지스터가 상기 제어신호에 따라 오프 상태로 하는 제2타이밍까지의 기록 기간 내에, 상기 신호 전위를 상기 저장용량에 기록하는 신호 기록동작을 행하고,
    상기 구동용 트랜지스터는, 상기 저장용량에 기록된 신호 전위에 따른 구동전류를 상기 발광소자에 공급해서 발광 동작을 행하고,
    상기 신호 선택기는, 상기 신호 전위에 따라 상기 제1타이밍을 가변 조정함으로써 그 신호 전위에 따라 상기 제1타이밍으로부터 제2타이밍까지의 기록기간을 가변제어하는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서,
    상기 신호 선택기는, 신호 전위가 화이트 레벨일 때, 제1타이밍을 제2타이밍에 가까이 해서 기록 기간을 짧게 하지만, 신호 전위가 블랙 레벨일 때, 제1타이밍을 제2타이밍으로부터 멀리해서 기록 기간을 길게 하는 것을 특징으로 하는 표시장치.
  3. 삭제
  4. 화소 어레이부와 구동부를 구비한 표시장치이고, 상기 화소 어레이부는, 행 방향을 따라 연장되는 복수의 주사선과, 열 방향을 따라 연장되는 복수의 신호 선과, 그 주사선들과 그 신호 선들이 교차하는 부분에 행렬로 배치된 복수의 화소를 구비하고, 각 화소는, 샘플링용 트랜지스터와, 구동용 트랜지스터와, 저장용량과, 발광소자를 구비하고, 상기 샘플링용 트랜지스터는, 그 제어단자가 상기 주사선 중 연관된 주사선에 접속하고, 그의 한 쌍의 전류단자가 상기 신호 선 중 제1 신호 선과 상기 구동용 트랜지스터의 제어단자에 접속하고, 상기 구동용 트랜지스터는, 한 쌍의 전류단자의 제1 전류단자가 상기 발광소자에 접속하고, 그 제2 전류단자가 전원에 접속하고, 상기 저장용량은, 상기 구동용 트랜지스터의 제어단자에 접속하고, 상기 구동부는, 라이트 스캐너와 신호 선택기를 가지고, 상기 라이트 스캐너는, 수평주기마다 순차 제어신호를 주사선들에 공급하고, 상기 신호 선택기는, 수평주기마다 신호 전위와 기준전위가 변화하는 영상신호를 신호 선들에 공급하는, 표시장 치의 구동방법으로서,
    상기 신호 선 중 연관된 선이 기준전위에 있을 때 상기 주사선 중 연관된 선에 공급된 제어신호에 따라 상기 샘플링용 트랜지스터를 온상태로 하고, 상기 구동용 트랜지스터의 임계 전압의 편차를 제거하기 위한 임계 전압 보정동작을 행하는 단계와,
    상기 연관된 신호 선의 전위가 기준전위로부터 신호 전위까지의 전위가 변화하는 제1타이밍으로부터 상기 샘플링용 트랜지스터가 상기 제어신호에 따라 오프 상태로 하는 제2타이밍까지의 기록 기간 내에, 상기 신호 전위를 상기 저장용량에 기록하는 신호 기록동작을 행하는 단계와,
    상기 저장용량에 기록된 신호 전위에 따른 구동전류를 상기 구동용 트랜지스터로부터 상기 발광소자에 공급해서 발광 동작을 행하는 단계와,
    상기 신호 전위에 따라 상기 제1타이밍을 가변 조정함으로써 그 신호 전위에 따라 상기 제1타이밍으로부터 제2타이밍까지의 기록기간을 가변제어하는 단계를 포함한 것을 특징으로 하는 표시장치의 구동방법.
  5. 화소 어레이부와, 구동부를 구비하고,
    상기 화소 어레이부는, 행 방향을 따라 연장되는 복수의 주사선과, 열 방향을 따라 연장되는 복수의 신호 선과, 그 주사선들과 그 신호 선들이 교차하는 부분에 행렬로 배치된 복수의 화소를 구비하고,
    각 화소는, 샘플링용 트랜지스터와, 구동용 트랜지스터와, 저장용량과, 발광소자를 구비하고,
    상기 샘플링용 트랜지스터는, 그 제어단자가 상기 주사선 중 연관된 주사선에 접속하고, 그의 한 쌍의 전류단자가 상기 신호 선 중 제1 신호 선과 상기 구동용 트랜지스터의 제어단자에 접속하고,
    상기 구동용 트랜지스터는, 한 쌍의 전류단자의 제1 전류단자가 상기 발광소자에 접속하고, 그 제2 전류단자가 전원에 접속하고,
    상기 저장용량은, 상기 구동용 트랜지스터의 제어단자에 접속하고,
    상기 구동부는, 라이트 스캐너와 신호 선택기를 가지고,
    상기 라이트 스캐너는, 수평주기마다 순차 제어신호를 주사선들에 공급하고,
    상기 신호 선택기는, 수평주기마다 신호 전위와 기준전위가 변화하는 영상신호를 신호 선들에 공급하고,
    상기 샘플링용 트랜지스터는, 상기 신호 선 중 연관된 선이 기준전위에 있을 때 상기 주사선 중 연관된 선에 공급된 제어신호에 따라 온상태로 하고, 상기 구동용 트랜지스터의 임계 전압의 편차를 제거하기 위한 임계 전압 보정동작을 행하고,
    상기 샘플링용 트랜지스터는, 상기 연관된 신호 선의 전위가 기준전위로부터 신호 전위까지의 전위가 변화하는 제1타이밍으로부터 상기 샘플링용 트랜지스터가 상기 제어신호에 따라 오프 상태로 하는 제2타이밍까지의 기록 기간 내에, 상기 신호 전위를 상기 저장용량에 기록하는 신호 기록동작을 행하고,
    상기 구동용 트랜지스터는, 상기 저장용량에 기록된 신호 전위에 따른 구동 전류를 상기 발광소자에 공급해서 발광 동작을 행하고,
    상기 신호 선택기는, 상기 신호 전위에 따라 상기 제1타이밍을 가변 조정함으로써 그 신호 전위에 따라 상기 제1타이밍으로부터 제2타이밍까지의 기록기간을 가변제어하는, 표시장치를 구비한 것을 특징으로 하는 전자기기.
KR1020080117243A 2007-11-26 2008-11-25 표시장치, 그 표시장치 구동방법 및 전자기기 KR101502851B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007304616A JP5119889B2 (ja) 2007-11-26 2007-11-26 表示装置及びその駆動方法と電子機器
JPJP-P-2007-304616 2007-11-26

Publications (2)

Publication Number Publication Date
KR20090054384A KR20090054384A (ko) 2009-05-29
KR101502851B1 true KR101502851B1 (ko) 2015-03-16

Family

ID=40669313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080117243A KR101502851B1 (ko) 2007-11-26 2008-11-25 표시장치, 그 표시장치 구동방법 및 전자기기

Country Status (5)

Country Link
US (1) US8199143B2 (ko)
JP (1) JP5119889B2 (ko)
KR (1) KR101502851B1 (ko)
CN (1) CN101447172B (ko)
TW (1) TWI399723B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011118020A (ja) * 2009-12-01 2011-06-16 Sony Corp 表示装置、表示駆動方法
JP5477004B2 (ja) * 2010-01-14 2014-04-23 ソニー株式会社 表示装置、表示駆動方法
JP5532964B2 (ja) * 2010-01-28 2014-06-25 ソニー株式会社 表示装置、表示駆動方法
KR101391100B1 (ko) * 2013-01-18 2014-04-30 호서대학교 산학협력단 유기발광 다이오드 구동 화소회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007108379A (ja) 2005-10-13 2007-04-26 Sony Corp 画素回路、表示装置および表示装置の駆動方法
JP2007108381A (ja) 2005-10-13 2007-04-26 Sony Corp 表示装置および表示装置の駆動方法
JP2007133284A (ja) 2005-11-14 2007-05-31 Sony Corp 表示装置及びその駆動方法
US7948456B2 (en) 2005-02-02 2011-05-24 Sony Corporation Pixel circuit, display and driving method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003043998A (ja) * 2001-07-30 2003-02-14 Pioneer Electronic Corp ディスプレイ装置
JP3956347B2 (ja) 2002-02-26 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ装置
JP3613253B2 (ja) 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
WO2003091979A1 (fr) * 2002-04-26 2003-11-06 Toshiba Matsushita Display Technology Co., Ltd. Procede de commande d'un dispositif d'affichage el
JP4195337B2 (ja) 2002-06-11 2008-12-10 三星エスディアイ株式会社 発光表示装置及びその表示パネルと駆動方法
JP2004093682A (ja) 2002-08-29 2004-03-25 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネル、ｅｌ表示パネルの駆動方法、ｅｌ表示装置の駆動回路およびｅｌ表示装置
JP3832415B2 (ja) 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
US7612749B2 (en) * 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
KR100502912B1 (ko) * 2003-04-01 2005-07-21 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
US6777886B1 (en) * 2003-04-08 2004-08-17 Windell Corporation Digital driving method and apparatus for active matrix OLED
WO2004100118A1 (ja) * 2003-05-07 2004-11-18 Toshiba Matsushita Display Technology Co., Ltd. Ｅｌ表示装置およびその駆動方法
JP4103850B2 (ja) * 2004-06-02 2008-06-18 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
JP4834876B2 (ja) * 2004-06-25 2011-12-14 京セラ株式会社 画像表示装置
JP2006227237A (ja) * 2005-02-17 2006-08-31 Sony Corp 表示装置、表示方法
JP4636006B2 (ja) * 2005-11-14 2011-02-23 ソニー株式会社 画素回路及び画素回路の駆動方法、表示装置及び表示装置の駆動方法、並びに、電子機器
JP2007140318A (ja) * 2005-11-22 2007-06-07 Sony Corp 画素回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7948456B2 (en) 2005-02-02 2011-05-24 Sony Corporation Pixel circuit, display and driving method thereof
JP2007108379A (ja) 2005-10-13 2007-04-26 Sony Corp 画素回路、表示装置および表示装置の駆動方法
JP2007108381A (ja) 2005-10-13 2007-04-26 Sony Corp 表示装置および表示装置の駆動方法
JP2007133284A (ja) 2005-11-14 2007-05-31 Sony Corp 表示装置及びその駆動方法

Also Published As

Publication number Publication date
TW200926114A (en) 2009-06-16
JP5119889B2 (ja) 2013-01-16
CN101447172B (zh) 2011-08-10
KR20090054384A (ko) 2009-05-29
CN101447172A (zh) 2009-06-03
US8199143B2 (en) 2012-06-12
TWI399723B (zh) 2013-06-21
JP2009128700A (ja) 2009-06-11
US20090135174A1 (en) 2009-05-28

Similar Documents

Publication Publication Date Title
KR101432768B1 (ko) 표시장치 및 그 구동방법과 전자기기
JP4600780B2 (ja) 表示装置及びその駆動方法
KR101425892B1 (ko) 표시장치, 표시장치 구동방법 및 전자기기
JP4306753B2 (ja) 表示装置及びその駆動方法と電子機器
KR101532656B1 (ko) 표시장치 및 그 구동방법과 전자기기
US8138999B2 (en) Display device and electronic apparatus
JP5194781B2 (ja) 表示装置及びその駆動方法と電子機器
JP2008233652A (ja) 表示装置及びその駆動方法と電子機器
JP4591511B2 (ja) 表示装置及び電子機器
KR101516435B1 (ko) 표시 장치 및 그 구동 방법과 전자 기기
JP2008241783A (ja) 表示装置及びその駆動方法と電子機器
KR101502851B1 (ko) 표시장치, 그 표시장치 구동방법 및 전자기기
KR101544212B1 (ko) 표시 장치 및 그 구동 방법과 전자기기
JP2008203661A (ja) 表示装置及びその駆動方法
JP2008203655A (ja) 表示装置及びその駆動方法
JP2010091641A (ja) 表示装置及びその駆動方法と電子機器
JP2010091640A (ja) 表示装置及びその駆動方法と電子機器
JP2009103871A (ja) 表示装置及びその駆動方法と電子機器
JP2010039119A (ja) 表示装置及びその駆動方法と電子機器
JP2009244481A (ja) 表示装置及びその駆動方法と電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 4