JP2009103871A - 表示装置及びその駆動方法と電子機器 - Google Patents

表示装置及びその駆動方法と電子機器 Download PDF

Info

Publication number
JP2009103871A
JP2009103871A JP2007274813A JP2007274813A JP2009103871A JP 2009103871 A JP2009103871 A JP 2009103871A JP 2007274813 A JP2007274813 A JP 2007274813A JP 2007274813 A JP2007274813 A JP 2007274813A JP 2009103871 A JP2009103871 A JP 2009103871A
Authority
JP
Japan
Prior art keywords
potential
driving transistor
signal
power supply
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2007274813A
Other languages
English (en)
Other versions
JP2009103871A5 (ja
Inventor
Tetsuo Yamamoto
哲郎 山本
Katsuhide Uchino
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007274813A priority Critical patent/JP2009103871A/ja
Publication of JP2009103871A publication Critical patent/JP2009103871A/ja
Publication of JP2009103871A5 publication Critical patent/JP2009103871A5/ja
Abandoned legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】駆動用トランジスタ特性の補正動作時に生じる発光素子の逆バイアス状態を軽減する。
【解決手段】サンプリング用トランジスタT1は、信号線SLが基準電位Vofsにある時走査線に供給された制御信号に応じオンし、駆動用トランジスタT2の閾電圧のバラツキをキャンセルするための閾電圧補正動作を行い、信号線SLが信号電位Vsigにある時走査線に供給された制御信号に応じオンし、信号電位を保持容量C1に書き込むと同時に、駆動用トランジスタの移動度のバラツキをキャンセルするための移動度補正動作を行う。電源スキャナは、閾電圧補正動作の後で移動度補正動作の前に、前行の給電線DSを高電位から低電位に切り換え、補助容量Csubを介して容量カップリング電圧を駆動用トランジスタT2の一方の電流端に入れ、以って移動度補正動作を正常に行わせる。
【選択図】図13

Description

本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこのような表示装置を備えた電子機器に関する。
発光素子として有機ELデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ELデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ELデバイスは印加電圧が10V以下で駆動するため低消費電力である。また有機ELデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ELデバイスの応答速度は数μs程度と非常に高速であるので、動画表示時の残像が発生しない。
有機ELデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献1ないし6に記載されている。
特開2003−255856 特開2003−271095 特開2004−133240 特開2004−029791 特開2004−093682 特開2006‐215213
図23は従来のアクティブマトリクス型表示装置の一例を示す模式的な回路図である。表示装置は画素アレイ部1と周辺の駆動部とで構成されている。駆動部は水平セレクタ3とライトスキャナ4を備えている。画素アレイ部1は列状の信号線SLと行状の走査線WSを備えている。各信号線SLと走査線WSの交差する部分に画素2が配されている。図では理解を容易にするため、1個の画素2のみを表してある。ライトスキャナ4はシフトレジスタを備えており、外部から供給されるクロック信号ckに応じて動作し同じく外部から供給されるスタートパルスspを順次転送することで、走査線WSに順次制御信号を出力する。水平セレクタ3はライトスキャナ4側の線順次走査に合わせて映像信号を信号線SLに供給する。
画素2はサンプリング用トランジスタT1と駆動用トランジスタT2と保持容量C1と発光素子ELとで構成されている。駆動用トランジスタT2はPチャネル型であり、その一方の電流端であるソースは電源ラインに接続し、他方の電流端であるドレインは発光素子ELに接続している。駆動用トランジスタT2の制御端であるゲートはサンプリング用トランジスタT1を介して信号線SLに接続している。サンプリング用トランジスタT1はライトスキャナ4から供給される制御信号に応じて導通し、信号線SLから供給される映像信号をサンプリングして保持容量C1に書き込む。駆動用トランジスタT2は保持容量C1に書き込まれた映像信号をゲート電圧Vgsとしてそのゲートに受け、ドレイン電流Idsを発光素子ELに流す。これにより発光素子ELは映像信号に応じた輝度で発光する。ゲート電圧Vgsは、ソースを基準にしたゲートの電位を表している。
駆動用トランジスタT2は飽和領域で動作し、ゲート電圧Vgsとドレイン電流Idsの関係は以下の特性式で表される。
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)
ここでμは駆動用トランジスタの移動度、Wは駆動用トランジスタのチャネル幅、Lは同じくチャネル長、Coxは同じく単位面積あたりのゲート絶縁膜容量、Vthは同じく閾電圧である。この特性式から明らかなように駆動用トランジスタT2は飽和領域で動作するとき、ゲート電圧Vgsに応じてドレイン電流Idsを供給する定電流源として機能する。
図24は、発光素子ELの電圧/電流特性を示すグラフである。横軸にアノード電圧Vを示し、縦軸に駆動電流Idsをとってある。なお発光素子ELのアノード電圧は駆動用トランジスタT2のドレイン電圧となっている。発光素子ELは電流/電圧特性が経時変化し、特性カーブが時間の経過と共に寝ていく傾向にある。このため駆動電流Idsが一定であってもアノード電圧(ドレイン電圧)Vが変化してくる。その点、図23に示した画素回路2は駆動用トランジスタT2が飽和領域で動作し、ドレイン電圧の変動に関わらずゲートで電圧Vgsに応じた駆動電流Idsを流すことができるので、発光素子ELの特性経時変化に関わらず発光輝度を一定に保つことが可能である。
図25は、従来の画素回路の他の例を示す回路図である。先に示した図23の画素回路と異なる点は、駆動用トランジスタT2がPチャネル型からNチャネル型に変わっていることである。回路の製造プロセス上は、画素を構成する全てのトランジスタをNチャネル型にすることが有利である場合が多い。
しかしながら図25の回路構成では、駆動用トランジスタT2がNチャネル型であるため、そのドレインが電源ラインに接続する一方、ソースSが発光素子ELのアノードに接続することになる。従って発光素子ELの特性が経時変化した場合、ソースSの電位に影響が現れるため、Vgsが変動し駆動用トランジスタT2が供給するドレイン電流Idsが経時的に変化してしまう。このため発光素子ELの輝度が経時的に変動する。また発光素子ELばかりでなく、駆動用トランジスタT2の閾電圧Vthや移動度μも画素毎にばらつく。これらのパラメータVthやμは前述したトランジスタ特性式に含まれるため、Vgsが一定でもIdsが変化してしまう。これにより画素毎に発光輝度が変化し画面のユニフォーミティが得られない。
従来から画素毎にばらつく駆動用トランジスタT2の閾電圧Vthを補正する機能(閾電圧補正機能)を備えた表示装置が提案されており、例えば前述の特許文献3に開示がある。また画素毎にばらつく駆動用トランジスタT2の移動度μを補正する機能(移動度補正機能)を備えた表示装置も提案されており、例えば前述の特許文献6に記載がある。
ところで上述した閾電圧補正動作や移動度補正動作を行うときには、発光素子を消灯状態にし、且つ発光素子に補正動作の妨げとなる電流が流れないようにするため、発光素子を逆バイアス状態におく必要がある。ところが発光素子にかかる逆バイアスが大きくなると、発光素子が劣化し最悪の場合には故障に至って、もはや点灯しない状態になることがある。これにより画素が滅点となってしまい点欠陥が発生するという課題がある。
上述した従来の技術の課題に鑑み、本発明は閾電圧補正機能及び移動度補正機能を備えつつ、発光素子の逆バイアス状態を軽減可能な表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明にかかる表示装置は、画素アレイ部と駆動部とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素と、行状の給電線とを備え、各画素は少なくとも、サンプリング用トランジスタと、駆動用トランジスタと、保持容量と、補助容量と、発光素子とを備え、前記サンプリング用トランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該駆動用トランジスタの制御端との間に接続し、前記駆動用トランジスタは、一対の電流端の一方が該発光素子に接続し、他方が当該行の給電線に接続し、前記保持容量は、該駆動用トランジスタの制御端と一方の電流端との間に接続し、前記補助容量は、該駆動用トランジスタの一方の電流端と前行の給電線との間に接続し、前記駆動部は少なくとも、各走査線に制御信号を供給するライトスキャナと、各信号線に信号電位と基準電位とで切り換る映像信号を供給する信号セレクタと、各給電線に高電位と低電位で切り換る電源電圧を供給する電源スキャナとを有し、前記サンプリング用トランジスタは、該信号線が基準電位にある時該走査線に供給された制御信号に応じオンし、該駆動用トランジスタの閾電圧のバラツキをキャンセルするための閾電圧補正動作を行い、該信号線が信号電位にある時該走査線に供給された制御信号に応じオンし、信号電位を該保持容量に書き込むと同時に、該駆動用トランジスタの移動度のバラツキをキャンセルするための移動度補正動作を行い、前記駆動用トランジスタは、該保持容量に書き込まれた信号電位に応じた駆動電流を該発光素子に供給して発光動作を行い、前記電源スキャナは、該閾電圧補正動作の後で該移動度補正動作の前に、前行の給電線を高電位から低電位に切り換え、該補助容量を介して容量カップリング電圧を該駆動用トランジスタの一方の電流端に入れ、以って移動度補正動作を正常に行わせるとともに、移動度補正動作の後前行の給電線を高電位に戻すことを特徴とする。
好ましくは、前記電源スキャナは、該閾電圧補正動作の前の準備段階で、当該行の給電線を高電位から第1の低電位に切り換えて該駆動用トランジスタの一方の電流端を第1の低電位にセットするとともに、前記サンプリング用トランジスタは、基準電位をサンプリングして該駆動用トランジスタの制御端を基準電位にセットする一方、前記電源スキャナは、該閾電圧補正動作の後で該移動度補正動作の前に、前行の給電線を高電位から第1の低電位とは異なる第2の低電位に切り換えて容量カップリング電圧を該駆動用トランジスタの一方の電流端に入れる。又前記発光素子はアノードとカソードを有し、アノードが該駆動用トランジスタの一方の電流端に接続し、カソードが所定のカソード電位に接続しており、前記電源スキャナは、前行の給電線を高電位から低電位に切り換えて容量カップリング電圧を該駆動用トランジスタの一方の電流端に入れることで、アノードの電位が発光素子の閾電圧とカソード電位の和を越えないようにし、以って移動度補正動作を正常に行わせる。
本発明によれば電源スキャナは、閾電圧補正動作の後で移動度補正動作の前に、前行の給電線を高電位から低電位に切換え、補助容量を介して容量カップリング電圧を駆動用トランジスタの一方の電流端(ソース)に入れ、以って発光素子を逆バイアス状態におき、移動度補正動作を正常に行わせている。本発明では容量カップリング電圧を利用することで、必要最小限の範囲で発光素子の逆バイアス状態を実現している。よって発光素子に過大な逆バイアス電圧が加わることはない。この様に発光素子にかかる逆バイアス電圧を小さく抑えることが出来るため、発光素子の劣化がなくなり画素の滅点といった点欠陥を防ぐことが可能となり、高歩留を実現できる。
以下図面を参照して本発明の実施の形態を詳細に説明する。図1は本発明にかかる表示装置の全体構成を示すブロック図である。図示するように、本表示装置は、画素アレイ部1とこれを駆動する駆動部(3,4,5)とからなる。画素アレイ部1は、行状の走査線WSと、列状の信号線SLと、両者が交差する部分に配された行列状の画素2と、各画素2の各行に対応して配された電源ラインである給電線DSとを備えている。駆動部(3,4,5)は、各走査線WSに順次制御信号を供給して画素2を行単位で線順次走査する制御用スキャナ(ライトスキャナ)4と、この線順次走査に合わせて各給電線DSに第1電位と第2電位で切換る電源電圧を供給する電源スキャナ(ドライブスキャナ)5と、この線順次走査に合わせて列状の信号線SLに映像信号となる信号電位と基準電位を供給する信号ドライバ(水平セレクタ)3とを備えている。なおライトスキャナ4は外部から供給されるクロック信号WSckに応じて動作し同じく外部から供給されるスタートパルスWSspを順次転送することで、各走査線WSに制御信号を出力している。ドライブスキャナ5は外部から供給されるクロック信号DSckに応じて動作し、同じく外部から供給されるスタートパルスDSspを順次転送することで、給電線DSの電位を線順次で切換えている。
図2は、図1に示した表示装置に含まれる画素2の具体的な構成を示す回路図である。但しこの回路は本発明の基になった先行開発にかかるものである。図示するように本画素回路2は、有機ELデバイスなどで代表される2端子型(ダイオード型)の発光素子ELと、Nチャネル型のサンプリング用トランジスタT1と、同じくNチャネル型の駆動用トランジスタT2と、薄膜タイプの保持容量C1とで構成されている。サンプリング用トランジスタT1はその制御端であるゲートが走査線WSに接続し、その一対の電流端であるソース及びドレインの一方が信号線SLに接続し、他方が駆動用トランジスタT2のゲートGに接続している。駆動用トランジスタT2は、そのソース及びドレインの一方が発光素子ELに接続し、他方が給電線DSに接続している。本形態は駆動用トランジスタT2がNチャネル型であり、その片方の電流端であるドレイン側が給電線DSに接続し、もう片方の電流端であるソースS側が発光素子ELのアノード側に接続している。発光素子ELのカソードは所定のカソード電位Vcatに固定されている。保持容量C1は駆動用トランジスタT2の電流端であるソースSと制御端であるゲートGとの間に接続している。かかる構成を有する画素2に対して、制御用スキャナ(ライトスキャナ)4は、走査線WSを低電位と高電位の間で切り換えることで順次制御信号を出力し、画素2を行単位で線順次走査する。電源スキャナ(ドライブスキャナ)5は、線順次走査に合わせて各給電線DSに第1電位Vccと第2電位Vssで切換る電源電圧を供給している。信号ドライバ(水平セレクタ3)は、線順次走査に合わせて列状の信号線SLに映像信号となる信号電位Vsigと基準電位Vofsを供給している。
図3は、図2に示した画素の動作説明に供するタイミングチャートである。なおこのタイミングチャートは一例であって、図2に示した画素回路の制御シーケンスは図3のタイミングチャートに限られるものではない。このタイミングチャートは時間軸を共通にして、走査線WSの電位変化、給電線(電源ライン)DSの電位変化、信号線SLの電位変化を表してある。走査線WSの電位変化は制御信号を表し、サンプリング用トランジスタT1の開閉制御を行っている。給電線DSの電位変化は、電源電圧Vcc,Vssの切換えを表している。また信号線SLの電位変化は入力信号(映像信号)の信号電位Vsigと基準電位Vofsの切換えを表している。またこれらの電位変化と並行に、駆動用トランジスタT2のゲートG及びソースSの電位変化も表している。前述したようにゲートGとソースSの電位差がVgsである。
このタイミングチャートは画素の動作の遷移に合わせて期間を(1)〜(7)のように便宜的に区切ってある。当該フィールドに入る直前の期間(1)では発光素子ELが発光状態にある。その後線順次走査の新しいフィールドに入ってまず最初の期間(2)で給電線DSを第1電位Vccから第2電位Vssに切り換える。次の期間(3)に進み入力信号をVsigからVofsに切り換える。さらに次の期間(4)でサンプリング用トランジスタT1をオンする。この期間(2)〜(4)で駆動用トランジスタT2のゲート電圧及びソース電圧を初期化する。この期間(2)〜(4)は閾電圧補正のための準備期間であり、駆動用トランジスタT2のゲートGがVofsに初期化される一方、ソースSがVssに初期化される。続いて閾値補正期間(5)で実際に閾電圧補正動作が行われ、駆動用トランジスタT2のゲートGとソースSとの間に閾電圧Vthに相当する電圧が保持される。実際にはVthに相当する電圧が、駆動用トランジスタT2のゲートGとソースSとの間に接続された保持容量C1に書き込まれることになる。
なお図3に示した例では、閾値補正期間(5)は3回に分けており、時分割的に閾電圧補正動作を行っている。各閾電圧補正期間(5)の間には待機期間(5a)が挿入されている。この様に閾電圧補正期間(5)を分割して閾電圧補正動作を複数回繰り返すことにより、Vthに相当する電圧を保持容量C1に書き込むようにしている。但し本発明はこれに限られるものではなく、1回の閾電圧補正期間(5)で補正動作を行うことも可能である。
この後、書込動作期間/移動度補正期間(6)に進む。ここで映像信号の信号電位VsigがVthに足し込まれる形で保持容量C1に書き込まれると共に、移動度補正用の電圧ΔVが保持容量C1に保持された電圧から差し引かれる。この書込み期間/移動度補正期間(6)では、信号線SLが信号電位Vsigにある時間帯にサンプリング用トランジスタT1を導通状態にする必要がある。この後発光期間(7)に進み、信号電位Vsigに応じた輝度で発光素子が発光する。その際信号電位Vsigは閾電圧Vthに相当する電圧と移動度補正用の電圧ΔVとによって調整されているため、発光素子ELの発光輝度は駆動用トランジスタT2の閾電圧Vthや移動度μのばらつきの影響を受けることはない。なお発光期間(7)の最初でブートストラップ動作が行われ、駆動用トランジスタT2のゲートG/ソースS間電圧Vgsを一定に維持したまま、駆動用トランジスタT2のゲート電位及びソース電位が上昇する。
引き続き図4〜図12を参照して、図2に示した画素回路の動作を詳細に説明する。まず図4に示したように発光期間(1)では、電源電位がVccにセットされ、サンプリング用トランジスタT1はオフしている。このとき駆動用トランジスタT2は飽和領域で動作するようにセットされているため、発光素子ELに流れる駆動電流Idsは駆動用トランジスタT2のゲートG/ソースS間に印加される電圧Vgsに応じて、前述したトランジスタ特性式で示される値を取る。
続いて図5に示すように準備期間(2),(3)に入ると給電線(電源ライン)の電位を低電位Vssにする。このときVssは発光素子ELの閾電圧Vthelとカソード電圧Vcatの和よりも小さくなるように設定している。即ちVss<Vthel+Vcatであるので、発光素子ELは消灯し、電源ライン側が駆動用トランジスタT2のソースとなる。このとき発光素子ELのアノードはVssに充電される。
さらに図6に示すように次の準備期間(4)に入ると、信号線SLの電位がVofsになる一方サンプリング用トランジスタT1がオンして、駆動用トランジスタT2のゲート電位をVofsとする。この様にして発光時における駆動用トランジスタT2のソースS及びゲートGが初期化され、このときのゲートソース間電圧VgsはVofs−Vssの値となる。Vgs=Vofs−Vssは駆動用トランジスタT2の閾電圧Vthよりも大きな値となるように設定されている。この様にVgs>Vthになるように駆動用トランジスタT2を初期化することで、次に来る閾電圧補正動作の準備が完了する。
続いて図7に示すように閾電圧補正期間(5)に進むと、給電線DS(電源ライン)の電位が高電位Vccに戻る。電源電圧をVccとすることで発光素子ELのアノードが駆動用トランジスタT2のソースSとなり、図示のように電流が流れる。このとき発光素子ELの等価回路は図示のようにダイオードTelと容量Celの並列接続で表される。アノード電位(即ちソース電位Vss)がVcat+Vthelよりも低いので、ダイオードTelはオフ状態にあり、そこに流れるリーク電流は駆動用トランジスタT2に流れる電流よりもかなり小さい。よって駆動用トランジスタT2に流れる電流はほとんどが保持容量C1と等価容量Celを充電するために使われる。
図8は図7に示した閾電圧補正期間(5)における駆動用トランジスタT2のソース電圧の時間変化を表している。図示するように、駆動用トランジスタT2のソース電圧(即ち発光素子ELのアノード電圧)は時間と共にVssから上昇する。閾電圧補正期間(5)が経過すると駆動用トランジスタT2はカットオフし、そのソースSとゲートGとの間の電圧VgsはVthとなる。このときソース電位はVofs−Vthで与えられる。この値Vofs−Vthは依然としてVcat+Vthelよりも低くなっていれば、発光素子ELは遮断状態にある。
図8のグラフに示したように、駆動用トランジスタT2のソース電圧は時間と共に上昇していく。しかしながら本例では駆動用トランジスタT2のソース電圧がVofs−Vthに達する前に、1回目の閾電圧補正期間(5)が終わるため、サンプリング用トランジスタT1がオフし、待機期間(5a)に入る。図9はこの待機期間(5a)における画素回路の状態を表している。この1回目の待機期間(5a)では駆動用トランジスタT2のゲートG/ソースS間電圧Vgsは依然としてVthよりも大きいため、図示のように電源Vccから駆動用トランジスタT2を通って保持容量C1に電流が流れる。これにより駆動用トランジスタT2のソース電圧が上昇するが、サンプリング用トランジスタT1がオフでゲートGがハイインピーダンスにあるため、ゲートGの電位もソースSの電位上昇に合わせて上昇していく。即ちこの1回目の待機期間(5a)ではブートストラップ動作で駆動用トランジスタT2のソース電位及びゲート電位が共に上昇していく。このとき発光素子ELには引き続き逆バイアスがかかっているため、発光素子ELが発光することはない。
この後一水平期間(1H)経過して再び信号線SLの電位がVofsとなったときサンプリング用トランジスタT1をオンして2回目の閾電圧補正動作を開始する。この後2回目の閾電圧補正期間(5)が経過したら2回目の待機期間(5a)に移る。この様に閾電圧補正期間(5)と待機期間(5a)を繰り返すことで、最終的に駆動用トランジスタT2のゲートG/ソースS間電圧はVthに相当する電圧に達する。このとき駆動用トランジスタT2のソース電位はVofs−Vthで、Vcat+Vthelよりも小さくなっている。
次に図10に示すように信号書込み期間/移動度補正期間(6)に入ると、信号線SLの電位をVofsからVsigに切り換えた後、サンプリング用トランジスタT1をオンする。このとき信号電位Vsigは階調に応じた電圧となっている。駆動用トランジスタT2のゲート電位はサンプリング用トランジスタT1をオンしているためVsigとなる。一方ソース電位は電源Vccから電流が流れるため時間と共に上昇していく。この時点でも駆動用トランジスタT2のソース電位が発光素子ELの閾電圧Vthelとカソード電圧Vcatの和を超えていなければ、駆動用トランジスタT2から流れる電流はもっぱら等価容量Celと保持容量C1の充電に使われる。このとき既に駆動用トランジスタT2の閾電圧補正動作は完了しているため、駆動用トランジスタT2が流す電流は移動度μを反映したものとなる。具体的に言うと移動度μが大きい駆動用トランジスタT2はこのときの電流量が大きく、ソースの電位上昇分ΔVも大きい。逆に移動度μが小さい場合駆動用トランジスタT2の電流量が小さく、ソースの上昇分ΔVは小さくなる。かかる動作により駆動用トランジスタT2のゲート電圧Vgsは移動度μを反映してΔVだけ圧縮され、移動度補正期間(6)が完了した時点で完全に移動度μを補正したVgsが得られる。
図11は、上述した移動度補正期間(6)における駆動用トランジスタT2のソース電圧の時間的な変化を示すグラフである。図示するように駆動用トランジスタT2の移動度が大きいとソース電圧は速く上昇し、それだけVgsが圧縮される。即ち移動度μが大きいとその影響を打ち消すようにVgsが圧縮され、駆動電流が抑制できる。一方移動度μが小さい場合駆動用トランジスタT2のソース電圧はそれほど速く上昇しないので、Vgsも強く圧縮を受けることはない。したがって移動度μが小さい場合、駆動用トランジスタのVgsは小さい駆動能力を補うように大きな圧縮がかからない。
図12は発光期間(7)の動作状態を表している。この発光期間(7)ではサンプリング用トランジスタT1をオフして発光素子ELを発光させる。駆動用トランジスタT2のゲート電圧Vgsは一定に保たれており、駆動用トランジスタT2は前述した特性式に従って一定の電流Ids´を発光素子ELに流す。発光素子ELのアノード電圧(即ち駆動用トランジスタT2のソース電圧)は発光素子ELにIds´という電流が流れるため、Vxまで上昇しこれがVcat+Vthelを超えた時点で発光素子ELが発光する。発光素子ELは発光時間が長くなるとその電流/電圧特性は変化してしまう。そのため図11に示したソースSの電位が変化する。しかしながら駆動用トランジスタT2のゲート電圧Vgsはブートストラップ動作により一定値に保たれているので、発光素子ELに流れる電流Ids´は変化しない。よって発光素子ELの電流/電圧特性が劣化しても、一定の駆動電流Ids´が常に流れていて、発光素子ELの輝度が変化することはない。
ここで発光素子ELにかかる電圧について考察を加える。信号書込み時、駆動用トランジスタT2のソース電圧、即ち発光素子のアノード電圧は上昇していく。このとき発光素子のアノード電圧が、カソード電圧Vcatと発光素子ELの閾電圧Vthelとの和よりも大きいと、信号書込み時カソードに電流が流れてしまい、正常に移動度補正をすることが出来ない。正常に移動度補正動作を行うためには、カソード電位Vcatを上げる方法がある。あるいは正常に移動度補正を行うためVofsを下げるという方法もある。しかしながらカソード電圧Vcatを上げると、非発光期間で発光素子ELにかかる逆バイアスVss−Vcatが大きくなってしまう。またVofsについては、閾電圧補正動作を行うため、Vofs−Vss>Vthを満たさねばならない。それゆえにVofsを小さくするとVssを同じだけ下げる必要がある。よってVofsを下げた場合にも、非発光期間における発光素子ELにかかる逆バイアス電圧が大きくなってしまう。発光素子ELにかかる逆バイアスが大きくなると発光素子ELが劣化し画素の滅点化といった欠陥が発生する確率が高くなる。
上述した問題点に対処するため、本発明にかかる表示装置は、図13に示した画素アレイ部の構成としている。図13は特に画素アレイ部に含まれる二個分の画素回路を表しており、前行に属する画素の構成要素と、当該行に属する画素の構成要素とを区別するため、前行の要素は(N−1)を付記し、当該行の要素には(N)を付記している。
図示するように画素アレイ部は、行状の走査線と、列状の信号線SLと、各走査線と各信号線SLとが交差する部分に配された行列状の画素2(N−1)、2(N)と、列状の給電線DS(N−1)、DS(N)とを備えている。当該行の画素2(N)は少なくとも、サンプリング用トランジスタT1(N)と、駆動用トランジスタT2(N)と、保持容量C1(N)と、補助容量Csub(N)と、発光素子ELとを備えている。前行の画素2(N−1)も同様の構成となっている。
サンプリング用トランジスタT1(N)は、その制御端が走査線に接続し、その一対の電流端が信号線SLと駆動用トランジスタT2(N)の制御端(ゲートG)との間に接続している。駆動用トランジスタT2(N)は、一対の電流端の一方(ソースS)が発光素子ELに接続し、他方が当該行の給電線DS(N)に接続している。保持容量C1(N)は駆動用トランジスタT2(N)の制御端(ゲートG)と一方の電流端(ソースS)との間に接続している。補助容量Csub(N)は駆動用トランジスタT2(N)の一方の電流端(ソースS)と前行の給電線DS(N−1)との間に接続している。
図示しないが、かかる画素アレイ部の周辺に配された駆動部は図1及び図2に示した通りの構成となっており、すくなくとも各走査線に制御信号を供給するライトスキャナと、各信号線SLに信号電位Vsigと基準電位Vofsとで切換る映像信号を供給する信号セレクタと、各給電線DS(N−1)、DS(N)に高電位Vccと低電位Vssで切換る電源電圧を供給する電源スキャナとを備えている。
サンプリング用トランジスタT1(N)は信号線SLが基準電位Vofsにあるとき走査線に供給された制御信号に応じオンし駆動用トランジスタT2(N)の閾電圧Vthのばらつきをキャンセルするための閾電圧補正動作を行う。サンプリング用トランジスタT1(N)はまた信号線SLが信号電位Vsigにあるとき走査線に供給された制御信号に応じオンし、信号電位Vsigを保持容量C1(N)に書き込むと同時に、駆動用トランジスタT2(N)の移動度μのばらつきをキャンセルするための移動度補正動作を行う。駆動用トランジスタT2(N)は、保持容量C1(N)に書き込まれた信号電位Vsigに応じた駆動電流を発光素子ELに供給して発光動作を行う。特徴事項として、電源スキャナは、閾電圧補正動作のあとで移動度補正動作の前に、前行の給電線DS(N−1)を高電位から低電位に切換え、補助容量Csub(N)を介して容量カップリング電圧を駆動用トランジスタT2(N)の一方の電流端(ソースS)に入れ、以って移動度補正動作を正常に行わせると共に、移動度補正動作の後前行の給電線DS(N−1)を高電位に戻す。
発光素子ELはアノードとカソードを有し、アノードが駆動用トランジスタT2(N)の一方の電流端(ソースS)に接続し、カソードが所定のカソード電位Vcatに接続している。電源スキャナは、前行の給電線DS(N−1)を高電位から低電位に切換えて容量カップリング電圧Δvを駆動用トランジスタT2(N)の一方の電流端(ソースS)に入れることで、アノードの電位が発光素子ELの閾電圧Vthelとカソード電位Vcatの和を超えないようにし、以って移動度補正動作を正常に行わせる。
図14は、図13に示した表示装置の動作説明に供するタイミングチャートである。理解を容易にするため、図3に示した参考例のタイミングチャートと同様の表記を採用している。但し本タイミングチャートは当該行の電源ライン(N)に加え、前行の電源ライン(N−1)のレベル変化も併せて載せてある。なお電源ラインは給電線DSのことである。参考例と同じく前フィールドの発光期間(1)から当該フィールドの非発光期間(2)〜(6)になり、その後当該フィールドの発光期間(7)、(8)に移行する。当該フィールドの非発光期間では、最初に準備期間(2)、(3)及び(4)で、駆動用トランジスタT2のゲートGをVofsにセットする一方、ソースSをVssにセットする。この準備期間(2)〜(4)では、当該行の電源ライン(N−1)は低電位Vssにある。一方前行の電源ライン(N)は準備期間(4)の一部で低電位Vssから高電位Vccに切換え、後で行う容量カップリング動作の準備をしている。
この後当該行の電源ライン(N)が低電位Vssから高電位Vccに切換り、閾電圧補正動作(5)を行う。本実施例はこの閾電圧補正動作を3回時分割で繰り返している。即ち閾電圧補正期間(5)と待機期間(5a)を交互に3回繰り返している。
最後の待機期間(5a)が終わると書込み期間(6)に進む。この書込み期間は移動度補正期間でもある。本発明の特徴事項として、この書込み期間(6)の前に容量カップリング期間(5b)が挿入されている。図14では一例としてこの期間(5b)で前行の電源ライン(N−1)を高電位Vccから低電位Vssに切換えている。この切換え動作により、駆動用トランジスタT2のソースS(即ち発光素子のアノード)には、補助容量Csubを通じてカップリング電圧Δvが入る。このΔvはCsub・(Vcc−Vss)/(Csub+Cel)で表される。このカップリング電圧Δvを入れることで、アノード電圧はVofs−Vth−Δvとなる。このときサンプリング用トランジスタT1(N)はオンしていないため、ゲート/ソース間電圧VgsはVthに保たれたままである。つまりゲート電圧VgsはVofs−Δvとなる。このときΔvは電源電圧の変位量(Vcc−Vss)と容量値Csub,Celによって決定される。本発明ではELのアノード電圧がVssよりも小さくならないようにCsubの容量値を設定することで、アノード電圧が過剰に下らないようにしている。
その後書込み期間(6)に進み、サンプリング用トランジスタT1(N)をオンして信号電位Vsigを保持容量C1に書き込む。駆動用トランジスタT2(N)のソース電位はVofs−Vth−Δvとなるために、参考例よりもΔvだけ電圧が低い。つまり擬似的に見かけ上VofsをΔvだけ下げた効果が得られるため、発光素子ELにかかる電圧は従来よりもVcat+Vthelを超えにくくなる。よって参考例のように正常な移動度補正動作を行うためにカソード電位を意図的に上げる必要はなく、またVofsを下げるといった必要もなくなる。カソード電圧は上げる必要がないので、非発光期間で発光素子にかかる逆バイアスVss−Vcatが大きくなることがない。またVofsを下げる必要がないので同じだけVssを下げる必要もなく、よって非発光期間における発光素子ELにかかる逆バイアスが大きくなることがない。
この後発光期間(7)に進み、サンプリング用トランジスタT1(N)をオフして発光を開始する。一定時間経過後当該行の電源ライン(N)は高電位Vccから低電位Vssになる。このとき駆動用トランジスタT2のソースS、つまり発光素子ELのアノードはVssになる。しかしサンプリング用トランジスタT1(N)はオフしているため、駆動用トランジスタT2(N)のゲートG/ソースS間の電圧Vgsは一定に保たれている。一定時間(8)経過後電源ライン(N)をVssからVccに切換えて発光を再開する。上述したとおり駆動用トランジスタT2(N)のゲート/ソース間電圧Vgsは一定値に保たれているので、発光素子ELに流れる駆動電流は期間(8)の前後で変化がない。
図15は、本発明にかかる表示装置の駆動方法の別の実施形態を示すタイミングチャートである。図14に示した先の実施形態と同様の表記を採用している。基本的には図14に示した動作シーケンスと同様であるが、異なる点は容量カップリング期間(5b)で前行の電源ライン(N−1)の電位を高電位Vccから低電位Vssではなくそれよりも高い別の低電位Viniに切換えていることである。電源電位をVssではなく中間のViniとすることでカップリング量Δvの値を自由に設定することが出来る。換言すると、駆動用トランジスタT2のソース電圧(つまり発光素子のアノード電圧)がVssより小さくなってしまうことを防ぐことが可能である。
ここで再び発光素子ELにかかる逆バイアス電圧について考察を加える。本発明では前述した様に容量カップリングΔvを必要な期間に最小限で加えることにより移動度補正動作を正常に行っている。従って参考例のようにカソード電位Vcatを上げる必要がなく、またVofsを下げる必要もない。本発明では書込み動作の直前にΔvのカップリングを駆動用トランジスタT2(N)のソースSに入れているための、Vofsを下げる効果と見かけ上同様の効果を得ることが出来、信号書き込みに対する発光素子の影響のマージンを大きくすることが可能となっている。よって本発明により画素の点欠陥を防ぎ尚且つ均一な画質を得ることが可能となる。
打合せに従い、図14,15を修正下さるようお願い申し上げます。
本発明にかかる表示装置は、図16に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部(図では1個のTFTを例示)、保持容量などの容量部及び有機EL素子などの発光部とを含む。基板の上にTFTプロセスでトランジスター部や容量部が形成され、その上に有機EL素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
本発明にかかる表示装置は、図17に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機EL素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部(画素マトリックス部)を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばFPC(フレキシブルプリントサーキット)を設けてもよい。
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
図18は本発明が適用されたテレビであり、フロントパネル12、フィルターガラス13等から構成される映像表示画面11を含み、本発明の表示装置をその映像表示画面11に用いることにより作製される。
図19は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部15、表示部16、コントロールスイッチ、メニュースイッチ、シャッター19等を含み、本発明の表示装置をその表示部16に用いることにより作製される。
図20は本発明が適用されたノート型パーソナルコンピュータであり、本体20には文字等を入力するとき操作されるキーボード21を含み、本体カバーには画像を表示する表示部22を含み、本発明の表示装置をその表示部22に用いることにより作製される。
図21は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体23、下側筐体24、連結部(ここではヒンジ部)25、ディスプレイ26、サブディスプレイ27、ピクチャーライト28、カメラ29等を含み、本発明の表示装置をそのディスプレイ26やサブディスプレイ27に用いることにより作製される。
図22は本発明が適用されたビデオカメラであり、本体部30、前方を向いた側面に被写体撮影用のレンズ34、撮影時のスタート/ストップスイッチ35、モニター36等を含み、本発明の表示装置をそのモニター36に用いることにより作製される。
本発明にかかる表示装置の全体構成を示すブロック図である。 図1に示した表示装置に形成される画素の先行開発例を示す回路図である。 図2に示した画素の動作を示すタイミングチャートである。 図2に示した画素の動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供するグラフである。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供するグラフである。 同じく動作説明に供する模式図である。 本発明にかかる表示装置の構成を示す回路図である。 図13に示した本発明にかかる表示装置の動作説明に供するタイミングチャートである。 同じく図13に示した本発明にかかる表示装置の動作説明に供するタイミングチャートである。 本発明にかかる表示装置のデバイス構成を示す断面図である。 本発明にかかる表示装置のモジュール構成を示す平面図である。 本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。 本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。 本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。 本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。 本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。 従来の表示装置の一例を示す回路図である。 従来の表示装置の問題点を表すグラフである。 従来の表示装置の別の例を示す回路図である。
符号の説明
1・・・画素アレイ、2・・・画素、3・・・水平セレクタ(信号ドライバ)、4・・・ライトスキャナ、5・・・電源スキャナ、T1・・・サンプリング用トランジスタ、T2・・・駆動用トランジスタ、C1・・・保持容量、Csub・・・補助容量、EL・・・発光素子、WS・・・走査線、DS・・・給電線、SL・・・信号線

Claims (5)

  1. 画素アレイ部と駆動部とからなり、
    前記画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素と、行状の給電線とを備え、
    各画素は少なくとも、サンプリング用トランジスタと、駆動用トランジスタと、保持容量と、補助容量と、発光素子とを備え、
    前記サンプリング用トランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該駆動用トランジスタの制御端との間に接続し、
    前記駆動用トランジスタは、一対の電流端の一方が該発光素子に接続し、他方が当該行の給電線に接続し、
    前記保持容量は、該駆動用トランジスタの制御端と一方の電流端との間に接続し、
    前記補助容量は、該駆動用トランジスタの一方の電流端と前行の給電線との間に接続し、
    前記駆動部は少なくとも、各走査線に制御信号を供給するライトスキャナと、各信号線に信号電位と基準電位とで切り換る映像信号を供給する信号セレクタと、各給電線に高電位と低電位で切り換る電源電圧を供給する電源スキャナとを有し、
    前記サンプリング用トランジスタは、該信号線が基準電位にある時該走査線に供給された制御信号に応じオンし、該駆動用トランジスタの閾電圧のバラツキをキャンセルするための閾電圧補正動作を行い、
    該信号線が信号電位にある時該走査線に供給された制御信号に応じてオンし、信号電位を該保持容量に書き込むと同時に、該駆動用トランジスタの移動度のバラツキをキャンセルするための移動度補正動作を行い、
    前記駆動用トランジスタは、該保持容量に書き込まれた信号電位に応じた駆動電流を該発光素子に供給して発光動作を行い、
    前記電源スキャナは、該閾電圧補正動作の後で該移動度補正動作の前に、前行の給電線を高電位から低電位に切り換え、該補助容量を介して容量カップリング電圧を該駆動用トランジスタの一方の電流端に入れ、以って移動度補正動作を正常に行わせるとともに、移動度補正動作の後前行の給電線を高電位に戻すことを特徴とする表示装置。
  2. 前記電源スキャナは、該閾電圧補正動作の前の準備段階で、当該行の給電線を高電位から第1の低電位に切り換えて該駆動用トランジスタの一方の電流端を第1の低電位にセットするとともに、前記サンプリング用トランジスタは、基準電位をサンプリングして該駆動用トランジスタの制御端を基準電位にセットする一方、
    前記電源スキャナは、該閾電圧補正動作の後で該移動度補正動作の前に、前行の給電線を高電位から第1の低電位とは異なる第2の低電位に切り換えて容量カップリング電圧を該駆動用トランジスタの一方の電流端に入れることを特徴とする請求項1記載の表示装置。
  3. 前記発光素子はアノードとカソードを有し、アノードが該駆動用トランジスタの一方の電流端に接続し、カソードが所定のカソード電位に接続しており、
    前記電源スキャナは、前行の給電線を高電位から低電位に切り換えて容量カップリング電圧を該駆動用トランジスタの一方の電流端に入れることで、アノードの電位が発光素子の閾電圧とカソード電位の和を越えないようにし、以って移動度補正動作を正常に行わせることを特徴とする請求項1記載の表示装置。
  4. 画素アレイ部と駆動部とからなり、
    前記画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素と、行状の給電線とを備え、
    各画素は少なくとも、サンプリング用トランジスタと、駆動用トランジスタと、保持容量と、補助容量と、発光素子とを備え、
    前記サンプリング用トランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該駆動用トランジスタの制御端との間に接続し、
    前記駆動用トランジスタは、一対の電流端の一方が該発光素子に接続し、他方が当該行の給電線に接続し、
    前記保持容量は、該駆動用トランジスタの制御端と一方の電流端との間に接続し、
    前記補助容量は、該駆動用トランジスタの一方の電流端と前行の給電線との間に接続し、
    前記駆動部は少なくとも、各走査線に制御信号を供給するライトスキャナと、各信号線に信号電位と基準電位とで切り換る映像信号を供給する信号セレクタと、各給電線に高電位と低電位で切り換る電源電圧を供給する電源スキャナとを有する表示装置の制御方法において、
    該信号線が基準電位にある時該走査線に供給された制御信号に応じて前記サンプリング用トランジスタをオンし、該駆動用トランジスタの閾電圧のバラツキをキャンセルするための閾電圧補正動作を行い、
    該信号線が信号電位にある時該走査線に供給された制御信号に応じて前記サンプリング用トランジスタをオンし、信号電位を該保持容量に書き込むと同時に、該駆動用トランジスタの移動度のバラツキをキャンセルするための移動度補正動作を行い、
    該保持容量に書き込まれた信号電位に応じた駆動電流を前記駆動用トランジスタから該発光素子に供給して発光動作を行い、
    該閾電圧補正動作の後で該移動度補正動作の前に、前記電源スキャナにより前行の給電線を高電位から低電位に切り換え、該補助容量を介して容量カップリング電圧を該駆動用トランジスタの一方の電流端に入れ、以って移動度補正動作を正常に行わせるとともに、移動度補正動作の後前行の給電線を高電位に戻すことを特徴とする表示装置の駆動方法。
  5. 請求項1に記載の表示装置を備えた電子機器。
JP2007274813A 2007-10-23 2007-10-23 表示装置及びその駆動方法と電子機器 Abandoned JP2009103871A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007274813A JP2009103871A (ja) 2007-10-23 2007-10-23 表示装置及びその駆動方法と電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007274813A JP2009103871A (ja) 2007-10-23 2007-10-23 表示装置及びその駆動方法と電子機器

Publications (2)

Publication Number Publication Date
JP2009103871A true JP2009103871A (ja) 2009-05-14
JP2009103871A5 JP2009103871A5 (ja) 2010-09-30

Family

ID=40705621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007274813A Abandoned JP2009103871A (ja) 2007-10-23 2007-10-23 表示装置及びその駆動方法と電子機器

Country Status (1)

Country Link
JP (1) JP2009103871A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010250050A (ja) * 2009-04-15 2010-11-04 Sony Corp 表示装置および駆動制御方法
JP2010266554A (ja) * 2009-05-13 2010-11-25 Sony Corp 表示装置および駆動制御方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010250050A (ja) * 2009-04-15 2010-11-04 Sony Corp 表示装置および駆動制御方法
JP2010266554A (ja) * 2009-05-13 2010-11-25 Sony Corp 表示装置および駆動制御方法
US8665256B2 (en) 2009-05-13 2014-03-04 Sony Corporation Display apparatus and driving controlling method with temporary lowering of power supply potential during mobility correction
US8797312B2 (en) 2009-05-13 2014-08-05 Sony Corporation Display apparatus and driving controlling method with temporary lowering of power supply potential during mobility correction
US8890858B2 (en) 2009-05-13 2014-11-18 Sony Corporation Display apparatus and driving controlling method with temporary lowering of power supply potential during mobility correction

Similar Documents

Publication Publication Date Title
JP4600780B2 (ja) 表示装置及びその駆動方法
JP4640449B2 (ja) 表示装置及びその駆動方法と電子機器
JP4306753B2 (ja) 表示装置及びその駆動方法と電子機器
JP5309455B2 (ja) 表示装置及びその駆動方法と電子機器
JP4715850B2 (ja) 表示装置及びその駆動方法と電子機器
JP5194781B2 (ja) 表示装置及びその駆動方法と電子機器
JP2008287139A (ja) 表示装置及びその駆動方法と電子機器
JP5186888B2 (ja) 表示装置及びその駆動方法と電子機器
US8138999B2 (en) Display device and electronic apparatus
JP2008233652A (ja) 表示装置及びその駆動方法と電子機器
JP2008286953A (ja) 表示装置及びその駆動方法と電子機器
JP4591511B2 (ja) 表示装置及び電子機器
JP2008287196A (ja) 表示装置及びその駆動方法と電子機器
JP4816653B2 (ja) 表示装置及びその駆動方法と電子機器
JP2008241783A (ja) 表示装置及びその駆動方法と電子機器
JP2008197607A (ja) 画素回路、画像表示装置及びその駆動方法
JP2008203661A (ja) 表示装置及びその駆動方法
US8203510B2 (en) Display apparatus, driving method for display apparatus and electronic apparatus
KR101502851B1 (ko) 표시장치, 그 표시장치 구동방법 및 전자기기
JP2010039117A (ja) 表示装置及びその駆動方法と電子機器
JP2010139897A (ja) 表示装置及びその駆動方法と電子機器
JP2008203655A (ja) 表示装置及びその駆動方法
JP2010091641A (ja) 表示装置及びその駆動方法と電子機器
JP2009103871A (ja) 表示装置及びその駆動方法と電子機器
JP2010091640A (ja) 表示装置及びその駆動方法と電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090223

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090223

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100816

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100816

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20130214