JP2009244481A - 表示装置及びその駆動方法と電子機器 - Google Patents

Abstract

【課題】各行ごとに配した給電線を線順次走査し且補助容量を当行の画素と前行の給電線との間に接続した画素構成において、給電線の線順次走査に起因するクロストークを抑制可能な表示装置を提供する。
【解決手段】ライトスキャナは、行状の走査線ＷＳに順次制御信号を供給してサンプリング用トランジスタＴ１を駆動し、信号線ＳＬから保持容量Ｃ１に映像信号を書込む信号書込み動作を行う。ドライブスキャナは、各給電線ＤＳを高電位と低電位で切り換えて、発光期間に駆動用トランジスタＴ２から映像信号に応じた駆動電流を発光素子ＥＬに供給する。ドライブスキャナは、前行の画素２Ａで信号書込み動作が終った後、当行の画素２Ｂで信号書込み動作が始まる前に、前行の給電線ＤＳを高電位から低電位に切り換え、当行の画素２Ｂで信号書込み動作が完了した後前行の給電線ＤＳを低電位から高電位に戻す。
【選択図】図１４

Description

本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこのような表示装置を備えた電子機器に関する。

発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。

有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１ないし５に記載されている。
特開２００３−２５５８５６ 特開２００３−２７１０９５ 特開２００４−１３３２４０ 特開２００４−０２９７９１ 特開２００４−０９３６８２

図２３は従来のアクティブマトリクス型表示装置の一例を示す模式的な回路図である。表示装置は画素アレイ部１と周辺の駆動部とで構成されている。駆動部は水平セレクタ３とライトスキャナ４を備えている。画素アレイ部１は列状の信号線ＳＬと行状の走査線ＷＳを備えている。各信号線ＳＬと走査線ＷＳの交差する部分に画素２が配されている。図では理解を容易にするため、１個の画素２のみを表してある。ライトスキャナ４はシフトレジスタを備えており、外部から供給されるクロック信号ｃｋに応じて動作し同じく外部から供給されるスタートパルスｓｐを順次転送することで、走査線ＷＳに順次制御信号を出力する。水平セレクタ３はライトスキャナ４側の線順次走査に合わせて映像信号を信号線ＳＬに供給する。

画素２はサンプリング用トランジスタＴ１と駆動用トランジスタＴ２と保持容量Ｃ１と発光素子ＥＬとで構成されている。駆動用トランジスタＴ２はＰチャネル型であり、その一方の電流端であるソースは電源ラインに接続し、他方の電流端であるドレインは発光素子ＥＬに接続している。駆動用トランジスタＴ２の制御端であるゲートはサンプリング用トランジスタＴ１を介して信号線ＳＬに接続している。サンプリング用トランジスタＴ１はライトスキャナ４から供給される制御信号に応じて導通し、信号線ＳＬから供給される映像信号をサンプリングして保持容量Ｃ１に書き込む。駆動用トランジスタＴ２は保持容量Ｃ１に書き込まれた映像信号をゲート電圧Ｖｇｓとしてそのゲートに受け、ドレイン電流Ｉｄｓを発光素子ＥＬに流す。これにより発光素子ＥＬは映像信号に応じた輝度で発光する。ゲート電圧Ｖｇｓは、ソースを基準にしたゲートの電位を表している。

駆動用トランジスタＴ２は飽和領域で動作し、ゲート電圧Ｖｇｓとドレイン電流Ｉｄｓの関係は以下の特性式で表される。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）^２
ここでμは駆動用トランジスタの移動度、Ｗは駆動用トランジスタのチャネル幅、Ｌは同じくチャネル長、Ｃｏｘは同じく単位面積あたりのゲート絶縁膜容量、Ｖｔｈは同じく閾電圧である。この特性式から明らかなように駆動用トランジスタＴ２は飽和領域で動作するとき、ゲート電圧Ｖｇｓに応じてドレイン電流Ｉｄｓを供給する定電流源として機能する。

図２４は、発光素子ＥＬの電圧／電流特性を示すグラフである。横軸にアノード電圧Ｖを示し、縦軸に駆動電流Ｉｄｓをとってある。なお発光素子ＥＬのアノード電圧は駆動用トランジスタＴ２のドレイン電圧となっている。発光素子ＥＬは電流／電圧特性が経時変化し、特性カーブが時間の経過と共に寝ていく傾向にある。このため駆動電流Ｉｄｓが一定であってもアノード電圧（ドレイン電圧）Ｖが変化してくる。その点、図２３に示した画素回路２は駆動用トランジスタＴ２が飽和領域で動作し、ドレイン電圧の変動に関わらずゲートで電圧Ｖｇｓに応じた駆動電流Ｉｄｓを流すことができるので、発光素子ＥＬの特性経時変化に関わらず発光輝度を一定に保つことが可能である。

図２５は、従来の画素回路の他の例を示す回路図である。先に示した図２３の画素回路と異なる点は、駆動用トランジスタＴ２がＰチャネル型からＮチャネル型に変わっていることである。回路の製造プロセス上は、画素を構成する全てのトランジスタをＮチャネル型にすることが有利である場合が多い。

しかしながら図２５の回路構成では、駆動用トランジスタＴ２がＮチャネル型であるため、そのドレインが電源ラインに接続する一方、ソースＳが発光素子ＥＬのアノードに接続することになる。従って発光素子ＥＬの特性が経時変化した場合、ソースＳの電位に影響が現れるため、Ｖｇｓが変動し駆動用トランジスタＴ２が供給するドレイン電流Ｉｄｓが経時的に変化してしまう。このため発光素子ＥＬの輝度が経時的に変動する。また発光素子ＥＬばかりでなく、駆動用トランジスタＴ２の閾電圧Ｖｔｈも画素毎にばらつく。パラメータＶｔｈは前述したトランジスタ特性式に含まれるため、Ｖｇｓが一定でもＩｄｓが変化してしまう。これにより画素毎に発光輝度が変化し画面のユニフォーミティが得られない。従来から画素毎にばらつく駆動用トランジスタＴ２の閾電圧Ｖｔｈを補正する機能（閾電圧補正機能）を備えた表示装置が提案されており、例えば前述の特許文献３に開示がある。

駆動用トランジスタとサンプリング用トランジスタの他にトランジスタを追加することなく各画素に上述の閾電圧補正機能を組み込むためには、各行の画素に電源を供給している給電線の電位を線順次で走査する必要がある。

一方、各画素の保持容量に対する映像信号の書込みゲインを高めるために、従来から保持容量と直列に補助容量を接続する構成が提案されている。この補助容量の一端は当行の画素の保持容量に接続される一方、他端は前行の給電線に接続される。

この場合、線順次走査によって生じる前行の給電線の電位揺れが、補助容量を介して当行の画素に飛び込み、クロストークが生じる。このクロストークは画面上でラインごとの輝度のばらつきとなって現れるため、解決すべき課題となっている。特に、画面に窓枠状の表示（いわゆるウインドウ表示）を行ったときには、窓枠の上辺もしくは下辺に沿って顕著なクロストークラインが生じ、解決すべき課題となっている。

上述した従来の技術の課題に鑑み、本発明は各行ごとに配した給電線を線順次走査し且補助容量を当行の画素と前行の給電線との間に接続した画素構成において、給電線の線順次走査に起因するクロストークを抑制可能な表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部と駆動部とからなり、前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素と、該走査線と平行に配された給電線とを備え、前記画素は少なくとも、サンプリング用トランジスタと、駆動用トランジスタと、保持容量と、発光素子と、補助容量とを有し、前記サンプリング用トランジスタは、その制御端が当行の走査線に接続し、その一対の電流端が該信号線と該駆動用トランジスタの制御端との間に接続し、前記駆動用トランジスタは、ドレイン側の電流端が当行の給電線に接続し、ソース側の電流端が該発光素子に接続し、前記保持容量は、該駆動用トランジスタのゲートとなる制御端とソース側の電流端との間に接続し、前記補助容量は、該駆動用トランジスタのソース側電流端と、当行の給電線よりも前の行に配された給電線との間に接続し、前記駆動部は、ライトスキャナと、ドライブスキャナと、信号セレクタとを有し、前記信号セレクタは、列状の信号線に映像信号を供給し、前記ライトスキャナは、行状の走査線に順次制御信号を供給してサンプリング用トランジスタを駆動し、該信号線から該保持容量に映像信号を書込む信号書込み動作を行い、前記ドライブスキャナは、各給電線を高電位と低電位で切り換えて、発光期間に該駆動用トランジスタから映像信号に応じた駆動電流を該発光素子に供給する表示装置において、前記ドライブスキャナは、前行の画素で信号書込み動作が終った後、当行の画素で信号書込み動作が始まる前に、該前行の給電線を高電位から低電位に切り換え、当行の画素で信号書込み動作が完了した後該前行の給電線を低電位から高電位に戻すことを特徴とする。

一態様では、前記発光素子は、そのアノードが駆動用トランジスタのソース側電流端に接続し、そのカソードが所定のカソード電位に接続し、前記ドライブスキャナが供給する低電位は、該カソ−ド電位に発光素子の閾電圧を加えた電位よりも低い。又当行の画素は、信号書込み動作の前に該駆動用トランジスタの閾電圧を打消す電圧を該保持容量に保持するための閾電圧補正動作を時分割的に複数回繰り返し、且つ前行の画素の信号書込み動作が終った後は閾電圧補正動作を行わない。或いは前記画素は、信号書込み動作の前に該駆動用トランジスタの閾電圧を打消す電圧を該保持容量に保持するための閾電圧補正動作を時分割的に複数回繰り返し、且つ信号書込み動作の直前に行う最後の閾電圧補正動作は、それより前の閾電圧補正動作よりも時間が短い。

本発明によれば、ドライブスキャナは、前行の画素で信号書込み動作が終わった後、当行の画素で信号書込み動作が始まる前に、前行の給電線を高電位から低電位に切換え、当行の画素で信号書込み動作が完了した後前行の給電線を低電位から高電位に戻している。かかる構成により、前行の給電線の線順次走査による電位揺れが、当行の画素の信号書込み動作に悪影響を与えないようにしている。従来問題となっていたクロストークが生じないので、画質を改善することができる。

以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明にかかる表示装置の全体構成を示すブロック図である。図示するように、本表示装置は、画素アレイ部１とこれを駆動する駆動部（３，４，５）とからなる。画素アレイ部１は、行状の走査線ＷＳと、列状の信号線ＳＬと、両者が交差する部分に配された行列状の画素２と、各画素２の各行に対応して配された電源ラインである給電線ＤＳとを備えている。駆動部（３，４，５）は、各走査線ＷＳに順次制御信号を供給して画素２を行単位で線順次走査する制御用スキャナ（ライトスキャナ）４と、この線順次走査に合わせて各給電線ＤＳに第１電位と第２電位で切換る電源電圧を供給する電源スキャナ（ドライブスキャナ）５と、この線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位と基準電位を供給する信号セレクタ（水平セレクタ）３とを備えている。なおライトスキャナ４は外部から供給されるクロック信号ＷＳｃｋに応じて動作し同じく外部から供給されるスタートパルスＷＳｓｐを順次転送することで、各走査線ＷＳに制御信号を出力している。ドライブスキャナ５は外部から供給されるクロック信号ＤＳｃｋに応じて動作し、同じく外部から供給されるスタートパルスＤＳｓｐを順次転送することで、給電線ＤＳの電位を線順次で切換えている。

図２は、図１に示した表示装置に含まれる画素２の具体的な構成を示す回路図である。図示するように本画素回路２は、有機ＥＬデバイスなどで代表される２端子型（ダイオード型）の発光素子ＥＬと、Ｎチャネル型のサンプリング用トランジスタＴ１と、同じくＮチャネル型の駆動用トランジスタＴ２と、薄膜タイプの保持容量Ｃ１とで構成されている。サンプリング用トランジスタＴ１はその制御端であるゲートが走査線ＷＳに接続し、その一対の電流端であるソース及びドレインの一方が信号線ＳＬに接続し、他方が駆動用トランジスタＴ２のゲートＧに接続している。駆動用トランジスタＴ２は、そのソース及びドレインの一方が発光素子ＥＬに接続し、他方が給電線ＤＳに接続している。本形態は駆動用トランジスタＴ２がＮチャネル型であり、その片方の電流端であるドレイン側が給電線ＤＳに接続し、もう片方の電流端であるソースＳ側が発光素子ＥＬのアノード側に接続している。発光素子ＥＬのカソードは所定のカソード電位Ｖｃａｔに固定されている。保持容量Ｃ１は駆動用トランジスタＴ２の電流端であるソースＳと制御端であるゲートＧとの間に接続している。かかる構成を有する画素２に対して、制御用スキャナ（ライトスキャナ）４は、走査線ＷＳを低電位と高電位の間で切り換えることで順次制御信号を出力し、画素２を行単位で線順次走査する。電源スキャナ（ドライブスキャナ）５は、線順次走査に合わせて各給電線ＤＳに第１電位Ｖｃｃと第２電位Ｖｓｓで切換る電源電圧を供給している。信号セレクタ（水平セレクタ３）は、線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位Ｖｓｉｇと基準電位Ｖｏｆｓを供給している。

かかる構成において、サンプリング用トランジスタＴ１は、映像信号が基準電位Ｖｏｆｓから信号電位Ｖｓｉｇに立上る第１タイミングの後、制御信号が立上る第２タイミングから制御信号が立下ってオフする第３タイミングまでのサンプリング期間（第２タイミングから第３タイミングまでの間）に、信号電位Ｖｓｉｇをサンプリングして保持容量Ｃ１に書き込む。この時同時に駆動用トランジスタＴ２に流れる電流を保持容量Ｃ１に負帰還して駆動用トランジスタＴ２の移動度μに対する補正を保持容量Ｃ１に書き込まれた信号電位にかける。即ち第２タイミングから第３タイミングまでのサンプリング期間が、駆動用トランジスタＴ２に流れる電流を保持容量Ｃ１に負帰還する移動度補正期間にもなっている。

図２に示した画素回路は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ（ドライブスキャナ）５はサンプリング用トランジスタＴ１が信号電位Ｖｓｉｇをサンプリングする前に、第１タイミングで給電線ＤＳを第１電位Ｖｃｃから第２電位Ｖｓｓに切り換える。制御用スキャナ（ライトスキャナ）４は、同じくサンプリング用トランジスタＴ１が信号電位Ｖｓｉｇをサンプリングする前に、第２タイミングでサンプリング用トランジスタＴ１を導通させて信号線ＳＬから基準電位Ｖｏｆｓを駆動用トランジスタＴ２のゲートＧに印加すると共に、駆動用トランジスタＴ２のソースＳを第２電位Ｖｓｓにセットする。電源スキャナ（ドライブスキャナ）５は、第２タイミングの後の第３タイミングで、給電線ＤＳを第２電位Ｖｓｓから第１電位Ｖｃｃに切り換えて、駆動用トランジスタＴ２の閾電圧Ｖｔｈに相当する電圧を保持容量Ｃ１に保持しておく。かかる閾電圧補正機能より、本表示装置は画素毎にばらつく駆動用トランジスタＴ２の閾電圧Ｖｔｈの影響をキャンセルすることができる。なお、第１タイミングと第２タイミングの前後は問わない。

図２に示した画素回路２はさらにブートストラップ機能も備えている。即ちライトスキャナ４は、保持容量Ｃ１に信号電位Ｖｓｉｇが保持された時点で、サンプリング用トランジスタＴ１を非導通状態にして駆動用トランジスタＴ２のゲートＧを信号線ＳＬから電気的に切り離し、以って駆動用トランジスタＴ２のソース電位の変動にゲート電位が連動しゲートＧとソースＳ間の電圧Ｖｇｓを一定に維持する。発光素子ＥＬの電流／電圧特性が経時変動しても、ゲート電圧Ｖｇｓを一定に維持することができ、輝度の変化が生じない。

図３は、図２に示した画素の動作説明に供するタイミングチャートである。なおこのタイミングチャートは参考例であって、図２に示した画素回路の制御シーケンスは図３のタイミングチャートに限られるものではない。このタイミングチャートは時間軸を共通にして、走査線ＷＳの電位変化、給電線（電源ライン）ＤＳの電位変化、信号線ＳＬの電位変化を表してある。走査線ＷＳの電位変化は制御信号を表し、サンプリング用トランジスタＴ１の開閉制御を行っている。給電線ＤＳの電位変化は、電源電圧Ｖｃｃ，Ｖｓｓの切換えを表している。また信号線ＳＬの電位変化は入力信号の信号電位Ｖｓｉｇと基準電位Ｖｏｆｓの切換えを表している。またこれらの電位変化と並行に、駆動用トランジスタＴ２のゲートＧ及びソースＳの電位変化も表している。前述したようにゲートＧとソースＳの電位差がＶｇｓである。

このタイミングチャートは画素の動作の遷移に合わせて期間を（１）〜（７）のように便宜的に区切ってある。当該フィールドに入る直前の期間（１）では発光素子ＥＬが発光状態にある。その後線順次走査の新しいフィールドに入ってまず最初の期間（２）で給電線ＤＳを第１電位Ｖｃｃから第２電位Ｖｓｓに切り換える。次の期間（３）に進み入力信号をＶｓｉｇからＶｏｆｓに切り換える。さらに次の期間（４）でサンプリング用トランジスタＴ１をオンする。この期間（２）〜（４）で駆動用トランジスタＴ２のゲート電圧及びソース電圧を初期化する。その期間（２）〜（４）は閾電圧補正のための準備期間であり、駆動用トランジスタＴ２のゲートＧがＶｏｆｓに初期化される一方、ソースＳがＶｓｓに初期化される。続いて閾値補正期間（５）で実際に閾電圧補正動作が行われ、駆動用トランジスタＴ２のゲートＧとソースＳとの間に閾電圧Ｖｔｈに相当する電圧が保持される。実際にはＶｔｈに相当する電圧が、駆動用トランジスタＴ２のゲートＧとソースＳとの間に接続された保持容量Ｃ１に書き込まれることになる。

なお図３に示した参考例では、閾値補正期間（５）は３回に分けており、時分割的に閾電圧補正動作を行っている。各閾電圧補正期間（５）の間には待機期間（５ａ）が挿入されている。この様に閾電圧補正期間（５）を分割して閾電圧補正動作を複数回繰り返すことにより、Ｖｔｈに相当する電圧を保持容量Ｃ１に書き込むようにしている。但し本発明はこれに限られるものではなく、１回の閾電圧補正期間（５）で補正動作を行うことも可能である。

この後、書込動作期間／移動度補正期間（６）に進む。ここで映像信号の信号電位ＶｓｉｇがＶｔｈに足し込まれる形で保持容量Ｃ１に書き込まれると共に、移動度補正用の電圧ΔＶが保持容量Ｃ１に保持された電圧から差し引かれる。この書込み期間／移動度補正期間（６）では、信号線ＳＬが信号電位Ｖｓｉｇにある時間帯にサンプリング用トランジスタＴ１を導通状態にする必要がある。この後発光期間（７）に進み、信号電位Ｖｓｉｇに応じた輝度で発光素子が発光する。その際信号電位Ｖｓｉｇは閾電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光素子ＥＬの発光輝度は駆動用トランジスタＴ２の閾電圧Ｖｔｈや移動度μのばらつきの影響を受けることはない。なお発光期間（７）の最初でブートストラップ動作が行われ、駆動用トランジスタＴ２のゲートＧ／ソースＳ間電圧Ｖｇｓを一定に維持したまま、駆動用トランジスタＴ２のゲート電位及びソース電位が上昇する。

引き続き図４〜図１２を参照して、図２に示した画素回路の動作を詳細に説明する。まず図４に示したように発光期間（１）では、電源電位がＶｃｃにセットされ、サンプリング用トランジスタＴ１はオフしている。このとき駆動用トランジスタＴ２は飽和領域で動作するようにセットされているため、発光素子ＥＬに流れる駆動電流Ｉｄｓは駆動用トランジスタＴ２のゲートＧ／ソースＳ間に印加される電圧Ｖｇｓに応じて、前述したトランジスタ特性式で示される値を取る。

続いて図５に示すように準備期間（２），（３）に入ると給電線（電源ライン）の電位をＶｓｓにする。このときＶｓｓは発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さくなるように設定している。即ちＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔであるので、発光素子ＥＬは消灯し、電源ライン側が駆動用トランジスタＴ２のソースとなる。このとき発光素子ＥＬのアノードはＶｓｓに充電される。

さらに図６に示すように次の準備期間（４）に入ると、信号線ＳＬの電位がＶｏｆｓになる一方サンプリング用トランジスタＴ１がオンして、駆動用トランジスタＴ２のゲート電位をＶｏｆｓとする。この様にして発光時における駆動用トランジスタＴ２のソースＳ及びゲートＧが初期化され、このときのゲートソース間電圧ＶｇｓはＶｏｆｓ−Ｖｓｓの値となる。Ｖｇｓ＝Ｖｏｆｓ−Ｖｓｓは駆動用トランジスタＴ２の閾電圧Ｖｔｈよりも大きな値となるように設定されている。この様にＶｇｓ＞Ｖｔｈになるように駆動用トランジスタＴ２を初期化することで、次に来る閾電圧補正動作の準備が完了する。

続いて図７に示すように閾電圧補正期間（５）に進むと、給電線ＤＳ（電源ライン）の電位がＶｃｃに戻る。電源電圧をＶｃｃとすることで発光素子ＥＬのアノードが駆動用トランジスタＴ２のソースＳとなり、図示のように電流が流れる。このとき発光素子ＥＬの等価回路は図示のようにダイオードＴｅｌと容量Ｃｅｌの並列接続で表される。アノード電位（即ちソース電位Ｖｓｓ）がＶｃａｔ＋Ｖｔｈｅｌよりも低いので、ダイオードＴｅｌはオフ状態にあり、そこに流れるリーク電流は駆動用トランジスタＴ２に流れる電流よりもかなり小さい。よって駆動用トランジスタＴ２に流れる電流はほとんどが保持容量Ｃ１と等価容量Ｃｅｌを充電するために使われる。

図８は図７に示した閾電圧補正期間（５）における駆動用トランジスタＴ２のソース電圧の時間変化を表している。図示するように、駆動用トランジスタＴ２のソース電圧（即ち発光素子ＥＬのアノード電圧）は時間と共にＶｓｓから上昇する。閾電圧補正期間（５）が経過すると駆動用トランジスタＴ２はカットオフし、そのソースＳとゲートＧとの間の電圧ＶｇｓはＶｔｈとなる。このときソース電位はＶｏｆｓ−Ｖｔｈで与えられる。この値Ｖｏｆｓ−Ｖｔｈは依然としてＶｃａｔ＋Ｖｔｈｅｌよりも低くなっていれば、発光素子ＥＬは遮断状態にある。

図８のグラフに示したように、駆動用トランジスタＴ２のソース電圧は時間と共に上昇していく。しかしながら本例では駆動用トランジスタＴ２のソース電圧がＶｏｆｓ−Ｖｔｈに達する前に、１回目の閾電圧補正期間（５）が終わるため、サンプリング用トランジスタＴ１がオフし、待機期間（５ａ）に入る。図９はこの待機期間（５ａ）における画素回路の状態を表している。この１回目の待機期間（５ａ）では駆動用トランジスタＴ２のゲートＧ／ソースＳ間電圧Ｖｇｓは依然としてＶｔｈよりも大きいため、図示のように電源Ｖｃｃから駆動用トランジスタＴ２を通って保持容量Ｃ１に電流が流れる。これにより駆動用トランジスタＴ２のソース電圧が上昇するが、サンプリング用トランジスタＴ１がオフでゲートＧがハイインピーダンスにあるため、ゲートＧの電位もソースＳの電位上昇に合わせて上昇していく。即ちこの１回目の待機期間（５ａ）ではブートストラップ動作で駆動用トランジスタＴ２のソース電位及びゲート電位が共に上昇していく。このとき発光素子ＥＬには引き続き逆バイアスがかかっているため、発光素子ＥＬが発光することはない。

この後１Ｈ経過して再び信号線ＳＬの電位がＶｏｆｓとなったときサンプリング用トランジスタＴ１をオンして２回目の閾電圧補正動作を開始する。この後２回目の閾電圧補正期間（５）が経過したら２回目の待機期間（５ａ）に移る。この様に閾電圧補正期間（５）と待機期間（５ａ）を繰り返すことで、最終的に駆動用トランジスタＴ２のゲートＧ／ソースＳ間電圧はＶｔｈに相当する電圧に達する。このとき駆動用トランジスタＴ２のソース電位はＶｏｆｓ−Ｖｔｈで、Ｖｃａｔ＋Ｖｔｈｅｌよりも小さくなっている。

次に図１０に示すように信号書込み期間／移動度補正期間（６）に入ると、信号線ＳＬの電位をＶｏｆｓからＶｓｉｇに切り換えた後、サンプリング用トランジスタＴ１をオンする。このとき信号電位Ｖｓｉｇは階調に応じた電圧となっている。駆動用トランジスタＴ２のゲート電位はサンプリング用トランジスタＴ１をオンしているためＶｓｉｇとなる。一方ソース電位は電源Ｖｃｃから電流が流れるため時間と共に上昇していく。この時点でも駆動用トランジスタＴ２のソース電位が発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を超えていなければ、駆動用トランジスタＴ２から流れる電流はもっぱら等価容量Ｃｅｌと保持容量Ｃ１の充電に使われる。このとき既に駆動用トランジスタＴ２の閾電圧補正動作は完了しているため、駆動用トランジスタＴ２が流す電流は移動度μを反映したものとなる。具体的に言うと移動度μが大きい駆動用トランジスタＴ２はこのときの電流量が大きく、ソースの電位上昇分ΔＶも大きい。逆に移動度μが小さい場合駆動用トランジスタＴ２の電流量が小さく、ソースの上昇分ΔＶは小さくなる。かかる動作により駆動用トランジスタＴ２のゲート電圧Ｖｇｓは移動度μを反映してΔＶだけ圧縮され、移動度補正期間（６）が完了した時点で完全に移動度μを補正したＶｇｓが得られる。

図１１は、上述した移動度補正期間（６）における駆動用トランジスタＴ２のソース電圧の時間的な変化を示すグラフである。図示するように駆動用トランジスタＴ２の移動度が大きいとソース電圧は速く上昇し、それだけＶｇｓが圧縮される。即ち移動度μが大きいとその影響を打ち消すようにＶｇｓが圧縮され、駆動電流が抑制できる。一方移動度μが小さい場合駆動用トランジスタＴ２のソース電圧はそれほど速く上昇しないので、Ｖｇｓも強く圧縮を受けることはない。したがって移動度μが小さい場合、駆動用トランジスタのＶｇｓは小さい駆動能力を補うように大きな圧縮がかからない。

図１２は発光期間（７）の動作状態を表している。この発光期間（７）ではサンプリング用トランジスタＴ１をオフして発光素子ＥＬを発光させる。駆動用トランジスタＴ２のゲート電圧Ｖｇｓは一定に保たれており、駆動用トランジスタＴ２は前述した特性式に従って一定の電流Ｉｄｓ´を発光素子ＥＬに流す。発光素子ＥＬのアノード電圧（即ち駆動用トランジスタＴ２のソース電圧）は発光素子ＥＬにＩｄｓ´という電流が流れるため、Ｖｘまで上昇しこれがＶｃａｔ＋Ｖｔｈｅｌを超えた時点で発光素子ＥＬが発光する。発光素子ＥＬは発光時間が長くなるとその電流／電圧特性は変化してしまう。そのため図１１に示したソースＳの電位が変化する。しかしながら駆動用トランジスタＴ２のゲート電圧Ｖｇｓはブートストラップ動作により一定値に保たれているので、発光素子ＥＬに流れる電流Ｉｄｓ´は変化しない。よって発光素子ＥＬの電流／電圧特性が劣化しても、一定の駆動電流Ｉｄｓ´が常に流れていて、発光素子ＥＬの輝度が変化することはない。

上述した表示装置は、信号書込み時に保持容量Ｃｓ及び発光素子ＥＬの容量Ｃｅｌに電流を流して駆動用トランジスタＴ２のソースＳの電位を上昇させることで、移動度補正を行っている。この場合、発光素子ＥＬの容量Ｃｅｌが小さいと、信号書込み時に駆動用トランジスタＴ２のソース電位の上昇量が過大になってしまい、十分な輝度で発光素子ＥＬを発光できない恐れがある。そのため本発明では、発光素子ＥＬの容量Ｃｅｌを補うために、補助容量Ｃｓｕｂが追加されており、その構成を図１３に示す。

図１３の左側は前行に属する画素２Ａと当行に属する画素２Ｂを２個分表している。前行の画素と当行の画素とで、構成要素を区別する場合には構成要素の参照符号にＡまたはＢを付けてある。図示するように当行に属する画素２Ｂは少なくとも、サンプリング用トランジスタＴ１Ｂと、駆動用トランジスタＴ２と、保持容量Ｃ１と、発光素子ＥＬと、補助容量Ｃｓｕｂとを備えている。説明の都合上、駆動用トランジスタＴ２のゲートとソースの間の寄生容量をＣ２で表してある。サンプリング用トランジスタＴ１Ｂは、その制御端が当行の走査線ＷＳに接続し、その一対の電流端が信号線ＳＬと駆動用トランジスタＴ２の制御端との間に接続している。駆動用トランジスタＴ２は、ドレイン側の電流端が当行の給電線ＤＳに接続し、ソース側の電流端が発光素子ＥＬに接続している。保持容量Ｃ１は、駆動用トランジスタＴ２のゲートとなる制御端とソース側の電流端との間に接続している。補助容量Ｃｓｕｂは、駆動用トランジスタＴ２のソース側電流端と、当行の給電線ＤＳよりも前の行に配された給電線ＤＳとの間に接続している。

続いて図１３の右側に示したタイミングチャートを説明する。このタイミングチャートは図１３の左側に示した画素回路の動作説明に供するものである。但しこのタイミングチャートは本発明に従ったものではなく、図３に示したタイミングチャートに沿ったものである。本発明の理解を容易にし且背景を明らかにするため、まずこの参考例を説明する。

図示する様にこの参考例にかかるタイミングチャートは、前行の画素のサンプリング用トランジスタＴ１Ａ及び当行の画素のサンプリング用トランジスタＴ１Ｂのオンオフタイミングを表している。これと合わせて各行の画素に順に供給される入力信号の電位波形と、前行に属する供給線ＤＳ上に現れる電源電圧Ａの変化を表している。加えて当行の画素の駆動用トランジスタＴ２のゲートＧ及びソースＳの電位変動も時間軸を合わせて表してある。なお、タイミングチャートで実線カーブは高階調表示（白表示）のときの電位変動を表し、点線カーブは低階調表示（黒表示）のときの電位変動を表している。

前行の画素で信号書込み期間（６）になるとサンプリング用トランジスタＴ１Ａがオンする。このとき当行の画素は待機期間（５ａ）となっている。前行の画素が信号書込み期間（６）になると、サンプリング用トランジスタＴ１Ａがオンし駆動用トランジスタＴ２のゲートＧに信号電位Ｖｓｉｇが入力される。これにより給電線ＤＳから駆動電流が流れ、駆動用トランジスタＴ２のソースＳの電位は上昇する。一定時間経過後サンプリング用トランジスタＴ１Ａをオフして書込み動作を終了し、発光素子ＥＬを発光させる。信号書込み時から引き続いて発光素子ＥＬを発光させるときも、給電線ＤＳから電流が流れるため、電源電圧Ａは図示のように降下していく。このとき実線で示すように前行が白表示のときは給電線を流れる電流量が多いので電圧降下量が大きく、逆に黒表示の場合は点線で示すように給電線を流れる電流量が少ないので電圧降下量は小さい。

この電源ライン（給電線ＤＳ）の電圧降下が補助容量Ｃｓｕｂを介して当行の駆動用トランジスタＴ２のソースＳに入力される。前行の画素２Ａが書込みを行っているとき、当行の画素２Ｂの駆動用トランジスタＴ２は待機期間（５ａ）にありゲートＧ及びソースＳはフローティング状態となっているので、容量成分は駆動用トランジスタＴ２のソースＳに付加されている容量と発光素子ＥＬの等価容量でほとんど決定される。容量カップリングによる電圧降下量（カップリング量）をΔＶＣとすると、前行の画素に対する映像信号の入力前後で、当行の画素の駆動用トランジスタのゲート電位及びソース電位は、それぞれＶｏｆｓ−ΔＶＣ、Ｖｏｆｓ−Ｖｔｈ−ΔＶＣとなる。

この後信号線ＳＬが基準電位Ｖｏｆｓのときに、当行の画素２Ｂのサンプリング用トランジスタＴ１Ｂをオンして駆動用トランジスタＴ２のゲートＧに基準電位Ｖｏｆｓを入力する。この閾電圧補正期間（５）における補正動作により、駆動用トランジスタＴ２のゲートＧにはＶｏｆｓが入力されるが、このとき先の容量カップリングの影響で駆動用トランジスタＴ２のゲートソース間電圧Ｖｇｓは閾電圧Ｖｔｈからずれており、誤差分ΔＶｔｈが生じる。この誤差分ΔＶｔｈはｇ×ΔＶＣで表される。ここで係数ｇは、保持容量Ｃ１、駆動用トランジスタＴ２のゲートソース間寄生容量Ｃ２、発光素子ＥＬの等価容量Ｃｅｌ、駆動用トランジスタＴ２のソースＳに付加している補助容量Ｃｓｕｂで決定される。この様に閾電圧Ｖｔｈの変動分ΔＶｔｈは前行の給電線ＤＳの電圧降下量（容量カップリング量）ΔＶＣに依存している。電圧降下分ΔＶＣはまた前行の画素に供給される入力信号のレベルに依存している。よってこの容量カップリングにより、駆動用トランジスタＴ２のゲートソース間電圧Ｖｇｓは黒表示時と白表示時とで異なってしまう。

白表示及び黒表示のいずれの場合でも、前行（前段）からのカップリングによって当段の駆動用トランジスタのゲートソース間電圧Ｖｇｓはその閾電圧ＶｔｈよりもΔＶｔｈだけ大きくなるが、閾電圧補正期間（５）が短いためこの誤差分ΔＶｔｈを除くことはできない。従って誤差分ΔＶｔｈは当行の画素の信号書込み前に残ってしまい、特に前行が白表示の場合大きなものとなる一方、黒表示の場合は目立たない。このため前段の表示階調（即ち前段の給電線ＤＳに流れる電流量）によって当行の画素の輝度に影響が現れる。ラインの表示階調によって輝度がラインごとにばらついてしまう。特に画面に窓枠状のパターンを表示したときには窓枠パターンの境界でクロストークが強く現れることになる。

図１４は、上述した図１３の参考例で問題となるクロストークに対処した動作シーケンスを表している。理解を容易にするため、図１３と同様の表記を採用している。図１４は本発明にかかる表示装置の画素構成を示す回路図及び動作シーケンスを示すタイミングチャートである。画素構成は図１３に示した構成とまったく同様であり、動作シーケンスのみが異なっている。具体的には、ドライブスキャナは、前行の画素２Ａで信号書込み動作（６）が終わった後、当行の画素２Ｂで信号書込み動作（６）が始まる前に、前行の給電線ＤＳを高電位Ｖｃｃから低電位Ｖｓｓに切換え、当行の画素２Ｂで信号書込み動作（６）が完了した後、前行の給電線ＤＳを低電位Ｖｓｓから高電位Ｖｃｃに戻している。即ちタイミングチャートに示すように、前行の給電線ＤＳ上に現れる電源電圧Ａは、前行の信号書込み期間（６）が終了した後、高電位Ｖｃｃから低電位Ｖｓｓに一旦立下り、当行の画素の信号書込み期間（６）が終わった後、再び高電位Ｖｃｃに復帰している。より具体的には前行の電源電圧Ａは、当行の画素の最後の補正期間（５）が始まる前に、ＶｃｃからＶｓｓに切換えられている。なお高電位Ｖｃｃから立下げる低電位は必ずしもＶｓｓに限られるものではないが、回路構成上の簡便さからＶｓｓとすることが望ましい。なお本実施形態では、当行の画素２Ｂは、信号書込み動作（６）の前に駆動用トランジスタＴ２の閾電圧Ｖｔｈを打ち消す電圧を保持容量Ｃ１に保持するための閾電圧補正動作（５）を時分割的に複数回繰り返している。その際信号書込み動作（６）の直前に行う最後の閾電圧補正動作（５）は、それより前の閾電圧補正動作よりも時間を短く設定している。

図１４に示した動作シーケンスを行うことで、階調によらず前行の電源ラインから当行の画素に飛ぶ込む容量カップリングを同一量とすることができるため、スジやクロストークのない均一な画質を得ることができる。本発明では前行の信号書込み期間（６）が終了した後、当行の閾電圧補正期間（５）が開始するまでに前行の電源ラインをオフしている。これにより当行の信号書込み期間（６）前から前行の電源ラインの電圧変化は階調に依存することなくＶｃｃからＶｓｓになる。但しＶｓｓは一例であり、電源ラインは必ずしもＶｓｓとなる必要はなく、発光素子ＥＬがオフする電圧であれば良い。電源ラインの電圧変化が階調によらず一定であるため、前行の電源ラインから補助容量Ｃｓｕｂを介して当行の画素の駆動用トランジスタＴ２のソースＳに容量カップリングで入る電圧は階調によらなくなる。よって当行で閾電圧補正動作（５）を行う際に、ソース電圧の変化分ΔＶＣに差が生せず、前段の表示階調によって当段の表示輝度にばらつきが生じることはない。

前段の電源ラインは当段の画素の信号書込み動作が終了した後、再び高電位Ｖｃｃにすればよい。このとき前段の表示階調によって再びカップリングが当段の駆動用トランジスタのソース及びゲートＧに入力されるが、このとき駆動用トランジスタＴ２のゲートソース間電圧は一定であるため、発光輝度にばらつきは生じない。

図１５は、本発明にかかる表示装置の動作シーケンスの他の実施形態を示す模式図である。理解を容易にするため、図１４に示した先の実施形態と同様の表記を採用している。本実施形態では、当行の画素の書込み動作（６）の直前に行うべき最終の閾電圧補正動作を省略している。この様に最終閾電圧補正動作をスキップすることで、仮に前行の給電線ＤＳで電源電圧Ａの立下りが大きく鈍ったとしても、その影響を受けることがない。電源電圧Ａの立下りが鈍った部分で、当行の駆動用トランジスタＴ２のゲート電位及びソース電位は変動を受けるが、この部分ではもはや閾電圧補正動作を行わないので、Ｖｇｓは電源電圧Ａの立下りの鈍りによらず一定に維持される。

本発明にかかる表示装置は、図１６に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスター部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。

本発明にかかる表示装置は、図１７に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。

以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。

図１８は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。

図１９は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。

図２０は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。

図２１は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。

図２２は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。

本発明にかかる表示装置の全体構成を示すブロック図である。 図１に示した表示装置に形成される画素の一例を示す回路図である。 図２に示した画素の動作の参考例を示すタイミングチャートである。 図２に示した画素の動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供するグラフである。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供するグラフである。 同じく動作説明に供する模式図である。 参考例にかかる表示装置の画素回路構成及び動作シーケンスを示す模式図である。 本発明にかかる表示装置の実施形態を示す模式図である。 本発明にかかる表示装置の他の実施形態を示す模式図である。 本発明にかかる表示装置のデバイス構成を示す断面図である。 本発明にかかる表示装置のモジュール構成を示す平面図である。 本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。 本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。 本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。 本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。 本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。 従来の表示装置の一例を示す回路図である。 従来の表示装置の問題点を表すグラフである。 従来の表示装置の別の例を示す回路図である。

符号の説明

１・・・画素アレイ部、２・・・画素、３・・・水平セレクタ（信号セレクタ）、４・・・ライトスキャナ、５・・・ドライブスキャナ、Ｔ１・・・サンプリング用トランジスタ、Ｔ２・・・駆動用トランジスタ、Ｃ１・・・保持容量、Ｃｓｕｂ・・・補助容量、ＥＬ・・・発光素子、ＷＳ・・・走査線、ＤＳ・・・給電線、ＳＬ・・・信号線

Claims (6)

1. 画素アレイ部と駆動部とからなり、
   前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素と、該走査線と平行に配された給電線とを備え、
   前記画素は少なくとも、サンプリング用トランジスタと、駆動用トランジスタと、保持容量と、発光素子と、補助容量とを有し、
   前記サンプリング用トランジスタは、その制御端が当行の走査線に接続し、その一対の電流端が該信号線と該駆動用トランジスタの制御端との間に接続し、
   前記駆動用トランジスタは、ドレイン側の電流端が当行の給電線に接続し、ソース側の電流端が該発光素子に接続し、
   前記保持容量は、該駆動用トランジスタのゲートとなる制御端とソース側の電流端との間に接続し、
   前記補助容量は、該駆動用トランジスタのソース側電流端と、当行の給電線よりも前の行に配された給電線との間に接続し、
   前記駆動部は、ライトスキャナと、ドライブスキャナと、信号セレクタとを有し、
   前記信号セレクタは、列状の信号線に映像信号を供給し、
   前記ライトスキャナは、行状の走査線に順次制御信号を供給してサンプリング用トランジスタを駆動し、該信号線から該保持容量に映像信号を書込む信号書込み動作を行い、
   前記ドライブスキャナは、各給電線を高電位と低電位で切り換えて、発光期間に該駆動用トランジスタから映像信号に応じた駆動電流を該発光素子に供給し、
   前記ドライブスキャナは、前行の画素で信号書込み動作が終った後、当行の画素で信号書込み動作が始まる前に、該前行の給電線を高電位から低電位に切り換え、
   当行の画素で信号書込み動作が完了した後該前行の給電線を低電位から高電位に戻す表示装置。
2. 前記発光素子は、そのアノードが駆動用トランジスタのソース側電流端に接続し、そのカソードが所定のカソード電位に接続し、
   前記ドライブスキャナが供給する低電位は、該カソ−ド電位に発光素子の閾電圧を加えた電位よりも低い請求項１記載の表示装置。
3. 当行の画素は、信号書込み動作の前に該駆動用トランジスタの閾電圧を打消す電圧を該保持容量に保持するための閾電圧補正動作を時分割的に複数回繰り返し、且つ前行の画素の信号書込み動作が終った後は閾電圧補正動作を行わない請求項１記載の表示装置。
4. 前記画素は、信号書込み動作の前に該駆動用トランジスタの閾電圧を打消す電圧を該保持容量に保持するための閾電圧補正動作を時分割的に複数回繰り返し、且つ信号書込み動作の直前に行う最後の閾電圧補正動作は、それより前の閾電圧補正動作よりも時間が短い請求項１記載の表示装置。
5. 請求項１に記載された表示装置を有する電子機器。
6. 画素アレイ部と駆動部とからなり、
   前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素と、該走査線と平行に配された給電線とを備え、前記画素は少なくとも、サンプリング用トランジスタと、駆動用トランジスタと、保持容量と、発光素子と、補助容量とを有し、前記サンプリング用トランジスタは、その制御端が当行の走査線に接続し、その一対の電流端が該信号線と該駆動用トランジスタの制御端との間に接続し、前記駆動用トランジスタは、ドレイン側の電流端が当行の給電線に接続し、ソース側の電流端が該発光素子に接続し、前記保持容量は、該駆動用トランジスタのゲートとなる制御端とソース側の電流端との間に接続し、前記補助容量は、該駆動用トランジスタのソース側電流端と、当行の給電線よりも前の行に配された給電線との間に接続し、
   前記駆動部は、ライトスキャナと、ドライブスキャナと、信号セレクタとを有し、前記信号セレクタは、列状の信号線に映像信号を供給し、前記ライトスキャナは、行状の走査線に順次制御信号を供給してサンプリング用トランジスタを駆動し、該信号線から該保持容量に映像信号を書込む信号書込み動作を行い、前記ドライブスキャナは、各給電線を高電位と低電位で切り換えて、発光期間に該駆動用トランジスタから映像信号に応じた駆動電流を該発光素子に供給する表示装置を駆動するため、
   前記ドライブスキャナは、前行の画素で信号書込み動作が終った後、当行の画素で信号書込み動作が始まる前に、該前行の給電線を高電位から低電位に切り換え、
   当行の画素で信号書込み動作が完了した後該前行の給電線を低電位から高電位に戻す表示装置の駆動方法。

Images