JP2011043729A - 表示装置および電子機器 - Google Patents

Abstract

【課題】光検出センサを表示パネルの発光面と反対側に配置する構成を採るに当たって、ダミー画素の輝度検出を効率良く行えるようにする。
【解決手段】光検出センサ８１２を表示パネル７０の裏面に例えば貼り付けることによって設ける一方、表示パネル７０の表面にダミー画素８１１の有機ＥＬ素子２１が発する光を反射する反射膜８１３を形成する。そして、有機ＥＬ素子２１が発する光を反射膜８１３で反射させ、光検出センサ８１２に導くことで、ダミー画素８１１の輝度検出を効率良く行う。
【選択図】図１１

Description

本発明は、表示装置および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に２次元配置されてなる平面型（フラットパネル型）の表示装置および当該表示装置を有する電子機器に関する。

近年、画像表示を行う表示装置の分野では、電気光学素子として自発光型の素子（自発光素子）を用いた画素（画素回路）が行列状に配置されてなる平面型の自発光表示装置が急速に普及している。自発光素子としては、例えば、有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子が知られている。有機ＥＬ素子は、デバイスに流れる電流値に応じて発光輝度が変化する、いわゆる電流駆動型の電気光学素子である。

有機ＥＬ素子を電気光学素子として用いた有機ＥＬ表示装置は、次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために消費電力が小さい。有機ＥＬ素子は、自発光素子であることから、画素ごとに液晶にて光源からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高い。しかも、バックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。

一方で、有機ＥＬ素子は一般的に、発光量と発光時間に比例して輝度効率が低下することが知られている。かかる特性の有機ＥＬ素子を用いた表示装置では、表示画面上の特定の表示領域に例えば時刻表示の場合のように固定パターンの画像が繰り返して表示されると、当該特定の表示領域の有機ＥＬ素子は、他の表示領域の有機ＥＬ素子に比べて劣化の進行の度合いが速い。

劣化が進行した特定の表示領域の有機ＥＬ素子の輝度は、他の表示領域の有機ＥＬ素子の輝度に比して相対的に低下するために、当該特定の表示領域の部分が輝度ムラとして視認される。すなわち、表示画面上の特定の表示領域に固定パターンの画像が繰り返して表示される場合などに、当該特定の表示領域の表示箇所が固定的な輝度ムラとして視認される、一般的に焼付きと呼ばれる現象が生ずる。

この焼付き現象の解消は、有機ＥＬ表示装置に代表される自発光表示装置の最重要課題である。そのため、従来は、焼付き現象を信号処理の面から補正するために、画素アレイ部（表示領域）の外に画像表示に寄与しないダミー画素を設け、当該ダミー画素の輝度劣化の状態を検出し、その検出結果を基に焼付きを補正するようにしている（例えば、特許文献１参照）。

特開２００７−１５６０４４号公報

ダミー画素の輝度劣化の状態を検出するには光検出センサを用いることになるが、従来は、表示パネルの表面（発光面）側において、ダミー画素の発光面の対面する位置に光検出センサを配置する構成を採っていた。このように、表示パネルの表面側に光検出センサを配置した場合、パネルモジュールの厚みが増すことになるため、自発光表示装置の薄型という特性を活かすことができなくなってしまう。

一方、表示パネルの裏面には当該表示パネルを駆動するドライバ等のモジュールが存在するために、光検出センサを表示パネルの裏面側に配置してもパネルモジュールの厚みが増すことはない。しかし、光検出センサを表示パネルの裏面側に配置する構成を採ると、発光面と逆側でダミー画素の輝度を検出することになり、発光面側で検出する場合に比べて暗いためにダミー画素の輝度検出が難しくなる。

そこで、本発明は、光検出センサを表示パネルの発光面と反対側に配置する構成を採るに当たって、ダミー画素の輝度検出を効率良く行えるようにした表示装置および当該表示装置を有する電子機器を提供することを目的とする。

本発明による表示装置は、
表示パネルに設けられたダミー画素と、
前記表示パネルの発光面側に設けられ、前記ダミー画素から発せられる光を反射する反射膜と、
前記表示パネルの発光面と反対側に設けられ、前記反射膜で反射された前記ダミー画素からの光を検出する光検出センサと、
前記光検出センサの検出結果を基に画像表示に寄与する有効画素の輝度を補正する補正回路と
を備える。

上記構成の表示装置において、光検出センサを表示パネルの発光面と反対側、例えば表示パネルの裏面に設けることで、表示パネルの裏面には当該表示パネルの画素を駆動するドライバモジュールが存在するために、パネルモジュールの厚みが増すことはない。しかも、ダミー画素から発せられる光は、反射膜で反射されることによって光検出センサへ導かれるために、光検出センサが表示パネルの裏面側に設けられていても、ダミー画素の輝度検出を効率良く行うことができる。

本発明によれば、光検出センサを表示パネルの発光面と反対側に配置しても、ダミー画素の輝度検出を効率良く行うことができる。

本発明が適用される有機ＥＬ表示装置の構成の概略を示すシステム構成図である。 本発明が適用される有機ＥＬ表示装置の画素（画素回路）の回路構成を示す回路図である。 本発明が適用される有機ＥＬ表示装置の基本的な回路動作の説明に供するタイミング波形図である。 本発明が適用される有機ＥＬ表示装置の基本的な回路動作の動作説明図（その１）である。 本発明が適用される有機ＥＬ表示装置の基本的な回路動作の動作説明図（その２）である。 駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。 駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。 閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。 本発明が適用される焼付き補正機能を実現する焼付き補正回路の構成の一例を示すブロック図である。 Ｒ，Ｇ，Ｂの発光色について１００ｎｉｔ、２００ｎｉｔ、４００ｎｉｔの輝度ごとの発光時間−輝度の特性を示す図である。 実施例１に係る光検出センサを含むダミー画素の構造を示す断面構造図である。 補助配線の配線例を示す平面パターン図である。 実施例２に係る光検出センサを含むダミー画素の構造を示す断面構造図である。 本発明が適用されるテレビジョンセットの外観を示す斜視図である。 本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。 本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。 本発明が適用されるビデオカメラの外観を示す斜視図である。 本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

以下、発明を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。

１．本発明が適用される表示装置（有機ＥＬ表示装置の例）
１−１．システム構成
１−２．回路動作
２．実施形態
２−１．焼付き補正回路
２−２．実施例１（光検出センサをパネル裏面側に設ける例）
２−３．実施例２（光検出センサをパネル内に組み込む例）
３．変形例
４．適用例（電子機器）

＜１．本発明が適用される表示装置＞
［１−１．システム構成］
図１は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。

図１に示すように、本適用例に係る有機ＥＬ表示装置１０は、有機ＥＬ素子を含む複数の画素２０が行列状に２次元配置された画素アレイ部３０と、当該画素アレイ部３０の周辺に配置された駆動部とを有する構成となっている。駆動部は、書込み走査回路４０、電源供給部としての電源供給走査回路５０および信号出力回路６０等からなり、画素アレイ部３０の各画素２０を駆動する。

ここで、有機ＥＬ表示装置１０がカラー表示対応の場合は、１つの画素は複数の副画素（サブピクセル）から構成され、この副画素が画素２０に相当することになる。より具体的には、カラー表示用の表示装置では、１つの画素は、赤色光（Ｒ）を発光する副画素、緑色光（Ｇ）を発光する副画素、青色光（Ｂ）を発光する副画素の３つの副画素から構成される。

ただし、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素にさらに１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光（Ｗ）を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。

画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが画素行ごとに配線されている。さらに、列方向（画素列の画素の配列方向）に沿って信号線３３−１〜３３−ｎが画素列ごとに配線されている。

走査線３１−１〜３１−ｍは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２−１〜３２−ｍは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３−１〜３３−ｎは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。

画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、図１に示すように、書込み走査回路４０、電源供給走査回路５０および信号出力回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。

書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成されている。この書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の書込みに際して、走査線３１−１〜３１−ｍに対して書込み走査信号ＷＳ（ＷＳ１〜ＷＳｍ）を順次供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。

電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成されている。この電源供給走査回路５０は、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖｃｃｐと当該第１電源電位Ｖｃｃｐよりも低い第２電源電位Ｖｉｎｉで切り替わる電源電位ＤＳ（ＤＳ１〜ＤＳｍ）を電源供給線３２−１〜３２−ｍに供給する。後述するように、電源電位ＤＳのＶｃｃｐ／Ｖｉｎｉの切替えにより、画素２０の発光／非発光の制御が行なわれる。

信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇと基準電位Ｖｏｆｓとを選択的に出力するセレクタ構成となっている。ここで、基準電位Ｖｏｆｓは、映像信号の信号電圧Ｖｓｉｇの基準となる電位（例えば、映像信号の黒レベルに相当する電位）である。

信号出力回路６０から出力される信号電圧Ｖｓｉｇ／基準電位Ｖｏｆｓは、信号線３３−１〜３３−ｎを介して画素アレイ部３０の各画素２０に対して行単位で書き込まれる。すなわち、信号出力回路６０は、信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書き込みの駆動形態を採っている。

（画素回路）
図２は、画素（画素回路）２０の具体的な回路構成を示す回路図である。

図２に示すように、画素２０は、自発光素子、例えばデバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機ＥＬ素子２１と、当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（いわゆる、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。

有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３および保持容量２４を有する構成となっている。ここでは、駆動トランジスタ２２および書込みトランジスタ２３として、Ｎチャネル型のトランジスタ、例えばＴＦＴ（Thin Film Transistor；薄膜トランジスタ）を用いている。ただし、駆動トランジスタ２２および書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

なお、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いると、アモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができる。ａ−Ｓｉプロセスを用いることで、ＴＦＴを作成する基板の低コスト化、ひいては本有機ＥＬ表示装置１０の低コスト化を図ることが可能になる。また、駆動トランジスタ２２および書込みトランジスタ２３を同じ導電型の組み合わせにすると、両トランジスタ２２，２３を同じプロセスで作成することができるために低コスト化に寄与できる。

駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ドレイン／ソース電極）が電源供給線３２（３２−１〜３２−ｍ）に接続されている。

書込みトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３−１〜３３−ｎ）に接続され、他方の電極（ドレイン／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。また、書込みトランジスタ２３のゲート電極は、走査線３１（３１−１〜３１−ｍ）に接続されている。

駆動トランジスタ２２および書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。

保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極および有機ＥＬ素子２１のアノード電極に接続されている。

なお、有機ＥＬ素子２１の駆動回路としては、駆動トランジスタ２２および書込みトランジスタ２３の２つのトランジスタと保持容量２４の１つの容量素子とからなる回路構成のものに限られるものではない。

他の回路例としては、例えば、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機ＥＬ素子２１の容量不足分を補う補助容量を必要に応じて設けた回路構成を採ることも可能である。さらには、駆動トランジスタ２２に対して直列にスイッチングトランジスタを接続し、当該スイッチングトランジスタの導通／非導通によって有機ＥＬ素子２１の発光／非発光の制御を行う回路構成を採ることも可能である。

上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力回路６０から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。

駆動トランジスタ２２は、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳが第１電源電位Ｖｃｃｐにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。

駆動トランジスタ２２はさらに、電源電位ＤＳが第１電源電位Ｖｃｃｐから第２電源電位Ｖｉｎｉに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。

この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御することができる。このデューティ制御により、１フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。

電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖｃｃｐ，Ｖｉｎｉのうち、第１電源電位Ｖｃｃｐは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖｉｎｉは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖｉｎｉは、基準電位Ｖｏｆｓよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶｔｈとするときＶｏｆｓ−Ｖｔｈよりも低い電位、好ましくはＶｏｆｓ−Ｖｔｈよりも十分に低い電位に設定される。

［１−２．回路動作］
続いて、上記構成の有機ＥＬ表示装置１０の基本的な回路動作について、図３のタイミング波形図を基に図４および図５の動作説明図を用いて説明する。なお、図４および図５の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。また、有機ＥＬ素子２１の等価容量２５についても図示している。

図３のタイミング波形図には、走査線３１の電位（書込み走査信号）ＷＳ、電源供給線３２の電位（電源電位）ＤＳ、信号線３３の電位（Ｖｓｉｇ／Ｖｏｆｓ）、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓのそれぞれの変化を示している。

（前フレームの発光期間）
図３のタイミング波形図において、時刻ｔ１１以前は、前のフレーム（フィールド）における有機ＥＬ素子２１の発光期間となる。この前フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖｃｃｐにあり、また、書込みトランジスタ２３が非導通状態にある。

このとき、駆動トランジスタ２２は飽和領域で動作するように設計されている。これにより、図４（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン−ソース間電流）Ｉｄｓが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。

（閾値補正準備期間）
時刻ｔ１１になると、線順次走査の新しいフレーム（現フレーム）に入る。そして、図４（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖｃｃｐから、信号線３３の基準電位Ｖｏｆｓに対してＶｏｆｓ−Ｖｔｈよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖｉｎｉに切り替わる。

ここで、有機ＥＬ素子２１の閾値電圧をＶｔｈｅｌ、共通電源供給線３４の電位（カソード電位）をＶｃａｔｈとする。このとき、低電位ＶｉｎｉをＶｉｎｉ＜Ｖｔｈｅｌ＋Ｖｃａｔｈとすると、駆動トランジスタ２２のソース電位Ｖｓが低電位Ｖｉｎｉにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。

次に、時刻ｔ１２で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図４（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき、信号出力回路６０から信号線３３に対して基準電位Ｖｏｆｓが供給されているために、駆動トランジスタ２２のゲート電位Ｖｇが基準電位Ｖｏｆｓになる。また、駆動トランジスタ２２のソース電位Ｖｓは、基準電位Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉにある。

このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｉｎｉとなる。ここで、Ｖｏｆｓ−Ｖｉｎｉが駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈなる電位関係に設定する必要がある。

このように、駆動トランジスタ２２のゲート電位Ｖｇを基準電位Ｖｏｆｓに、ソース電位Ｖｓを低電位Ｖｉｎｉにそれぞれ固定して（確定させて）初期化する処理が、後述する閾値補正処理を行う前の準備（閾値補正準備）の処理である。したがって、基準電位Ｖｏｆｓおよび低電位Ｖｉｎｉが、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの各初期化電位となる。

（閾値補正期間）
次に、時刻ｔ１３で、図４（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わると、駆動トランジスタ２２のゲート電位Ｖｇが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Ｖｇから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向けて駆動トランジスタ２２のソース電位Ｖｓが上昇を開始する。

ここでは、便宜上、駆動トランジスタ２２のゲート電極の初期化電位Ｖｏｆｓを基準として、当該初期化電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向けてソース電位Ｖｓを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに収束する。この閾値電圧Ｖｔｈに相当する電圧は保持容量２４に保持される。

なお、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖｃａｔｈを設定しておくこととする。

次に、時刻ｔ１４で走査線３１の電位ＷＳが低電位側に遷移することで、図５（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、駆動トランジスタ２２にドレイン−ソース間電流Ｉｄｓは流れない。

（信号書込み＆移動度補正期間）
次に、時刻ｔ１５で、図５（Ｂ）に示すように、信号線３３の電位が基準電位Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。続いて、時刻ｔ１６で、走査線３１の電位ＷＳが高電位側に遷移することで、図５（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖｓｉｇをサンプリングして画素２０内に書き込む。

この書込みトランジスタ２３による信号電圧Ｖｓｉｇの書込みにより、駆動トランジスタ２２のゲート電位Ｖｇが信号電圧Ｖｓｉｇとなる。そして、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持された閾値電圧Ｖｔｈに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。

このとき、有機ＥＬ素子２１はカットオフ状態（ハイインピーダンス状態）にある。したがって、映像信号の信号電圧Ｖｓｉｇに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）は有機ＥＬ素子２１の等価容量２５に流れ込み、当該等価容量２５の充電が開始される。

有機ＥＬ素子２１の等価容量２５の充電により、駆動トランジスタ２２のソース電位Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ２２の移動度μに依存したものとなる。

ここで、映像信号の信号電圧Ｖｓｉｇに対する保持容量２４の保持電圧Ｖｇｓの比率、即ち書込みゲインＧが１（理想値）であると仮定する。すると、駆動トランジスタ２２のソース電位ＶｓがＶｏｆｓ−Ｖｔｈ＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。

すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。

このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖｇｓに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ２２の移動度μの画素ごとのばらつきを補正する移動度補正処理である。

より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）が高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正処理が行われる。

また、映像信号の信号振幅Ｖｉｎを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。したがって、負帰還の帰還量ΔＶは移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。

（発光期間）
次に、時刻ｔ１７で走査線３１の電位ＷＳが低電位側に遷移することで、図５（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。

ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖｓの変動に連動してゲート電位Ｖｇも変動する。このように、駆動トランジスタ２２のゲート電位Ｖｇがソース電位Ｖｓの変動に連動して変動する動作が、保持容量２４によるブートストラップ動作である。

駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、当該電流Ｉｄｓに応じて有機ＥＬ素子２１のアノード電位が上昇する。

そして、有機ＥＬ素子２１のアノード電位がＶｔｈｅｌ＋Ｖｃａｔｈを越えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電位Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電位Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖｇも連動して上昇する。

このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ１８で信号線３３の電位が映像信号の信号電圧Ｖｓｉｇから基準電位Ｖｏｆｓに切り替わる。

以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖｓｉｇの書込み（信号書込み）および移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込みおよび移動度補正の各処理動作は、時刻ｔ６−ｔ７の期間において並行して実行される。

なお、ここでは、閾値補正処理を１回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正および信号書込み処理と共に行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平走査期間に亘って分割して複数回実行する、いわゆる分割閾値補正を行う駆動法を採ることも可能である。

この分割閾値補正の駆動法を採用することにより、高精細化に伴う多画素化によって１水平走査期間に割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができるために、閾値補正処理を確実に行うことができる。

〔閾値キャンセルの原理〕
ここで、駆動トランジスタ２２の閾値キャンセル（即ち、閾値補正）の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）² ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。

図６に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの特性を示す。

この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきに対するキャンセル処理を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になる。

これに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、ゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。

一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶである。したがって、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、次式（２）で表される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−Ｖｏｆｓ−ΔＶ）²
……（２）

すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、駆動トランジスタ２２の閾値電圧Ｖｔｈが画素ごとに変動したとしても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。

〔移動度補正の原理〕
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図７に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。

画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に例えば両画素Ａ，Ｂに同レベルの信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。

ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図７に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｂの帰還量ΔＶ２に比べて大きい。

そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート−ソース間電圧Ｖｇｓに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素ごとのばらつきを抑制することができる。

具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。

以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。

したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖｇｓに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）に応じた帰還量ΔＶで、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに負帰還をかける処理が移動度補正処理となる。

ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図８を用いて説明する。

図８において、（Ａ）は閾値補正および移動度補正を共に行わない場合、（Ｂ）は移動度補正を行わず、閾値補正のみを行った場合、（Ｃ）は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図８（Ａ）に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。

これに対し、閾値補正のみを行った場合は、図８（Ｂ）に示すように、ドレイン−ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差は残る。そして、閾値補正および移動度補正を共に行うことで、図８（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差をほぼ無くすことができる。したがって、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。

また、図２に示した画素２０は、閾値補正および移動度補正の各補正機能に加えて、先述した保持容量２４によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。

すなわち、有機ＥＬ素子２１のＩ−Ｖ特性の経時変化に伴って駆動トランジスタ２２のソース電位Ｖｓが変化したとしても、保持容量２４によるブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電位Ｖｇｓを一定に維持することができる。したがって、有機ＥＬ素子２１に流れる電流は変化せず一定となる。その結果、有機ＥＬ素子２１の発光輝度も一定に保たれるために、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。

＜２．実施形態＞
前にも述べたように、有機ＥＬ表示装置では、劣化が進行した特定の表示領域の有機ＥＬ素子の輝度が他の表示領域の有機ＥＬ素子に比べて相対的に低下することに起因して、当該特定の表示領域の表示箇所が固定的な輝度ムラとして視認される焼付き現象が発生する。ここで、有機ＥＬ素子の劣化の進行度合いが速い特定の表示領域とは、例えば時刻表示（時計表示）の場合のように固定パターンの画像が繰り返して表示される領域を言う。この焼付き現象を解消するために、有機ＥＬ表示装置１０は、焼付き現象を信号処理の面から補正する機能（焼付き補正機能）を備えている。

焼付き現象を信号処理の面から補正するに当たっては、表示パネル７０上の画素アレイ部（表示領域）３０の外に画像表示に寄与しないダミー画素を設け、当該ダミー画素を表示領域の有効画素（画素２０）と同様に駆動することにより輝度を劣化させる。そして、ダミー画素の輝度劣化の状態を光検出センサによって検出するようにする。

画像表示に寄与する有効画素２０と同じ表示パネル７０上にダミー画素を作製し、当該ダミー画素を基本的に有効画素２０と同様に駆動することで、ダミー画素の輝度劣化の状態から各画素２０の輝度劣化の状態を予測することができる。したがって、ダミー画素の輝度劣化の状態を検出し、その検出結果を基に焼付き現象が生ずる特定の表示領域の各画素２０の輝度制御を行うことで、焼付き現象が生じないようにするための焼付き補正を行うことができる。

ダミー画素は、例えば画素アレイ部３０の各画素２０と同様の構成を採る。すなわち、ダミー画素は、画素２０と同様に、有機ＥＬ素子、駆動トランジスタ、書込みトランジスタおよび保持容量を有する。したがって、ダミー画素を画素２０と同じプロセスで作製できるために、ダミー画素を設けることによる表示パネル７０の生産上の難易度が上がることやコストが増加することはほとんど発生しない。

ダミー画素の輝度劣化の状態を光検出センサで検出する構成を採るに当たって、本実施形態では、ダミー画素に対して光検出センサを配置する際の具体的なレイアウト構造を特徴としている。

基本的には、本実施形態では、表示パネル７０上に設けられたダミー画素に対して、光検出センサを表示パネル７０の発光面と反対側に設ける構成を採る。ここで、発光面と反対側とは、表示パネル７０の裏面や表示パネル７０の内部を言う。

例えば、光検出センサを表示パネル７０の裏面に貼り付ける場合は、表示パネル７０の裏面には、一般的に、表示パネル７０を駆動するドライバなどのモジュールが存在するために、光検出センサを配置してもパネルモジュールの厚みが増すことはない。ここで、パネルモジュールとは、表示パネル７０を駆動するドライバなどのモジュールを含む表示パネル７０全体を言う。

さらに、本実施形態では、表示パネル７０の発光面側に、ダミー画素から発せられる光を反射するミラーシート等の反射膜を設ける。これにより、ダミー画素から発せられる光を反射膜で反射して、表示パネル７０の裏面に設けられた光検出センサに対して入射させることができるために、当該光検出センサが表示パネル７０の例えば裏面に設けられていても、ダミー画素の輝度検出を確実にかつ効率良く行うことができる。

［２−１．焼付き補正回路］
図９は、本発明が適用される焼付き補正機能を実現する焼付き補正回路の構成の一例を示すブロック図である。ここでは、本適用例に係る焼付き補正回路を用いる有機ＥＬ表示装置は、画素アレイ部３０の各画素（副画素）２０がＲ（赤），Ｇ（緑），Ｂ（青）の３原色を基本発光色とするカラー表示用の表示装置であるとする。

図９に示すように、本適用例に係る焼付き補正回路８０は、ダミー画素部８１、劣化量算出部８２および補正処理部８３を有する構成となっている。ダミー画素部８１は、表示パネル７０上における画素アレイ部（表示領域）３０外の領域に設けられる。ダミー画素部８１には、画素アレイ部３０を構成するＲ，Ｇ，Ｂの各画素２０のそれぞれに対応する３色のダミー画素８１１Ｒ，８１１Ｇ，８１１Ｂが設けられている。すなわち、ダミー画素８１１Ｒ，８１１Ｇ，８１１Ｂは表示領域の基本発光色に対応する色依存性を持っている。

ダミー画素８１１Ｒ，８１１Ｇ，８１１Ｂはさらに、異なる複数の発光輝度に対応して各色ごとに複数個ずつ設けられることで、輝度依存性をも持っている。具体的には、Ｒのダミー画素８１１Ｒは、３種類の発光輝度、例えば１００ｎｉｔ、２００ｎｉｔ、４００ｎｉｔに対応して３個のダミー画素８１１Ｒ１，８１１Ｒ２，８１１Ｒ３からなる。同様に、Ｇのダミー画素８１１Ｇは、３種類の発光輝度に対応して３個のダミー画素８１１Ｇ１，８１１Ｇ２，８１１Ｇ３からなり、Ｂのダミー画素８１１Ｂは、３種類の発光輝度に対応して３個のダミー画素８１１Ｂ１，８１１Ｂ２，８１１Ｂ３からなる。

Ｒのダミー画素８１１Ｒ１，８１１Ｒ２，８１１Ｒ３、Ｇのダミー画素８１１Ｇ１，８１１Ｇ２，８１１Ｇ３、Ｂのダミー画素８１１Ｂ１，８１１Ｂ２，８１１Ｂ３は、それぞれの色に対応しかつ３種類の発光輝度に対応したダミー画素用の表示信号によって発光駆動される。以下、これら各発光色および各発光輝度のダミー画素を総称してダミー画素８１１と記述する場合もある。

ダミー画素部８１にはダミー画素８１１に加えて、光検出センサ８１２（８１２Ｒ１，８１２Ｒ２，８１２Ｒ３／８１２Ｇ１，８１２Ｇ２，８１２Ｇ３／８１２Ｂ１，８１２Ｂ２，８１２Ｂ３）が設けられている。光検出センサ８１２は、各発光色および各発光輝度のダミー画素８１１が発する光をそれぞれ検出することで、これらのダミー画素８１１の輝度を測定する。

光検出センサ８１２には周知の光検出素子を用いることができる。一例として、アモルファスシリコン半導体を用いた可視光センサを用いることができる。光検出センサ８１２は、例えば、電流値として検出される輝度情報（光量情報）を電圧値として出力する。光検出センサ８１２の検出結果である輝度情報は、劣化量算出部８２に供給される。

前にも述べたように、ダミー画素８１１の自発光素子である有機ＥＬ素子は、発光輝度（発光量）と発光時間に比例して輝度効率が低下する。この輝度効率が低下する度合いは発光色ごとに異なる。図１０に、Ｒ，Ｇ，Ｂの発光色について１００ｎｉｔ、２００ｎｉｔ、４００ｎｉｔの輝度ごとの発光時間−輝度の特性を示す。図１０において、ある発光時間ｔ１までは実測の特性を示し、時間ｔ１以降は推定の特性を示している。

このように、ダミー画素８１１と光検出センサ８１２の組合せからなるダミー画素部８１において、本実施形態では、ダミー画素８１１における光検出センサ８１２のレイアウト構造を特徴としており、その具体的な実施例については後述する。

劣化量算出部８２は、各発光色および各発光輝度のダミー画素８１１に対応する光検出センサ８１２の検出結果（輝度情報）から各発光色での輝度の劣化特性を求め、この求めた劣化特性カーブと映像信号とを用いて焼付きが生じる領域の有効画素２０の劣化量を算出する。ここで、有効画素２０の劣化量とは、有効画素２０の発光素子、即ち有機ＥＬ素子の劣化量である。また、劣化量算出部８２で求める劣化特性カーブは、図１０の劣化特性カーブに相当する。

補正処理部８３は、ＦＰＧＡ（Field Programmable Gate Array）などによって構成される。この補正処理部８３は、劣化量算出部８２で算出された有機ＥＬ素子の劣化量を基に焼付き補正量を算出し、当該焼付き補正量に応じて焼付きが生じる領域の有効画素２０を駆動する映像信号ＳＩＧのレベルを制御することで、当該有効画素２０の発光輝度を補正する。この輝度補正により、自発光素子である有機ＥＬ素子の特性の劣化に起因する焼付き現象を信号処理の面から補正することができる。

補正処理部８３で補正された映像信号は、表示パネル７０の有効画素２０を駆動することによって画像表示を行うドライバ９０に供給される。このドライバ９０などのモジュールは、表示パネル７０の裏面側に設けられる。ドライバ９０は、図２に示す信号出力回路（セレクタ）６０に対して映像信号の信号電圧Ｖｓｉｇを供給する。

上述したように、有機ＥＬ素子の特性の劣化に起因する焼付き現象を信号処理の面から補正する、本適用例に係る焼付き補正回路８０は、ダミー画素８１１→光検出センサ８１２→劣化量算出部８２→補正処理部８３→ドライバ９０の経路によって構成されている。なお、焼付き補正機能を実現する回路としては、上記構成の焼付き補正回路８０に限られるものではなく、焼付き現象を信号処理の面から補正できるものであればその構成は問わない。

以下に、本実施形態の特徴部分である、ダミー画素８１１における光検出センサ８１２のレイアウト構造の具体的な実施例については説明する。

［２−２．実施例１］
図１１は、実施例１に係る光検出センサ８１２を含むダミー画素８１１の構造を示す断面構造図である。先述したように、ダミー画素８１１は、図２に示す画素（有効画素）２０と同様に、有機ＥＬ素子２１に加えて、駆動トランジスタ２２等を含む駆動回路を有する構成となっている。

図１１に示すように、透明基板である例えばガラス基板７０１上には、駆動トランジスタ２２等を含む駆動回路が形成されている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ２２のみを図示し、他の構成素子については省略している。

駆動トランジスタ２２は、ゲート電極２２１と、ポリシリコン半導体層２２２の両側に設けられたソース／ドレイン領域２２３，２２４と、ポリシリコン半導体層２２２のゲート電極２２１と対向する部分のチャネル形成領域２２５とから構成されている。ソース／ドレイン領域２２３，２２４には、ソース／ドレイン電極２２６，２２７が電気的に接続されている。

ガラス基板７０１上にはさらに、絶縁膜７０２および絶縁平坦化膜７０３を介してダミー画素８１１の自発光素子である有機ＥＬ素子２１が形成されている。有機ＥＬ素子２１は、アノード電極２１１、有機層２１２およびカソード電極２１３によって構成されている。アノード電極２１１は金属等からなり、カソード電極２１３は有機層２１２上に全画素共通に形成された透明導電膜等からなる。

この有機ＥＬ素子２１において、有機層２１２は、アノード電極２１１上にホール輸送層/ホール注入層、発光層、電子輸送層および電子注入層が順次堆積されることによって形成される。そして、駆動トランジスタ２２による電流駆動の下に、アノード電極２１１を通して有機層２１２に電流が流れることで、当該有機層２１２内の発光層において電子と正孔が再結合する際に発光するようになっている。

そして、ガラス基板７０１上に、絶縁膜７０２を介して有機ＥＬ素子２１が画素単位で形成された後は、パッシベーション膜７０４を介して透明基板である例えばガラス基板７０５が接合される。このガラス基板７０５によって有機ＥＬ素子２１が封止されることにより表示パネル７０が形成される。このダミー画素８１１は、画素アレイ部３０の有効画素２０の形成時に同じプロセスで形成される。

上記構成のダミー画素８１１において、有機ＥＬ素子２１の輝度を検出する光検出センサ８１２は、表示パネル７０の裏面（発光面と反対側の面）側、即ちガラス基板７０１の下面側に設けられている。この光検出センサ８１２は、１つの画素の画素エリアよりも大きな面積にて、有機ＥＬ素子２１側を受光面としてガラス基板７０１に例えば貼り付けられることによって設けられる。

一方、表示パネル７０のダミー画素部８１の形成領域部分には、表示パネル７０の発光面側のガラス基板７０５上にミラーシート等の反射膜８１３が形成されている。この反射膜８１３は、アルミニウム膜やメタル蒸着等によるシート状のメタルなどからなり、表示パネル７０の発光面上、即ちガラス基板７０５上に積層されている。

反射膜８１３は、有機ＥＬ素子２１から発せられる光を反射することにより、表示パネル７０の裏面側に設けられた光検出センサ８１２に導く。有機ＥＬ素子２１から発せられる光は、反射膜８１３だけでなく、ガラス基板７０５の界面（パッシベーション膜７０４との接合面）でも反射されることによっても光検出センサ８１２に入射する。

ところで、先述したように、ダミー画素８１１は、画素アレイ部３０の有効画素２０の形成時に同じプロセスで形成される。したがって、ダミー画素８１１を複数形成する場合は、画素アレイ部３０の有効画素２０と同様にして同じ画素ピッチで形成するのが一般的である。

これに対して、本実施例１に係るレイアウト構造では、反射膜８１３およびガラス基板７０５の界面で反射される反射光が光検出センサ８１２へ至る光路中に障害物が存在しないようにする構成を採っている。

具体的には、先ず、画素アレイ部３０の有効画素２０の各々に対してカソード電位Ｖｃａｔｈを与えるべく、図１２に示すように、画素アレイ部３０の周囲に配線される補助配線７０６については、ダミー画素部８１の形成領域部分を避けて配線するようにする。この補助配線７０６は、通常、画素アレイ部３０において各有効画素２０間にメッシュ状に配線されることで、カソード配線（図２の共通電源供給線３４に相当）の配線抵抗を下げる作用を為す。

ダミー画素部８１の形成領域部分においても画素アレイ部３０と同様に補助配線７０６を配線すると、当然のことながら、図１１に破線で示すように、画素間の補助配線７０６が反射膜８１３などでの反射光の光路中において反射光の障害物として存在することになる。

ところが、補助配線７０６をダミー画素部８１の形成領域部分を避けて配線することにより、反射膜８１３およびガラス基板７０５の界面での反射光の光路を補助配線７０６によって遮ることがなくなる。その結果、有機ＥＬ素子２１から発せられ、反射膜８１３等で反射された光を光検出センサ８１２へ効率良く導くことができる。

また、ダミー画素部８１においても、個々の画素について画素アレイ部３０と同様に同じ画素ピッチで形成すると仮定する。すると、ダミー画素８１１に隣接する画素のアノード電極２１１や、駆動トランジスタ２２の金属電極（ゲート電極２２１やソース／ドレイン電極２２６，２２７）についても、図１１に破線で示すように、画素間の補助配線７０６が反射膜８１３などによる反射光の光路中において反射光の障害物として存在することになる。

そこで、ダミー画素８１１に隣接する画素について、アノード電極２１１や駆動トランジスタ２２の金属電極（ゲート電極２２１やソース／ドレイン電極２２６，２２７）をレイアウトしないようにする。これにより、補助配線７０６の場合と同様に、反射膜８１３およびガラス基板７０５の界面での反射光が光検出センサ８１２へ至る光路中に障害物が存在しなくなるため、有機ＥＬ素子２１から発せられ、反射膜８１３等で反射された光を光検出センサ８１２へ効率良く導くことができる。

このように、実施例１に係る光検出センサ８１２のレイアウト構造においては、光検出センサ８１２を表示パネル７０の裏面に設ける一方、表示パネル７０の表面に有機ＥＬ素子２１が発する光を反射する反射膜８１３を形成する構成を採っている。かかる構成を採ることにより、パネルモジュールの厚みを増すことなく、光検出センサ８１２をレイアウトできる。さらに、反射膜８１３の反射によって有機ＥＬ素子２１が発する光を光検出センサ８１２に導くことができるため、ダミー画素８１１の輝度検出を効率良く行うことができる。

特に、反射膜８１３およびガラス基板７０５の界面での反射光が光検出センサ８１２へ至る光路中に障害物が存在しないことから、光検出センサ８１２に入射する光のロスを抑えることができるため、ダミー画素８１１の輝度検出をより効率良く行うことができる。しかも、光検出センサ８１２を表示パネル７０の裏面に例えば貼り付ければ良いため、光検出センサ８１２として周知の高感度の光検出素子を用いることができる利点もある。

［２−３．実施例２］
図１３は、実施例２に係る光検出センサ８１２を含むダミー画素８１１の構造を示す断面構造図である。図１３において、図１１と同等部分（対応する部分）には同一符号を付して示し、その説明については重複するので省略する。

実施例１に係る光検出センサ８１２のレイアウト構造では、光検出センサ８１２を表示パネル７０の裏面に例えば貼り付けることによって設ける構成を採っている。これに対して、本実施例２に係る光検出センサ８１２のレイアウト構造では、図１２に示すように、表示パネル７０の内部に光検出センサ８１２を組み込む（作り込む）構成を採っている。

すなわち、本実施例２に係る光検出センサ８１２のレイアウト構造においては、ガラス基板７０１上に駆動トランジスタ２２などを形成する過程で、同様にして光検出センサ８１２をガラス基板７０１上に形成する。光検出センサ８１２としては、ＰＩＮフォトダイオードなどを用いることができる。

実施例２に係る光検出センサ８１２のレイアウト構造によれば、実施例１と同様の作用効果を得ることができる。この作用効果に加えて、表示パネル７０を形成する過程で光検出センサ８１２を作り込むことができるために、実施例１の場合のような表示パネル７０の形成後に光検出センサ８１２を貼り付けるなどの作業を省ける利点もある。

＜３．変形例＞
上記実施形態では、画素２０の電気光学素子（発光素子）として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。すなわち、本発明は、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子などの自発光素子を画素２０の電気光学素子として用いる自発光型の表示装置全般に対して適用可能である。

＜４．適用例＞
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図１４〜図１８に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。

このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、各種の電子機器において、機器を大型化することなく、高品位な画像表示を行うことができる。すなわち、先述した実施形態の説明から明らかなように、本発明による表示装置は、パネルモジュールの厚みを増すことなく、自発光素子の特性の劣化に起因する焼付き現象の発生を抑えることができるために、薄型のパネルモジュールにて高品質な表示画像を得ることができる。

本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。

以下に、本発明が適用される電子機器の具体例について説明する。

図１４は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作成される。

図１５は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。

図１６は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。

図１７は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。

図１８は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより本適用例に係る携帯電話機が作製される。

１０…有機ＥＬ表示装置、２０…画素、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書込みトランジスタ、２４…保持容量、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線、３３（３３−１〜３３−ｎ）…信号線、３４…共通電源供給線、４０…書込み走査回路、５０…電源供給走査回路、６０…信号出力回路、７０…表示パネル、８０…焼付き補正回路、８１…ダミー画素部、８２…劣化量算出部、８３…補正処理部、９０…ドライバ、８１１…ダミー画素、８１２…光検出センサ

Claims (9)

1. 表示パネルに設けられたダミー画素と、
   前記表示パネルの発光面側に設けられ、前記ダミー画素から発せられる光を反射する反射膜と、
   前記表示パネルの発光面と反対側に設けられ、前記反射膜で反射された前記ダミー画素からの光を検出する光検出センサと、
   前記光検出センサの検出結果を基に画像表示に寄与する有効画素の輝度を補正する補正回路と
   を備える表示装置。
2. 前記ダミー画素から発せられる光は、前記表示パネルの発光面側の透明基板の界面でも反射されて前記光検出センサに入射する
   請求項１記載の表示装置。
3. 前記有効画素が行列状に配置された画素配列に対してメッシュ状に配線され、前記有効画素に対してカソード電位を供給する補助配線は、前記ダミー画素の領域を避けて配線されている
   請求項２記載の表示装置。
4. 前記ダミー画素に対して隣接する画素の構成素子は、前記反射膜および前記透明基板の界面で反射された反射光が前記光検出センサへ至る光路を避けてレイアウトされている
   請求項２記載の表示装置。
5. 前記ダミー画素に対して隣接する画素の構成素子は、当該画素の電気光学素子のアノード電極である
   請求項４記載の表示装置。
6. 前記ダミー画素に対して隣接する画素の構成素子は、当該画素に含まれるトランジスタの金属電極である
   請求項４記載の表示装置。
7. 前記表示パネルの裏面には、当該表示パネルの画素を駆動するドライバモジュールが設けられており、
   前記光検出センサは、前記表示パネルの裏面に設けられている
   請求項１記載の表示装置。
8. 前記光検出センサは、前記表示パネルの内部に組み込まれている
   請求項１記載の表示装置。
9. 表示パネルに設けられたダミー画素と、
   前記表示パネルの発光面側に設けられ、前記ダミー画素から発せられる光を反射する反射膜と、
   前記表示パネルの発光面と反対側に設けられ、前記反射膜で反射された前記ダミー画素からの光を検出する光検出センサと、
   前記光検出センサの検出結果を基に画像表示に寄与する有効画素の輝度を補正する補正回路と
   を備える表示装置を有する電子機器。

Images