JP2016158148A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2016158148A JP2016158148A JP2015035368A JP2015035368A JP2016158148A JP 2016158148 A JP2016158148 A JP 2016158148A JP 2015035368 A JP2015035368 A JP 2015035368A JP 2015035368 A JP2015035368 A JP 2015035368A JP 2016158148 A JP2016158148 A JP 2016158148A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- pixel
- buffer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000006243 chemical reaction Methods 0.000 claims abstract description 105
- 238000001514 detection method Methods 0.000 claims abstract description 60
- 239000003990 capacitor Substances 0.000 claims description 254
- 239000011159 matrix material Substances 0.000 claims description 4
- 108091022873 acetoacetate decarboxylase Proteins 0.000 description 106
- 238000012546 transfer Methods 0.000 description 66
- 239000002131 composite material Substances 0.000 description 65
- 238000012935 Averaging Methods 0.000 description 28
- 238000010586 diagram Methods 0.000 description 21
- 238000012545 processing Methods 0.000 description 17
- 230000007423 decrease Effects 0.000 description 10
- 238000005070 sampling Methods 0.000 description 9
- 230000003321 amplification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- 238000003384 imaging method Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 101710096660 Probable acetoacetate decarboxylase 2 Proteins 0.000 description 2
- 101150042711 adc2 gene Proteins 0.000 description 2
- 210000001747 pupil Anatomy 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/67—Focus control based on electronic image sensor signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
- Focusing (AREA)
- Automatic Focus Adjustment (AREA)
Abstract
Description
たとえば、特許文献1に記載の撮像素子は、各々が、射出瞳の第1の領域からの光束を光電変換する第1の光電変換部と、射出瞳の第2の領域からの光束を光電変換する第2の光電変換部と、第1の光電変換部及び第2の光電変換部とに共通に設けられた増幅手段と、第1の光電変換部の信号を増幅手段に転送する第1の転送手段と、第2の光電変換部の信号を増幅手段に転送する第2の転送手段とを含む複数の画素とを備える。この撮像素子は、第1の光電変換部の信号と第2の光電変換部の信号とを増幅手段の入力部で混合し、増幅手段から混合信号を出力する第1の動作と、第1の光電変換部の信号と第2の光電変換部の信号とを増幅手段から選択的に出力する第2の動作とを制御する駆動手段とを有する。
[第1の実施形態]
図1は、第1の実施形態の半導体装置601の構成を表わす図である。図2は、この半導体装置601の動作タイミングを表わす図である。
画素81は、第1の光電変換素子602と、第2の光電変換素子603と、ノードNDと、ノードNDの電圧をデータ出力線604に出力する出力部605と、第1の光電変換素子602とノードNDの間の第1のスイッチSW1と、第2の光電変換素子603とノードNDの間の第2のスイッチSW2とを含む。
図3は、第2の実施形態の半導体装置の一例であるCMOS(Complementary MOS)イメージセンサ1の構成を表わす図である。
カラムADC2は、画素の列ごとに配置されたADC7を備える。カラムADC2は、画素アレイ5の上下に配置されており、2列の画素の幅に1つのADC7が配置される。
列走査回路6は、画素アレイ5の列方向の選択処理を行なう。
図4は、画素アレイ5に含まれる画素(pix)8の構成を表わす図である。
行走査回路3は、選択信号SELをロウレベル、リセット信号RESETをハイレベル、転送制御信号TX_A、TX_Bをロウベルに設定する。このときは、選択トランジスタSTRがオフ、リセットトランジスタRTRがオン、転送トランジスタTTR(A)がオフ、転送トランジスタTTR(B)がオフとなる。その結果、共通出力線CLの電圧(ADC7に入力される電圧)は、プリチャージ電圧VDDを維持する。
行走査回路3は、選択信号SELをロウレベル、リセット信号RESETをハイレベル、転送制御信号TX_A、TX_Bをロウベルに設定する。このときは、選択トランジスタSTRがオフ、リセットトランジスタRTRがオン、転送トランジスタTTR(A)がオフ、転送トランジスタTTR(B)がオフとなる。その結果、共通出力線CLの電圧(ADC7に入力される電圧)は、プリチャージ電圧VDDを維持する。
画素アレイ5内の複数個の画素は、隣接する3つの画素を1組としたグループを構成する。以下では、1組を構成する左側の画素をL画素、中央の画素をC画素、右側の画素をR画素と称する。
(A)焦点検出無しで静止画を撮影するときの動作
図8は、焦点検出無しで静止画を撮影するときの、画素8、ADC7の動作を説明するための図である。
(1)ダーク信号のサンプル/ホールドフェーズ
制御回路98は、スイッチL_S6、C_S6、R_S6のみをオンに設定し、ADC7L、ADC7C、ADC7Rに含まれる他のスイッチをオフに設定する。これによって、L画素からのダーク信号DLがコンデンサL_C4に保持される。C画素からのダーク信号DCがコンデンサC_C4に保持される。R画素からのダーク信号DRがコンデンサR_C4に保持される。
次に、制御回路98は、スイッチL_S9、C_S9、R_S9、L_S2〜L_S4、C_S2〜C_S4、R_S2〜R_S4をオンに設定する。これによって、コンデンサL_C4に保持されたL画素からのダーク信号DLが、バッファL_BFを介してコンデンサL_C1、L_C2、L_C3に転送される。コンデンサC_C4に保持されたC画素からのダーク信号DCが、バッファC_BFを介してコンデンサC_C1、C_C2、C_C3に転送される。コンデンサR_C4に保持されたR画素からのダーク信号DRが、バッファR_BFを介してコンデンサR_C1、R_C2、R_C3に転送される。
次に、制御回路98は、スイッチL_Cをオンにすることによって比較器L_CMPのオートゼロを実行させ、スイッチC_Cをオンにすることによって比較器C_CMPのオートゼロを実行させ、スイッチR_Cをオンにすることによって比較器R_CMPのオートゼロを実行させる。これらのオートゼロ動作によって、比較器L_CMP、C_CMP、R_CMPを最適な動作点で動作させることができる。
制御回路98は、スイッチL_C、C_C、R_Cをオフに戻す。
制御回路98は、スイッチL_S7、C_S7、R_S7のみをオンに設定し、ADC7L、ADC7C、ADC7Rに含まれる他のスイッチをオフに設定する。これによって、L画素からの合成信号SL(A+B)がコンデンサL_C5に保持される。C画素からの合成信号SC(A+B)がコンデンサC_C5に保持される。R画素からの合成信号SR(A+B)がコンデンサR_C5に保持される。
次に、制御回路98は、スイッチL_S10、C_S10、R_S10、L_S2〜L_S4、C_S2〜C_S4、R_S2〜R_S4をオンに設定する。
比較器L_CMPは、入力ノードNDLの電圧と参照電圧と比較することによって、コンデンサL_C1、L_C2、L_C3にそれぞれ保持された信号SSLを平均化した信号をデジタル信号SSL*に変換する。比較器C_CMPは、入力ノードNDCの電圧を参照電圧と比較することによって、コンデンサC_C1、C_C2、C_C3にそれぞれ保持された信号SSCを平均化した信号をデジタル信号SSC*に変換する。比較器R_CMPは、入力ノードNDRの電圧と参照電圧と比較することによって、コンデンサR_C1、R_C2、R_C3にそれぞれ保持された信号SSRを平均化した信号をデジタル信号SSR*に変換する。
図10は、焦点検出有りで静止画を撮影するときの、画素8、ADC7の動作を説明するための図である。
制御回路98は、スイッチL_S7、C_S7、R_S7のみをオンに設定し、ADC7L、ADC7C、ADC7Rに含まれる他のスイッチをオフに設定する。これによって、L画素からのフォトダイオードPD(A)の信号SL(A)がコンデンサL_C5に保持される。C画素からのフォトダイオードPD(A)の信号SC(A)がコンデンサC_C5に保持される。R画素からのフォトダイオードPD(A)の信号SR(A)がコンデンサR_C5に保持される。
次に、制御回路98は、スイッチL_S10、C_S10、R_S10、L_S2〜L_S4、C_S2〜C_S4、R_S2〜R_S4をオンに設定する。これによって、コンデンサL_C5に保持されたL画素からのフォトダイオードPD(A)の信号SL(A)が、バッファ+L_BFを介してコンデンサL_C1、L_C2、L_C3に転送されて、コンデンサL_C1、L_C2、L_C3は、信号SAL(=SL(A)−DL)を保持する。コンデンサC_C5に保持されたC画素からのフォトダイオードPD(A)の信号SC(A)が、バッファC_BFを介してコンデンサC_C1、C_C2、C_C3に転送されて、コンデンサC_C1、C_C2、C_C3は、信号SAC(=SC(A)−DC)を保持する。コンデンサR_C5に保持されたR画素からのフォトダイオードPD(A)の信号SR(A)が、バッファR_BFを介してコンデンサR_C1、R_C2、R_C3に転送されて、コンデンサR_C1、R_C2、R_C3は、信号SAR(=SR(A)−DR)を保持する。
比較器L_CMPは、入力ノードNDLの電圧と参照電圧と比較することによって、コンデンサL_C1、L_C2、L_C3にそれぞれ保持された信号SALを平均化した信号をデジタル信号SAL*に変換する。比較器C_CMPは、入力ノードNDCの電圧を参照電圧と比較することによって、コンデンサC_C1、C_C2、C_C3にそれぞれ保持された信号SACを平均化した信号をデジタル信号SAC*に変換する。比較器R_CMPは、入力ノードNDRの電圧と参照電圧と比較することによって、コンデンサR_C1、R_C2、R_C3にそれぞれ保持された信号SARを平均化した信号をデジタル信号SAR*に変換する。
制御回路98は、スイッチL_S8、C_S8、R_S8のみをオンに設定し、ADC7L、ADC7C、ADC7Rに含まれる他のスイッチをオフに設定する。これによって、L画素からの合成信号SL(A+B)がコンデンサL_C6に保持される。C画素からの合成信号SC(A+B)がコンデンサC_C6に保持される。R画素からの合成信号SR(A+B)がコンデンサR_C6に保持される。
次に、制御回路98は、スイッチL_S11、C_S11、R_S11、L_S2〜L_S4、C_S2〜C_S4、R_S2〜R_S4をオンに設定する。
比較器L_CMPは、入力ノードNDLの電圧と参照電圧と比較することによって、コンデンサL_C1、L_C2、L_C3にそれぞれ保持された信号SBLを平均化した信号をデジタル信号SBL*に変換する。比較器C_CMPは、入力ノードNDCの電圧を参照電圧と比較することによって、コンデンサC_C1、C_C2、C_C3にそれぞれ保持された信号SBCを平均化した信号をデジタル信号SBC*に変換する。比較器R_CMPは、入力ノードNDRの電圧と参照電圧と比較することによって、コンデンサR_C1、R_C2、R_C3にそれぞれ保持された信号SBRを平均化した信号をデジタル信号SBR*に変換する。
図12は、焦点検出無しで静止画を撮影するときの、画素8、ADC7の動作を説明するための図である。ADC7C内の比較器C_CMPをオンに設定する。
(1)ダーク信号のサンプル/ホールドフェーズ
制御回路98は、スイッチL_S6、C_S6、R_S6のみをオンに設定し、ADC7L、ADC7C、ADC7Rに含まれる他のスイッチをオフに設定する。これによって、L画素からのダーク信号DLがコンデンサL_C4に保持される。C画素からのダーク信号DCがコンデンサC_C4に保持される。R画素からのダーク信号DRがコンデンサR_C4に保持される。
制御回路98は、スイッチL_S9、C_S9、R_S9、C_S1、C_S3、C_S5をオンに設定する。これによって、コンデンサL_C4に保持されたL画素からのダーク信号DLが、バッファL_BFを介してコンデンサC_C1に保持される。コンデンサC_C4に保持されたC画素からのダーク信号DCが、バッファC_BFを介してコンデンサC_C2に保持される。コンデンサR_C4に保持されたR画素からのダーク信号DRが、バッファR_BFを介してコンデンサC_C3に保持される。
次に、制御回路98は、スイッチC_Cをオンにすることによって比較器C_CMPのオートゼロを実行させる。
制御回路98は、スイッチC_Cをオフに戻す。比較器C_CMPは、入力ノードNDCの電圧と参照電圧と比較することによって、コンデンサC_C1、C_C2、C_C3にそれぞれ保持されたダーク信号DL、DC、SRを平均化した信号をデジタル信号DM*に変換する。
次に、制御回路98は、スイッチL_S10、C_S10、R_S10、C_S1、C_S3、C_S5をオンに設定する。これによって、コンデンサL_C5に保持されたL画素からの合成信号SL(A+B)が、バッファL_BFを介してコンデンサL_C1に転送されて、コンデンサL_C1、は、信号SSL(=SL(A+B)−DL)を保持する。コンデンサC_C5に保持されたC画素からの合成信号SC(A+B)が、バッファC_BFを介してコンデンサC_C2に転送されて、コンデンサC_C2は、信号SSC(=SC(A+B)−DC)を保持する。コンデンサR_C5に保持されたR画素からの合成信号SR(A+B)が、バッファR_BFを介してコンデンサC_C3に転送されて、コンデンサC_C3は、信号SSR(=SR(A+B)−DR)を保持する。
比較器C_CMPは、入力ノードNDCの電圧と参照電圧と比較することによって、コンデンサC_C1、C_C2、C_C3にそれぞれ保持された信号SSL、SSC、SSRを平均化した信号をデジタル信号SSM*に変換する。
図14は、焦点検出有りで動画を撮影するときの、画素8、ADC7の動作を説明するための図である。
(1)のダーク信号のサンプル/ホールドフェーズについては、焦点検出無しで静止画を撮影するときの動作と同じなので、説明を繰り返さない。
制御回路98は、スイッチL_S9、C_S9、R_S9、L_S1、L_S3、L_S5をオンに設定する。これによって、コンデンサL_C4に保持されたL画素からのダーク信号DLが、バッファL_BFを介してコンデンサL_C1に保持される。コンデンサC_C4に保持されたC画素からのダーク信号DCが、バッファC_BFを介してコンデンサL_C2に保持される。コンデンサR_C4に保持されたR画素からのダーク信号DRが、バッファR_BFを介してコンデンサL_C3に保持される。
次に、制御回路98は、スイッチL_Cをオンにすることによって比較器L_CMPのオートゼロを実行させる。
制御回路98は、スイッチL_Cをオフに戻す。比較器L_CMPは、入力ノードNDLの電圧と参照電圧と比較することによって、コンデンサL_C1、L_C2、L_C3にそれぞれ保持されたダーク信号DL、DC、DRを平均化した信号をデジタル信号DM*に変換する。
制御回路98は、スイッチL_S7、C_S7、R_S7のみをオンに設定し、ADC7L、ADC7C、ADC7Rに含まれる他のスイッチをオフに設定する。これによって、L画素からのフォトダイオードPD(A)の信号SL(A)がコンデンサL_C5に保持される。C画素からのフォトダイオードPD(A)の信号SC(A)がコンデンサC_C5に保持される。R画素からのフォトダイオードPD(A)の信号SR(A)がコンデンサR_C5に保持される。
次に、制御回路98は、スイッチL_S10、C_S10、R_S10、L_S1、L_S3、L_S5、C_S1、C_S3、C_S5をオンに設定する。
次に、制御回路98は、スイッチC_Cをオンにすることによって比較器C_CMPのオートゼロを実行させる。
比較器L_CMPは、入力ノードNDLの電圧と参照電圧と比較することによって、コンデンサL_C1、L_C2、L_C3にそれぞれ保持された信号SAL、SAC、SARを平均化した信号をデジタル信号SAM*に変換する。
制御回路98は、スイッチL_Cをオフに戻す。比較器C_CMPは、入力ノードNDCの電圧と参照電圧と比較することによって、コンデンサL_C1、L_C2、L_C3にそれぞれ保持された信号SL(A)、SC(A)、SR(A)を平均化した信号をデジタル信号SM(A)*に変換する。
制御回路98は、スイッチC_S8、C_S8、R_S8のみをオンに設定し、ADC7L、ADC7C、ADC7Rに含まれる他のスイッチをオフに設定する。これによって、L画素からの合成信号SL(A+B)がコンデンサL_C6に保持される。C画素からの合成信号SC(A+B)がコンデンサC_C6に保持される。R画素からの合成信号SR(A+B)がコンデンサR_C6に保持される。
次に、制御回路98は、スイッチL_S11、C_S11、R_S11、C_S1、C_S3、C_S5をオンに設定する。これによって、コンデンサL_C6に保持されたL画素からの合成信号SL(A+B)が、バッファL_BFを介してコンデンサC_C1に転送されて、コンデンサC_C1、は、信号SBL(=SL(A+B)−SL(A))を保持する。コンデンサC_C6に保持されたC画素からの合成信号SC(A+B)が、バッファC_BFを介してコンデンサC_C2に転送されて、コンデンサC_C2は、信号SBC(=SC(A+B)−SC(A))を保持する。コンデンサR_C6に保持されたR画素からの合成信号SR(A+B)が、バッファR_BFを介してコンデンサC_C3に転送されて、コンデンサC_C3は、信号SBR(=SR(A+B)−SR(A))を保持する。
比較器C_CMPは、入力ノードNDCの電圧と参照電圧と比較することによって、コンデンサC_C1、C_C2、C_C3にそれぞれ保持された信号SBL、SBC、SBRを平均化した信号をデジタル信号SBM*に変換する。
図16は、焦点検出有りで動画を撮影するときの、画素8、ADC7の動作の参考例を説明するための図である。
まず、L画素からダーク信号DLが比較器C_CMPへ出力される。それと同時に、C画素からダーク信号DCが比較器C_CMPへ出力され、R画素からダーク信号DRが比較器C_CMPへ出力される。比較器C_CMPは、オートゼロ動作を実行する。その後、比較器C_CMPは、ダーク信号DL、DC、DRを平均化した信号をAD変換して、デジタル信号DM*を出力する。
参考例では、比較器C_CMPは、SBM*を求める前に、オートゼロ動作が実行されない。これに対して、前述の(D)で説明した方式では、SBM*を求める前にオートゼロ動作が実行される。したがって、(D)で説明した方式の方が参考例よりも、AD変換の精度がよくなる。
図17は、第3の実施形態のADC7の構成を表わす図である。
サンプル回路16Lは、スイッチL_S6〜L_S11に加えて、スイッチL_S12を備える。スイッチL_S12は、スイッチL_S10と同様に、スイッチL_S7と接続する。サンプル回路16Cは、スイッチC_S6〜C_S11に加えて、スイッチC_S12を備える。スイッチC_S12は、スイッチC_S10と同様に、スイッチC_S7と接続する。サンプル回路16Rは、スイッチR_S6〜R_S11に加えて、スイッチR_S12を備える。スイッチR_S12は、スイッチR_S10と同様に、スイッチR_S7と接続する。
図17を参照して、ADC7の動作について説明する。
制御回路98は、スイッチL_S6、C_S6、R_S6のみをオンに設定し、ADC7L、ADC7C、ADC7Rに含まれる他のスイッチをオフに設定する。これによって、L画素からのダーク信号DLがコンデンサL_C4に保持される。C画素からのダーク信号DCがコンデンサC_C4に保持される。R画素からのダーク信号DRがコンデンサR_C4に保持される。
次に、制御回路98は、スイッチL_S9、C_S9、R_S9、L_S2〜L_S4、C_S2〜C_S4、R_S2〜R_S4、L_S13、C_S13、R_S13をオンに設定する。これによって、コンデンサL_C4に保持されたL画素からのダーク信号DLが、バッファL_BF1を介してコンデンサL_C1、L_C2、L_C3に保持される。コンデンサC_C4に保持されたC画素からのダーク信号DCが、バッファC_BF1を介してコンデンサC_C1、C_C2、C_C3に保持される。コンデンサR_C4に保持されたR画素からのダーク信号DRが、バッファR_BF1を介してコンデンサR_C1、R_C2、R_C3に保持される。
次に、制御回路98は、スイッチL_Cをオンにすることによって比較器L_CMPのオートゼロを実行させ、スイッチC_Cをオンにすることによって比較器C_CMPのオートゼロを実行させ、スイッチR_Cをオンにすることによって比較器R_CMPのオートゼロを実行させる。
制御回路98は、スイッチL_C、C_C、R_Cをオフに戻す。比較器C_CMPは、入力ノードNDCの電圧と、参照電圧と比較することによって、コンデンサL_C1、L_C2、L_C3にそれぞれ保持されたダーク信号DLを平均化した信号をデジタル信号DL*に変換する。比較器L_CMPは、入力ノードNDLの電圧と参照電圧と比較することによって、コンデンサC_C1、C_C2、C_C3にそれぞれ保持されたダーク信号DCを平均化した信号をデジタル信号DC*に変換する。比較器R_CMPは、入力ノードNDRの電圧と参照電圧と比較することによって、コンデンサR_C1、R_C2、R_C3にそれぞれ保持されたダーク信号DRを平均化した信号をデジタル信号DR*に変換する。
制御回路98は、スイッチL_S7、C_S7、R_S7のみをオンに設定し、ADC7L、ADC7C、ADC7Rに含まれる他のスイッチをオフに設定する。これによって、L画素からの合成信号SL(A+B)がコンデンサL_C5に保持される。C画素からの合成信号SC(A+B)がコンデンサC_C5に保持される。R画素からの合成信号SR(A+B)がコンデンサR_C5に保持される。
次に、制御回路98は、スイッチL_S10、C_S10、R_S10、L_S2〜L_S4、C_S2〜C_S4、R_S2〜R_S4、L_S13、C_S13、R_S13をオンに設定する。これによって、コンデンサL_C5に保持されたL画素からの合成信号SL(A+B)が、バッファL_BF1を介してコンデンサL_C1、L_C2、L_C3に転送されて、コンデンサL_C1、L_C2、L_C3は、信号SSL(=SL(A+B)−DL)を保持する。コンデンサC_C5に保持されたC画素からの合成信号SC(A+B)が、バッファC_BF1を介してコンデンサC_C1、C_C2、C_C3に転送されて、コンデンサC_C1、C_C2、C_C3は、信号SSC(=SC(A+B)−DC)を保持する。コンデンサR_C5に保持されたR画素からの合成信号SR(A+B)が、バッファR_BF1を介してコンデンサR_C1、R_C2、R_C3に転送されて、コンデンサR_C1、R_C2、R_C3は、信号SSR(=SR(A+B)−DR)を保持する。
比較器C_CMPは、入力ノードNDCの電圧と参照電圧と比較することによって、コンデンサL_C1、L_C2、L_C3にそれぞれ保持された信号SSLを平均化した信号をデジタル信号SSL*に変換する。比較器L_CMPは、入力ノードNDLの電圧を参照電圧と比較することによって、コンデンサC_C1、C_C2、C_C3にそれぞれ保持された信号SSCを平均化した信号をデジタル信号SSC*に変換する。比較器R_CMPは、入力ノードNDRの電圧と参照電圧と比較することによって、コンデンサR_C1、R_C2、R_C3にそれぞれ保持された信号SSRを平均化した信号をデジタル信号SSR*に変換する。
図18は、第3の実施形態の焦点検出有りで動画を撮影するときのADC7の動作シーケンスを表わす図である。
(1)ダーク信号のサンプル/ホールドフェーズ
制御回路98は、スイッチL_S6、C_S6、R_S6のみをオンに設定し、ADC7L、ADC7C、ADC7Rに含まれる他のスイッチをオフに設定する。これによって、L画素からのダーク信号DLがコンデンサL_C4に保持される。C画素からのダーク信号DCがコンデンサC_C4に保持される。R画素からのダーク信号DRがコンデンサR_C4に保持される。
制御回路98は、スイッチL_S7、C_S7、R_S7のみをオンに設定し、ADC7L、ADC7C、ADC7Rに含まれる他のスイッチをオフに設定する。これによって、L画素からのフォトダイオードPD(A)の信号SL(A)がコンデンサL_C5に保持される。C画素からのフォトダイオードPD(A)の信号SC(A)がコンデンサC_C5に保持される。R画素からのフォトダイオードPD(A)の信号SR(A)がコンデンサR_C5に保持される。
制御回路98は、スイッチL_S9、C_S9、R_S9、C_S1、C_S3、C_S5、C_S13をオンに設定する。これによって、コンデンサL_C4に保持されたL画素からのダーク信号DLが、バッファL_BF1を介して、コンデンサC_C1に保持される。コンデンサC_C4に保持されたC画素からのダーク信号DCが、バッファC_BF1を介して、コンデンサC_C2に保持される。コンデンサR_C4に保持されたR画素からのダーク信号DRが、バッファR_BF1を介してコンデンサC_C3に保持される。
制御回路98は、スイッチL_S12、C_S12、R_S12、L_S1、L_S3、L_S5をオンに設定する。
次に、制御回路98は、スイッチL_Cをオンにすることによって比較器L_CMPのオートゼロを実行させる。
次に、制御回路98は、スイッチC_Cをオンにすることによって比較器C_CMPのオートゼロを実行させる。
制御回路98は、スイッチC_Cをオフに戻す。比較器L_CMPは、入力ノードNDLの電圧と参照電圧と比較することによって、コンデンサC_C1、C_C2、C_C3にそれぞれ保持されたダーク信号DL、DC、DRを平均化した信号をデジタル信号DM*に変換する。
制御回路98は、スイッチC_Cをオフに戻す。比較器C_CMPは、入力ノードNDCの電圧と参照電圧と比較することによって、コンデンサL_C1、L_C2、L_C3にそれぞれ保持されたダーク信号SL(A)、SC(A)、SR(A)を平均化した信号をデジタル信号SM(A)に変換する。
制御回路98は、スイッチC_S8、C_S8、R_S8のみをオンに設定し、ADC7L、ADC7C、ADC7Rに含まれる他のスイッチをオフに設定する。これによって、L画素からの合成信号SL(A+B)がコンデンサL_C6に保持される。C画素からの合成信号SC(A+B)がコンデンサC_C6に保持される。R画素からの合成信号SR(A+B)がコンデンサR_C6に保持される。
次に、制御回路98は、スイッチL_S10、C_S10、R_S10、L_S11、C_S11、R_S11、L_S1、L_S3、L_S5、C_S1、C_S3、C_S5、C_S13をオンに設定する。これによって、コンデンサL_C5に保持されたL画素からのフォトダイオードPD(A)の信号SL(A)が、バッファL_BF1を介してコンデンサC_C1に転送される。その結果、コンデンサC_C1は、信号SAL(=SL(A)−DL)を保持する。コンデンサC_C5に保持されたC画素からのフォトダイオードPD(A)の信号SC(A)が、バッファC_BF1を介してコンデンサC_C2に転送される。その結果、コンデンサC_C2は、信号SAC(=SC(A)−DC)を保持する。コンデンサR_C5に保持されたR画素からのフォトダイオードPD(A)の信号SR(A)が、バッファR_BF1を介してコンデンサC_C3に転送される。その結果、コンデンサC_C3は、信号SAR(=SR(A)−DR)を保持する。
コンデンサL_C6に保持されたL画素からの合成信号SL(A+B)が、バッファL_BF2を介してコンデンサL_C1に転送される。その結果、コンデンサL_C1は、信号SBL(=SL(A+B)−SL(A))を保持する。コンデンサC_C6に保持されたC画素からの合成信号SC(A+B)が、バッファC_BF2を介してコンデンサL_C2に転送されて、コンデンサL_C2は、信号SBC(=SC(A+B)−SC(A))を保持する。コンデンサR_C6に保持されたR画素からの合成信号SR(A+B)が、バッファR_BF2を介してコンデンサC_C3に転送されて、コンデンサL_C3は、信号SBR(=SR(A+B)−SR(A))を保持する。
比較器L_CMPは、入力ノードNDLの電圧と参照電圧と比較することによって、コンデンサC_C1、C_C2、C_C3にそれぞれ保持されたSAL、SAC、SARを平均化した信号をデジタル信号SAM*に変換する。
比較器C_CMPは、入力ノードNDCの電圧と参照電圧と比較することによって、コンデンサL_C1、L_C2、L_C3にそれぞれ保持されたSBL、SBC、SBR平均化した信号をデジタル信号SBM*に変換する。
第2の実施形態および第3の実施形態では、素子のばらつきを低減するために、ダーク信号のAD変換、フォトダイオードPD(A)のAD変換を実行した。しかしながら、素子のばらつきが無視できる場合には、ダーク信号のAD変換、フォトダイオードPD(A)のAD変換を実行する必要がない。
図20は、第5の実施形態のADC7の構成を表わす図である。
図21は、第5の実施形態の変形例1のADC7の構成を表わす図である。
図22は、第5の実施形態の変形例2のADC7の構成を表わす図である。
なお、ランダムノイズを削減するために、差分のAD変換を実行する際には、複数回実行して、平均をとることとしてもよい。
Claims (15)
- 行列状に配置された複数の画素を含む画素アレイと、
各画素は、第1の光電変換素子と、第2の光電変換素子と、ノードと、前記ノードの電圧をデータ出力線に出力する出力部と、前記第1の光電変換素子と前記ノードの間の第1のスイッチと、前記第2の光電変換素子と前記ノードの間の第2のスイッチを含み、
焦点検出有りで撮影する場合に、第1のタイミング以前の期間において、前記第1のスイッチおよび前記第2のスイッチをオフに設定することによって、前記画素から第1の信号を出力させ、前記第1のタイミングから所定の期間、前記第1のスイッチのみをオンに設定することによって、前記画素から第2の信号を出力させ、前記第1のタイミングの後の第2のタイミングから所定の期間、前記第1のスイッチおよび前記第2のスイッチをオンに設定することによって、前記画素から第3の信号を出力させることが可能に構成された走査回路と、
焦点検出有りで動画を撮影する場合に、前記第2の信号と前記第1の信号との差分と、前記参照信号とを比較することによってAD変換することが可能に構成された第1のAD変換器と、
焦点検出有りで動画を撮影する場合に、前記第3の信号と前記第2の信号との差分と、前記参照信号とを比較することによってAD変換することが可能に構成された第2のAD変換器とを備えた、半導体装置。 - 前記第1のAD変換器は、さらに前記第1の信号と前記参照信号とを比較することが可能に構成され、
前記第2のAD変換器は、さらに前記第2の信号と前記参照信号とを比較することが可能に構成される、請求項1記載の半導体装置。 - 前記第1のAD変換器は、第1の比較器を備え、
前記第2のAD変換器は、第2の比較器を備え、
前記第1の比較器にオートゼロを実行させ、その後、前記第1の比較器に前記第1の信号と前記参照信号とを比較させ、その後、前記第1の比較器に前記第2の信号と前記第1の信号の差分と、前記参照信号とを比較させ、
前記第2の比較器にオートゼロを実行させ、その後、前記第2の比較器に前記第2の信号と前記参照信号とを比較させ、その後、前記第2の比較器に前記第3の信号と前記第2の信号の差分と、前記参照信号とを比較させる制御部を備えた、請求項2記載の半導体装置。 - 前記画素アレイの複数の画素は、第1の画素、第2の画素、および第3の画素が1組を構成し、
前記半導体装置は、
第1の画素に対応する前記第1のAD変換器と、
第2の画素に対応する前記第2のAD変換器と、
第3の画素に対応する第3のAD変換器とを備え、
前記第1のAD変換器は、
前記第1の画素から出力される信号を保持することが可能な複数個の容量素子で構成される第1のサンプル回路と、
前記第1の比較器と、
前記第1の比較器の入力と接続される複数個の容量素子で構成される第1の入力回路とを含み、
前記第2のAD変換器は、
前記第2の画素から出力される信号を保持することが可能な複数個の容量素子で構成される第2のサンプル回路と、
前記第2の比較器と、
前記第2の比較器の入力と接続される複数個の容量素子で構成される第2の入力回路とを含み、
前記第3のAD変換器は、
前記第3の画素から出力される信号を保持することが可能な第3のサンプル回路と、
第3の比較器と、
前記第3の比較器と接続される複数個の容量素子で構成される第3の入力回路とを含む、請求項3記載の半導体装置。 - 前記第1のAD変換器は、前記第1のサンプル回路からの出力を受ける第1のバッファを含み。
前記第2のAD変換器は、前記第2のサンプル回路からの出力を受ける第2のバッファを含み、
前記第3のAD変換器は、前記第3のサンプル回路からの出力を受ける第3のバッファを含み、
前記第1のAD変換器は、前記第1のバッファの出力、および前記第2のバッファの出力が前記第1の入力回路に入力されることを可能とする第1の接続切替回路を含み、
前記第2のAD変換器は、前記第1のバッファの出力、前記第2のバッファの出力、および前記第3のバッファの出力が前記第2の入力回路に入力されることを可能とする第2の接続切替回路を含み、
前記第3のAD変換器は、前記第3のバッファの出力が前記第3の入力回路に入力されることを可能とする第3の接続切替回路を含む、請求項4記載の半導体装置。 - 前記走査回路は、焦点検出無しで撮影する場合に、第1のタイミング以前の期間において、前記第1のスイッチおよび前記第2のスイッチをオフに設定することによって、前記画素から第1の信号を出力させ、前記第1のタイミングから所定の期間、前記第1のスイッチおよび前記第2のスイッチをオンに設定することによって、前記画素から第3の信号を出力させることが可能に構成される、請求項5記載の半導体装置。
- 前記制御部は、焦点検出無しで静止画を撮影する場合に、
前記第1の画素、前記第2の画素、および前記第3の画素から前記第1の信号が出力されたときには、
前記第1のバッファの出力が前記第1の入力回路に出力され、前記第2のバッファの出力が前記第2の入力回路に出力され、前記第3のバッファの出力が前記第3の出力回路に出力されるように前記接続切替部を制御し、
前記第1の画素、前記第2の画素、および前記第3の画素から前記第3の信号が出力されたときには、
前記第1のバッファの出力が前記第1の入力回路に出力され、前記第2のバッファの出力が前記第2の入力回路に出力され、前記第3のバッファの出力が前記第3の出力回路に出力されるように前記接続切替部を制御し
前記第1の比較器、前記第2の比較器、および前記第3の比較器は、焦点検出無しで静止画を撮影する場合には、前記第3の信号と前記第1の信号の差分と、前記参照信号とを比較する、請求項6記載の半導体装置。 - 前記制御部は、焦点検出無しで動画を撮影する場合に、
前記第1の画素、前記第2の画素、および前記第3の画素から前記第1の信号が出力されたときには、
前記第1のバッファの出力が前記第2の入力回路に出力され、前記第2のバッファの出力が前記第2の入力回路に出力され、前記第3のバッファの出力が前記第2の出力回路に出力されるように前記接続切替部を制御し、
前記第1の画素、前記第2の画素、および前記第3の画素から前記第3の信号が出力されたときには、前記第1のバッファの出力が前記第2の入力回路に出力され、前記第2のバッファの出力が前記第2の入力回路に出力され、前記第3のバッファの出力が前記第2の出力回路に出力されるように前記接続切替部を制御し、
前記第2の比較器は、焦点検出無しで動画を撮影する場合には、前記第3の信号と前記第1の信号の差分と、前記参照信号とを比較する、請求項6記載の半導体装置。 - 前記制御部は、焦点検出有りで静止画を撮影する場合に、
前記第1の画素、前記第2の画素、および前記第3の画素から前記第1の信号が出力されたときには、
前記第1のバッファの出力が前記第1の入力回路に出力され、前記第2のバッファの出力が前記第2の入力回路に出力され、前記第3のバッファの出力が前記第3の入力回路に出力され、
前記第1の画素、前記第2の画素、および前記第3の画素から前記第2の信号が出力されたときには、前記第1のバッファの出力が前記第1の入力回路に出力され、前記第2のバッファの出力が前記第2の入力回路に出力され、前記第3のバッファの出力が前記第3の入力回路に出力され、
前記第1の画素、前記第2の画素、および前記第3の画素から前記第3の信号が出力されたときには、前記第1のバッファの出力が前記第1の入力回路に出力され、前記第2のバッファの出力が前記第2の入力回路に出力され、前記第3のバッファの出力が前記第3の入力回路に出力されるように前記接続切替部を制御し、
前記第1の比較器、前記第2の比較器、および前記第3の比較器は、焦点検出有りで静止画を撮影する場合には、前記第2の信号と前記第1の信号の差分と、前記参照信号とを比較し、その後、前記第3の信号と前記第2の信号の差分と、前記参照信号とを比較する、請求項5記載の半導体装置。 - 前記制御部は、焦点検出有りで動画を撮影する場合に、
前記第1の画素、前記第2の画素、および前記第3の画素から前記第1の信号が出力されたときには、前記第1のバッファの出力、前記第2のバッファの出力、および前記第3のバッファの出力が前記第1の入力回路に接続され、
前記第1の画素、前記第2の画素、および前記第3の画素から前記第2の信号が出力されたときには、前記第1のバッファの出力、前記第2のバッファの出力、および前記第3のバッファの出力が前記第1の入力回路および前記第2の入力回路に接続され、
前記第1の画素、前記第2の画素、および前記第3の画素から前記第3の信号が出力されたときには、前記第1のバッファの出力、前記第2のバッファの出力、および前記第3のバッファの出力が前記第2の入力回路に接続されるように前記接続切替部を制御する、請求項5記載の半導体装置。 - 前記第1のサンプル回路の前段、前記第1のバッファの後段、または前記第1の比較器の前段に設けられた第1のPGA、
前記第2のサンプル回路の前段、前記第2のバッファの後段、または前記第2の比較器の前段に設けられた第2のPGA、
前記第3のサンプル回路の前段、前記第3のバッファの後段、または前記第3の比較器の前段に設けられた第3のPGAとをさらに備えた、請求項5記載の半導体装置。 - 前記画素アレイの複数の画素は、第1の画素、第2の画素、および第3の画素が1組を構成し、
前記半導体装置は、
第1の画素に対応する第1のAD変換器と、
第2の画素に対応する第2のAD変換器と、
第3の画素に対応する第3のAD変換器とを備え、
前記第1のAD変換器は、
前記第1の画素から出力される信号を保持することが可能な第1〜第3の容量素子で構成される第1のサンプル回路と、
前記第1のサンプル回路の前記第1の容量素子からの出力、または前記第1のサンプル回路の前記第2の容量素子からの出力を受ける第1のバッファと、
前記第1のサンプル回路の前記第2の容量素子からの出力、または前記第1のサンプル回路の前記第3の容量素子からの出力を受ける第2のバッファと、
前記第2の比較器と、
前記第2の比較器の入力と接続される複数個の容量素子で構成される第1の入力回路とを含み、
前記第2のAD変換器は、
前記第2の画素から出力される信号を保持することが可能な第1〜第3の容量素子で構成される第2のサンプル回路と、
前記第2のサンプル回路の前記第1の容量素子からの出力、または前記第2のサンプル回路の前記第2の容量素子からの出力を受ける第3のバッファと、
前記第2のサンプル回路の前記第2の容量素子からの出力、または前記第2のサンプル回路の前記第3の容量素子からの出力を受ける第4のバッファと、
前記第1の比較器と、
前記第1の比較器の入力と接続される複数個の容量素子で構成される第2の入力回路とを含み、
前記第3のAD変換器は、
前記第3の画素から出力される信号を保持することが可能な第1〜第3の容量素子で構成される第3のサンプル回路と、
前記第3のサンプル回路の前記第1の容量素子からの出力、または前記第3のサンプル回路の前記第2の容量素子からの出力を受ける第5のバッファと、
前記第3のサンプル回路の前記第2の容量素子からの出力、または前記第3のサンプル回路の前記第3の容量素子からの出力を受ける第6のバッファと、
第3の比較器と、
前記第3の比較器と接続される複数個の容量素子で構成される第3の入力回路とを含み、
前記第1のバッファの出力を前記第1の入力回路、または前記第2の入力回路に出力することを可能にし、前記第2のバッファの出力を前記第1の入力回路に出力することを可能にし、前記第3のバッファの出力を前記第2の入力回路に出力することを可能にし、前記第4のバッファの出力を前記第1の入力回路に出力することを可能にし、前記第5のバッファの出力を前記第2の入力回路、または前記第3の入力回路に出力することを可能にし、前記第6のバッファの出力を前記第1の入力回路に出力することを可能にする接続切替部とを備えた、請求項3記載の半導体装置。 - 前記制御部は、焦点検出有りで動画を撮影する場合に、
前記第1の画素、前記第2の画素、および前記第3の画素から前記第1の信号が出力されたときには、前記第1のサンプル回路の前記第1の容量素子、前記第2のサンプル回路の前記第1の容量素子、前記第3のサンプル回路の前記第1の容量素子に前記第1の信号を保持させ、
前記第1の画素、前記第2の画素、および前記第3の画素から前記第2の信号が出力されたときには、前記第1のサンプル回路の前記第2の容量素子、前記第2のサンプル回路の前記第2の容量素子、前記第3のサンプル回路の前記第2の容量素子に前記第1の信号を保持させ、
前記第1の画素、前記第2の画素、および前記第3の画素から前記第3の信号が出力されたときには、前記第1のサンプル回路の前記第3の容量素子、前記第2のサンプル回路の前記第3の容量素子、前記第3のサンプル回路の前記第3の容量素子に前記第3の信号を保持させ、
第1の期間において、
前記第1のバッファが前記第1のサンプル回路の前記第1の容量素子内の前記第1の信号を前記第2の入力回路に出力するように制御するとともに、前記第2のバッファが前記第1のサンプル回路の前記第2の容量素子内の前記第2の信号を前記第1の入力回路に出力するように制御し、
前記第3のバッファが前記第2のサンプル回路の前記第1の容量素子内の前記第1の信号を前記第2の入力回路に出力するように制御するとともに、前記第4のバッファが前記第2のサンプル回路の前記第2の容量素子内の前記第2の信号を前記第1の入力回路に出力するように制御し、
前記第5のバッファが前記第3のサンプル回路の前記第1の容量素子内の前記第1の信号を前記第2の入力回路に出力するように制御するとともに、前記第6のバッファが前記第3のサンプル回路の前記第2の容量素子内の前記第2の信号を前記第1の入力回路に出力するように制御し、
第2の期間において、
前記第1のバッファが前記第1のサンプル回路の前記第2の容量素子内の前記第2の信号を前記第2の入力回路に出力するように制御するとともに、前記第2のバッファが前記第1のサンプル回路の前記第3の容量素子内の前記第3の信号を前記第1の入力回路に出力するように制御し、
前記第3のバッファが前記第2のサンプル回路の前記第2の容量素子内の前記第2の信号を前記第2の入力回路に出力するように制御するとともに、前記第4のバッファが前記第2のサンプル回路の前記第3の容量素子内の前記第3の信号を前記第1の入力回路に出力するように制御し、
前記第5のバッファが前記第3のサンプル回路の前記第2の容量素子内の前記第2の信号を前記第2の入力回路に出力するように制御するとともに、前記第6のバッファが前記第3のサンプル回路の前記第3の容量素子内の前記第3の信号を前記第1の入力回路に出力するように制御する、請求項12記載の半導体装置。 - 前記走査回路は、焦点検出無しで静止画を撮影する場合に、第1のタイミング以前の期間において、前記第1のスイッチおよび前記第2のスイッチをオフに設定することによって、前記画素から第1の信号を出力させ、前記第1のタイミングから所定の期間、前記第1のスイッチおよび前記第2のスイッチをオンに設定することによって、前記画素から第3の信号を出力させることが可能に構成され、
前記制御部は、焦点検出無しで静止画を撮影する場合に、
前記第1の画素、前記第2の画素、および前記第3の画素から前記第1の信号が出力されたときには、前記第1のサンプル回路の前記第1の容量素子、前記第2のサンプル回路の前記第1の容量素子、前記第3のサンプル回路の前記第1の容量素子に前記第1の信号を保持させ、
前記第1の画素、前記第2の画素、および前記第3の画素から前記第3の信号が出力されたときには、前記第1のサンプル回路の前記第2の容量素子、前記第2のサンプル回路の前記第2の容量素子、前記第3のサンプル回路の前記第2の容量素子に前記第3の信号を保持させ、
第1の期間において、
前記第1のバッファが前記第1のサンプル回路の前記第1の容量素子内の前記第1の信号を前記第1の入力回路に出力するように制御し、
前記第3のバッファが前記第2のサンプル回路の前記第1の容量素子内の前記第1の信号を前記第2の入力回路に出力するように制御し、
前記第5のバッファが前記第3のサンプル回路の前記第1の容量素子内の前記第1の信号を前記第3の入力回路に出力するように制御し、
第2の期間において、
前記第1のバッファが前記第1のサンプル回路の前記第2の容量素子内の前記第3の信号を前記第1の入力回路に出力するように制御し、
前記第3のバッファが前記第2のサンプル回路の前記第2の容量素子内の前記第3の信号を前記第2の入力回路に出力するように制御し、
前記第5のバッファが前記第3のサンプル回路の前記第2の容量素子内の前記第3の信号を前記第3の入力回路に出力するように制御する、請求項12記載の半導体装置。 - 行列状に配置された複数の画素を含む画素アレイと、
各画素は、第1の光電変換素子と、第2の光電変換素子と、ノードと、前記ノードの電圧をデータ出力線に出力する出力部と、前記第1の光電変換素子と前記ノードの間の第1のスイッチと、前記第2の光電変換素子と前記ノードの間の第2のスイッチを含み、
前記画素からダーク信号、前記第1の光電変換素子が出力する信号、第1の光電変換素子が出力する信号と前記第2の光電変換素子が出力する信号とが合成された信号の順に出力させることが可能に構成された走査回路と、
第1の期間において、ダーク信号と参照信号とを比較することによってAD変換を実行し、第2の期間において、前記第1の光電変換素子が出力する信号と前記ダーク信号との差分と、前記参照信号とを比較することによってAD変換を実行する第1のAD変換器と、
前記第2の期間において、前記第1の光電変換素子が出力する信号と前記参照信号とを比較することによってAD変換を実行し、第3の期間において、前記第1の光電変換素子が出力する信号と前記第2の光電変換素子が出力する信号とが合成された信号と前記第1の光電変換素子が出力する信号との差分と、前参照信号とを比較することによってAD変換を実行する第2のAD変換器とを備えた、半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015035368A JP6437344B2 (ja) | 2015-02-25 | 2015-02-25 | 半導体装置 |
US14/962,744 US9769410B2 (en) | 2015-02-25 | 2015-12-08 | Semiconductor device including an imaging element |
CN201510981639.7A CN105915778A (zh) | 2015-02-25 | 2015-12-22 | 半导体器件 |
US15/704,997 US10321086B2 (en) | 2015-02-25 | 2017-09-14 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015035368A JP6437344B2 (ja) | 2015-02-25 | 2015-02-25 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016158148A true JP2016158148A (ja) | 2016-09-01 |
JP2016158148A5 JP2016158148A5 (ja) | 2018-01-11 |
JP6437344B2 JP6437344B2 (ja) | 2018-12-12 |
Family
ID=56690100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015035368A Active JP6437344B2 (ja) | 2015-02-25 | 2015-02-25 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US9769410B2 (ja) |
JP (1) | JP6437344B2 (ja) |
CN (1) | CN105915778A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019526992A (ja) * | 2016-09-08 | 2019-09-19 | ジーブイビービー ホールディングス エス.エイ.アール.エル. | 差動デジタル二重サンプリング方法およびこの方法を実行するためのcmosイメージ・センサ |
JP2020088655A (ja) * | 2018-11-27 | 2020-06-04 | キヤノン株式会社 | 撮像素子およびその制御方法、及び撮像装置 |
JP2020170978A (ja) * | 2019-04-05 | 2020-10-15 | キヤノン株式会社 | 撮像素子および撮像装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10418405B2 (en) | 2017-09-05 | 2019-09-17 | Sony Semiconductor Solutions Corporation | Sensor chip and electronic apparatus |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001083407A (ja) * | 1999-09-13 | 2001-03-30 | Canon Inc | 撮像装置 |
JP2012010055A (ja) * | 2010-06-24 | 2012-01-12 | Sony Corp | 固体撮像装置 |
JP2013183279A (ja) * | 2012-03-01 | 2013-09-12 | Canon Inc | 撮像装置、撮像システム、撮像装置の駆動方法、撮像システムの駆動方法 |
JP2013211833A (ja) * | 2012-03-01 | 2013-10-10 | Canon Inc | 撮像装置、撮像システム、撮像装置の駆動方法、撮像システムの駆動方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6670904B1 (en) * | 2002-08-22 | 2003-12-30 | Micron Technology, Inc. | Double-ramp ADC for CMOS sensors |
US8648779B2 (en) * | 2009-10-20 | 2014-02-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | LCD driver |
US20130147979A1 (en) * | 2010-05-12 | 2013-06-13 | Pelican Imaging Corporation | Systems and methods for extending dynamic range of imager arrays by controlling pixel analog gain |
US9191566B2 (en) * | 2012-03-30 | 2015-11-17 | Samsung Electronics Co., Ltd. | Image pickup apparatus, method for image pickup and computer-readable recording medium |
JP6346439B2 (ja) * | 2013-01-07 | 2018-06-20 | キヤノン株式会社 | 撮像装置及びその制御方法 |
JP6317548B2 (ja) * | 2013-04-10 | 2018-04-25 | キヤノン株式会社 | 撮像装置及びその制御方法 |
JP6124717B2 (ja) * | 2013-07-16 | 2017-05-10 | オリンパス株式会社 | 撮像素子、焦点検出装置 |
JP2015142351A (ja) * | 2014-01-30 | 2015-08-03 | キヤノン株式会社 | 撮像装置、撮像システム |
-
2015
- 2015-02-25 JP JP2015035368A patent/JP6437344B2/ja active Active
- 2015-12-08 US US14/962,744 patent/US9769410B2/en active Active
- 2015-12-22 CN CN201510981639.7A patent/CN105915778A/zh active Pending
-
2017
- 2017-09-14 US US15/704,997 patent/US10321086B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001083407A (ja) * | 1999-09-13 | 2001-03-30 | Canon Inc | 撮像装置 |
JP2012010055A (ja) * | 2010-06-24 | 2012-01-12 | Sony Corp | 固体撮像装置 |
JP2013183279A (ja) * | 2012-03-01 | 2013-09-12 | Canon Inc | 撮像装置、撮像システム、撮像装置の駆動方法、撮像システムの駆動方法 |
JP2013211833A (ja) * | 2012-03-01 | 2013-10-10 | Canon Inc | 撮像装置、撮像システム、撮像装置の駆動方法、撮像システムの駆動方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019526992A (ja) * | 2016-09-08 | 2019-09-19 | ジーブイビービー ホールディングス エス.エイ.アール.エル. | 差動デジタル二重サンプリング方法およびこの方法を実行するためのcmosイメージ・センサ |
JP2020088655A (ja) * | 2018-11-27 | 2020-06-04 | キヤノン株式会社 | 撮像素子およびその制御方法、及び撮像装置 |
JP7280691B2 (ja) | 2018-11-27 | 2023-05-24 | キヤノン株式会社 | 撮像素子およびその制御方法、及び撮像装置 |
JP2020170978A (ja) * | 2019-04-05 | 2020-10-15 | キヤノン株式会社 | 撮像素子および撮像装置 |
JP7317551B2 (ja) | 2019-04-05 | 2023-07-31 | キヤノン株式会社 | 撮像素子および撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
CN105915778A (zh) | 2016-08-31 |
US20180007301A1 (en) | 2018-01-04 |
US9769410B2 (en) | 2017-09-19 |
JP6437344B2 (ja) | 2018-12-12 |
US20160248999A1 (en) | 2016-08-25 |
US10321086B2 (en) | 2019-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6041500B2 (ja) | 撮像装置、撮像システム、撮像装置の駆動方法、撮像システムの駆動方法 | |
KR101934696B1 (ko) | 촬상소자 | |
US8772695B2 (en) | Image sensor arrangement | |
JP6598496B2 (ja) | 撮像装置及び信号処理方法 | |
WO2013129646A1 (ja) | A/d変換回路、及び固体撮像装置 | |
JP6437344B2 (ja) | 半導体装置 | |
US20200260041A1 (en) | Image capturing apparatus | |
US20110261177A1 (en) | Sample and hold circuit | |
US10110797B2 (en) | Imaging device and imaging system | |
US20080239108A1 (en) | Solid-state imaging apparatus | |
JP6403461B2 (ja) | 撮像装置及びその駆動方法 | |
JP2018074311A (ja) | 撮像装置及び撮像装置の駆動方法 | |
WO2013009428A2 (en) | Image sensor with a charge-based readout circuit | |
JP6237726B2 (ja) | 撮像素子及び撮像装置 | |
US10834353B2 (en) | Image sensor and control method therefor, and image capturing apparatus | |
US9900534B2 (en) | Image pickup apparatus, image pickup system and method for driving image pickup apparatus | |
JP2010147834A (ja) | 固体撮像素子、撮像装置及び固体撮像素子の制御方法 | |
US20240147063A1 (en) | Image sensor supporting af function and method of operating the same | |
JP7294407B2 (ja) | 撮像素子、及び、撮像装置 | |
JP6911893B2 (ja) | 撮像素子及び撮像装置 | |
US8872951B2 (en) | Method and system for operating an image data collection device | |
JP6579178B2 (ja) | 撮像素子及び撮像装置 | |
JP2018152649A (ja) | 固体撮像装置及び固体撮像装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171120 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6437344 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |