JP2020088655A5

JP2020088655A5 -

Info

Publication number: JP2020088655A5
Application number: JP2018221680A
Authority: JP
Filing date: 2018-11-27
Publication date: 2022-01-06
Anticipated expiration: 2038-11-27

Description

上記目的を達成するために、本発明の撮像素子は、入射光を光電変換して得られた電気信号を出力する受光部と、電気信号をＡＤ変換するＡＤ変換部と、をそれぞれ有する複数の画素であって、予め決められた複数の画素ごとに、当該予め決められた複数の画素のうち第１の画素の受光部から出力される電気信号を、他の画素のＡＤ変換部を用いてＡＤ変換を行えるように構成された複数の画素と、前記予め決められた複数の画素ごとに、前記第１の画素の受光部から出力された電気信号をＡＤ変換する画素を選択する選択手段と、を有し、前記予め決められた複数の画素のＡＤ変換部は、並行にＡＤ変換を行い、前記第１の画素の受光部は、入射光を光電変換する２つの光電変換部を含み、前記選択手段は、第１のモードにおいて、前記各画素ごとに、前記受光部から出力された電気信号を前記ＡＤ変換部によりＡＤ変換するように制御することで、前記第１の画素の２つの光電変換部から得られた電気信号をＡＤ変換するＡＤ変換部として、前記第１の画素のＡＤ変換部を選択すると共に、第２のモードにおいて、前記２つの光電変換部の一方から得られた電気信号をＡＤ変換するＡＤ変換部として、前記第１の画素のＡＤ変換部を選択し、前記２つの光電変換部の他方から得られた電気信号をＡＤ変換するＡＤ変換部として、前記第１の画素と異なる第２の画素のＡＤ変換部を選択し、前記第２のモードにおいて、前記第２の画素の前記受光部から出力された電気信号を前記ＡＤ変換部に入力しないように制御する制御手段を更に有することを特徴とする。

信号処理部１０１は、撮像素子１００から出力される画像信号に対して、並べ替え等の信号処理を行う。全体制御・演算部１０４は、各種演算処理と撮像装置全体の制御を行う。

参照信号トランジスタＴｒ＿ＲＥＦＡ，Ｔｒ＿ＲＥＦＢのゲートには、参照信号生成部２０４で生成された参照信号ＲＥＦが入力される。トランジスタＴｒ１０，Ｔｒ１１は、参照信号トランジスタＴｒ＿ＲＥＦＡ，Ｔｒ＿ＲＥＦＢのドレイン、ソース同士を接続するためのスイッチである。トランジスタＴｒ１０，Ｔｒ１１は、ゲートに入力された信号ＳＥＬ１で制御され、トランジスタＴｒ１０，Ｔｒ１１をオンすることで、参照信号トランジスタＴｒ＿ＲＥＦＡとＴｒ＿ＲＥＦＢが並列に接続された状態となる。

また、信号ＳＥＬ２，ＳＥＬ４がＨ、信号ＳＥＬ１、ＳＥＬ３、ＳＥＬ５がＬの場合を考える。この場合、単位画素３００のトランジスタＴｒ７及びトランジスタＴｒ２５，Ｔｒ２６がオン、単位画素３０１のトランジスタＴｒ７、単位画素３００，３０１のトランジスタＴｒ８〜１１及びトランジスタＴｒ２７、Ｔｒ２８がオフとなる。従って、単位画素３００の画素信号トランジスタＴｒ＿Ａと参照信号トランジスタＴｒ＿ＲＥＦＡが差動対を構成し、単位画素３００の画像信号トランジスタＴｒ＿Ｂと単位画素３０１の参照信号トランジスタＴｒ＿ＲＥＦＡが差動対を構成する。この接続構成は図３（ｂ）の構成に相当する。

また、比較動作中は、初期化信号ＩＮＩ及び強制反転信号ＦＯＲＣＥにはＬレベルが入力され、トランジスタＴｒ５５はオフし、トランジスタＴｒ５７がオンする。信号ＶＩＬがＬレべルに初期化された状態では、ＮＯＲ回路５０１の出力である比較結果信号ＶＣＯはＨレベルとなり、トランジスタＴｒ５６はオフしている。

ラッチ部３０３には、不図示のカウント値生成部で生成されたデジタルのカウント値ＣＯＵＮＴが入力される。そして、正帰還部３０６から供給される比較結果信号ＶＣＯがＨ→Ｌに遷移すると、その時点でのカウント値ＣＯＵＮＴをデジタルの画素信号として保持する。ラッチ部３０３に保持されたデジタル画素信号は、データ転送部２０９を介して、信号処理部２０７に転送される。

まず、時刻ｔ６０１で、排出パルスＯＦＧ１，ＯＦＧ２がＨとなり、ＰＤＡ、ＰＤＢで発生した信号電荷が排出トランジスタＴｒ３，Ｔｒ４のドレインに排出される。その後、時刻ｔ６０２で排出パルスＯＦＧ１をＬとし、排出パルスＯＦＧ２はＨのままとすることで、単位画素３００のＰＤＡ、ＰＤＢでは信号電荷の蓄積を開始するが、単位画素３０１のＰＤＡ、ＰＤＢでは信号電荷の排出状態が継続される。

所定の蓄積期間が経過した後、時刻ｔ６０３で単位画素３００のＦＤＡ，ＦＤＢをリセットするために、参照信号ＲＥＦが所定の電圧に設定され、リセットパルスＲＥＳ１がＨとなる。これにより単位画素３００のＦＤＡ、ＦＤＢの電荷がリセットされる。その後、時刻ｔ６０４でリセットパルスＲＥＳ１がＬとなり、単位画素３００のＦＤＡ，ＦＤＢのリセットが解除される。なお、時刻ｔ６０３〜ｔ６０４では、リセットパルスＲＥＳ２をＬ→Ｈ→Ｌとして、単位画素３０１のＦＤＡ、ＦＤＢのリセットも行っているが、この動作は省略してもよい。

時刻ｔ１７０１で、排出パルスＯＦＧ１，ＯＦＧ２がＨとなり、排出トランジスタＴｒ１５０２がオンとなって、ＰＤで発生した信号電荷が排出トランジスタＴｒ１５０２のドレインに排出される。その後、時刻ｔ１７０２で排出パルスＯＦＧ１はＬとなるが、ＯＦＧ２はＨの状態が継続される。したがって、単位画素１４００では、排出トランジスタＴｒ１５０２がオフして信号電荷の蓄積を開始するが、単位画素１４０１では、排出トランジスタＴｒ１５０２がオンしたままであるので、ドレインへの信号電荷の排出が継続される。

一方、図１９（ｂ）に示す第２の読み出しモード時の接続構成では、単位画素１９００の受光部２０２から出力される画素信号ＳＩＧが、単位画素１９００の差動入力部３０４及び単位画素１９０１の差動入力部３０４に入力される。単位画素１９０１の受光部２０２からは、画素信号は出力されない。また、参照信号選択部１９０３によって、単位画素１９００の差動入力部３０４には、参照信号ＲＥＦ１が入力され、単位画素１９０１の差動入力部３０４には参照信号ＲＥＦ２が入力される。

参照信号ＲＥＦ２は、参照信号ＲＥＦ１に比べて、掃引するスピード（電圧の時間変化）が小さくなっている。したがって、参照信号ＲＥＦ２との比較を行う単位画素１９０１のＡＤ変換部２０５では、画素信号が小信号時に参照信号ＲＥＦ１よりも細かい分解能で変換することができる。一方、参照信号ＲＥＦ１との比較を行う単位画素１９００のＡＤ変換部２０５では、参照信号ＲＥＦ２を使用する単位画素１９０１のＡＤ変換部２０５に比べて、広い画素信号範囲をＡＤ変換することができる。

以上の構成及び制御により、ＡＤ変換部の回路規模の大幅な増大を抑制しつつ、単位画素から１つの画素信号を出力する第１の読み出しモードと、単位画素から複数の画素信号を出力する第２の読み出しモードとを両立させることができる。

＜第４の実施形態＞
次に、本発明の第４の実施形態について説明する。上述した第１〜第３の実施形態では、差動入力切替部３０７を用いて、差動入力部３０４に入力される画素信号を切り替えたが、第４の実施形態では、別の構成を有する切り替え部を用いる場合について説明する。なお、単位画素の概略構成は、図３に示すものと同様であるため、ここでは説明を省略する。

図２４に示す第２の読み出しモードでは、時刻ｔ２４０１〜ｔ２４０２で単位画素２２００の転送トランジスタＴｒ１，Ｔｒ２に供給される転送パルスＴＸ１がＬ→Ｈ→Ｌとなる。この際、混合パルスＡＤＤＦＤ３がＬ→Ｈ→Ｌとなり、混合パルスＡＤＤＦＤ１，ＡＤＤＦＤ２及び転送パルスＴＸ２がＬのままであるため、図３（ｂ）に示す接続構成となる。したがって、単位画素２２００のＦＤにはＰＤＡで発生した信号電荷が転送され、単位画素２２０１のＦＤには単位画素２２００のＰＤＢで発生した信号電荷が転送される。

また、単位画素２２０１のＰＤＡ、ＰＤＢで発生した信号電荷は、排出パルスＯＦＧ２がＨのため、排出トランジスタＴｒ３、Ｔｒ４がオンしており、排出トランジスタＴｒ３、Ｔｒ４のドレインに排出される。これにより、時刻ｔ２４０３〜ｔ２４０４のＳ変換期間では、単位画素２２００の受光部２０２から出力されたＡ信号を単位画素２２００のＡＤ変換部２０５でＡＤ変換し、単位画素２２００の受光部２０２から出力されたＢ信号を単位画素２２０１のＡＤ変換部２０５でＡＤ変換する。

Claims

入射光を光電変換して得られた電気信号を出力する受光部と、電気信号をＡＤ変換するＡＤ変換部と、をそれぞれ有する複数の画素であって、予め決められた複数の画素ごとに、当該予め決められた複数の画素のうち第１の画素の受光部から出力される電気信号を、他の画素のＡＤ変換部を用いてＡＤ変換を行えるように構成された複数の画素と、
前記予め決められた複数の画素ごとに、前記第１の画素の受光部から出力された電気信号をＡＤ変換する画素を選択する選択手段と、を有し、
前記予め決められた複数の画素のＡＤ変換部は、並行にＡＤ変換を行い、
前記第１の画素の受光部は、入射光を光電変換する２つの光電変換部を含み、
前記選択手段は、
第１のモードにおいて、前記各画素ごとに、前記受光部から出力された電気信号を前記ＡＤ変換部によりＡＤ変換するように制御することで、前記第１の画素の２つの光電変換部から得られた電気信号をＡＤ変換するＡＤ変換部として、前記第１の画素のＡＤ変換部を選択すると共に、
第２のモードにおいて、前記２つの光電変換部の一方から得られた電気信号をＡＤ変換するＡＤ変換部として、前記第１の画素のＡＤ変換部を選択し、前記２つの光電変換部の他方から得られた電気信号をＡＤ変換するＡＤ変換部として、前記第１の画素と異なる第２の画素のＡＤ変換部を選択し、
前記第２のモードにおいて、前記第２の画素の前記受光部から出力された電気信号を前記ＡＤ変換部に入力しないように制御する制御手段を更に有する
ことを特徴とする撮像素子。
前記第１のモードでは、前記２つの光電変換部から得られた電気信号を混合した信号を、前記ＡＤ変換部によりＡＤ変換することを特徴とする請求項１に記載の撮像素子。
入射光を光電変換して得られた電気信号を出力する受光部と、電気信号をＡＤ変換するＡＤ変換部と、をそれぞれ有する複数の画素であって、予め決められた複数の画素ごとに、当該予め決められた複数の画素のうち第１の画素の受光部から出力される電気信号を、他の画素のＡＤ変換部を用いてＡＤ変換を行えるように構成された複数の画素と、
前記予め決められた複数の画素ごとに、前記第１の画素の受光部から出力された電気信号をＡＤ変換する画素を選択する選択手段と、を有し、
前記予め決められた複数の画素のＡＤ変換部は、並行にＡＤ変換を行い、
前記選択手段は、
第１のモードにおいて、前記各画素ごとに、前記受光部から出力された電気信号を前記ＡＤ変換部によりＡＤ変換するように制御することで、前記第１の画素から得られた電気信号をＡＤ変換するＡＤ変換部として、前記第１の画素のＡＤ変換部を選択すると共に、
第２のモードにおいて、前記第１の画素の前記ＡＤ変換部および前記第１の画素と異なる第２の画素の前記ＡＤ変換部を選択し、
前記第２のモードにおいて、前記第２の画素の前記受光部から出力された電気信号を前記ＡＤ変換部に入力しないように制御する制御手段を更に有する
ことを特徴とする撮像素子。
前記各画素のＡＤ変換部から出力されたデジタル信号に対して処理を行う処理手段を更に有し、
前記処理手段は、前記第２のモードにおいて、前記第１の画素および前記第２の画素のＡＤ変換部から出力されたデジタル信号を平均する処理を行うことを特徴とする請求項３に記載の撮像素子。
前記ＡＤ変換部に異なる複数の参照信号を供給する供給手段と、
前記複数の参照信号のいずれかを選択して、前記ＡＤ変換部に入力する切り替え手段と、を更に有し、
前記切り替え手段は、
前記第１のモードにおいて、１つの参照信号を選択して、前記各画素のＡＤ変換部に入力し、
前記第２のモードにおいて、前記第１の画素のＡＤ変換部に入力する参照信号として、前記複数の参照信号のうち、第１の参照信号を選択して入力し、前記第２の画素のＡＤ変換部に入力する参照信号として、前記複数の参照信号のうち、前記第１の参照信号と異なる第２の参照信号を選択して入力する
ことを特徴とする請求項３に記載の撮像素子。
前記各画素のＡＤ変換部から出力されたデジタル信号に対して処理を行う処理手段を更に有し、
前記処理手段は、前記第２のモードにおいて、前記第１の画素および前記第２の画素のＡＤ変換部から出力されたデジタル信号を用いて、ダイナミックレンジ拡大処理を行うことを特徴とする請求項５に記載の撮像素子。
入射光を光電変換して得られた電気信号を出力する受光部と、電気信号をＡＤ変換するＡＤ変換部と、をそれぞれ有する複数の画素であって、予め決められた複数の画素ごとに、当該予め決められた複数の画素のうち第１の画素の受光部から出力される電気信号を、他の画素のＡＤ変換部を用いてＡＤ変換を行えるように構成された複数の画素と、前記予め決められた複数の画素ごとに、前記第１の画素の受光部から出力された電気信号をＡＤ変換する画素を選択する選択手段と、を有する撮像素子と、
前記各画素のＡＤ変換部から出力されたデジタル信号に対して処理を行う処理手段と、を有し、
前記予め決められた複数の画素のＡＤ変換部は、並行にＡＤ変換を行うことを特徴とする撮像装置。
前記処理手段は、前記デジタル信号に基づいて焦点状態を検出することを特徴とする請求項７に記載の撮像装置。
前記処理手段は、前記デジタル信号を平均する処理を行うことを特徴とする請求項７に記載の撮像装置。
前記処理手段は、前記デジタル信号を用いて、ダイナミックレンジ拡大処理を行うことを特徴とする請求項７に記載の撮像装置。
入射光を光電変換して得られた電気信号を出力する受光部と、電気信号をＡＤ変換するＡＤ変換部と、をそれぞれ有する複数の画素であって、予め決められた複数の画素ごとに、当該予め決められた複数の画素のうち第１の画素の受光部から出力される電気信号を、他の画素のＡＤ変換部を用いてＡＤ変換を行えるように構成された複数の画素と、前記予め決められた複数の画素ごとに、前記第１の画素の受光部から出力された電気信号をＡＤ変換する画素を選択する選択手段と、を有する撮像素子と、
前記各画素のＡＤ変換部から出力されたデジタル信号に対して処理を行う処理手段と、を有し、
前記予め決められた複数の画素のＡＤ変換部は、並行にＡＤ変換を行い、
前記選択手段は、
第１のモードにおいて、前記各画素ごとに、前記受光部から出力された電気信号を前記ＡＤ変換部によりＡＤ変換するように制御することで、前記第１の画素から得られた電気信号をＡＤ変換するＡＤ変換部として、前記第１の画素のＡＤ変換部を選択すると共に、
第２のモードにおいて、前記第１の画素の前記ＡＤ変換部および前記第１の画素と異なる第２の画素の前記ＡＤ変換部を選択し、
前記第２のモードにおいて、前記第２の画素の前記受光部から出力された電気信号を前記ＡＤ変換部に入力しないように制御する制御手段を更に有する
ことを特徴とする撮像装置。
入射光を光電変換して得られた電気信号を出力する受光部と、電気信号をＡＤ変換するＡＤ変換部と、をそれぞれ有する複数の画素であって、予め決められた複数の画素ごとに、当該予め決められた複数の画素のうち第１の画素の受光部から出力される電気信号を、他の画素のＡＤ変換部を用いてＡＤ変換を行えるように構成された複数の画素と、前記予め決められた複数の画素ごとに、前記第１の画素の受光部から出力された電気信号をＡＤ変換する画素を選択する選択手段と、を有する撮像素子の制御方法であって、
前記選択手段が、第１のモードにおいて、前記各画素ごとに、前記受光部から出力された電気信号を前記ＡＤ変換部によりＡＤ変換するように制御することで、前記第１の画素の２つの光電変換部から得られた電気信号をＡＤ変換するＡＤ変換部として、前記第１の画素のＡＤ変換部を選択する工程と、
前記選択手段が、第２のモードにおいて、前記２つの光電変換部の一方から得られた電気信号をＡＤ変換するＡＤ変換部として、前記第１の画素のＡＤ変換部を選択し、前記２つの光電変換部の他方から得られた電気信号をＡＤ変換するＡＤ変換部として、前記第１の画素と異なる第２の画素のＡＤ変換部を選択する工程と、
制御手段が、前記第２のモードにおいて、前記第２の画素の前記受光部から出力された電気信号を前記ＡＤ変換部に入力しないように制御する工程と、
前記制御手段が、前記予め決められた複数の画素のＡＤ変換部が、並行にＡＤ変換を行うように制御する工程と
を有することを特徴とする制御方法。
入射光を光電変換して得られた電気信号を出力する受光部と、電気信号をＡＤ変換するＡＤ変換部と、をそれぞれ有する複数の画素であって、予め決められた複数の画素ごとに、当該予め決められた複数の画素のうち第１の画素の受光部から出力される電気信号を、他の画素のＡＤ変換部を用いてＡＤ変換を行えるように構成された複数の画素と、前記予め決められた複数の画素ごとに、前記第１の画素の受光部から出力された電気信号をＡＤ変換する画素を選択する選択手段と、を有する撮像素子の制御方法であって、
前記選択手段が、第１のモードにおいて、前記各画素ごとに、前記受光部から出力された電気信号を前記ＡＤ変換部によりＡＤ変換するように制御することで、前記第１の画素から得られた電気信号をＡＤ変換するＡＤ変換部として、前記第１の画素のＡＤ変換部を選択する工程と、
前記選択手段が、第２のモードにおいて、前記第１の画素の前記ＡＤ変換部および前記第１の画素と異なる第２の画素の前記ＡＤ変換部を選択する工程と、
制御手段が、前記第２のモードにおいて、前記第２の画素の前記受光部から出力された電気信号を前記ＡＤ変換部に入力しないように制御する工程と、
前記制御手段が、前記予め決められた複数の画素のＡＤ変換部が、並行にＡＤ変換を行うように制御する工程と
を有することを特徴とする制御方法。
入射光を光電変換して得られた電気信号を出力する受光部と、電気信号をＡＤ変換するＡＤ変換部と、をそれぞれ有する複数の画素であって、予め決められた複数の画素ごとに、当該予め決められた複数の画素のうち第１の画素の受光部から出力される電気信号を、他の画素のＡＤ変換部を用いてＡＤ変換を行えるように構成された複数の画素と、前記予め決められた複数の画素ごとに、前記第１の画素の受光部から出力された電気信号をＡＤ変換する画素を選択する選択手段と、を有する撮像素子の制御方法であって、
前記選択手段が、第１のモードにおいて、前記各画素ごとに、前記受光部から出力された電気信号を前記ＡＤ変換部によりＡＤ変換するように制御することで、前記第１の画素から得られた電気信号をＡＤ変換するＡＤ変換部として、前記第１の画素のＡＤ変換部を選択する工程と、
前記選択手段が、第２のモードにおいて、前記第１の画素の前記ＡＤ変換部および前記第１の画素と異なる第２の画素の前記ＡＤ変換部を選択する工程と、
制御手段が、前記第２のモードにおいて、前記第２の画素の前記受光部から出力された電気信号を前記ＡＤ変換部に入力しないように制御する工程と、
前記制御手段が、前記予め決められた複数の画素のＡＤ変換部が、並行にＡＤ変換を行うように制御する工程と、
処理手段が、前記各画素のＡＤ変換部から出力されたデジタル信号に対して処理を行う工程と、
を有することを特徴とする撮像装置。