CN108075753B - 射频开关电路 - Google Patents

射频开关电路 Download PDF

Info

Publication number
CN108075753B
CN108075753B CN201711046814.9A CN201711046814A CN108075753B CN 108075753 B CN108075753 B CN 108075753B CN 201711046814 A CN201711046814 A CN 201711046814A CN 108075753 B CN108075753 B CN 108075753B
Authority
CN
China
Prior art keywords
voltage
radio frequency
buffer
control
control voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711046814.9A
Other languages
English (en)
Other versions
CN108075753A (zh
Inventor
金裕桓
林锺模
罗裕森
柳贤真
刘显焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN108075753A publication Critical patent/CN108075753A/zh
Application granted granted Critical
Publication of CN108075753B publication Critical patent/CN108075753B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/213—Frequency-selective devices, e.g. filters combining or separating two or more different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/248—Supports; Mounting means by structural association with other equipment or articles with receiving set provided with an AC/DC converting device, e.g. rectennas
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供一种射频开关电路，所述射频开关电路包括：第一射频开关，被构造为控制将在信号端口与天线端口之间经过的射频信号；第一缓冲器，被构造为响应于第二控制电压产生第一控制电压；第二缓冲器，被构造为接收第三控制电压，并且被构造为响应于所述第三控制电压产生所述第二控制电压；第一电力供应器，被构造为向所述第一缓冲器供应第一高电压，并且被构造为向所述第二缓冲器供应第二高电压；及第二电力供应器，被构造为向所述第一缓冲器供应第一低电压，并且被构造为向所述第二缓冲器供应第二低电压。

Description

射频开关电路
本申请要求于2016年11月18日在韩国知识产权局提交的第10-2016-0154185号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容出于所有目的通过引用包含于此。
技术领域
下面的描述涉及一种射频开关电路。
背景技术
随着无线通信技术进步，各种通信标准正被集成到单个电子装置中。例如，射频开关电路可控制各种通信标准的相应射频信号的运动，以支持电子装置的顺畅通信。
基于控制电压来控制射频开关接通或断开，以将在信号端口与天线端口之间经过的射频信号控制为通过或被阻截。当实际的控制电压偏离设定电压时，射频开关可能未完全断开而呈断开状态。因此，射频开关的线性特性或噪声特性可能劣化。
发明内容
提供本发明内容以按照简化的形式对选择的构思进行介绍，下面在具体实施方式中进一步描述所述构思。本发明内容既不意在限定所要求保护的主题的主要特征或必要特征，也不意在帮助确定所要求保护的主题的范围。
在一个总体方面，一种射频开关电路包括：第一射频开关，根据第一控制电压而被控制为接通或断开，以将在信号端口与天线端口之间经过的射频信号控制为通过或被阻截；第一缓冲器，根据第二控制电压产生所述第一控制电压；第二缓冲器，被构造为接收第三控制电压，并且根据所述第三控制电压产生所述第二控制电压；第一电力供应器，向所述第一缓冲器供应第一高电压，并且向所述第二缓冲器供应第二高电压；及第二电力供应器，向所述第一缓冲器供应第一低电压，并且向所述第二缓冲器供应第二低电压，其中，所述第一高电压与所述第一低电压之间的第一电压差不同于所述第二高电压与所述第二低电压之间的第二电压差。
所述第一电压差可低于所述第二电压差，所述第一高电压可低于所述第二高电压。
所述第一低电压和所述第二低电压可以为负的。
所述第二电力供应器可包括：负电压产生器，产生所述第一低电压和所述第二低电压；及滤波器，对所述第一低电压和所述第二低电压进行滤波。
所述射频开关电路还可包括：解码器，产生控制逻辑值；及电平转换器，根据所述控制逻辑值产生所述第三控制电压。
所述第一电力供应器可向所述电平转换器供应第三高电压。
所述射频开关电路还可包括：第三缓冲器，被构造为接收第四控制电压，并且响应于所述第四控制电压而产生所述第三控制电压，其中，所述第一电力供应器向所述第三缓冲器供应第三高电压，所述第二电力供应器向所述第三缓冲器供应第三低电压。
所述第三高电压与所述第三低电压之间的第三电压差可大于所述第一电压差和所述第二电压差。
所述射频开关电路还可包括：第二射频开关，电连接到所述第一射频开关，并且响应于所述第一控制电压而被控制为接通或断开。
所述第一缓冲器可包括第一晶体管，所述第一晶体管被构造为接收所述第二控制电压、被构造为接收所述第一高电压或所述第一低电压，并且输出所述第一控制电压，所述第二缓冲器可包括第二晶体管，所述第二晶体管被构造为接收所述第三控制电压、被构造为接收所述第二高电压或所述第二低电压，并且输出所述第二控制电压，所述第一晶体管的尺寸(W/L)可大于所述第二晶体管的尺寸(W/L)。
所述第一控制电压、所述第二控制电压和所述第三控制电压中的部分可具有与接近所述第一高电压或所述第二高电压相比更接近所述第一低电压或所述第二低电压的值，所述第一控制电压、所述第二控制电压和所述第三控制电压中的其余部分可具有与所述第一低电压或所述第二低电压相比更接近所述第一高电压或所述第二高电压的值。
所述射频开关电路还可包括：温度传感器，被构造为感测温度，并且产生与所感测的温度对应的温度信号，其中，所述第一电力供应器调节所述第一高电压或所述第二高电压使得所述第一电压差与所述第二电压差之间的差值对应于所述温度信号，并且调节所述第一高电压或所述第二高电压使得所述差值随着由所述温度传感器感测的所述温度增大而增大。
在另一总体方面，一种射频开关电路包括：第一射频串联开关，接收第一串联控制电压，并且根据所述第一串联控制电压而被控制为接通或断开，以将在第一信号端口与天线端口之间经过的射频信号控制为通过或被阻截；第一射频分路开关，连接到所述第一信号端口，接收第一分路控制电压，并根据所述第一分路控制电压而被控制为接通或断开；第一分路缓冲器，接收第二分路控制电压，并且根据所述第二分路控制电压而产生所述第一分路控制电压；第二分路缓冲器，接收第三分路控制电压，并且根据所述第三分路控制电压而产生所述第二分路控制电压；第一电力供应器，向所述第一分路缓冲器供应第一高电压，并且向所述第二分路缓冲器供应第二高电压；及第二电力供应器，向所述第一分路缓冲器供应第一低电压，并且向所述第二分路缓冲器供应第二低电压，其中，所述第一高电压与所述第一低电压之间的第一电压差不同于所述第二高电压与所述第二低电压之间的第二电压差。
所述射频开关电路还可包括：第二射频串联开关，接收所述第一分路控制电压，并且根据所述第一分路控制电压而被控制为接通或断开，以将在第二信号端口与所述天线端口之间经过的射频信号控制为通过或被阻截。
所述射频开关电路还可包括：第二射频分路开关，连接到所述第二信号端口，并且接收所述第一串联控制电压，并且根据所述第一串联控制电压而被控制为接通或断开。
所述射频开关电路还可包括：第一串联缓冲器，接收第二串联控制电压，并且根据所述第二串联控制电压产生所述第一串联控制电压；及第二串联缓冲器，接收第三串联控制电压，并且根据所述第三串联控制电压产生所述第二串联控制电压，其中，所述第一电力供应器向所述第一串联缓冲器供应所述第一高电压，并且向所述第二串联缓冲器供应所述第二高电压，所述第二电力供应器向所述第一串联缓冲器供应所述第一低电压，并且向所述第二串联缓冲器供应所述第二低电压。
在另一总体方面，一种射频开关电路包括：射频开关，被构造为控制在信号端口与天线端口之间的射频信号；及多个缓冲器，彼此串联连接，用于产生用于控制所述射频开关的第一控制电压，所述多个缓冲器中的每个接收高电压和低电压，其中，所述多个缓冲器中的第一缓冲器的第一高电压与所述第一缓冲器的第一低电压之间的第一电压差不同于所述多个缓冲器中的第二缓冲器的第二高电压与所述第二缓冲器的第二低电压之间的第二电压差。
所述第一电压差可低于所述第二电压差，所述第一高电压可低于所述第二高电压。
射频开关电路还可包括：解码器，产生控制逻辑值；及电平转换器，基于所述控制逻辑值产生输入到所述多个缓冲器的控制电压。
所述第一缓冲器可包括第一晶体管，所述第一晶体管接收第二控制电压、接收所述第一高电压和所述第一低电压，并且输出所述第一控制电压，所述第二缓冲器可包括第二晶体管，所述第二晶体管接收所述输入控制电压、接收所述第二高电压和所述第二低电压，并且输出所述第二控制电压，所述第一晶体管的尺寸(W/L)可大于所述第二晶体管的尺寸(W/L)。
通过以下具体实施方式、附图和权利要求，其他特征和方面将是显而易见的。
附图说明
图1是根据示例的射频开关电路的电路图。
图2是根据示例的射频开关电路中包括的其他构造的电路图。
图3是根据示例的射频开关电路中包括的第一缓冲器和第二缓冲器的电路图。
图4是根据示例的射频开关电路中包括的第一电力供应器的电路图。
图5是根据示例的射频开关电路中包括的射频串联开关和射频分路开关的电路图。
在所有的附图和具体实施方式中，相同的标号指示相同的元件。附图可不按照比例绘制，并且为了清楚、说明及方便起见，可夸大附图中元件的相对尺寸、比例和描绘。
具体实施方式
提供以下具体实施方式以帮助读者获得对这里所描述的方法、设备和/或系统的全面理解。然而，在理解本申请的公开内容之后，这里所描述的方法、设备和/或系统的各种改变、修改及等同物将是显而易见的。例如，这里所描述的操作的顺序仅仅是示例，其并不限于这里所阐述的顺序，而是除了必须以特定顺序发生的操作之外，可做出在理解本申请的公开内容之后将是显而易见的改变。此外，为了提高清楚性和简洁性，可省略本领域中已知的特征的描述。
这里所描述的特征可以以不同的形式实施，并且不应被解释为局限于这里所描述的示例。更确切地说，已经提供了这里所描述的示例仅用于示出在理解本申请的公开内容之后将是显而易见的实现这里描述的方法、设备和/或系统的诸多可行方式中的一些方式。
在整个说明书中，当元件(诸如，层、区域或基板)被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，其可直接“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件，或者可存在介于它们之间的一个或更多个其他元件。相比之下，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可不存在介于它们之间的其他元件。
如在此所使用的，术语“和/或”包括所列出的相关项中的任何一项和任何两项或更多项的任何组合。
尽管可在这里使用诸如“第一”、“第二”和“第三”的术语来描述各个构件、组件、区域、层或部分，但是这些构件、组件、区域、层或部分不受这些术语所限制。更确切地说，这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分相区分。因此，在不脱离示例的教导的情况下，这里所描述的示例中所称的第一构件、组件、区域、层或部分也可被称为第二构件、组件、区域、层或部分。
为了易于描述，在这里可使用诸如“在……之上”、“上部”、“在……之下”和“下部”的空间关系术语，以描述如附图所示的一个元件与另一元件的关系。这样的空间关系术语意图除了包含在附图中所描绘的方位之外，还包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为相对于另一元件位于“之上”或“上部”的元件随后将相对于另一元件位于“之下”或“下部”。因此，术语“在……之上”根据装置的空间方位而包括“在……之上”和“在……之下”两种方位。所述装置还可以以其他方式定位(例如，旋转90度或处于其他方位)，并将对在这里使用的空间关系术语做出相应的解释。
在此使用的术语仅用于描述各种示例，并非用于限制本公开。除非上下文另外清楚地指明，否则单数的形式也意图包括复数的形式。术语“包括”、“包含”和“具有”列举存在的所陈述的特征、数量、操作、构件、元件和/或它们的组合，但不排除存在或添加一个或更多个其他特征、数量、操作、构件、元件和/或它们的组合。
由于制造技术和/或公差，可出现附图中所示的形状的变化。因此，这里所描述的示例不限于附图中所示的特定形状，而是包括在制造期间出现的形状上的改变。
这里所描述的示例的特征可按照在理解本申请的公开内容之后将是显而易见的各种方式进行组合。此外，尽管这里所描述的示例具有各种各样的构造，但是如在理解本申请的公开内容之后将显而易见的，其他构造是可能的。
图1是根据示例的射频开关电路的电路图。
参照图1，根据示例的射频开关电路包括射频开关110、第一缓冲器121、第二缓冲器122、第一电力供应器130和第二电力供应器140。
根据第一控制电压C1来控制射频开关110接通或断开，以将在信号端口SIG和天线端口ANT之间经过的射频信号控制为通过或被阻截。
当将射频开关110实施为场效应晶体管时，射频开关110通过栅极端子接收第一控制电压C1，并且在射频开关110接通时使射频信号在源极端子与漏极端子之间通过以及在射频开关110断开时阻截射频信号。随着第一控制电压C1增大，射频开关110对于射频信号的电阻减小。因此，当第一控制电压C1低时，射频开关110断开，当第一控制电压C1高时，射频开关110接通。
例如，射频开关110可实施为硅半导体、化合物半导体或石墨烯，并且可实施为绝缘体上硅(SOI)，以减小寄生元件的影响。此外，射频开关110可实施为诸如双极结型晶体管(BJT)的三端子晶体管或具有体端子的FET。
第一缓冲器121响应于第二控制电压C2产生第一控制电压C1。第一缓冲器121通过改善第一控制电压C1的响应特性来增强高频开关110的通断状态变化特性。也就是说，第一缓冲器121通过改善第一控制电压C1的响应特性来支持第二控制电压C2针对射频开关110的无缝控制。
第二缓冲器122接收第三控制电压C3并根据第三控制电压C3产生第二控制电压C2。第二缓冲器122根据第三控制电压C3改善第二控制电压C2的响应特性，以增强高频开关110的通断状态变化特性。也就是说，第二缓冲器122支持第三控制电压C3针对射频开关110的无缝控制。
第一电力供应器130向第一缓冲器121供应第一高电压H1并且向第二缓冲器122供应第二高电压H2。
第二电力供应器140向第一缓冲器121供应第一低电压L1并且向第二缓冲器122供应第二低电压L2。
换句话说，第一电力供应器130和第二电力供应器140产生待施加到第一缓冲器121和第二缓冲器122的电压，并且向第一缓冲器121和第二缓冲器122供应所产生的电压。
此外，第一电力供应器130和第二电力供应器140适当地设定待供应到第一缓冲器121和第二缓冲器122的电压，以确定第一缓冲器121和第二缓冲器122的操作条件。输入到第一缓冲器121和第二缓冲器122的控制电压或从第一缓冲器121和第二缓冲器122输出的控制电压受到操作条件影响。
当未适当地设定由第一电力供应器130和第二电力供应器140供应的电压时，在第一缓冲器121和第二缓冲器122中产生泄漏电流。泄漏电流不仅使第一缓冲器121和第二缓冲器122的功耗增大，而且影响输入到第一缓冲器121和第二缓冲器122的控制电压或从第一缓冲器121和第二缓冲器122输出的控制电压。
当第一缓冲器121和第二缓冲器122的温度改变时，泄漏电流的大小进一步增大。也就是说，当未适当地设定由第一电力供应器130和第二电力供应器140供应的电压时，第一缓冲器121和第二缓冲器122的操作条件和控制电压变得对温度敏感。
因此，第一电力供应器130和第二电力供应器140将供应电压设定为使得第一高电压H1与第一低电压L1之间的第一电压差不同于第二高电压H2与第二低电压L2之间的第二电压差。也就是说，第一电力供应器130和第二电力供应器140设定第一高电压H1和第一低电压L1中的至少一者，使得第一高电压H1和第一低电压L1中的所述至少一者分别与第二高电压H2和/或第二低电压L2不同。
例如，第二缓冲器122中产生的泄漏电流会引起第二控制电压C2的变化，第二控制电压C2的变化使第一缓冲器121中产生的泄漏电流的大小增大。因此，第一电力供应器130和第二电力供应器140将供应电压设定为使得第一电压差低于第二电压差，以减小第一缓冲器121中产生的泄漏电流的大小。
因此，根据示例的射频开关电路使实际第一控制电压C1偏离用于断开状态的设定电压的现象减少，并且改善线性特性或噪声特性。
图2是根据示例的射频开关电路中包括的其他构造的电路图。
参照图2，根据示例的射频开关电路还包括第二射频开关115、第三缓冲器123、电平转换器124、解码器125、负电压产生器141、滤波器142和温度传感器150。
第二射频开关115电连接到第一射频开关110a，并且根据第一控制电压C1而被控制为接通或断开。换句话说，第二射频开关115串联连接到第一射频开关110a，并且具有与第一射频开关110a的通断状态相同的通断状态。
第三缓冲器123接收第四控制电压C4并根据第四控制电压C4产生第三控制电压C3。也就是说，根据示例的射频开关电路中包括的缓冲器设置为多个。
在示例中，第一电力供应器130a向第三缓冲器123供应第三高电压H3，第二电力供应器向第三缓冲器123供应第三低电压L3。
例如，在第三高电压H3与第三低电压L3之间的第三电压差大于第一电压差和第二电压差。因此，基于温度的变化，控制第一缓冲器121和第二缓冲器122中流动的泄漏电流的逐渐增大。
电平转换器124接收控制逻辑值并基于控制逻辑值产生第四控制电压C4。电平转换器124从第一电力供应器130a接收第三高电压H3以产生第四控制电压C4，并且可从第二电力供应器接收第三低电压L3。
解码器125产生控制逻辑值。例如，解码器125可从射频开关电路的外部接收二进制码或预先存储二进制码。解码器125将接收到的二进制码或存储的二进制码解码，以产生控制逻辑值。
第二电力供应器包括负电压产生器141和滤波器142。
负电压产生器141产生作为负电压的第一低电压L1、第二低电压L2和第三低电压L3。这里，负电压是指具有比射频信号所通过的线的直流(DC)电压的电平低的电平的电压。此外，第一低电压L1、第二低电压L2和第三低电压L3可彼此相同。
负电压产生器141向第一缓冲器121a、第二缓冲器122a和第三缓冲器123供应负电压，因此，第一控制电压C1、第二控制电压C2和第三控制电压C3具有0V或更低的值。因此，第一射频开关110a和第二射频开关115完全断开，从而，改善射频开关电路的线性特性或噪声特性。
滤波器142以低通滤波器方式对第一低电压L1、第二低电压L2和第三低电压L3进行滤波，以滤除负电压产生器141的输出中包括的诸如谐波等的噪声。例如，滤波器142可以是包括电阻器和电容器的RC滤波器。来自第一缓冲器121a、第二缓冲器122a和第三缓冲器123(第一低电压L1、第二低电压L2和第三低电压L3将被供应到第一缓冲器121a、第二缓冲器122a和第三缓冲器123)的泄漏电流流向滤波器142中包括的电阻器。
当第一电力供应器130a将第一高电压H1、第二高电压H2和第三高电压H3设定为具有不同的值时，滤波器142中流动的泄漏电流的大小减小，因此，射频开关电路对温度变化鲁棒。
温度传感器150感测温度并产生与感测的温度对应的温度信号。例如，温度传感器150通过利用带隙参考产生根据温度变化的电流。电流是温度信号。
此外，第一电力供应器130a可基于温度信号调节第一高电压H1或第二高电压H2。在一个示例中，第一电力供应器130a将第一高电压H1或第二高电压H2调节为使得第一高电压H1与第二高电压H2之间的电压差随着由温度传感器150感测的温度增大而增大。
根据示例的射频开关电路考虑到射频信号的放大和由功耗引起的热。因此，射频开关电路能够调节以适应的温度变化大。第一电力供应器130a根据温度变化灵活地设定供应电压，因此，进一步改善射频开关电路的温度鲁棒性。
图3是根据示例的射频开关电路中包括的第一缓冲器和第二缓冲器的电路图。
参照图3，第一缓冲器包括第一N型晶体管N1和第一P型晶体管P1，第二缓冲器包括第二N型晶体管N2和第二P型晶体管P2。
第一N型晶体管N1接收第二控制电压C2、接收第一低电压L1并输出第一控制电压C1。
第一P型晶体管P1接收第二控制电压C2、接收第一高电压H1并输出第一控制电压C1。
第二N型晶体管N2接收第三控制电压C3、接收第二低电压L2并输出第二控制电压C2。第二N型晶体管N2的尺寸(W/L)小于第一N型晶体管N1的尺寸。
第二P型晶体管P2接收第三控制电压C3、接收第二高电压H2并输出第二控制电压C2。第二P型晶体管P2的尺寸(W/L)小于第一P型晶体管P1的尺寸。因此，第一缓冲器和第二缓冲器无缝地控制射频开关的通断状态。
尺寸(W/L)是指晶体管的沟道宽度相对于沟道长度的相对尺寸。
第一N型晶体管N1和第一P型晶体管P1可以是产生具有与第二控制电压C2的逻辑相反的逻辑的第一控制电压C1的反相器。
因此，第一控制电压C1和第二控制电压C2中的一个可具有与接近第一高电压H1或第二高电压H2相比更接近第一低电压L1或第二低电压L2的低值，第一控制电压C1和第二控制电压C2中的另一个可具有与接近第一低电压L1或第二低电压L2相比更接近第一高电压H1或第二高电压H2的高值。
图4是根据示例的射频开关电路中包括的第一电力供应器的电路图。
参照图4，第一电力供应器包括第一电阻器131、第二电阻器132、第三电阻器133、运算放大器134和输出晶体管135。
第一电阻器131、第二电阻器132和第三电阻器133根据它们的电阻值之间的关系确定第一高电压H1和第二高电压H2。
运算放大器134接收第二电阻器132与第三电阻器133之间的电压和参考电压Vref，并且将输出电压传输到输出晶体管135。
输出晶体管135通过栅极端子接收输出电压、通过源极端子接收电源电压并通过漏极端子输出第二高电压H2。
也就是说，运算放大器134和输出晶体管135具有对于第一电阻器131、第二电阻器132和第三电阻器133的反馈关系。因此，运算放大器134和输出晶体管135控制第一高电压H1和第二高电压H2使得第一高电压H1和第二高电压H2几乎不受电源电压的变化的影响。
图5是根据示例的射频开关电路中包括的射频串联开关和射频分路开关的电路图。
参照图5，根据示例的射频开关电路包括第一射频串联开关210、第一电力供应器230、第二电力供应器240、第一射频分路开关260、第一分路缓冲器271以及第二分路缓冲器272。
第一射频串联开关210接收第一串联控制电压C11，并且根据第一串联控制电压C11而被控制为接通或断开，以将在第一信号端口SIG1与天线端口ANT之间经过的射频信号控制为通过或被阻截。
第一电力供应器230产生第一高电压H1和第二高电压H2。在示例中，第一高电压H1和第二高电压H2具有不同的电压值。
第二电力供应器240产生第一低电压L1和第二低电压L2。
第一射频分路开关260连接到第一信号端口SIG1和地、接收第一分路控制电压C12并根据第一分路控制电压C12而被控制为接通或断开。
第一分路缓冲器271接收第二分路控制电压C22并根据第二分路控制电压C22产生第一分路控制电压C12。
此外，第一分路缓冲器271接收来自第一电力供应器230的第一高电压H1和来自第二电力供应器240的第一低电压L1。
第二分路缓冲器272根据从解码器225或电平转换器224接收的第三分路控制电压C32产生第二分路控制电压C22。
此外，第二分路缓冲器272接收来自第一电力供应器230的第二高电压H2和来自第二电力供应器240的第二低电压L2。
因此，根据示例的射频开关电路使实际第一分路控制电压C12偏离用于断开状态的设定电压的现象减少，并且可改善线性特性或噪声特性。
参照图5，根据示例的射频开关电路包括第一串联缓冲器221、第二串联缓冲器222、第二射频串联开关310和第二射频分路开关360。
第一串联缓冲器221接收第二串联控制电压C21，并且根据第二串联控制电压C21产生第一串联控制电压C11。
此外，第一串联缓冲器221接收来自第一电力供应器230的第一高电压H1和来自第二电力供应器240的第一低电压L1。也就是说，第一高电压H1和第一低电压L1共同地供应到第一串联缓冲器221和第一分路缓冲器271。
第二串联缓冲器222根据从解码器225或电平转换器224接收的第三串联控制电压C31产生第二串联控制电压C21。
此外，第二串联缓冲器222接收来自第一电力供应器230的第二高电压H2和来自第二电力供应器240的第二低电压L2。也就是说，第二高电压H2和第二低电压L2共同地供应到第二串联缓冲器222和第二分路缓冲器272。
第二射频串联开关310接收第一分路控制电压C12，并且根据第一分路控制电压C12而被控制为接通或断开，以将在第二信号端口SIG2与天线端口ANT之间经过的射频信号控制为通过或被阻截。也就是说，第一分路控制电压C12共同地传输到第二射频串联开关310和第一射频分路开关260。
第二射频分路开关360连接到第二信号端口SIG2和地、接收第一串联控制电压C11并且根据第一串联控制电压C11而被控制为接通或断开。也就是说，第一串联控制电压C11共同地传输到第二射频分路开关360和第一射频串联开关210。
当射频信号通过第一信号端口SIG1和天线端口ANT时，第一射频串联开关210和第二射频分路开关360接通，第二射频串联开关310和第一射频分路开关260断开。因此，对于第二射频串联开关310的射频信号的隔离增大。
当射频信号通过第二信号端口SIG2和天线端口ANT时，第一射频串联开关210和第二射频分路开关360断开，第二射频串联开关310和第一射频分路开关260接通。因此，对于第一射频串联开关210的射频信号的隔离增大。
如上所阐述的，根据示例，射频开关电路使实际控制电压偏离设定电压的现象减少，从而提高射频开关的线性特性或噪声特性。
此外，射频开关电路根据温度的变化而使射频开关的特性变化率减小，从而对温度鲁棒。
虽然本公开包括特定的示例，但是理解本申请的公开内容之后将显而易见的是，在不脱离权利要求及其等同物的精神和范围的情况下，可在这些示例中做出形式上和细节上的各种变化。在此所描述的示例将仅被视为描述性含义，而非出于限制的目的。在每个示例中的特征或方面的描述将被认为可适用于其他示例中的类似特征或方面。如果以不同的顺序执行描述的技术，和/或如果以不同的方式组合描述的系统、构造、装置或者电路中的组件和/或用其他组件或者它们的等同物进行替换或者补充描述的系统、构造、装置或者电路中的组件，则可获得适当的结果。因此，本公开的范围不由具体实施方式限定，而是由权利要求及其等同物限定，权利要求及其等同物的范围内的所有变化将被解释为包含于本公开中。

Claims (18)

1.一种射频开关电路，包括：
第一射频开关，被构造为响应于第一控制电压而接通或断开，以控制在信号端口与天线端口之间经过的射频信号；
第一电力供应器，被构造为向第一缓冲器供应第一高电压，并且被构造为向第二缓冲器供应第二高电压；及
第二电力供应器，被构造为向所述第一缓冲器供应第一低电压，并且被构造为向所述第二缓冲器供应第二低电压，
其中，所述第一高电压与所述第一低电压之间的第一电压差不同于所述第二高电压与所述第二低电压之间的第二电压差，
其中，所述第一缓冲器被构造为响应于第二控制电压而产生所述第一控制电压，并且
所述第二缓冲器被构造为响应于接收第三控制电压而产生所述第二控制电压。
2.根据权利要求1所述的射频开关电路，其中，所述第一电压差低于所述第二电压差，所述第一高电压低于所述第二高电压。
3.根据权利要求1所述的射频开关电路，其中，所述第一低电压和所述第二低电压为负的。
4.根据权利要求3所述的射频开关电路，其中，所述第二电力供应器包括：
负电压产生器，被构造为产生所述第一低电压和所述第二低电压；及
滤波器，被构造为对所述第一低电压和所述第二低电压进行滤波。
5.根据权利要求1所述的射频开关电路，还包括：
解码器，被构造为产生控制逻辑值；及
电平转换器，被构造为根据所述控制逻辑值产生所述第三控制电压。
6.根据权利要求5所述的射频开关电路，其中，所述第一电力供应器向所述电平转换器供应第三高电压。
7.根据权利要求1所述的射频开关电路，还包括：
第三缓冲器，接收第四控制电压，并且被构造为响应于所述第四控制电压而产生所述第三控制电压，
其中，所述第一电力供应器向所述第三缓冲器供应第三高电压，所述第二电力供应器向所述第三缓冲器供应第三低电压。
8.根据权利要求7所述的射频开关电路，其中，所述第三高电压与所述第三低电压之间的第三电压差大于所述第一电压差和所述第二电压差。
9.根据权利要求1所述的射频开关电路，还包括：
第二射频开关，连接到所述第一射频开关，并且响应于所述第一控制电压而被控制为接通或断开。
10.根据权利要求1所述的射频开关电路，其中，所述第一缓冲器包括第一晶体管，所述第一晶体管接收所述第二控制电压、接收所述第一高电压或所述第一低电压，并且输出所述第一控制电压，所述第二缓冲器包括第二晶体管，所述第二晶体管接收所述第三控制电压、接收所述第二高电压或所述第二低电压，并且输出所述第二控制电压，所述第一晶体管的尺寸大于所述第二晶体管的尺寸。
11.根据权利要求1所述的射频开关电路，其中，所述第一控制电压、所述第二控制电压和所述第三控制电压中的部分具有与接近所述第一高电压或所述第二高电压相比更接近所述第一低电压或所述第二低电压的值，所述第一控制电压、所述第二控制电压和所述第三控制电压中的其余部分具有与接近所述第一低电压或所述第二低电压相比更接近所述第一高电压或所述第二高电压的值。
12.根据权利要求1所述的射频开关电路，还包括：
温度传感器，被构造为感测温度，并且被构造为产生与所感测的温度对应的温度信号，
其中，所述第一电力供应器调节所述第一高电压或所述第二高电压使得所述第一电压差与所述第二电压差之间的差值对应于所述温度信号，并且调节所述第一高电压或所述第二高电压使得所述差值随着由所述温度传感器感测的所述温度增大而增大。
13.一种射频开关电路，包括：
第一射频串联开关，被构造为接收第一串联控制电压，并且根据所述第一串联控制电压而被控制为接通或断开，以控制在第一信号端口与天线端口之间经过的射频信号；
第一射频分路开关，连接到所述第一信号端口，并且被构造为接收第一分路控制电压，并且根据所述第一分路控制电压而被控制为接通或断开；
第一电力供应器，被构造为向第一分路缓冲器供应第一高电压，并且被构造为向第二分路缓冲器供应第二高电压；及
第二电力供应器，被构造为向所述第一分路缓冲器供应第一低电压，并且被构造为向所述第二分路缓冲器供应第二低电压，
其中，所述第一高电压与所述第一低电压之间的第一电压差不同于所述第二高电压与所述第二低电压之间的第二电压差，
其中，所述第一分路缓冲器被构造为接收第二分路控制电压，并且被构造为响应于所述第二分路控制电压而产生所述第一分路控制电压，并且
所述第二分路缓冲器被构造为接收第三分路控制电压，并且被构造为响应于所述第三分路控制电压而产生所述第二分路控制电压。
14.根据权利要求13所述的射频开关电路，还包括：
第二射频串联开关，被构造为接收所述第一分路控制电压，并且根据所述第一分路控制电压而被控制为接通或断开，以将在第二信号端口与所述天线端口之间经过的射频信号控制为通过或被阻截。
15.根据权利要求14所述的射频开关电路，还包括：
第二射频分路开关，连接到所述第二信号端口，并且被构造为接收所述第一串联控制电压，并且根据所述第一串联控制电压而被控制为接通或断开。
16.根据权利要求13所述的射频开关电路，还包括：
第一串联缓冲器，被构造为接收第二串联控制电压，并且被构造为根据所述第二串联控制电压而产生所述第一串联控制电压；及
第二串联缓冲器，被构造为接收第三串联控制电压，并且被构造为根据所述第三串联控制电压而产生所述第二串联控制电压，
其中，所述第一电力供应器向所述第一串联缓冲器供应所述第一高电压，并且向所述第二串联缓冲器供应所述第二高电压，所述第二电力供应器向所述第一串联缓冲器供应所述第一低电压，并且向所述第二串联缓冲器供应所述第二低电压。
17.一种射频开关电路，包括：
射频开关，被构造为控制在信号端口与天线端口之间的射频信号；及
多个缓冲器，彼此串联连接，以产生用于控制所述射频开关的第一控制电压，所述多个缓冲器中的每个接收高电压和低电压，
其中，所述多个缓冲器中的第一缓冲器的第一高电压与所述第一缓冲器的第一低电压之间的第一电压差不同于所述多个缓冲器中的第二缓冲器的第二高电压与所述第二缓冲器的第二低电压之间的第二电压差。
18.根据权利要求17所述的射频开关电路，其中，所述第一电压差低于所述第二电压差，所述第一高电压低于所述第二高电压。
CN201711046814.9A 2016-11-18 2017-10-31 射频开关电路 Active CN108075753B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160154185A KR101823268B1 (ko) 2016-11-18 2016-11-18 고주파 스위치 회로
KR10-2016-0154185 2016-11-18

Publications (2)

Publication Number Publication Date
CN108075753A CN108075753A (zh) 2018-05-25
CN108075753B true CN108075753B (zh) 2021-04-09

Family

ID=61028288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711046814.9A Active CN108075753B (zh) 2016-11-18 2017-10-31 射频开关电路

Country Status (3)

Country Link
US (1) US10305467B2 (zh)
KR (1) KR101823268B1 (zh)
CN (1) CN108075753B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10505579B2 (en) 2018-02-02 2019-12-10 Samsung Electro-Mechanics Co., Ltd. Radio frequency switching device for fast switching operation
US11967896B2 (en) * 2021-10-12 2024-04-23 Skyworks Solutions, Inc. Charging and discharging circuits for assisting charge pumps

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512400B1 (en) * 2000-08-30 2003-01-28 Micron Technology, Inc. Integrated circuit comparator or amplifier
CN1463077A (zh) * 2002-05-31 2003-12-24 富士通株式会社 输入/输出缓冲器
CN101453207A (zh) * 2007-12-06 2009-06-10 奇景光电股份有限公司 输出缓冲器
CN101562345A (zh) * 2008-12-30 2009-10-21 天津南大强芯半导体芯片设计有限公司 一种电压均衡开关驱动电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
JP5524754B2 (ja) 2010-07-29 2014-06-18 新日本無線株式会社 正負電圧論理出力回路及びこれを用いた高周波スイッチ回路
US8634174B2 (en) * 2011-05-25 2014-01-21 International Business Machines Corporation Gate dielectric breakdown protection during ESD events
JP5785461B2 (ja) 2011-08-29 2015-09-30 新日本無線株式会社 半導体スイッチ回路
JP2014232941A (ja) 2013-05-28 2014-12-11 ルネサスエレクトロニクス株式会社 高周波信号用駆動回路、高周波信号用駆動回路の駆動方法及び高周波信号受信器
KR101901693B1 (ko) 2013-12-27 2018-09-27 삼성전기 주식회사 스위칭 회로 및 이를 포함하는 고주파 스위치
KR102004799B1 (ko) * 2014-12-02 2019-07-29 삼성전기주식회사 고주파 스위치 회로 및 이의 제어 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512400B1 (en) * 2000-08-30 2003-01-28 Micron Technology, Inc. Integrated circuit comparator or amplifier
CN1463077A (zh) * 2002-05-31 2003-12-24 富士通株式会社 输入/输出缓冲器
CN101453207A (zh) * 2007-12-06 2009-06-10 奇景光电股份有限公司 输出缓冲器
CN101562345A (zh) * 2008-12-30 2009-10-21 天津南大强芯半导体芯片设计有限公司 一种电压均衡开关驱动电路

Also Published As

Publication number Publication date
US20180145679A1 (en) 2018-05-24
CN108075753A (zh) 2018-05-25
KR101823268B1 (ko) 2018-01-29
US10305467B2 (en) 2019-05-28

Similar Documents

Publication Publication Date Title
JP2005006143A (ja) 高周波スイッチ回路および半導体装置
CN107134991B (zh) 一种用于驱动功率晶体管的驱动电路
CN108075753B (zh) 射频开关电路
US8928374B2 (en) Semiconductor device and wireless communication device
US10411703B1 (en) Impedance matched clock driver with amplitude control
US20140312979A1 (en) Amplifying circuit including active inductor
JP4887131B2 (ja) 電力増幅器
CN110166043B (zh) 被配置为限制泄漏电流的电平移位电路
US10277176B2 (en) Bias circuitry for depletion mode amplifiers
US8130034B2 (en) Rail-to-rail amplifier
US10862444B2 (en) Amplification device of cascode structure
KR20160071410A (ko) 플로팅 전류 소스를 위한 방법 및 장치
US9800210B2 (en) Power amplifier including a plurality of FET cells connected in parallel
US9577628B2 (en) Gate pulsing gate ladder
US20120075004A1 (en) Switch and method of control the same
CN110896338B (zh) 时钟传输模块与网络传输方法
US8044720B2 (en) Amplification circuit
JP6823454B2 (ja) デバイス測定用治具
US9735745B2 (en) Power amplifier and method for limiting current in power amplifier
KR20100124381A (ko) 직접 게이트 구동 기준 전류원 회로
US20240045461A1 (en) Biasing control for compound semiconductors
JP4538016B2 (ja) 高周波スイッチ装置および半導体装置
US11558049B2 (en) Bias circuit and electronic circuit
US10826497B2 (en) Impedance matched clock driver with amplitude control
US11101796B2 (en) Gate drive apparatus and control method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant