JP2020107966A - 電流検出回路 - Google Patents

電流検出回路 Download PDF

Info

Publication number
JP2020107966A
JP2020107966A JP2018243301A JP2018243301A JP2020107966A JP 2020107966 A JP2020107966 A JP 2020107966A JP 2018243301 A JP2018243301 A JP 2018243301A JP 2018243301 A JP2018243301 A JP 2018243301A JP 2020107966 A JP2020107966 A JP 2020107966A
Authority
JP
Japan
Prior art keywords
switching element
voltage
circuit
drain
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018243301A
Other languages
English (en)
Other versions
JP7292874B2 (ja
Inventor
秀明 間島
Hideaki Majima
秀明 間島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2018243301A priority Critical patent/JP7292874B2/ja
Priority to CN201910701064.7A priority patent/CN111435144B/zh
Priority to CN202210711011.5A priority patent/CN115128420A/zh
Priority to US16/542,697 priority patent/US11360126B2/en
Publication of JP2020107966A publication Critical patent/JP2020107966A/ja
Priority to US17/744,214 priority patent/US11680964B2/en
Application granted granted Critical
Publication of JP7292874B2 publication Critical patent/JP7292874B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2608Circuits therefor for testing bipolar transistors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0046Arrangements for measuring currents or voltages or for indicating presence or sign thereof characterised by a specific application or detail not covered by any other subgroup of G01R19/00
    • G01R19/0069Arrangements for measuring currents or voltages or for indicating presence or sign thereof characterised by a specific application or detail not covered by any other subgroup of G01R19/00 measuring voltage or current standards
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16504Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
    • G01R19/16519Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2621Circuits therefor for testing field effect transistors, i.e. FET's
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10Modifications for increasing the maximum permissible switched voltage
    • H03K17/102Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/30Structural combination of electric measuring instruments with basic electronic circuits, e.g. with amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027Measuring means of, e.g. currents through or voltages across the switch
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036Means reducing energy consumption

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

【課題】ノーマリオン型のスイッチング素子とノーマリオフ型のスイッチング素子のカスコード接続を備えた半導体装置の出力電流を正確に検出することができる、信頼性の高い電流検出回路を提供すること。【解決手段】一つの実施形態によれば、電流検出回路は、ソース、ドレイン、及びゲートを有するノーマリオン型の第1のスイッチング素子と、前記第1のスイッチング素子のソースに接続されたドレインと、前記第1のスイッチング素子のゲートに接続されたソースと、ゲートを有するノーマリオフ型の第2のスイッチング素子と、前記第2のスイッチング素子のドレインとソース間の電圧に応じた電圧を出力する差動増幅回路とを具備する。【選択図】図1

Description

本実施形態は、電流検出回路に関する。
従来、ノーマリオン型のスイッチング素子とノーマリオフ型のスイッチング素子をカスコード接続した半導体装置が開示されている。例えば、ノーマリオン型のスイッチング素子は、GaN(ガリュームナイトライド)やSiC(シリコンカーバイド)を材料とするトランジスタで構成される。GaNやSiCで構成されるノーマリオン型のスイッチング素子を用いることで、高耐圧で低損失の半導体装置が提供される。一方、ノーマリオン型のスイッチン素子を備える為、例えば、ノーマリオン型のスイッチング素子の漏れ電流に応答して、半導体装置の出力電流が正確に検出できない場合がある。ノーマリオン型のスイッチング素子を備える半導体装置の特性を活かしつつ、且つ、出力電流を正確に検出することができる信頼性の高い電流検出回路が望まれる。
国際公開第2015/166523号 特許第5800986号公報
一つの実施形態は、ノーマリオン型のスイッチング素子とノーマリオフ型のスイッチング素子のカスコード接続を備えた半導体装置の出力電流を正確に検出することができる、信頼性の高い電流検出回路を提供することを目的とする。
一つの実施形態によれば、電流検出回路は、ソース、ドレイン、及びゲートを有するノーマリオン型の第1のスイッチング素子と、前記第1のスイッチング素子のソースに接続されたドレインと、前記第1のスイッチング素子のゲートに接続されたソースと、ゲートを有するノーマリオフ型の第2のスイッチング素子と、前記第2のスイッチング素子のドレインとソース間の電圧に応じた電圧を出力する差動増幅回路とを具備する。
図1は、第1の実施形態の電流検出回路を示す図である。 図2は、ノーマリオン型のスイッチング素子の特性を示す図である。 図3は、第2の実施形態の電流検出回路を示す図である。 図4は、第3の実施形態の電流検出回路を示す図である。 図5は、調整回路の構成例を示す図である。 図6は、第4の実施形態の電流検出回路を示す図である。 図7は、調整回路の他の構成例を示す図である。 図8は、調整回路の他の構成例を示す図である。 図9は、調整回路の他の構成例を示す図である。 図10は、調整回路の他の構成例を示す図である。 図11は、第5の実施形態の電流検出回路を示す図である。 図12は、第6の実施形態の電流検出回路を示す図である。 図13は、第7の実施形態の電流検出回路を示す図である。 図14は、第8の実施形態の電流検出回路を示す図である。 図15は、第9の実施形態の電流検出回路を示す図である。
以下に添付図面を参照して、実施形態にかかる電流検出回路を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
(第1の実施形態)
図1は、第1の実施形態の電流検出回路を示す図である。本実施形態の電流検出回路はノーマリオン型のスイッチング素子Q1を有する。スイッチング素子Q1は、例えば、GaNを材料とするNチャネル型のMOSトランジスタで構成される。例えば、GaNを材料とするMOSトランジスタは、ドレイン・ソース間の主電流路がGaNで構成される。以降、GaNトランジスタと呼ぶ場合がある。
ノーマリオフ型のスイッチング素子Q2は、例えば、Siを材料とするNチャネル型のMOSトランジスタで構成される。例えば、Siを材料とするMOSトランジスタは、ドレイン・ソース間の主電流路がSiで構成される。以降、Siトランジスタと呼ぶ場合がある。スイッチング素子Q1のドレインは、端子11に接続される。端子11は、例えば、600Vの電圧が印加される電源ライン(図示せず)に接続される。スイッチング素子Q1のソースは、スイッチング素子Q2のドレインに接続される。
スイッチング素子Q2のソースは、端子12に接続される。端子12には、例えば、接地電位が供給される。スイッチング素子Q2のゲートは、端子10に接続される。端子10には、駆動信号Vが印加される。
スイッチング素子Q2のドレインは、差動増幅回路A1の非反転入力端(+)に接続され、ソースは、差動増幅回路A1の反転入力端(−)に接続される。差動増幅回路A1は、出力電圧Vを端子13に出力する。
本実施形態の電流検出動作は、以下の様になる。スイッチング素子Q2のゲートに印加される駆動信号VをHighにすることで、スイッチング素子Q2がオンする。この時のスイッチング素子Q2のドレイン・ソース間電圧VDSは、式(1)で示される。
DS=RON×I ・・・ (1)
ここで、RONはスイッチング素子Q2のオン抵抗、Iは、スイッチング素子Q1を流れる出力電流Iを示す。スイッチング素子Q2を流れる電流は、スイッチング素子Q1を流れる電流に略等しい為、スイッチング素子Q2を流れる電流は、出力電流Iに略等しい電流となる。尚、以降、スイッチング素子Q1のドレイン電流Iを、便宜的に、出力電流Iとして用いる場合がある。
また、差動増幅回路A1の出力電圧Vは、次の式(2)で示すことができる。
=A×RON×I ・・・ (2)
ここで、Aは差動増幅回路A1の電圧利得である。
例えば、スイッチング素子Q2のゲートに印加する駆動信号Vの電圧を、スイッチング素子Q2のゲート・ソース間電圧VGSとドレイン・ソース間電圧VDSの関係が、VGS>>VDSになる様に設定してスイッチング素子Q2に供給してオンさせることにより、スイッチング素子Q2を線形領域で動作させることができる。スイッチング素子Q2を線形領域で動作させることで、スイッチング素子Q2のドレイン・ソース間電圧VDSは出力電流Iに比例する電圧となる為、結果として、出力電流Iに比例した出力電圧Vを差動増幅回路A1から出力させることができる。これにより、スイッチング素子Q2を駆動させた時の出力電流Iを、正確に検出することができる。
本実施形態によれば、線形領域で動作するスイッチング素子Q2のドレイン・ソース間電圧VDSに応じた電圧を差動増幅回路A1によって出力することにより、スイッチング素子Q2を駆動した時にノーマリオンのスイッチング素子Q1に流れる出力電流Iを正確に検出することができる。
図2は、ノーマリオン型のスイッチング素子の特性を示す図である。すなわち、既述した第1の実施形態のスイッチング素子Q1の特性を示す。横軸にゲート・ソース間電圧VGS、縦軸にドレイン電流Iを示す。ゲート・ソース間電圧VGSがゼロ(0)Vの時もドレイン電流Iが流れ、ゲート・ソース間電圧VGSがマイナスのしきい値電圧VTHになった時に、ドレイン電流Iが略ゼロ(0)Aとなる特性曲線100で示される。
(第2の実施形態)
図3は、第2の実施形態の電流検出回路を示す図である。既述した実施形態に対応する構成には、同一符号を付し、重複した記載は必要な場合にのみ行う。以降、同様である。本実施形態は、スイッチング素子Q2のゲートに印加される駆動信号Vによってオン/オフが制御される差動増幅回路A11を具備する。
具体的には、差動増幅回路A11は、スイッチング素子Q2のゲートに印加される駆動信号VがHighの時、動作状態(オン)となり、駆動信号VがLowの時には非動作状態(オフ)となる。例えば、駆動信号VがLowの時、差動増幅回路A11のバイアス回路(図示せず)をオフにする制御が行われる。
スイッチング素子Q1は、ノーマリオンの特性を有する為、そのゲートに端子12に印加される接地電位が供給された状態の時にもドレイン電流Iが流れる。この為、スイッチング素子Q2のゲートに印加される駆動信号VがLowの時、すなわち、スイッチング素子Q2がオフの時、スイッチング素子Q2のドレイン電圧Vが上昇する。
本実施形態によれば、スイッチング素子Q2のゲートに印加される駆動信号VがLowの時、差動増幅回路A11の動作をオフにする制御が行われる。従って、駆動信号VがLowの時、スイッチング素子Q2のドレイン電圧Vが上昇しても差動増幅回路A11はオフである為、例えば、0Vを出力する。従って、ノーマリオン型のスイッチング素子Q1の漏れ電流に応答して過電流状態であるとの誤検出が行われることを回避することができる。また、スイッチング素子Q2が駆動状態の時だけ差動増幅回路A11を動作させる制御を行う為、消費電力を軽減することができる。
(第3の実施形態)
図4は、第3の実施形態の電流検出回路を示す図である。本実施形態は、スイッチング素子Q2のドレインとソース間の電圧を調整して差動増幅回路A11に供給する調整回路20を備える。調整回路20は、例えば、スイッチング素子Q2のドレイン電圧Vを分圧して、差動増幅回路A11に供給する。
スイッチング素子Q1はノーマリオンの特性を有する為、スイッチング素子Q2がオフの時、スイッチング素子Q2のドレイン電圧Vが上昇する。ノーマリオン型のスイッチング素子Q1の特性を活かし、例えば、端子11には、600Vの高電圧が印加される場合がある。この為、スイッチング素子Q2がオフの時に、スイッチング素子Q2のドレイン電圧Vが高電圧になる場合がある。
本実施形態によれば、スイッチング素子Q2のドレイン電圧Vが調整されて差動増幅回路A11に供給される。これにより、差動増幅回路A11に過電圧が印加されることを回避することができる為、差動増幅回路A11が過電圧の印加によって破壊する事態を回避することができ、信頼性が向上する。また、スイッチング素子Q2のドレイン電圧Vが調整されて差動増幅回路A11に供給される構成で有る為、差動増幅回路A11を耐圧の低い構成とすることが可能となる為、回路構成や製造プロセスを簡略することが可能となる。
図5は、調整回路20の構成例を示す図である。本構成例の調整回路20は、一端にスイッチング素子Q2のドレイン電圧Vが印加され、他端が差動増幅回路A11の非反転入力端(+)に接続される固定抵抗R1と、一端が差動増幅回路A11の非反転入力端(+)に接続され、他端が端子12に接続される固定抵抗R2を有する。
スイッチング素子Q2のドレイン電圧Vが固定抵抗R1と固定抵抗R2の直列回路によって分圧によって調整され、差動増幅回路A11の非反転入力端(+)に供給される。従って、固定抵抗R1と固定抵抗R2の抵抗値を所望の値にして分圧比を調整することで、差動増幅回路A11の非反転入力端(+)に過電圧が印加される事態を回避することができる。
(第4の実施形態)
図6は、第4の実施形態の電流検出回路を示す図である。本実施形態は、スイッチング素子Q2のゲートに印加される駆動信号Vに応じてスイッチング素子Q2のドレイン電圧Vを調整して差動増幅回路A11に供給する調整回路30を有する。
調整回路30は、スイッチング素子Q2のゲートに印加される駆動信号VがHighの時、すなわち、スイッチング素子Q2がオンする駆動状態の時には、差動増幅回路A11に供給するドレイン電圧Vの減衰量を減らし、スイッチング素子Q2のゲートに印加される駆動信号VがLowの時、すなわち、スイッチング素子Q2がオフの時には、差動増幅回路A11に供給するドレイン電圧Vの減衰量を増やす調整を行う。
スイッチング素子Q2のゲートに印加される駆動信号Vに応じて調整回路30を制御し、スイッチング素子Q2のドレイン電圧Vを調整して差動増幅回路A11に供給することによりスイッチング素子Q2をオンさせた駆動状態における出力電流Iを、適切に検出を行うことができる。以下、具体的な構成例を説明する。
図7は、調整回路30の構成例を示す図である。本構成例は、駆動信号Vによって抵抗値が調整される可変抵抗VR1と、固定抵抗R2を有する。可変抵抗VR1は、駆動信号VがHighの時に抵抗値が減少し、駆動信号VがLowの時に抵抗値が増加する。これにより、駆動信号VがHighで、スイッチング素子Q2の駆動状態の時には、ドレイン電圧Vの減衰量を減らす制御が行われ、駆動信号VがLowの時には、可変抵抗VR1の抵抗値を増加させてドレイン電圧Vを減衰させて差動増幅回路A11に供給することで、過電圧が差動増幅回路A11に供給される事態を回避することができる。
駆動信号VがHighの時、すなわち、スイッチング素子Q2をオンさせた駆動状態の時に、ドレイン電圧Vの減衰量を減らす制御が行われる。すなわち、可変抵抗VR1の抵抗値をVR1とし、固定抵抗R2の抵抗値をR2とした時の分圧比(=固定抵抗R2の抵抗値/(可変抵抗VR1の抵抗値+固定抵抗R2の抵抗値))の比が大きくなる為、ドレイン電圧Vの減衰量を減らして差動増幅回路A11に供給することができる。これにより、出力電流Iに比例して生じるスイッチング素子Q2のドレイン・ソース間電圧VDSが正確に反映された出力電圧Vを出力することができる。従って、スイッチング素子Q2を駆動状態にした時の出力電流Iを正確に検出することができる。
また、可変抵抗VR1の抵抗値を減らすことで、ドレイン電圧Vの変化を迅速に差動増幅回路A11に伝達することができる為、差動増幅回路A11の応答速度を高めることができ、出力電流Iの変化を迅速に検出することができる。
また、駆動信号VがLowの時に可変抵抗VR1の抵抗値を増加させることで、可変抵抗VR1と固定抵抗R2による分圧比が小さくなる為、ドレイン電圧Vが減衰されて差動増幅回路A11に供給される。これにより、スイッチング素子Q2がオフの時に、過電圧が差動増幅回路A11に供給される事態を回避することができる。
例えば、抵抗にスイッチ(図示せず)を並列に接続し、駆動信号VがHighの時にスイッチをオンさせることで、駆動信号VがHighの時に可変抵抗VR1の抵抗値を減少させる構成とすることができる。
図8は、調整回路30の他の構成例を示す図である。本構成例は、固定抵抗R1と、駆動信号Vによって抵抗値が調整される可変抵抗VR2を有する。可変抵抗VR2は、駆動信号VがHighの時に抵抗値が増加し、駆動信号VがLowの時に抵抗値が減少する。
すなわち、駆動信号VをHighにしてスイッチング素子Q2を駆動させる時には、可変抵抗VR2の抵抗値を増加させることで、固定抵抗R1と可変抵抗VR2の分圧比(=可変抵抗VR2の抵抗値/(固定抵抗R1の抵抗値+可変抵抗VR2の抵抗値))が大きくなる為、ドレイン電圧Vの減衰量を減らして差動増幅回路A11に供給される。これにより、出力電流Iに比例して生じるスイッチング素子Q2のドレイン・ソース間電圧VDSが正確に反映された出力電圧Vを出力することができる。従って、スイッチング素子Q2を駆動状態にした時の出力電流Iを正確に検出することができる。
また、駆動信号VがLowの時に可変抵抗VR2の抵抗値を減少させることで、固定抵抗R1と可変抵抗VR2による分圧比が小さくなる為、ドレイン電圧Vが大きく減衰されて差動増幅回路A11に供給される。これにより、スイッチング素子Q2がオフの時に過電圧が差動増幅回路A11に供給される事態を回避することができる。
図9は、調整回路30の他の構成例を示す図である。本構成例は、駆動信号Vによって抵抗値が調整される可変抵抗VR1と可変抵抗VR2を有する。可変抵抗VR1は、駆動信号VがHighの時に抵抗値が減少し、駆動信号VがLowの時に抵抗値が増加する。可変抵抗VR2は、駆動信号VがHighの時に抵抗値が増加し、駆動信号VがLowの時に抵抗値が減少する。
かかる構成により、駆動信号VをHighにしてスイッチング素子Q2を駆動させる時には、可変抵抗VR1の抵抗値を減少させると共に可変抵抗VR2の抵抗値を増加させ、可変抵抗VR1と可変抵抗VR2による分圧比(=可変抵抗VR2の抵抗値/(可変抵抗1の抵抗値+可変抵抗VR2の抵抗値))を大きくしてドレイン電圧Vの減衰量を減らす制御が行われ、駆動信号VがLowの時には、可変抵抗VR1の抵抗値を増加させると共に可変抵抗VR2の抵抗値を減少させて可変抵抗VR1とVR2による分圧比を小さくして、ドレイン電圧Vの減衰量を増加さて差動増幅回路A11に供給する制御が行われる。
駆動信号Vに応じた調整回路30によるドレイン電圧Vの減衰量の調整により、駆動信号VがHighでスイッチング素子Q2を駆動させた状態の時には、出力電流Iに比例して生じるスイッチング素子Q2のドレイン・ソース間電圧VDSが正確に反映された出力電圧Vを出力することができる。また、駆動信号VがLowの時には、ドレイン電圧Vが大きく減衰されて差動増幅回路A11に供給される為、スイッチング素子Q2がオフの時に過電圧が差動増幅回路A11に供給される事態を回避することができる。
例えば、可変抵抗VR1は、固定抵抗とスイッチ(図示せず)の並列回路を有する構成とし、可変抵抗VR2は固定抵抗とスイッチ(図示せず)の並列回路を有する構成とすることができる。駆動信号VがHighの時には、可変抵抗VR1を構成するスイッチがオンすることで可変抵抗VR1の抵抗値が減少し、駆動信号VがLowの時には可変抵抗VR2を構成するスイッチがオンすることで可変抵抗VR2の抵抗値を減少させる構成とすることができる。
図10は、調整回路30の他の構成例を示す図である。本構成例は、駆動信号Vによってオン/オフが制御されるスイッチS1、S2を有する。スイッチS1は、駆動信号VがHighの時にオンとなり、スイッチS2は、駆動信号VがLowの時にオンとなる。
かかる構成により、駆動信号VをHighにしてスイッチング素子Q2を駆動させる時には、スイッチS1がオンとなり、スイッチS2がオフとなる。スイッチS1がオンの時、スイッチS1の抵抗値は無視することができ、また、スイッチS2がオフの時、スイッチS2の抵抗値は無限大となる為、駆動信号VをHighにしてスイッチング素子Q2を駆動させる時には、ドレイン電圧Vを減衰させることなく、直接、差動増幅回路A11の非反転入力端子(+)に供給することができる。
これにより、駆動信号VをHighにしてスイッチング素子Q2を駆動させた時に、ドレイン電圧Vがそのまま差動増幅回路A11の非反転入力端子(+)に印加される為、出力電流Iに応じて生じるドレイン電圧Vを差動増幅回路A11により検出することで、スイッチング素子Q2を駆動させた時の出力電流Iを正確に検出することができる。
また、スイッチS1がオンの時の抵抗値は無視できる為、スイッチング素子Q2が駆動状態にある時のドレイン電圧Vの変化を迅速に差動増幅回路A11に伝達することができ、これにより、出力電流Iの変化を迅速に検出することができる。
更に、駆動信号VがLowの状態の時にはスイッチS1がオフになる為、差動増幅回路A11へのドレイン電圧Vの供給路が遮断される。この為、スイッチング素子Q2がオフの時に、過電圧が差動増幅回路A11に印加される事態を回避することができる。
スイッチS1、S2は、例えば、MOSトランジスタ、あるいはバイポーラトランジスタ等のスイッチング素子で構成し、駆動信号Vによってオン/オフが制御される構成とすることができる。
(第5の実施形態)
図11は、第5の実施形態の電流検出回路を示す図である。本実施形態は、ドレイン電圧Vを所定の参照電圧VREFと比較する比較回路C11を有する。比較回路C11は、例えば、差動増幅回路A11よりも利得が高く、応答速度の速い構成を有する。例えば、比較回路C11は、フィードバックループを有しない構成とすることができる。
比較回路C11の反転入力端(−)には、参照電圧VREFが印加される。比較回路C11の非反転入力端(+)には、調整回路30−1を介して、ドレイン電圧Vが供給される。調整回路30−1は調整回路30と同じ構成を有し、既述した図7から図10のいずれかの構成とすることができる。
駆動信号VがHighになり、調整回路30−1を介して供給された電圧が参照電圧VREFより高くなると、比較回路C11は、Highの出力信号Vを端子14に供給する。すなわち、出力電流Iに応じて生じるドレイン電圧Vに応じた電圧が参照電圧VREFよりも高くなった時に、比較回路C11はHighの出力信号Vを出力する。
ドレイン電圧Vは、出力電流Iに比例する。従って、ドレイン電圧Vに応じた電圧と過電流検出の為のしきい値として設定した参照電圧VREFとを比較回路C11により比較することで過電流検出を行うことができる。
また、ドレイン電圧Vを調整回路30―1を介して比較回路C11に供給する構成とすることで、駆動信号VがHighでスイッチング素子Q2が駆動状態の時にドレイン電圧Vの減衰量を減らして比較回路C11に供給することでスイッチング素子Q2が駆動状態の時の出力電流Iを正確に検出し、駆動信号VがLowでスイッチング素子Q2がオフの時には比較回路C11に過電圧が印加される状態を回避する構成とすることができる。尚、比較回路C11が出力する出力信号Vを制御回路(図示せず)に供給し、過電流状態を示す出力信号Vに応答して、例えば、駆動信号Vの印加を停止させる制御を行う構成とすることができる。
(第6の実施形態)
図12は、第6の実施形態の電流検出回路を示す図である。本実施形態は、電源端子15に接続された定電流源16と、定電流源16の定電流IREFが供給されるスイッチング素子Q3を有する。定電流源16は、例えば、バンドギャップ回路(図示せず)を用いて構成される。スイッチング素子Q3のドレインは、比較回路C11の反転入力端(−)に接続され、ソースは端子12に接続され、ゲートには駆動信号Vが印加される。
スイッチング素子Q3は、スイッチング素子Q2が形成される半導体基板(図示せず)に形成される。スイッチング素子Q2とQ3を同じ半導体基板に形成することで、両方のスイッチング素子Q2、Q3の特性を揃えることができる為、例えば、特性のバラツキを相殺させることができる。
スイッチング素子Q3のゲート幅の寸法は、例えば、スイッチング素子Q2のゲート幅の寸法の1/N(Nは任意の正数)に設定される。かかる設定の場合、スイッチング素子Q2のドレイン電流がスイッチング素子Q3のドレイン電流のN倍の時に両方のスイッチング素子Q2、Q3のドレイン・ソース間電圧VDSが等しくなる。従って、スイッチング素子Q3のドレイン電圧を参照電圧VREFとして比較回路C11に供給することで、スイッチング素子Q2に流れるドレイン電流が定電流IREFのN倍の値を超えた時に比較回路C11がHighの出力信号Vを出力する構成とすることができる。
本実施形態によれば、差動増幅回路A11の出力電圧Vによって、駆動信号VがHighでスイッチング素子Q2が動作状態の時の出力電流Iを検出することができると同時に、定電流IREFの値を、例えば、過電流検出の為のしきい値電流として設定することにより、比較回路C11の出力信号Vによって出力電流Iが定電流IREFのN倍の電流値を超えた過電流状態を検出することができる。
(第7の実施形態)
図13は、第7の実施形態の電流検出回路を示す図である。本実施形態は、調整回路30を、差動増幅回路A1と比較回路C1に対して共用する構成である。調整回路30としては、既述した図7から図10のいずれかの構成とすることができる。調整回路30を共有することで、回路素子を削減し、コスト低減を図ることができる。
本実施形態においては、駆動信号Vによる差動増幅回路A1と比較回路C1に対するオン/オフの制御は行われない。既述した様に、調整回路30を介してドレイン電圧Vを差動増幅回路A1、比較回路C1に供給する構成にすることで、駆動信号VがHighの時にドレイン電圧Vの減衰を抑制して差動増幅回路A1と比較回路C1に供給し、駆動信号VがLowの時に、ドレイン電圧Vの減衰量を増大させ、あるいは、差動増幅回路A1と比較回路C1への供給路を遮断することで、過電圧が差動増幅回路A1と比較回路C1に印加される事態を回避することができる。
(第8の実施形態)
図14は、第8の実施形態の電流検出回路を示す図である。本実施形態は、調整回路30−1を介して供給されるドレイン電圧Vと参照電圧VREF1とを比較する比較回路C11と、調整回路30−2を介して供給されるドレイン電圧Vと参照電圧VREF2とを比較する比較回路C12を有する。
比較回路C12の反転入力端(−)には、調整回路30−2を介してドレイン電圧Vが供給され、非反転入力端(+)には、参照電圧VREF2が供給される。従って、調整回路30−1を介して供給されるドレイン電圧Vが、参照電圧VREF2より低下した時に、比較回路C12はHighレベルの信号VF2を端子17に供給する。これにより、スイッチング素子Q2に逆方向のドレイン電流が流れ、スイッチング素子Q2によって生じる電圧降下によってドレイン電圧Vが参照電圧VREF2より低下した状態、すなわち、逆方向の過電流状態を検出することができる。参照電圧VREF2は、過電流状態として設定する電流値のしきい値に応じて、任意の負電圧とすることができる。
本実施形態によれば、駆動信号VがHighでスイッチング素子Q2が駆動状態の時の出力電流Iを差動増幅回路A11によって正確に検出することができると同時に、出力電流Iの順方向の過電流状態と逆方向の過電流状態を検出することができる。また、本実施形態においては、差動増幅回路A11、比較回路C11、C12の動作状態が駆動信号Vによって制御される構成を有する。従って、駆動信号VがHighの状態の時だけ差動増幅回路A11、比較回路C11、C12が動作する構成である為、消費電力の低減を図ることができる。尚、差動増幅回路A11、比較回路C11、C12に対しては、駆動信号Vによるオン/オフの制御を行わない構成としてもよい。
(第9の実施形態)
図15は、第9の実施形態の電流検出回路を示す図である。本実施形態は、ドレイン電圧Vが調整回路30−1を介して非反転入力端(+)に供給され、反転入力端(−)が端子12に接続された比較回路C11を有する。調整回路30−1は、既述した図7から10に示すいずれかの調整回路の構成とすることができる。
比較回路C11は、非反転入力端(+)に供給される電圧が反転入力端(−)に供給される電圧よりも高い時にHighの出力信号Vを端子14に出力し、非反転入力端(+)に供給される電圧が反転入力端(−)に供給される電圧よりも低い時にLowレベルの出力信号Vを出力する。スイッチング素子Q2のドレイン電流の向きが順方向の時には比較回路C11の非反転入力端(+)の電圧が反転入力端(−)の電圧よりも高くなり、スイッチング素子Q2のドレイン電流の向きが逆方向の時には比較回路C11の非反転入力端(+)の電圧が反転入力端(−)の電圧よりも低くなる。従って、比較回路C11の出力信号Vのレベルによってドレイン電流の向きを判別することができる為、比較回路C11をゼロクロス検出回路として用いることができる。
本実施形態によれば、駆動信号VがHighでスイッチング素子Q2が駆動状態の時の出力電流Iを差動増幅回路A11の出力電圧Vによって正確に検出することができると同時に、比較回路C11の出力信号Vによってゼロクロス検出を行うことができる。
尚、既述した実施形態においては、スイッチング素子Q2のドレイン・ソース間電圧VDSに応じた電圧を出力する差動増幅回路A1、A11は、ひとつの出力電圧Vを出力する構成としたが、正側、負側の差動信号を出力する構成としてもよい。
また、ノーマリオン型のスイッチング素子Q1は、JFET(Junction Field Effect Transisistor)で構成してもよい。
なお、以下の付記に記載されているような構成が考えられる。
(付記1)
定電流がドレインに供給され、ソースが前記第2のスイッチング素子のソースに接続され、ゲートが前記第2のスイッチング素子のゲートに接続された第3のスイッチング素子を備え、前記第3のスイッチング素子のドレインの電圧が前記所定の参照電圧として前記比較回路に供給されることを特徴とする請求項2に記載の電流検出回路。
(付記2)
前記調整回路は、前記第2のスイッチング素子のドレインと前記差動増幅回路の入力端子に接続され、前記第2のスイッチング素子のゲートに印加される駆動信号によって抵抗値が変更される可変抵抗を有することを特徴とする請求項4に記載の電流検出回路。
(付記3)
前記調整回路は、前記差動増幅回路の入力端子と前記第2のスイッチング素子のソースとの間に接続され、前記第2のスイッチング素子のゲートに印加される駆動信号によって抵抗値が変更される可変抵抗を有することを特徴とする請求項4に記載の電流検出回路。
(付記4)
前記調整回路は、
前記差動増幅回路の入力端子と前記第2のスイッチング素子のドレインとの間に接続され、前記第2のスイッチング素子のゲートに印加される駆動信号によって抵抗値が変更される第1の可変抵抗と、
前記差動増幅回路の入力端子と前記第2のスイッチング素子のソースとの間に接続され、前記第2のスイッチング素子のゲートに印加される駆動信号によって抵抗値が変更される第2の可変抵抗を備え、
前記第1の可変抵抗の抵抗値を減少させる時には前記第2の可変抵抗の抵抗値を増加させることを特徴とする請求項4に記載の電流検出回路。
(付記5)
前記調整回路は、
前記差動増幅回路の入力端子と前記第2のスイッチング素子のドレインとの間に接続され、前記第2のスイッチング素子のゲートに印加される駆動信号によってオン/オフが制御される第1のスイッチと、
前記差動増幅回路の入力端と前記第2のスイッチング素子のソースとの間に接続され、前記第2のスイッチング素子のゲートに印加される駆動信号によってオン/オフが制御される第2のスイッチを備え、
前記第1のスイッチをオンさせる時には前記第2のスイッチをオフさせることを特徴とする請求項4に記載の電流検出回路。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
Q1〜Q3 スイッチング素子、A1 差動増幅回路、C1 比較回路、20及び30 調整回路、A11 差動増幅回路、C11 比較回路。

Claims (7)

  1. ソース、ドレイン、及びゲートを有するノーマリオン型の第1のスイッチング素子と、
    前記第1のスイッチング素子のソースに接続されたドレインと、前記第1のスイッチング素子のゲートに接続されたソースと、ゲートを有するノーマリオフ型の第2のスイッチング素子と、
    前記第2のスイッチング素子のドレインとソース間の電圧に応じた電圧を出力する差動増幅回路と
    を具備することを特徴とする電流検出回路。
  2. 前記第2のスイッチング素子のドレイン電圧に応じた電圧と所定の参照電圧を比較する比較回路を具備することを特徴とする請求項1に記載の電流検出回路。
  3. 前記第2のスイッチング素子のソース電圧が前記所定の参照電圧として前記比較回路に供給されることを特徴とする請求項2に記載の電流検出回路。
  4. 前記第2のスイッチング素子のドレインと前記差動増幅回路の入力端子との間に設けられ、前記第2のスイッチング素子のドレイン電圧を調整して前記差動増幅回路に供給する調整回路を備えることを特徴とする請求項1から3のいずれか一項に記載の電流検出回路。
  5. 前記調整回路は、前記第2のスイッチング素子のゲートに印加される駆動信号によって抵抗値が変更される可変抵抗を具備することを特徴とする請求項4に記載の電流検出回路。
  6. 前記調整回路は、前記第2のスイッチング素子のゲートに印加される駆動信号に応答するスイッチを具備することを特徴とする請求項4に記載の電流検出回路。
  7. 前記差動増幅回路のオン/オフを、前記第2のスイッチング素子のゲートに印加される駆動信号によって制御することを特徴とする請求項1から6のいずれか一項に記載の電流検出回路。
JP2018243301A 2018-12-26 2018-12-26 電流検出回路 Active JP7292874B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018243301A JP7292874B2 (ja) 2018-12-26 2018-12-26 電流検出回路
CN201910701064.7A CN111435144B (zh) 2018-12-26 2019-07-31 电流检测电路
CN202210711011.5A CN115128420A (zh) 2018-12-26 2019-07-31 电流检测电路
US16/542,697 US11360126B2 (en) 2018-12-26 2019-08-16 Current detecting circuit
US17/744,214 US11680964B2 (en) 2018-12-26 2022-05-13 Current detecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018243301A JP7292874B2 (ja) 2018-12-26 2018-12-26 電流検出回路

Publications (2)

Publication Number Publication Date
JP2020107966A true JP2020107966A (ja) 2020-07-09
JP7292874B2 JP7292874B2 (ja) 2023-06-19

Family

ID=71122726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018243301A Active JP7292874B2 (ja) 2018-12-26 2018-12-26 電流検出回路

Country Status (3)

Country Link
US (2) US11360126B2 (ja)
JP (1) JP7292874B2 (ja)
CN (2) CN115128420A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022052838A (ja) * 2020-09-24 2022-04-05 株式会社東芝 電流検出回路、電流検出システム、および電源回路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112684238B (zh) * 2021-01-08 2024-05-24 四川湖山电器股份有限公司 一种开关功率管负载电流实时监测电路及监测系统
CN114123981B (zh) * 2022-01-25 2022-06-21 深圳市大族封测科技股份有限公司 功率放大器监测方法及功率放大电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646520A (en) * 1994-06-28 1997-07-08 National Semiconductor Corporation Methods and apparatus for sensing currents
JP2004140423A (ja) * 2002-10-15 2004-05-13 Denso Corp 電流検出機能付き負荷駆動回路
JP2011151788A (ja) * 2009-12-22 2011-08-04 Fujitsu Semiconductor Ltd 半導体装置
JP2012205356A (ja) * 2011-03-24 2012-10-22 Sharp Corp 整流スイッチユニット、整流回路及びスイッチング電源装置
JP2012228067A (ja) * 2011-04-19 2012-11-15 Sharp Corp スイッチング電源装置
JP2013135574A (ja) * 2011-12-27 2013-07-08 Sharp Corp スイッチング電源回路
US20130301176A1 (en) * 2012-05-09 2013-11-14 Nxp B.V. Protection circuit for a cascode switch, and a method of protecting a cascode switch
US20140146428A1 (en) * 2012-11-23 2014-05-29 Nxp B.V. Cascoded semiconductor devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032476A (ja) 1996-05-14 1998-02-03 Fuji Electric Co Ltd 過電流保護回路
JP2008294984A (ja) 2007-05-28 2008-12-04 Sharp Corp 非反転増幅回路、受光アンプ回路、受光アンプ素子、光ピックアップ、および光ディスク記録再生装置
JP2009277930A (ja) 2008-05-15 2009-11-26 Nec Electronics Corp 半導体装置
JP5101741B2 (ja) * 2011-04-08 2012-12-19 シャープ株式会社 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置
WO2013138579A1 (en) 2012-03-14 2013-09-19 Vanderbilt University System and method for providing biomechanically suitable running gait in powered lower limb devices
CN104205638B (zh) 2012-03-27 2017-07-04 夏普株式会社 共射共基电路
EP2693639B1 (en) * 2012-07-30 2015-09-09 Nxp B.V. Cascoded semiconductor devices
JP6048026B2 (ja) * 2012-09-20 2016-12-21 富士通株式会社 電源回路及び電源装置
JP5946483B2 (ja) * 2014-02-12 2016-07-06 ウィンボンド エレクトロニクス コーポレーション カレントセンシング
WO2015166523A1 (ja) 2014-04-28 2015-11-05 株式会社日立産機システム 半導体装置および電力変換装置
JP6626267B2 (ja) * 2015-04-10 2019-12-25 シャープ株式会社 半導体装置
CN207096860U (zh) * 2017-06-06 2018-03-13 哈尔滨工业大学深圳研究生院 线性压控电流源拓扑结构及太阳阵模拟器
US11139810B2 (en) * 2019-07-29 2021-10-05 Cree, Inc. Overcurrent protection for power transistors

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646520A (en) * 1994-06-28 1997-07-08 National Semiconductor Corporation Methods and apparatus for sensing currents
JP2004140423A (ja) * 2002-10-15 2004-05-13 Denso Corp 電流検出機能付き負荷駆動回路
JP2011151788A (ja) * 2009-12-22 2011-08-04 Fujitsu Semiconductor Ltd 半導体装置
JP2012205356A (ja) * 2011-03-24 2012-10-22 Sharp Corp 整流スイッチユニット、整流回路及びスイッチング電源装置
JP2012228067A (ja) * 2011-04-19 2012-11-15 Sharp Corp スイッチング電源装置
JP2013135574A (ja) * 2011-12-27 2013-07-08 Sharp Corp スイッチング電源回路
US20130301176A1 (en) * 2012-05-09 2013-11-14 Nxp B.V. Protection circuit for a cascode switch, and a method of protecting a cascode switch
US20140146428A1 (en) * 2012-11-23 2014-05-29 Nxp B.V. Cascoded semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022052838A (ja) * 2020-09-24 2022-04-05 株式会社東芝 電流検出回路、電流検出システム、および電源回路
JP7434129B2 (ja) 2020-09-24 2024-02-20 株式会社東芝 電流検出回路、電流検出システム、および電源回路

Also Published As

Publication number Publication date
US11360126B2 (en) 2022-06-14
CN111435144B (zh) 2022-10-04
US20200209287A1 (en) 2020-07-02
CN111435144A (zh) 2020-07-21
US20220268819A1 (en) 2022-08-25
US11680964B2 (en) 2023-06-20
CN115128420A (zh) 2022-09-30
JP7292874B2 (ja) 2023-06-19

Similar Documents

Publication Publication Date Title
KR101320782B1 (ko) 전압 조정기
US11680964B2 (en) Current detecting circuit
CN106066419B (zh) 电流检测电路
JP7131965B2 (ja) ボルテージディテクタ
JP2021034929A (ja) 電流検出回路
US8242809B2 (en) Comparator circuit
JP6514946B2 (ja) 電流ドライバ回路
US20190265739A1 (en) Voltage regulator
US9933494B2 (en) Voltage detection circuit
US20160195890A1 (en) Constant-current circuit and sensor device having this
US11264955B2 (en) Semiconductor amplifier circuit and semiconductor circuit
JP7511459B2 (ja) 過電流保護回路及び負荷駆動装置
US8648641B2 (en) Voltage controlled variable resistor suitable for large scale signal application
JP6854942B2 (ja) 電流検出回路
JP2010097258A (ja) 電源回路
JP2009140202A (ja) ボルテージレギュレータの過電流保護回路
JP2007189413A (ja) 自動パワー出力制御回路
JP2011103582A (ja) 可変抵抗制御回路及び可変抵抗器
JP2022044279A (ja) パワーデバイス駆動装置
JP5369472B2 (ja) 半導体装置
JP2009194870A (ja) 静電誘導トランジスタを用いたパワーアンプ回路の過大電流制限回路
JP2007310566A (ja) オペアンプ回路
JP2011114420A (ja) 増幅回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230607

R150 Certificate of patent or registration of utility model

Ref document number: 7292874

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150