JP2004140423A - 電流検出機能付き負荷駆動回路 - Google Patents
電流検出機能付き負荷駆動回路 Download PDFInfo
- Publication number
- JP2004140423A JP2004140423A JP2002300414A JP2002300414A JP2004140423A JP 2004140423 A JP2004140423 A JP 2004140423A JP 2002300414 A JP2002300414 A JP 2002300414A JP 2002300414 A JP2002300414 A JP 2002300414A JP 2004140423 A JP2004140423 A JP 2004140423A
- Authority
- JP
- Japan
- Prior art keywords
- current
- drain
- voltage
- load
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Electronic Switches (AREA)
Abstract
【解決手段】ドレインに接続された負荷の負荷電流を開閉するパワーMOSFETと、電流検出の基準となる定電流の供給をドレインに受けるMOSFETとをソース共通、ドレイン共通に接続してカレントミラー回路を構成する。前記パワーMOSFETのドレイン−ソース間電圧が基準電圧より低くならないように該MOSFETのゲート−ソース間電圧を制御する電圧フィードバック回路を設ける。前記2つのMOSFETのドレイン−ソース間電圧を電圧比較回路で比較して電流検出を行なう。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、大電流駆動可能なパワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)等の電圧駆動型トランジスタを出力段に採用した負荷駆動回路にかかり、特に、その微小負荷電流域における電流検出機能を備えた負荷駆動回路に関する。
【0002】
【従来の技術】
パワーMOSFET、IGBT等の電圧駆動型トランジスタは、高出力性能と秀でた高速スイッチング性能、及びゲート駆動の容易性が注目され、各種スイッチング電源、自動車電装品、OA機器等の分野で多用されている。ところが、こうした半導体素子は、過電流に弱いため大電流負荷を駆動する負荷駆動回路では、過電流からこれら素子を保護するための過電流検出回路が必須とされる。また一方、こうした負荷駆動回路は、電流供給の停止が重大な障害をもたらす重要負荷の駆動に使用される場合もある。その場合には、負荷電流が微小な一定値以下になったことを精度良く検出できる負荷電流検出回路が必要となる。
【0003】
こうした電流検出機能付きの負荷駆動回路に関しては、従来より様々な回路方式が提案されている。図4はそのような負荷駆動回路の一例で、特許文献1に開示されている回路である。大電流開閉用パワーMOSFET(以下、メインMOSという)M10に電流検出用MOSFET(以下、センスMOSという)M11を並列接続してカレントミラー回路を構成する。そして、センスMOS(M11)に直列に電流検出用抵抗(以下、センス抵抗という)R10を接続して、その両端の電圧をコンパレータCOMP10にて基準電圧Vref10と比較する。この場合、センスMOS(M11)には、メインMOS(M10)とのトランジスタのセル数の比に比例した電流が流れるので、コンパレータCOMP10の出力信号DET10により、負荷RL10に流れる電流が所定の値より大きいか否かを検出する回路である。
【0004】
しかし、この回路を大電流負荷駆動用に使用する場合には、センス抵抗R10での電力消費を下げる必要性から、カレントミラー比は例えば3000対1といった大きな比率に設計される。このため、この回路を微小負荷電流の検出に適用する場合、例えば負荷が断線に近い状態になった場合を検出する目的に使用する場合には、センス抵抗R10に生ずる出力電圧は極めて微小な値となる。こうした極めて微小な出力電圧をコンパレータCOMP10において基準電圧Vref10と比較する場合には、コンパレータCOMP10のオフセット電圧、オフセット電流、それらのドリフト等が影響して高精度な電流検出を行なうことは困難である。また微小で精密な基準電圧Vref10を生成することにも困難が伴うという問題がある。
【0005】
次に図5は、電流検出機能を備えた大電流負荷駆動回路の他の例である。この回路の場合も、大電流開閉用のメインMOS(M12)にセンスMOS(M13)を並列接続してカレントミラー回路を構成している。負荷RL11を流れる電流はメインMOS(M12)によりON/OFF制御される。この回路の場合は、センス抵抗は接続せず、代わりにセンスMOS(M13)に定電流源CS10より定電流Iref10を供給する。そして、M12とM13のドレイン−ソース間電圧をコンパレータCOMP11で比較することにより、負荷電流の値が所定の電流値より大きいか否かを検出する構成となっている。
【0006】
この回路も大電流負荷駆動の必要性から、カレントミラー比は、例えば3000対1といった大きな比率にされている。またこの回路を微小な負荷電流検出用に適用する場合には、比較対象である定電流Iref10は微小な電流にしておく必要があるため、センスMOS(M13)のドレイン−ソース間電圧は、微小な電圧になっている。従って、負荷RL11に流れる負荷電流が大きい場合は、メインMOS(M12)のドレイン−ソース間電圧は高く、コンパレータCOMP11に入力されているM12とM13のドレイン電圧差は大きい。この状態ではコンパレータCOMP11のオフセット電圧等が検出精度に影響を与えることはない。
【0007】
しかし、この回路の場合も図4の回路の場合と同様に、負荷電流が微小になった場合には、メインMOS(M12)のドレイン−ソース間電圧が微小となる。
【0008】
特に、M12は大電流を開閉する必要性から導通時のドレイン−ソース間抵抗が低くなるように設計されているため、微小負荷電流時にはドレイン−ソース間電圧が極めて微小になる。このようにM12、M13のドレイン−ソース間電圧が共に微小である場合に、その大小関係をコンパレータCOMP11で検出するときには、コンパレータCOMP11のオフセット電圧、オフセット電流、それらのドリフト等の影響が大きくなって高精度な電流検出は困難となる。
【0009】
【特許文献1】
米国特許4,553,084公報(FIG.1)
【0010】
【発明が解決しようとする課題】
本発明は、このような大電流負荷駆動回路において微小負荷電流を検出する際に生ずる前述のような問題点を解決するためになされたものである。その目的は、大電流駆動可能な電圧駆動型トランジスタを出力段に採用した負荷駆動回路であって、負荷電流が微小な一定値以下になったことを精度良く検出することができる電流検出機能を備えた負荷駆動回路を提供することにある。
【0011】
【課題を解決するための手段】
前記目的を達成するための請求項1に記載の発明は、次のように構成した負荷駆動回路である。即ち、ドレインに接続された負荷の電流を開閉するパワーMOSFETと、該パワーMOSFETのドレイン電流を一定の比率で小電流にミラーするMOSFETとをソース共通、ドレイン共通に接続してカレントミラー回路を構成する。小電流を流すMOSFETのドレインには、電流検出の基準となる定電流を供給する。前記パワーMOSFETのドレイン−ソース間電圧が基準電圧より小さくならないように該パワーMOSFETのゲート−ソース間電圧を制御する電圧フィードバック回路を設ける。このような回路で負荷を駆動できるようにすると共に、前記2つのMOSFETのドレイン−ソース間電圧を電圧比較回路で比較することにより、微小な負荷電流が基準値より大きいか否かを判定する電流検出機能を設けた負荷駆動回路である。
【0012】
このような構成にしたことにより、電圧フィードバック回路により、負荷電流が微小である場合に、パワーMOSFETのドレイン−ソース間電圧が基準電圧より小さくならないように、2つのMOSFETのゲート−ソース間電圧が制御される。その結果、2つのMOSFETのドレイン−ソース間抵抗の値が、電圧フィードバック回路がない場合に比べて高い値となる。これにより、同じ微小負荷電流、同じ定電流に対する各MOSFETのドレイン−ソース間電圧及びその差電圧の値が電圧フィードバック回路がない場合よりも大きくなる。従って、差電圧の正負の判定に対する電圧比較回路のオフセット電圧、オフセット電流、ドリフト等の影響が相対的に減少し、正負の判定精度が向上する。即ち、微小負荷電流域における負荷電流検出精度が向上する効果が得られる。
【0013】
また、請求項2に記載の発明は、請求項1に記載の負荷駆動回路において、MOSFETをIGBTに置き換えたことを特徴とする電流検出機能付き負荷駆動回路である。
IGBTもMOSFETと同じく電圧駆動型トランジスタであるので、IGBTを用いても請求項1に記載の回路と同じような負荷駆動回路を構成できる。そして、請求項1に記載の発明の場合と同様な作用により同様の効果を得ることができる。
【0014】
【発明の実施の形態】
本発明の負荷駆動回路の一実施の形態につき、図1〜図3を参照して説明する。図1は、本実施形態の構成を示す電気回路図である。
本負荷駆動回路は、大電流を開閉可能なNチャネル型メインMOS(M1)、電流検出用Nチャネル型センスMOS(M2)、ゲート駆動回路1、電圧フィードバック回路2、コンパレータ(電圧比較回路)COMP1、定電流回路CS1、ツェナーダイオードZD1とにより構成される。
【0015】
負荷RLは、電圧Vddを供給する電源ノードVddとメインMOS(M1)のドレインとの間に接続され、その負荷電流IlはM1によりON/OFF制御される。負荷RLは抵抗に限らない。センスMOS(M2)のドレインと電源ノードVccの間には定電流源CS1が接続され、定電流IrefがM2のドレインに供給される。M1、M2のソースは共に接地ノードVssに接続される。定電流源CS1と接地ノードVss間にはツェナーダイオードZD1が接続されており、M2がOFFした状態では、定電流IrefはZD1を通って接地ノードVssに流れる。
【0016】
メインMOS(M1)とセンスMOS(M2)とはソース共通、ゲート共通に接続されてカレントミラー回路を構成している。M1とM2とは特性が近似したもので、そのサイズ比はn対1であり、一例においては3000対1である。このようなサイズ比は、各MOS内の並列接続するセル数をこのような比率に設定することで実現することができる。
【0017】
ゲート駆動回路1は、NPNトランジスタM3、M4、ツェナーダイオードZD2、抵抗器R1、R2により構成される。M3のベースはゲート駆動回路1の入力端子であり、また本負荷駆動回路の入力端子でもある入力ノードVgに接続される。電源ノードVccとM3のコレクタとの間には抵抗器R1が、同じく電源ノードVssとM4のコレクタとの間には抵抗器R2が接続される。M4のベースはM3のコレクタに接続される。M3、M4のエミッタは共に接地ノードVssに接続される。M4のコレクタは、ゲート駆動回路1の出力端子であるノードN1に接続される。ノードN1は、カレントミラー回路を構成するM1、M2のゲートに接続され、その信号によりM1、M2がON/OFF制御される。ノードN1と接地ノードVssの間にはツェナーダイオードZD2が接続されており、M4がOFFした場合には、抵抗器R2を通った電流はZD2を通って接地ノードVssに流れる。このときN1の電位、すなわちM1、M2のゲート電圧は、ツェナーダイオードZD2のツェナー電圧Vzd2に維持される。ツェナー電圧Vzd2は、M1、M2を導通させるのに十分な電圧である。
【0018】
コンパレータCOMP1は、メインMOS(M1)とセンスMOS(M2)のドレイン−ソース間電圧を比較するためのもので、その反転入力端子にはメインMOS(M1)のドレイン電圧が、非反転入力端子にはセンスMOS(M2)のドレイン電圧が入力される。出力信号DETは、M1のドレイン電圧がM2のドレイン電圧より低くなったときに、“ High”レベル信号が出力される。
【0019】
電圧フィードバック回路2は、演算増幅器OP1とNPNトランジスタM5により構成される。演算増幅器OP1の非反転入力端子にはメインMOS(M1)のドレイン電圧が、反転入力端子には図示しない基準電圧生成回路で生成された基準電圧Vrefが入力される。演算増幅器OP1の出力端子は、トランジスタM5のベースに接続される。M5のコレクタはノードN1に、エミッタは接地ノードVssに接続されている。
【0020】
次に、このように構成された本実施形態の負荷駆動回路の動作について説明する。
まず、入力ノードVgの入力信号が“ Low ”レベルである場合には、トランジスタM3はOFFし、抵抗器R1を通った電流がM4のベースに供給されるためM4はONする。これによりノードN1の電位、すなわちメインMOS(M1)、センスMOS(M2)のゲート電位が接地ノードVssの電位に近い“ Low ”レベルとなるため、M1、M2は共にOFFする。従って、負荷RLには電流は流れない。
【0021】
次に入力ノードVgの入力信号が“ High”レベルになった場合を説明する。トランジスタM3はONし、抵抗器R1を通った電流はM3を通って接地ノードVssに流れるため、トランジスタM4はベース電流が流れなくなってOFFする。
【0022】
抵抗器R2を通った電流は、ツェナーダイオードZD2を通って接地ノードVssに流れる。したがって、ノードN1の電位、すなわちM1、M2のゲート電位は、ZD2のツェナー電圧Vzd2に上昇し、M1、M2は導通する。
【0023】
負荷RLに電流が流れ、その負荷電流IlがメインMOS(M1)を流れることにより、M1のドレイン−ソース間電圧Vds1は、M1のドレイン−ソース間抵抗Rds1と負荷電流Ilの積の値となる。一方、センスMOS(M2)に流れる電流は定電流Irefであるので、M2のドレイン−ソース間電圧Vds2は、M2のドレイン−ソース間抵抗Rds2と定電流Irefの積の値となる。このドレイン−ソース間電圧Vds1とVds2とがコンパレータCOMP1にて比較される。
【0024】
ここで、メインMOS(M1)の出力特性と負荷特性について説明する。図2はM1の出力特性線図で、横軸にドレイン−ソース間電圧Vds1、縦軸にドレイン電流Id1を目盛り、ゲート−ソース間電圧Vgsをパラメータとして、Id1−Vds1特性曲線を描いたものである。図中の Vgs=Vzd2 の曲線は、ゲート−ソース間電圧VgsがツェナーダイオードZD2のツェナー電圧Vzd2に等しい場合のId1−Vds1特性曲線を表している。
【0025】
説明を簡単にするため、負荷RLとして抵抗を考える。負荷RLの抵抗値が低い場合、その負荷直線は図2の負荷直線1のようになる。この負荷直線1と、Vgs=Vzd2 のときのId1−Vds1特性曲線との交点eがメインMOS(M1)の動作点であり、動作点eにおけるドレイン電流はIe、ドレイン−ソース間電圧はVeである。
【0026】
次に、センスMOS(M2)の出力特性と負荷特性を説明する。メインMOS(M1)とセンスMOS(M2)とは、そのサイズ比がn対1である以外は同じ構造、同じ特性を持っている。従って、M2のドレイン電流Id2をn倍したものを縦軸に、ドレイン−ソース間電圧Vds2を横軸にとり、ゲート−ソース間電圧Vgsをパラメータとしてn・Id2−Vds2 特性を描くと、その特性曲線は、M1の特性曲線と全く同じ曲線となる。即ち、図中の Vgs=Vzd2 の場合のId1−Vds1 特性曲線は、M2のゲート−ソース間電圧Vgsがツェナー電圧Vzd2に等しい場合の、n・Id2−Vds2 特性曲線をも表している。
【0027】
次に、センスMOS(M2)のドレインに定電流Irefが流れる場合の負荷特性を説明する。Irefは定電流源CS1から供給される定電流であるので、M2のドレイン電流Id2は、M2のドレイン−ソース間電圧Vds2に無関係に一定値Irefのままである。従って、n・Id2−Vds2 特性線図上では、その負荷曲線は、ドレイン電流 n・Iref から横軸に平行に引いた直線となる。その直線と Vgs=Vzd2 のときのn・Id2−Vds2 特性曲線との交点aがM1の動作点である。このときのドレイン−ソース間電圧Vds2は、交点aに対応するVaとなる。
【0028】
このような理解の下で、次に電流検出機能について説明する。本明細書での電流検出機能とは、負荷電流Ilの値が、所定の微小電流値より大きいか否かを判定する機能をいう。この所定の微小電流値をILminとする。定電流IrefはILmin/n の値に設定される。
【0029】
まず電圧フィードバック回路2は存在しないものとして、負荷RLの抵抗値を変化させた場合の動作を説明する。負荷RLの抵抗値が低く、従って負荷電流Il、即ちメインMOS(M1)のドレイン電流Id1の値が大きい場合には、M1の動作点は例えば図2中の交点eとなる。一方、センスMOS(M2)の動作点は先に説明したように交点aである。このときのドレイン−ソース間電圧は、M1はVe、M2はVaであり、その差は非常に大きい。このVeとVaの値の大小関係をコンパレータCOMP1で検出することは容易であり、コンパレータCOMP1のオフセット電圧、オフセット電流等は検出精度に影響を与えない。
【0030】
次に、負荷RLの抵抗値が非常に高くなり、負荷電流Il、即ちメインMOS(M1)のドレイン電流Id1の値が前記所定の微小電流値ILminに近づいた場合を説明する。M1の負荷直線は、例えば図2中の負荷直線2のようになる。動作点は交点cに移る。交点cはセンスMOS(M2)の動作点aに非常に近い点である。M1のドレイン−ソース間電圧Vds1はVcに低下し、M2のドレイン−ソース間電圧Vaとの差電圧ΔV1は非常に小さな値となる。この差電圧ΔV1の値は、所定の微小電流値ILminが小さい程、また負荷電流Ilがその値に近い程、小さい値となる。
【0031】
この差電圧ΔV1が微小になると、コンパレータCOMP1においてΔV1の値の正負の判定をする際に、コンパレータCOMP1のオフセット電圧、オフセット電流、それらのドリフト等が大きく影響するようになる。即ち、所定の微小電流値ILminが微小であると、負荷電流Ilと所定の微小電流ILminとの大小関係を判定する際に、M1、M2のドレイン−ソース間電圧Vc、Vaの値、及びその差電圧ΔV1の値が小さくなるため、ΔV1の正負を正確に判定することが困難になる。
【0032】
このようにVc、Va、差電圧ΔV1の値が微小になる原因は、メインMOS(M1)が大電流駆動用のパワーMOSFETであるため、導通時のドレイン−ソース間抵抗Rds1の値が非常に低いことにある。従って、前述したようなオフセット電圧等の影響を少なくする対策としては、負荷電流Il、即ち、M1のドレイン電流Id1の値が微小であるときの、ドレイン−ソース間抵抗Rds1の値を高くして、Vc、Va、差電圧ΔV1の値を大きくしてやることが考えられる。ドレイン電流Id1の値が所定の微小電流値ILminに近いときのドレイン−ソース間抵抗Rds1の値を大きくできれば、Vc、Va、差電圧ΔV1の値が大きくなってオフセット電圧等の影響が相対的に減少し、差電圧ΔV1の大小関係の検出精度が向上するからである。
【0033】
そこで、本発明の一実施形態の図1の負荷駆動回路では、上記のような考えを実現するために、電圧フィードバック回路2を追加して設けた。
【0034】
電圧フィードバック回路2の演算増幅器OP1は、電源ノードVccからの単一電源Vccで動作する回路である。その非反転入力端子には、基準電圧Vrefが入力されている。この基準電圧Vrefは、センスMOS(M2)の動作点aにおけるドレイン−ソース間電圧Vaよりも高い値に設定してある。一方、反転入力端子にはメインMOS(M1)のドレイン−ソース間電圧Vds1が入力されている。これら2つの入力電圧の差が増幅されてトランジスタM5を駆動し、そのコレクタ電流を変化させる。M5のコレクタはノードN1に接続されている。
【0035】
メインMOS(M1)が高い負荷電流Ilで動作している場合、例えば図2の動作点eで動作している場合には、そのドレイン−ソース間電圧Veは、基準電圧Vrefより遥かに高いため、演算増幅器OP1の出力は、接地ノードVssの電位に近づき、トランジスタM5はOFFする。この状態では、フィードバック回路2の存在は、ノードN1の電位に何ら影響を与えない。
【0036】
この状態から負荷RLの抵抗値が上昇し、メインMOS(M1)のドレイン電流Id1が小さくなる場合を考える。負荷直線は、図2における負荷直線1から、次第に負荷直線2の方向へ傾いていく。それに伴いM1の動作点eは次第に交点aの方向に移動し、M1のドレイン−ソース間電圧Vds1の値は、次第に小さくなる。このVds1の値が基準電圧Vrefより小さくなると、演算増幅器OP1出力は上昇しトランジスタM5にコレクタ電流が流れ始める。このコレクタ電流値が、それまで抵抗器R2に流れていた電流値(Vcc−Vzd2)/R2より小さい間は、ノードN1の電位はツェナー電圧Vzd2に維持されるため、M1、M2は電圧フィードバック回路2の影響を受けない。
【0037】
負荷RLの抵抗値が更に上昇し、M1のドレイン−ソース間電圧Vds1が基準電圧Vrefを下回る量が増えると、演算増幅器OP1の出力が更に上昇してトランジスタM5のコレクタ電流が増加し、ついにそのコレクタ電流値が前記(Vcc−Vzd2)/R2を越えるようになる。すると、ツェナーダイオードZD2にはもはや電流が流れなくなり、抵抗器R2を通った電流は全てトランジスタM5を通って接地ノードVssに流れるようになる。この状態になるとノードN1の電圧は、ツェナー電圧Vzd2より低下を始める。ノードN1はM1、M2のゲートに接続されているので、M1、M2のゲート−ソース間電圧Vgsが低下を始めることになる。Vgsの値が小さくなることによりM1の出力特性は、例えば図2のVgs(小)の曲線のようになる。
【0038】
メインMOS(M1)の特性曲線が、図2のVgs(小)の曲線のようになった場合、M1の動作点は交点dに移る。交点dにおけるM1のドレイン−ソース間電圧Vds1は、基準電圧Vrefに等しくなる。なぜなら、演算増幅器OP1の増幅率は非常に高いため、その反転入力端子に加えられているVds1の値は、非反転入力端子に加えられている基準電圧Vrefに等しくなるように電圧フィードバック制御されるからである。
【0039】
また、この時のセンスMOS(M2)の動作点は、交点bに移る。動作点bにおけるドレイン−ソース電圧Vds2はVbとなる。そして、M1とM2のドレイン−ソース間電圧の差は、VrefとVbとの差のΔV2となる。このΔV2の値は、負荷RLの抵抗値が大きかった場合の値ΔV1よりも大きな値である。ΔV2の値がΔV1の値より大きくなる理由は、M1、M2のゲート−ソース間電圧Vgsが、電圧フィードバック回路2の動作により、それ以前のVzd2から、それよりも低い値に引き下げられ、それによってM1、M2のドレイン−ソース間抵抗Rds1、Rds2の値が増大したためである。
【0040】
このように、電圧フィードバック回路2により、負荷電流Ilが微小である場合に、メインMOS(M1)のドレイン−ソース間電圧Vds1が基準電圧Vrefより小さくならないように、M1のゲート−ソース間電圧Vgs、ひいてはM2のゲート−ソース間電圧Vgsが制御される。その結果、M1、M2のドレイン−ソース間抵抗Rds1、Rds2の値が、電圧フィードバック回路2がない場合に比べて大きな値となる。これにより、同じ微小負荷電流Il、同じ定電流Irefに対するM1、M2のドレイン−ソース間電圧Vds1、Vds2 及びその差電圧ΔV2の値も電圧フィードバック回路2がない場合よりも大きくなる。従って、差電圧ΔV2の正負の判定に対するコンパレータCOMP1のオフセット電圧、オフセット電流、ドリフト等の影響が相対的に減少し、正負の判定精度が向上する。即ち、電圧フィードバック回路2を追加したことにより、微小負荷電流域における負荷電流検出精度が向上する効果が得られる。
【0041】
なお、基準電圧Vrefの値は、大きすぎると負荷電流Ilが大きい時にメインMOS(M1)で発生する電力損失が増加するため、必要以上に大きな値にしないように決める。
【0042】
また、図1中の定電流源CS1としては、例えば図3に示すようなカレントミラー回路を採用した可変定電流回路を用いる。図3においては、入力電圧Vinを可変することにより、トランジスタM6のコレクタ電流Idcの値を調整することができる。M6とM7とはカレントミラー回路を構成しているので、M7にはM6のコレクタ電流Idcと等しい電流が流れる。従って、このM7のコレクタ電流を図1中の定電流Irefとして利用できる。
【0043】
また、前記実施形態においては、メインMOS(M1)、センスMOS(M2)として、NチャネルMOSFETを使用したが、代わりに同じ電圧駆動型トランジスタであるIGBTを使用できることはいうまでもない。
【図面の簡単な説明】
【図1】本発明の一実施形態である負荷駆動回路の回路図である。
【図2】メインMOSとセンスMOSの出力特性線図である。
【図3】定電流回路の一例を示す回路図である。
【図4】従来技術を示す図1相当図である。
【図5】従来技術を示す他の図1相当図である。
【符号の説明】
図面中、1はゲート駆動回路、2は電圧フィードバック回路、COMP1はコンパレータ(電圧比較回路)、CS1は定電流回路、Ilは負荷電流、Irefは定電流、M1はパワーMOSFET(メインMOS)、M2はMOSFET(センスMOS)、OP1は演算増幅器、RLは負荷、Vrefは基準電圧を示す。
Claims (2)
- ドレインに接続された負荷の電流を開閉するパワーMOSFETと、該パワーMOSFETのドレイン電流を一定の比率で小電流にミラーするMOSFETであってそのドレインに電流検出の基準となる定電流の供給を受けるMOSFETとをソース共通、ドレイン共通に接続したカレントミラー回路と、前記2つのMOSFETのドレイン−ソース間電圧を比較する電圧比較回路とを備えた電流検出機能付き負荷駆動回路であって、前記パワーMOSFETのドレイン−ソース間電圧が基準電圧より小さくならないように該パワーMOSFETのゲート−ソース間電圧を制御する電圧フィードバック回路を設けたことを特徴とする電流検出機能付き負荷駆動回路。
- 前記各MOSFETの代わりにIGBTを使用することを特徴とする請求項1に記載の電流検出機能付き負荷駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002300414A JP4190853B2 (ja) | 2002-10-15 | 2002-10-15 | 電流検出機能付き負荷駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002300414A JP4190853B2 (ja) | 2002-10-15 | 2002-10-15 | 電流検出機能付き負荷駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004140423A true JP2004140423A (ja) | 2004-05-13 |
JP4190853B2 JP4190853B2 (ja) | 2008-12-03 |
Family
ID=32449118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002300414A Expired - Fee Related JP4190853B2 (ja) | 2002-10-15 | 2002-10-15 | 電流検出機能付き負荷駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4190853B2 (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007087091A (ja) * | 2005-09-21 | 2007-04-05 | Fuji Electric Device Technology Co Ltd | 過電流検出回路及び基準電圧生成回路 |
JP2008234015A (ja) * | 2007-03-16 | 2008-10-02 | Fuji Electric Device Technology Co Ltd | 過電流検出回路、dc−dcコンバータ、及び過電流検出方法 |
CN102694535A (zh) * | 2012-06-15 | 2012-09-26 | 无锡思泰迪半导体有限公司 | 根据负载情况自动调整功耗的结构 |
CN102970015A (zh) * | 2012-11-01 | 2013-03-13 | 电子科技大学 | 零死区栅极驱动电路 |
JP2013083471A (ja) * | 2011-10-06 | 2013-05-09 | Fuji Electric Co Ltd | 過電流検出回路 |
JP2013127709A (ja) * | 2011-12-19 | 2013-06-27 | Denso Corp | 電流検出回路および半導体集積回路装置 |
US8749222B2 (en) | 2007-08-08 | 2014-06-10 | Advanced Analogic Technologies, Inc. | Method of sensing magnitude of current through semiconductor power device |
EP3153871A1 (en) * | 2015-10-07 | 2017-04-12 | Nxp B.V. | Current sensing with compensation for component variations |
KR20180111643A (ko) | 2017-03-31 | 2018-10-11 | 에이블릭 가부시키가이샤 | 감시 회로 및 반도체 장치 |
EP3416288A1 (en) * | 2017-06-12 | 2018-12-19 | Power Integrations, Inc. | Multiple stage gate driver for cascode switch with current sensing |
JP2020107966A (ja) * | 2018-12-26 | 2020-07-09 | 株式会社東芝 | 電流検出回路 |
JP2022052838A (ja) * | 2020-09-24 | 2022-04-05 | 株式会社東芝 | 電流検出回路、電流検出システム、および電源回路 |
WO2022225676A1 (en) * | 2021-04-21 | 2022-10-27 | Cirrus Logic International Semiconductor Ltd. | Temperature-insensitive current sensing for power stage |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5581907B2 (ja) | 2010-09-01 | 2014-09-03 | 株式会社リコー | 半導体集積回路及び半導体集積回路装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55120215A (en) * | 1979-03-07 | 1980-09-16 | Nippon Hamondo Kk | Control circuit for continuous resistance of field effect transistor |
JPH03262209A (ja) * | 1990-03-12 | 1991-11-21 | Nec Kansai Ltd | 電流検出回路 |
JP2000341096A (ja) * | 1999-03-25 | 2000-12-08 | Yazaki Corp | オフセット電圧自動補正機能付きコンパレータ |
JP2002168927A (ja) * | 2000-11-30 | 2002-06-14 | Toshiba Corp | 電流測定回路 |
-
2002
- 2002-10-15 JP JP2002300414A patent/JP4190853B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55120215A (en) * | 1979-03-07 | 1980-09-16 | Nippon Hamondo Kk | Control circuit for continuous resistance of field effect transistor |
JPH03262209A (ja) * | 1990-03-12 | 1991-11-21 | Nec Kansai Ltd | 電流検出回路 |
JP2000341096A (ja) * | 1999-03-25 | 2000-12-08 | Yazaki Corp | オフセット電圧自動補正機能付きコンパレータ |
JP2002168927A (ja) * | 2000-11-30 | 2002-06-14 | Toshiba Corp | 電流測定回路 |
Cited By (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7652861B2 (en) | 2005-09-21 | 2010-01-26 | Fuji Electric Device Technology Co., Ltd. | Overcurrent detecting circuit and reference voltage generating circuit |
JP2007087091A (ja) * | 2005-09-21 | 2007-04-05 | Fuji Electric Device Technology Co Ltd | 過電流検出回路及び基準電圧生成回路 |
JP2008234015A (ja) * | 2007-03-16 | 2008-10-02 | Fuji Electric Device Technology Co Ltd | 過電流検出回路、dc−dcコンバータ、及び過電流検出方法 |
US8749222B2 (en) | 2007-08-08 | 2014-06-10 | Advanced Analogic Technologies, Inc. | Method of sensing magnitude of current through semiconductor power device |
US9500678B2 (en) | 2007-08-08 | 2016-11-22 | Advanced Analogic Technologies Incorporated | System and method of sensing current in a power semiconductor device |
JP2013083471A (ja) * | 2011-10-06 | 2013-05-09 | Fuji Electric Co Ltd | 過電流検出回路 |
JP2013127709A (ja) * | 2011-12-19 | 2013-06-27 | Denso Corp | 電流検出回路および半導体集積回路装置 |
WO2013094148A1 (ja) * | 2011-12-19 | 2013-06-27 | 株式会社デンソー | 電流検出回路および半導体集積回路装置 |
US9531186B2 (en) | 2011-12-19 | 2016-12-27 | Denso Corporation | Current detection circuit and semiconductor integrated circuit device |
CN102694535A (zh) * | 2012-06-15 | 2012-09-26 | 无锡思泰迪半导体有限公司 | 根据负载情况自动调整功耗的结构 |
CN102970015A (zh) * | 2012-11-01 | 2013-03-13 | 电子科技大学 | 零死区栅极驱动电路 |
CN107025199B (zh) * | 2015-10-07 | 2022-06-24 | 恩智浦有限公司 | 补偿组件变化的电流感测 |
EP3153871A1 (en) * | 2015-10-07 | 2017-04-12 | Nxp B.V. | Current sensing with compensation for component variations |
US9678111B2 (en) | 2015-10-07 | 2017-06-13 | Nxp B.V. | Current sensing with compensation for component variations |
CN107025199A (zh) * | 2015-10-07 | 2017-08-08 | 恩智浦有限公司 | 补偿组件变化的电流感测 |
KR20180111643A (ko) | 2017-03-31 | 2018-10-11 | 에이블릭 가부시키가이샤 | 감시 회로 및 반도체 장치 |
US10613122B2 (en) | 2017-03-31 | 2020-04-07 | Ablic Inc. | Monitoring circuit and semiconductor device |
TWI754030B (zh) * | 2017-03-31 | 2022-02-01 | 日商艾普凌科有限公司 | 監視電路及半導體裝置 |
US10637368B2 (en) | 2017-06-12 | 2020-04-28 | Power Integration, Inc. | Multiple stage gate drive for cascode current sensing |
JP2019004686A (ja) * | 2017-06-12 | 2019-01-10 | パワー・インテグレーションズ・インコーポレーテッド | カスコード電流検出のための多段ゲート駆動 |
US10924028B2 (en) | 2017-06-12 | 2021-02-16 | Power Integrations, Inc. | Multiple stage gate drive for cascode current sensing |
US10218286B2 (en) | 2017-06-12 | 2019-02-26 | Power Integrations, Inc. | Multiple stage gate drive for cascode current sensing |
EP3416288A1 (en) * | 2017-06-12 | 2018-12-19 | Power Integrations, Inc. | Multiple stage gate driver for cascode switch with current sensing |
JP7121507B2 (ja) | 2017-06-12 | 2022-08-18 | パワー・インテグレーションズ・インコーポレーテッド | カスコード電流検出のための多段ゲート駆動 |
US11444545B2 (en) | 2017-06-12 | 2022-09-13 | Power Integrations, Inc. | Multiple stage gate drive for cascode current sensing |
JP2020107966A (ja) * | 2018-12-26 | 2020-07-09 | 株式会社東芝 | 電流検出回路 |
JP7292874B2 (ja) | 2018-12-26 | 2023-06-19 | 株式会社東芝 | 電流検出回路 |
US11680964B2 (en) | 2018-12-26 | 2023-06-20 | Kabushiki Kaisha Toshiba | Current detecting circuit |
JP2022052838A (ja) * | 2020-09-24 | 2022-04-05 | 株式会社東芝 | 電流検出回路、電流検出システム、および電源回路 |
JP7434129B2 (ja) | 2020-09-24 | 2024-02-20 | 株式会社東芝 | 電流検出回路、電流検出システム、および電源回路 |
WO2022225676A1 (en) * | 2021-04-21 | 2022-10-27 | Cirrus Logic International Semiconductor Ltd. | Temperature-insensitive current sensing for power stage |
Also Published As
Publication number | Publication date |
---|---|
JP4190853B2 (ja) | 2008-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7488438B2 (ja) | トランジスタ電力スイッチのための電流感知及び制御 | |
US10168363B1 (en) | Current sensor with extended voltage range | |
KR930007482B1 (ko) | 전류검출회로 | |
US7336085B2 (en) | Current sensing circuit | |
US5796278A (en) | Circuitry for controlling load current | |
US7161338B2 (en) | Linear voltage regulator with an adjustable shunt regulator-subcircuit | |
JP4190853B2 (ja) | 電流検出機能付き負荷駆動回路 | |
US8766671B2 (en) | Load driving apparatus | |
US6011413A (en) | Structure of current measuring circuit | |
US7005881B2 (en) | Current sensing for power MOSFET operable in linear and saturated regions | |
JPH0793006B2 (ja) | 内部電源電圧発生回路 | |
JPH02115733A (ja) | 温度閾値検知回路 | |
US20020125942A1 (en) | Comparator circuit | |
US10491119B2 (en) | Combined high side and low side current sensing | |
US10601416B2 (en) | Gate drive device | |
US11068004B2 (en) | Regulator with reduced power consumption using clamp circuit | |
US6518799B2 (en) | Comparator and a control circuit for a power MOSFET | |
JP3680513B2 (ja) | 電流検出回路 | |
JP2003124796A (ja) | 出力回路および半導体集積回路 | |
US10175714B2 (en) | Enable signal generation circuit | |
US5963067A (en) | Reverse current throttling of a MOS transistor | |
CN113031694A (zh) | 一种低功耗的低压差线性稳压器及其控制电路 | |
US20120299634A1 (en) | Semiconductor element driving circuit and semiconductor device | |
JP2001267899A (ja) | 負荷駆動回路 | |
JPH10145965A (ja) | 電流制限回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060404 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060519 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060705 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060901 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080917 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |