JP2002168927A

JP2002168927A - 電流測定回路

Info

Publication number: JP2002168927A
Application number: JP2000365924A
Authority: JP
Inventors: Noriaki Dobashi; 則亮土橋; Kouichi Satou; 項一佐藤; Masaru Tokiwa; 勝常盤; Keita Shimauchi; 敬太島内; Hite Ri; リ・ヒテ
Original assignee: BATECH CO Ltd; Toshiba Corp; Toshiba Microelectronics Corp
Current assignee: BATECH CO Ltd; Toshiba Corp; Toshiba Electronic Device Solutions Corp
Priority date: 2000-11-30
Filing date: 2000-11-30
Publication date: 2002-06-14

Abstract

(57)【要約】【課題】本発明は、電流測定回路において、微小な被測
定電流を測定できるようにすることを最も主要な特徴と
している。【解決手段】たとえば、異常の発生を検出する異常検出
回路５０と、異常の発生時にセルにつながる電流パスを
遮断するためのＮＭＯＳトランジスタＭ１のゲートとの
間に、ゲート電圧制御回路６０を挿入する。携帯機器の
待機時には、ゲート電圧制御回路６０内のスイープ回路
６１により、ＮＭＯＳトランジスタＭ１のゲート電圧を
時間と共に変化させ、ＮＭＯＳトランジスタＭ１のオン
抵抗を大きくする。そして、予め設定されたオン抵抗に
なるタイミングで、ＮＭＯＳトランジスタＭ１のソース
−ドレイン間を流れるスタンバイ電流を電圧値として取
り出す構成とされている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、微小な電流を測
定するための電流測定回路に関するもので、特に、携帯
機器などに用いられる２次電池の残量予測のための電流
測定回路に関するものである。

【０００２】

【従来の技術】近年、携帯電話などの携帯機器の普及に
はめざましいものがある。携帯機器は、通常、屋外にお
いて使用することが多い。そのため、２次電池（セル）
の残量を予測し、残量がなくなる前に利用者に通知（表
示）する必要がある。

【０００３】従来、２次電池の残量は、温度、セル電
圧、充放電電流といった情報をもとに、ＣＰＵなどによ
り予測していた。

【０００４】ここで、充放電電流を測定するための方法
について説明する。たとえば図８に示すように、セル１
０１の電流パスに抵抗Ｒｓｅｎｓ（通常、抵抗値は数十
ｍΩ〜数百ｍΩ）を直列に挿入し、動作時における、抵
抗Ｒｓｅｎｓの両端の電位差を、電圧検出回路１０２に
よって取り込む。そして、その取り込んだ電位差データ
を、電圧検出回路１０２内の増幅器１０２ａおよびＡＤ
Ｃ１０２ｂによりデジタル化する。その後、このデジタ
ルデータをＣＰＵ１０３に送ることで、他の情報ととも
に、残量予測のための充放電電流に関する情報として利
用される。

【０００５】なお、図８は、たとえば携帯電話に用いら
れるバッテリィ・パックの構成の主要部を示すものであ
り、この場合、上記セル１０１、上記抵抗Ｒｓｅｎｓ、
上記電圧検出回路１０２、上記ＣＰＵ１０３の他、機器
本体または充電器の端子（図示していない）に接続され
る端子（Ｐａｃｋ＋，Ｐａｃｋ−）２０１ａ，２０１
ｂ、フューズ（Ｆｕｓｅ）２０２、放電電流の異常時に
電流パスを遮断するためのＮＭＯＳトランジスタＭ１、
充電電流の異常時に電流パスを遮断するためのＮＭＯＳ
トランジスタＭ２、上記ＮＭＯＳトランジスタＭ１，Ｍ
２のゲートを制御する異常検出回路２０３、および、上
記電圧検出回路１０２での電位差データの取り込みのタ
イミングを制御するための制御回路２０４が設けられて
いる。

【０００６】また、上記ＣＰＵ１０３には、残量予測を
行うための情報を格納するＲＡＭ１０３ａ、および、残
量予測を行うための演算プログラムなどを格納するＲＯ
Ｍ１０３ｂが接続されている。このＣＰＵ１０３は、機
器本体内に設けられたＣＰＵ（図示していない）により
兼用させることも可能である。

【０００７】しかしながら、年々、携帯機器の消費電流
は少なくなってきている。そのため、動作時における、
抵抗Ｒｓｅｎｓの両端の電位差を読み取って充放電電流
を測定する従来の方法では、２次電池の残量予測の精度
を上げるのが難しい。

【０００８】そこで、待機時に流れる電流（スタンバイ
電流）を測定し、２次電池の残量予測に利用することが
考えられている。ところが、スタンバイ電流は、通常、
１ｍＡ以下と微小である。そのため、抵抗Ｒｓｅｎｓを
用いた従来の方法では、抵抗Ｒｓｅｎｓの両端より得ら
れる電位差データが非常に微小な値となる。たとえば、
抵抗Ｒｓｅｎｓの抵抗値を５０ｍΩとした場合、そこを
流れる電流が１ｍＡだとすると、ここでの電圧降下分は
５０μＶとなる。これは、ノイズに埋もれてしまうよう
なレベルである。

【０００９】抵抗Ｒｓｅｎｓの抵抗値を大きくすれば、
大きな電位差データを得ること、つまりは、微小なスタ
ンバイ電流を正確に測定することが可能である。しか
し、抵抗Ｒｓｅｎｓは、電流パスに直列に挿入されるも
のである。そのため、抵抗Ｒｓｅｎｓで発生する電圧降
下を考えると、低電圧化が進む機器本体への電圧供給を
する意味合いからすれば、抵抗Ｒｓｅｎｓの抵抗値を極
端に大きくすることは許されない。

【００１０】

【発明が解決しようとする課題】上記したように、抵抗
Ｒｓｅｎｓを用いて充放電電流を測定する従来の方法で
は、微小なスタンバイ電流を正確に測定することができ
ない。よって、待機時に流れるスタンバイ電流を測定
し、残量予測に利用するようにしたとしても、高精度な
２次電池の残量予測は行えなかった。

【００１１】そこで、この発明は、微小な電流を正確に
測定でき、２次電池の残量を高精度に予測することを容
易に可能とする電流測定回路を提供することを目的とし
ている。

【００１２】

【課題を解決するための手段】上記の目的を達成するた
めに、この発明の電流測定回路にあっては、被測定電流
が流れる、電界効果トランジスタのソース−ドレイン間
の電圧を検出する検出回路と、前記被測定電流の大きさ
に応じて、前記電界効果トランジスタのゲート電圧を制
御するゲート電圧制御回路とを具備したことを特徴とす
る。

【００１３】また、この発明の電流測定回路にあって
は、ソース−ドレイン間に、被測定電流が流れる電界効
果トランジスタと、前記被測定電流が流れる、前記電界
効果トランジスタのソース−ドレイン間の電圧を検出す
る検出回路と、前記被測定電流の大きさに応じて、前記
電界効果トランジスタのゲート電圧を制御するゲート電
圧制御回路とを具備したことを特徴とする。

【００１４】この発明の電流測定回路によれば、被測定
電流の測定に、本来、異常発生時に電池につながる電流
パスを遮断するために設けられる電界効果トランジスタ
のオン抵抗を利用できるようになる。これにより、抵抗
Ｒｓｅｎｓを用いることなく、微小な電流をも容易に測
定することが可能となるものである。

【００１５】

【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。

【００１６】（第１の実施形態）図１は、本発明の第１
の実施形態にかかる電流測定回路の概略構成を示すもの
である。ここでは、たとえば携帯電話やビデオカメラな
どの携帯機器に用いられるバッテリィ・パックを例に、
その主要部を示している。

【００１７】このバッテリィ・パックには、機器本体ま
たは充電器の端子（図示していない）に接続される端子
（Ｐａｃｋ＋，Ｐａｃｋ−）１１ａ，１１ｂ間に一つま
たは複数の２次電池（セル）１２が直列に接続されて、
電流パスが形成されている。また、この電流パスには、
異常の発生時に、上記電流パスを遮断するためのＮＭＯ
Ｓトランジスタ（電界効果トランジスタ）Ｍ１，Ｍ２、
および、フューズ（Ｆｕｓｅ）１３が直列に設けられて
いる。

【００１８】一方、ＩＣ基板２１上には、電圧検出回路
３０、制御回路４０、異常検出回路５０、および、ゲー
ト電圧制御回路６０が設けられている。

【００１９】電圧検出回路３０は、たとえば上記ＮＭＯ
ＳトランジスタＭ１のソース−ドレイン間を流れる被測
定電流（放電電流）を電圧値として取り出すためのもの
で、増幅器３１およびＡＤＣ３２を有して構成されてい
る。ここでデジタル化された電圧値データはＣＰＵ（演
算手段）２２に送られ、他の情報（たとえば、温度デー
タおよびセル電圧データ）とともに、残量予測のための
情報として利用される。

【００２０】制御回路４０は、上記ＣＰＵ２２の出力に
もとづいて、上記電圧検出回路３０での電圧値の取り込
みのタイミングを制御したり、上記ゲート電圧制御回路
６０の動作モードの切り換え（スイープ（ＳＷＥＥＰ）
動作のオン／オフ）を制御したりするものである。

【００２１】ここで、上記スイープ動作とは、上記ＮＭ
ＯＳトランジスタＭ１のゲート電圧を大から小へと徐々
に小さくなるように変化（スイープ）させるものであ
り、たとえば、上記ＮＭＯＳトランジスタＭ１のソース
−ドレイン間を流れる被測定電流が、上記電圧検出回路
３０により検出できないほど微小な場合に設定されるよ
うになっている。このスイープ動作オンモード（第２の
検出モード）においては、上記電圧検出回路３０での電
圧値の取り込みのタイミングが、上記ＮＭＯＳトランジ
スタＭ１のオン抵抗が予め設定された第２の抵抗値（た
とえば、通常時の抵抗値である第１の抵抗値の１０倍）
のときとなるように制御される。この実施形態の場合、
たとえば、上記ＮＭＯＳトランジスタＭ１のオン抵抗が
上記第２の抵抗値となる所定の時間（スイープ時間）が
経過した時点で、上記ＣＰＵ２２より出力される指示に
したがって、上記電圧検出回路３０が電圧値を取り込む
ように制御される。

【００２２】異常検出回路５０は、上記２次電池１２の
セル電圧、および、上記ＮＭＯＳトランジスタＭ１，Ｍ
２のソース−ドレイン間を流れる被測定電流（放電電流
／充電電流）などの情報を取り込んで、過充電、過放
電、過電流、ショートなどの異常の発生を検出するもの
であり、異常の発生時には、上記ＮＭＯＳトランジスタ
Ｍ２のゲートまたは上記ゲート電圧制御回路６０を制御
して、上記電流パスを遮断するようになっている（保護
動作）。

【００２３】ゲート電圧制御回路６０は、上記制御回路
４０および上記異常検出回路５０の制御により、上記Ｎ
ＭＯＳトランジスタＭ１のゲートを制御するものであ
る。

【００２４】すなわち、このゲート電圧制御回路６０
は、たとえば図２に示すように、上記制御回路４０から
の出力がインバータ回路６０ａに供給される。このイン
バータ回路６０ａの出力は、ＮＡＮＤ回路６０ｂの入力
端の一方に供給される。このＮＡＮＤ回路６０ｂの入力
端の他方には、上記異常検出回路５０からの出力が供給
される。

【００２５】ＮＡＮＤ回路６０ｂの出力は、インバータ
回路６０ｃ，６０ｄを経て、スイープ回路６１を構成す
るＰＭＯＳトランジスタ（スイッチ素子）６１ａのゲー
トに供給されるとともに、ＮＡＮＤ回路６０ｅの入力端
の一方に供給される。ＰＭＯＳトランジスタ６１ａは、
ソースが第１の電位である電源電圧ＶＤＤ（この場合、
セル１２の＋端子）に接続され、ドレインが上記ＮＭＯ
ＳトランジスタＭ１のゲートに接続されている。

【００２６】ＮＡＮＤ回路６０ｅの入力端の他方には、
上記異常検出回路５０からの出力が供給される。このＮ
ＡＮＤ回路６０ｅの出力は、インバータ回路６０ｆを経
て、ボルテージフォロア構成とされたオペアンプ６０ｇ
へ供給される。上記インバータ回路６０ｆの出力信号
は、上記オペアンプ６０ｇをオン／オフの状態に制御す
る信号となる。上記オペアンプ６０ｇは、その反転入力
端（−）と非反転入力端（＋）の電圧を比較する差動段
（図示していない）と、ＰＭＯＳトランジスタ６０
₁と、定電流源６１ｂからなる出力段によって構成され
ており、ＰＭＯＳトランジスタ６０₁のゲートには差動
段からの信号が供給される。上記定電流源６１ｂは、オ
ペアンプ６０ｇの出力段の一部であるとともに、上記ス
イープ回路６１の放電回路でもある。

【００２７】オペアンプ６０ｇの出力端（この場合、上
記ＰＭＯＳトランジスタ６０₁と上記定電流源６１ｂと
の接続点）には、その反転入力端（−）および上記ＮＭ
ＯＳトランジスタＭ１のゲートが接続されている。一
方、オペアンプ６０ｇの非反転入力端（＋）には、上記
ＮＭＯＳトランジスタＭ１のゲート電圧（Ｖｇｓ）の下
限に制限を与えるためのリミット電圧ＶＲＥＦが供給さ
れる。

【００２８】また、上記異常検出回路５０の出力は、イ
ンバータ回路６０ｉ，６０ｊ，６０ｋを経て、ＮＭＯＳ
トランジスタ６０ｍのゲートに供給される。このＮＭＯ
Ｓトランジスタ６０ｍは、ドレインが上記ＮＭＯＳトラ
ンジスタＭ１のゲートに接続され、ソースが第２の電位
である接地電位（この場合、セル１２の−端子）に接続
されている。

【００２９】さらに、上記ＮＭＯＳトランジスタＭ１の
ゲートとソースとの間には、上記スイープ回路６１を構
成する容量素子６０ｎが設けられている。

【００３０】このような構成において、たとえば携帯機
器の動作時にあっては、通常、異常検出回路５０より通
常動作モードを設定する「Ｈ」レベルの信号が出力され
る。すると、ＮＭＯＳトランジスタ６０ｍがオフ状態と
なる。また、制御回路４０よりスイープ動作オフモード
を設定する「Ｌ」レベルの信号が出力される。すると、
スイープ回路６１のＰＭＯＳトランジスタ６１ａがオン
状態になるとともに、オペアンプ６０ｇがオフ状態（オ
ペアンプ６０ｇの出力がハイ・インピーダンス「ＨＺ」
状態）となる。これにより、スイープ回路６１の容量素
子６０ｎが電荷によって充電される。したがって、この
動作時には、抵抗値が第１の抵抗値とされたＮＭＯＳト
ランジスタＭ１のソース−ドレイン間を流れる放電電流
が、電圧検出回路３０によって、制御回路４０の制御に
より所定のタイミングで繰り返し取り込まれる（第１の
検出モード）。

【００３１】一方、たとえば放電電流が微小となる携帯
機器の待機時などにあっては、制御回路４０よりスイー
プ動作オンモードを設定する「Ｈ」レベルの信号が出力
される。すると、スイープ回路６１のＰＭＯＳトランジ
スタ６１ａがオフ状態になるとともに、オペアンプ６０
ｇがオン状態となる。これにより、スイープ回路６１の
容量素子６０ｎに充電されている電荷が、定電流源６１
ｂを介して放電される。その結果、ＮＭＯＳトランジス
タＭ１のゲート電圧が徐々に低下され、それにともなっ
て、ＮＭＯＳトランジスタＭ１のオン抵抗が徐々に上昇
される。そして、制御回路４０の制御により抵抗値が第
２の抵抗値となるタイミングで、ＮＭＯＳトランジスタ
Ｍ１のソース−ドレイン間を流れる放電電流（たとえ
ば、スタンバイ電流）が、電圧検出回路３０によって取
り込まれる。

【００３２】なお、実使用上、放電電流の測定中に、Ｎ
ＭＯＳトランジスタＭ１を完全にオフさせることは問題
がある。そのため、ＮＭＯＳトランジスタＭ１のゲート
電圧は、上記リミット電圧ＶＲＥＦ以下に低下されない
ようになっている。

【００３３】また、たとえば異常の発生時にあっては、
異常検出回路５０より保護動作モードを設定する「Ｌ」
レベルの信号が出力される。すると、ＮＭＯＳトランジ
スタ６０ｍがオン状態となる。したがって、この異常の
発生時には、ＮＭＯＳトランジスタＭ１がオフ状態とな
って、２次電池１２につながる電流パスが遮断される。

【００３４】ＣＰＵ２２は、たとえば図１に示すよう
に、上記電圧検出回路３０より供給される電圧値デー
タ、温度データおよびセル電圧データを、残量予測のた
めの情報として用いて２次電池１２の残量を予測し、機
器本体などの液晶表示パネル（表示手段）２３に表示し
たりするものである。このＣＰＵ２２には、残量予測を
行うための情報を格納するＲＡＭ２２ａ、および、残量
予測を行うための演算プログラムなどを格納するＲＯＭ
２２ｂが接続されている。また、上記ＲＡＭ２２ａに
は、上記スイープ動作オンモードにおける、上記電圧検
出回路３０での電圧値の取り込みのタイミングである、
上記ＮＭＯＳトランジスタＭ１のオン抵抗が第２の抵抗
値になるスイープ時間が記憶されるようになっている。

【００３５】なお、このＣＰＵ２２などは、機器本体内
に設けられたＣＰＵにより兼用させることも可能であ
る。

【００３６】図３は、上記したスイープ動作オンモード
時における、ＮＭＯＳトランジスタＭ１のゲート電圧の
変化と時間との関係を示すものである。

【００３７】図に示すように、スイープ動作オンモード
が設定されると、ＮＭＯＳトランジスタＭ１のゲート電
圧は、たとえば、電源電圧ＶＤＤよりリミット電圧ＶＲ
ＥＦまで徐々に低下される。この場合、ＮＭＯＳトラン
ジスタＭ１のオン抵抗が、予め設定したオン抵抗（第２
の抵抗値）になるときのゲート電圧（ΔＶ）に対応す
る、スイープ動作オンモードの開始からのスイープ時間
ΔＴが、上記スイープ動作オンモードにおける、上記電
圧検出回路３０での電圧値の取り込みのタイミングとし
て、上記ＲＡＭ２２ａに記憶されるようになっている。

【００３８】次に、上記した構成における電流測定回路
での被測定電流（放電電流）の測定動作について説明す
る。

【００３９】たとえば、図１に示した構成のバッテリィ
・パックが携帯機器の本体に装着された状態において、
この携帯機器の動作時にあっては、通常、異常検出回路
５０の制御により、ＮＭＯＳトランジスタＭ１，Ｍ２が
共にオンされて、通常動作モードが設定される。この場
合、制御回路４０からの出力によって電圧検出回路３０
が制御され、これにより、ゲートへの電源電圧ＶＤＤの
供給によって第１の抵抗値とされたＮＭＯＳトランジス
タＭ１のソース−ドレイン間を流れる放電電流が、電圧
値として取り込まれる。この電圧検出回路３０で取り込
まれて、デジタル化された電圧値データは、ＣＰＵ２２
に送られる。そして、２次電池１２の残量予測のための
情報となる。

【００４０】ＣＰＵ２２では、電圧検出回路３０からの
情報をもとにして２次電池１２の残量を予測し、その結
果を液晶表示パネル２３に表示する。また、ＣＰＵ２２
では、制御回路４０を制御して、電圧検出回路３０での
電圧値データの取り込みを所定のタイミングで繰り返
し、２次電池１２の残量を定期的に予測して、液晶表示
パネル２３で表示するようになっている。

【００４１】一方、携帯機器の待機時などにおいて、た
とえば、電圧検出回路３０で検出できない程度にまで放
電電流が微小になると、ＣＰＵ２２により、制御回路４
０が制御されて、ゲート電圧制御回路６０のスイープ動
作オンモードが設定される。すると、ＮＭＯＳトランジ
スタＭ１のゲート電圧が徐々に低下され、それにともな
って、ＮＭＯＳトランジスタＭ１のオン抵抗が徐々に上
昇される。そして、その抵抗値が第２の抵抗値（たとえ
ば、オン抵抗が通常時の１０倍）となるタイミングで、
制御回路４０の制御により、ＮＭＯＳトランジスタＭ１
のソース−ドレイン間を流れる微小な放電電流が、電圧
検出回路３０によって取り込まれる。

【００４２】この電圧検出回路３０で取り込まれて、デ
ジタル化された電圧値データは、ＣＰＵ２２に送られ
る。これにより、ＣＰＵ２２において、電圧検出回路３
０からの情報をもとにして２次電池１２の残量の予測が
同様にして行われ、その結果が液晶表示パネル２３に表
示される。

【００４３】このように、放電電流の測定に、本来、異
常の発生時に２次電池１２につながる電流パスを遮断す
るために設けられるＮＭＯＳトランジスタＭ１のオン抵
抗を利用できるようにしている。すなわち、ＮＭＯＳト
ランジスタＭ１のオン抵抗を変化させることによって、
大きな電圧として、放電電流を測定できるようにしてい
る。これにより、抵抗Ｒｓｅｎｓを用いることなく、微
小な被測定電流を容易に測定することが可能となる。し
たがって、微小な被測定電流をも正確に測定でき、従来
はバーグラフで表示していた２次電池の残量を、時間単
位で表示することが可能になるなど、高精度な予測が容
易に可能となるものである。

【００４４】しかも、ＮＭＯＳトランジスタＭ１のオン
抵抗を時間と共に変化させ、予め設定したオン抵抗とな
るスイープ時間のタイミングで、微小な放電電流を取り
込むようにしている。このため、ゲート電圧制御回路６
０やＮＭＯＳトランジスタＭ１などの回路素子のばらつ
きを、時間のばらつきに置き換えることが可能となる。
その結果、時間による調整、つまりソフトウェアの調整
による対応が容易なものとすることができるものであ
る。

【００４５】なお、異常検出回路５０によって、放電電
流の異常が検出された場合には、保護動作が行われる。
すなわち、ゲート電圧制御回路６０を介して、ＮＭＯＳ
トランジスタＭ１のゲートが制御される。これにより、
ＮＭＯＳトランジスタＭ１がオフ状態とされて、２次電
池１２につながる電流パスが遮断される。

【００４６】（第２の実施形態）図４は、本発明の第２
の実施形態にかかり、ゲート電圧制御回路におけるスイ
ープ回路の他の構成例を示すものである。

【００４７】このスイープ回路６２は、たとえば、一端
がＮＭＯＳトランジスタＭ１のゲートに接続され、他端
が第１の電位である電源電圧ＶＤＤ（この場合、セル１
２の＋端子）に接続されたスイッチ（ＳＷ）６２ａと、
一端がＮＭＯＳトランジスタＭ１のゲートに接続され、
他端が第２の電位である接地電位に接続された容量素子
６２ｂと、一端がＮＭＯＳトランジスタＭ１のゲートに
接続され、他端が接地電位（第２の電位）に接続された
定電流源（放電回路）６２ｃとを有して構成されてい
る。

【００４８】このスイープ回路６２の場合、図２のＰＭ
ＯＳトランジスタ６１ａに相当する上記スイッチ６２ａ
をオフ状態とし、図２の定電流源６１ｂに相当する上記
定電流源６２ｃを介して、図２の容量素子６０ｎに相当
する上記容量素子６２ｂに充電された電荷を放電させる
ことによって、ＮＭＯＳトランジスタＭ１のゲート電圧
を時間の経過とともに変化させるように構成されてい
る。

【００４９】（第３の実施形態）図５は、本発明の第３
の実施形態にかかり、ゲート電圧制御回路におけるスイ
ープ回路の他の構成例を示すものである。

【００５０】このスイープ回路６３は、たとえば、一端
がＮＭＯＳトランジスタＭ１のゲートに接続され、他端
が第１の電位である電源電圧ＶＤＤ（この場合、セル１
２の＋端子）に接続されたスイッチ（ＳＷ）６３ａと、
一端がＮＭＯＳトランジスタＭ１のゲートに接続され、
他端が電源電圧（第１の電位）ＶＤＤに接続された容量
素子６３ｂと、一端がＮＭＯＳトランジスタＭ１のゲー
トに接続され、他端が第２の電位である接地電位に接続
された定電流源（充電回路）６３ｃとを有して構成され
ている。

【００５１】このスイープ回路６３の場合、上記スイッ
チ６３ａをオフ状態とし、上記定電流源６３ｃを介し
て、上記容量素子６３ｂに電荷を充電させることによっ
て、ＮＭＯＳトランジスタＭ１のゲート電圧を時間の経
過とともに変化させるように構成されている。

【００５２】（第４の実施形態）図６は、本発明の第４
の実施形態にかかり、ゲート電圧制御回路におけるスイ
ープ回路の他の構成例を示すものである。

【００５３】このスイープ回路６４は、たとえば、一端
がＮＭＯＳトランジスタＭ１のゲートに接続され、他端
が第１の電位である電源電圧ＶＤＤ（この場合、セル１
２の＋端子）に接続されたスイッチ（ＳＷ）６４ａと、
一端がＮＭＯＳトランジスタＭ１のゲートに接続され、
他端が第２の電位である接地電位に接続された容量素子
６４ｂと、一端がＮＭＯＳトランジスタＭ１のゲートに
接続され、他端が接地電位（第２の電位）に接続された
抵抗素子（放電回路）６４ｃとを有して構成されてい
る。

【００５４】このスイープ回路６４の場合、図２のＰＭ
ＯＳトランジスタ６１ａに相当する上記スイッチ６４ａ
をオフ状態とし、図２の定電流源６１ｂに相当する上記
抵抗素子６４ｃを介して、図２の容量素子６０ｎに相当
する上記容量素子６４ｂに充電された電荷を放電させる
ことによって、ＮＭＯＳトランジスタＭ１のゲート電圧
を時間の経過とともに変化させるように構成されてい
る。

【００５５】（第５の実施形態）図７は、本発明の第５
の実施形態にかかり、ゲート電圧制御回路におけるスイ
ープ回路の他の構成例を示すものである。

【００５６】このスイープ回路６５は、たとえば、一端
がＮＭＯＳトランジスタＭ１のゲートに接続され、他端
が第１の電位である電源電圧ＶＤＤ（この場合、セル１
２の＋端子）に接続されたスイッチ（ＳＷ）６５ａと、
一端がＮＭＯＳトランジスタＭ１のゲートに接続され、
他端が電源電圧（第１の電位）ＶＤＤに接続された容量
素子６５ｂと、一端がＮＭＯＳトランジスタＭ１のゲー
トに接続され、他端が第２の電位である接地電位に接続
された抵抗素子（充電回路）６５ｃとを有して構成され
ている。

【００５７】このスイープ回路６５の場合、上記スイッ
チ６５ａをオフ状態とし、上記抵抗素子６５ｃを介し
て、上記容量素子６５ｂに電荷を充電させることによっ
て、ＮＭＯＳトランジスタＭ１のゲート電圧を時間の経
過とともに変化させるように構成されている。

【００５８】なお、上記した第１〜第５の各実施形態に
おいては、放電電流を測定するように構成した場合につ
いて示したが、これに限らず、たとえば充電電流を測定
する場合にも同様に適用できる。

【００５９】また、電流パスを遮断するためのトランジ
スタはＮＭＯＳに限らず、たとえばＰＭＯＳトランジス
タを用いて構成することも可能である。

【００６０】さらに、バッテリィ・パックを機器本体に
装着するための端子と充電器に装着するための端子とが
別に設けられ、バッテリィ・パックを機器本体に装着し
たままの状態で充電することが可能に構成されたタイプ
のものにも適用できる。

【００６１】その他、本願発明は、上記（各）実施形態
に限定されるものではなく、実施段階ではその要旨を逸
脱しない範囲で種々に変形することが可能である。さら
に、上記（各）実施形態には種々の段階の発明が含まれ
ており、開示される複数の構成要件における適宜な組み
合わせにより種々の発明が抽出され得る。たとえば、
（各）実施形態に示される全構成要件からいくつかの構
成要件が削除されても、発明が解決しようとする課題の
欄で述べた課題（の少なくとも１つ）が解決でき、発明
の効果の欄で述べられている効果（の少なくとも１つ）
が得られる場合には、その構成要件が削除された構成が
発明として抽出され得る。

【００６２】

【発明の効果】以上、詳述したようにこの発明によれ
ば、微小な電流を正確に測定でき、２次電池の残量を高
精度に予測することを容易に可能とする電流測定回路を
提供できる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態にかかる電流測定回路
の概略を示す回路構成図。

【図２】同じく、電流測定回路におけるゲート電圧制御
回路の構成例を示す回路図。

【図３】同じく、スイープ動作オンモード時における、
ＮＭＯＳトランジスタのゲート電圧と時間との関係を示
す概略説明図。

【図４】本発明の第２の実施形態にかかり、ゲート電圧
制御回路におけるスイープ回路の他の構成例を示す回路
図。

【図５】本発明の第３の実施形態にかかり、ゲート電圧
制御回路におけるスイープ回路の他の構成例を示す回路
図。

【図６】本発明の第４の実施形態にかかり、ゲート電圧
制御回路におけるスイープ回路の他の構成例を示す回路
図。

【図７】本発明の第５の実施形態にかかり、ゲート電圧
制御回路におけるスイープ回路の他の構成例を示す回路
図。

【図８】従来技術とその問題点を説明するために示す、
電流測定回路の概略構成図。

【符号の説明】

１１ａ，１１ｂ…端子（Ｐａｃｋ＋，Ｐａｃｋ−）１２…２次電池（セル）１３…フューズ２１…ＩＣ基板２２…ＣＰＵ２２ａ…ＲＡＭ２２ｂ…ＲＯＭ２３…液晶表示パネル３０…電圧検出回路３１…増幅器３２…ＡＤＣ４０…制御回路５０…異常検出回路６０…ゲート電圧制御回路６０ａ，６０ｃ，６０ｄ，６０ｆ，６０ｉ，６０ｊ，６
０ｋ…インバータ回路６０ｂ，６０ｅ…ＮＡＮＤ回路６０ｇ…オペアンプ６０ｍ…ＮＭＯＳトランジスタ６０ｎ…容量素子６０₁…ＰＭＯＳトランジスタ６１…スイープ回路６１ａ…ＰＭＯＳトランジスタ６１ｂ…定電流源６２…スイープ回路６２ａ…スイッチ６２ｂ…容量素子６２ｃ…定電流源６３…スイープ回路６３ａ…スイッチ６３ｂ…容量素子６３ｃ…定電流源６４…スイープ回路６４ａ…スイッチ６４ｂ…容量素子６４ｃ…抵抗素子６５…スイープ回路６５ａ…スイッチ６５ｂ…容量素子６５ｃ…抵抗素子

フロントページの続き (72)発明者土橋則亮神奈川県川崎市幸区小向東芝町１番地株式会社東芝マイクロエレクトロニクスセンター内 (72)発明者佐藤項一神奈川県川崎市幸区小向東芝町１番地株式会社東芝マイクロエレクトロニクスセンター内 (72)発明者常盤勝神奈川県川崎市幸区小向東芝町１番地株式会社東芝マイクロエレクトロニクスセンター内 (72)発明者島内敬太神奈川県川崎市川崎区駅前本町25番地１東芝マイクロエレクトロニクス株式会社内 (72)発明者リ・ヒテ東京都武蔵野市吉祥寺本町２丁目５番10号株式会社バテック内Ｆターム(参考） 2G016 CA00 CA04 CC15 CC16 CC27 CD06 CE31 2G035 AA15 AA21 AB03 AC01 AC02 AD03 AD54 AD65 5H030 AA00 AS14 FF42 FF44

Claims

【特許請求の範囲】

【請求項１】被測定電流が流れる、電界効果トランジ
スタのソース−ドレイン間の電圧を検出する検出回路
と、前記被測定電流の大きさに応じて、前記電界効果トラン
ジスタのゲート電圧を制御するゲート電圧制御回路とを
具備したことを特徴とする電流測定回路。
【請求項２】ソース−ドレイン間に、被測定電流が流
れる電界効果トランジスタと、前記被測定電流が流れる、前記電界効果トランジスタの
ソース−ドレイン間の電圧を検出する検出回路と、前記被測定電流の大きさに応じて、前記電界効果トラン
ジスタのゲート電圧を制御するゲート電圧制御回路とを
具備したことを特徴とする電流測定回路。
【請求項３】前記検出回路で検出された電圧データを
もとに、電池の残量を予測する演算手段をさらに備える
ことを特徴とする請求項１または２に記載の電流測定回
路。
【請求項４】前記電界効果トランジスタは、異常の発
生時に、前記電池につながる電流パスを遮断するために
設けられることを特徴とする請求項１ないし３に記載の
電流測定回路。
【請求項５】前記ゲート電圧制御回路は、時間の経過
にともなって、前記電界効果トランジスタのソース−ド
レイン間の抵抗が変化するように、前記ゲート電圧を変
化させることを特徴とする請求項１ないし３に記載の電
流測定回路。
【請求項６】前記ゲート電圧制御回路は、一端が前記
電界効果トランジスタのゲートに接続され、他端が第１
の電位に接続されたスイッチ素子と、一端が前記電界効
果トランジスタのゲートに接続され、他端が第２の電位
に接続された容量素子と、一端が前記電界効果トランジ
スタのゲートに接続され、他端が前記第２の電位に接続
された放電回路とを備えてなり、この放電回路により前
記容量素子に充電された電荷を放電させることによっ
て、前記電界効果トランジスタのゲート電圧を時間の経
過とともに変化させることを特徴とする請求項１ないし
３、５に記載の電流測定回路。
【請求項７】前記ゲート電圧制御回路は、一端が前記
電界効果トランジスタのゲートに接続され、他端が第１
の電位に接続されたスイッチ素子と、一端が前記電界効
果トランジスタのゲートに接続され、他端が前記第１の
電位に接続された容量素子と、一端が前記電界効果トラ
ンジスタのゲートに接続され、他端が第２の電位に接続
された充電回路とを備えてなり、この充電回路により前
記容量素子に電荷を充電させることによって、前記電界
効果トランジスタのゲート電圧を時間の経過とともに変
化させることを特徴とする請求項１ないし３、５に記載
の電流測定回路。
【請求項８】前記検出回路は、所定の時間が経過した
時点で、前記電界効果トランジスタのソース−ドレイン
間の電圧を検出することを特徴とする請求項１ないし
３、５に記載の電流測定回路。
【請求項９】前記検出回路は、前記電界効果トランジ
スタのゲート電圧を変化させる前のソース−ドレイン間
の電圧を検出する第１の検出モードと、ゲート電圧を徐
々に変化させ、所定の時間が経過した時点で、前記電界
効果トランジスタのソース−ドレイン間の電圧を検出す
る第２の検出モードとを有することを特徴とする請求項
１ないし３、５に記載の電流測定回路。
【請求項１０】前記演算手段で予測された、前記電池
の残量を表示するための表示手段をさらに具備したこと
を特徴とする請求項３に記載の電流測定回路の表示装
置。