JPH02115733A - 温度閾値検知回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ともに集積回路の一部をなすとともにバイポ
ーラ型の第１および第２のトランジスタを備えて、第１
のトランジスタに流れる電流の密度が第２のトランジス
タに流れる電流の密度より既知の係数だけ大きくなるよ
うにバイアスを加えた温度閾値検知回路に関するもので
あって、電力半導体素子を過熱から保護するためにその
電力半導体素子に添わせて集積するに適したこの種の検
知回路に適用することができる。なお、かかる組合わせ
は、いわゆる「スマートパワー」集積回路乃至チップの
一部として形成することができる。

（従来の技術） 上述した種類の温度閾値検知回路は、米国特許第４，７
３３．１６２号明細書によって知られており、この従来
の回路は、半導体接合に住する電圧ν１の順方向電流密
度と接合の絶対温度とに対する良好な依存性に基づいて
高精度を達成しており、２個の集積化抵抗の比によって
決まる閾値温度の通過を検知するようになっている。

（発明が解決しようとする課題） しかして、上述の、あるいは、例えば米国特許第４．０
２１．７２２号および第３，８０９，９２９号明細書記
載の従来のこの種の検知回路には、ある種の電力チップ
に集積するには、その製造工程に制約されるが故に適さ
ない、という問題があり、例えば、欧州特許比ＨＥＰ−
Ａ２−０．２９４．８８２号明細書に記載のような、い
わゆる「ハイサイド」の電力スイッチングチップにおけ
る低電圧ＣＭＯ５回路の製造工程では、別の工程を追加
しない限り、ｎｐｎバイポーラトランジスタ群しか製作
し得す、しかも、このｎｐｎ　　トランジスタ群は、垂
直偏向用ｎｐｎ電力電力バイクーラトランジスタレクタ
にも使えるｎチャネル電力ＭＯ５ＦＥＴのドレインを形
成するｎ膜基板は正電圧供給線に接続されたままにしか
ならないので、共通コレクタ接続の垂直偏向用回路素子
ととしてしか使えない。

また、従来のこの種の検知回路においては、温度検知に
用いる多数組合わせたバイポーラトランジスタ群をすべ
て同一温度にしなければならない、という問題もあり、
前述のスマートパワー集積回路においては、そのチップ
自体に熱源が存在するので、そのチップ上には極めて大
きい温度勾配が生じ、したがって、温度検知用トランジ
スタ群をすべてその熱源に充分近接させて配置し、温度
変化に対して急速かつ正確に応動させるのが困難であっ
た。

（課題を解決するための手段） 本発明の目的は、上述した従来回路よりスマートパワー
集積回路に集積するに適した正確な温度閾値検知回路を
提供することにある。

すなわち、本発明温度閾値検知回路は、冒頭に述べた種
類の温度閾値検知回路において、前記第１および前記第
２のトランジスタの各コレクタを第１バイアス電圧源に
接続し、各ベースを第２バイアス電圧源に接続し、各エ
ミッタをそれぞれ第１および第２の電流源に接続して前
記第１および前記第２のトランジスタに既知の相対比を
もって第１および第２のバイアス電流をそれぞれ流すと
トモに、前記第１のトランジスタのベース・エミッタ間
電圧の第１の所定部分を前記第２のトランジスタのベー
ス・エミッタ間電圧の第２のより大きい所定部分と比較
するように構成した電圧比較器を備えて、当該電圧比較
器の出力が、前記２個のトランジスタの温度が既知の閾
値を超えたときには第１の状態となり、当該閾値を超え
ないときには第２の状態となるようにしたことを特徴と
するものである。かかる検知回路は、適切に設定した閾
値温度で生ずる、二つの非線形温度依存電圧のクロスオ
ーバを検出することによって動作し、熱源の近傍に位置
したトランジスタは２個あれば足り、それらのトランジ
スタは、広範囲のスマートパワー製造工程と両立する共
通コレクタ型とすることができ、残余の回路素子は、例
えばＣＭＯＳなど、その製造工程に最適な他の回路技術
を用いて製作することができる。

なお、米国特許第４，２８７．４３９号明細書には共通
コレクタ・バイポーラトランジスタを用いたＭＯＳバン
ドギャップ基準回路が開示されているが、この従来開示
の回路は、他の点では本発明とは異なる回路構成になっ
ており、温度閾値の検出は行なっておらず、しかも、こ
の基準回路に温度閾値検出を行なわせることが原理的に
は判っているが、本発明の検知回路によれば、かかる従
来周知の原理によるバンドギャップ回路よりも巧みにオ
フセット誤差を免れることができる。

本発明検知回路においては、第２のトランジスタが、第
１のトランジスタの有効エミッタ領域より第２の既知の
係数だけ大きい有効エミック領域を有することを特徴と
し、また、第１のバイアス電流が第２のバイアス電流よ
り第３の既知の係数だけ大きいことを特徴としており、
これらの特徴は、単独にもしくは組合わせて、二つの電
流密度の比である第１の既知の係数を、第２と第３との
既知の係数の積として明確に設定するのに用いることが
でき、これらの特徴を組合わせれば、電流密度の大きい
比も比較的簡潔な回路構成によって達成することができ
る。

また、第１および第２のバイアス電圧源を同じものにす
ることができ、したがって、第１および第２のトランジ
スタは単純なダイオードとして動作し、もしくは、コレ
クタを接続した主電圧源の電圧からずれた電圧にベース
を保持することができ、この特徴は、電圧比較器の入力
電圧が電源電圧に近過ぎても正常に動作し得るという利
点がある。

さらに、本発明検知回路は、第１のトランジスタのベー
スとエミッタとの間に接続した電位分割器を備えて、当
８亥第１のトランジスタのベース・エミッタ間電圧の第
１の所定部分を得るようにしたことを特徴としており、
この電位分割器は、必然的に、第１のトランジスタから
第１バイアス電流を分流させることになるが、この電位
分割器の抵抗値が著しく大きければ、その分流バイアス
電流は無視することができ、また、無視し得ない場合も
に、補償することができる。

本発明検知回路の一実施例は、第２のトランジスタのベ
ースとエミッタとの間に接続した抵抗器を備えて、当該
抵抗器の抵抗値に対する前記電位分割器の全抵抗値の比
を、それぞれ前記閾値温度にある前記第１と前記第２と
の各トランジスタの前記第１と前記第２とのバイアス電
流の比にそれぞれ分割した各ベース・エミッタ間電圧の
比に等しくしたことを特徴としている。

この抵抗器は、第２のトランジスタに生ずる電圧降下の
第２の所定部分を得るための別の電位分割器をなしてい
るが、一般に、この第２の所定部分の割合いを１にすれ
ば、すなわち、第１のトランジスタのベース・エミッタ
間電圧の第１の所定部分が第２のトランジスタのベース
・エミッタ間電圧全体に匹敵するときには、最大感度が
得られる。

上述した電位分割器とこの抵抗器すなわち別の電位分割
器との間に設定した関係により、確実に、閾値温度にお
いて、これらの電位分割器が各ベース・エミッタ間電圧
の第１と第２との所定部分を匹敵させている限り、２個
のトランジスタにおける電流密度間に必要な比例関係が
保持される。

本発明検知回路の他の実施例においては、既知の相対比
に設定するとともに、電位分割器に電流を流させるよう
に修正した第１および第２の電流源によって第１および
第２のバイアス電流を発生させることを特徴としており
、抵抗値の変化の影響は、前出の実施例におけるように
はうまく補償されないが、この実施例においては感度が
改善され、使用する特定の製造工程によっては、温度検
知回路の総合特性の改善をもたらすことができる。

さらに、本発明は、第１および前記第２のトランジスタ
を、動作温度を検知すべき電力半導体素子内もしくはそ
の近傍に集積した前述のような本発明温度閾値検知回路
を含む集積回路を提供するものである。

自動制御系におけるいわゆる「ハイサイド」電力スイッ
チとして用いるに適した本発明の実施例においては、電
力半導体素子を垂直偏向用ｎチャネル電力ＭＯＳＦＥＴ
とするとともに、前記第１および前記第２のトランジス
タを、当該電力ＭＯＳＦＥＴのドレイン領域と連続した
コレクタ領域を有する垂直偏向用ｎｐｎ　　トランジス
タとしたことを特徴とじている。

（作　用） したがって、本発明温度閾値検知回路は、スマートパワ
ー集積回路に集積して正確に閾値温度を検知することが
できる。

（実施例） 以下に図面を参照して実施例につき本発明の詳細な説明
する。

まず、第１図に、本発明により２個のバイポーラトラン
ジスタにより形成した第１および第２の半導体接合素子
Ｑ１および０２を示す。これらのトランジスタＱ１およ
び０２は、同一基板上に互いに密接させて集積するが、
互いに異なる寸法にして、トランジスタＱ２の有効エミ
ッタ領域をトランジスタＱ１の有効エミッタ領域より係
数３倍に大きくすることができる。

トランジスタＱ１およびＱ２の各コレクタおよび各ベー
スを電圧Ｖｃｃの電源に接続しであるが、後述するよう
に、各ベースをコレクタ領域Ｖｃｃとは異なった電圧ｖ
０の電源に接続することもできる。

しかし、いずれの場合も動作原理は同じである。

また、トランジスタ旧およびＱ２の各エミッタを第１お
よび第２の電流源１２および１４にそれぞれ接続し、そ
れらの電流１ａｔ２および１４から接合素子Ｑ１および
口２に第１および第２の基準電流１１およびＩｔをそれ
ぞれ流す。これらの基準電流■１およびＩ２は、同じに
するか、既知の比例係数Ｋによって１＋＝ＫＩｔの関係
に保持する。かかる比例係数ＪおよびＫにより、第１接
合素子Ｑ１の電流密度を第２接合素子Ｑ２の電流密度よ
り係数ＪＫ倍に大きくする。なお、基準電流■、とＩ２
とが等しい場合には、係数ＪＫは単純にＪとなる。

周知のように、接合素子ＱｌおよびＱ２にそれぞれ生ず
る電圧降下Ｖ、およびｖ２間の電圧差ＡＶは、下記の（
１）式によって決まる。なお、（］）弐において、ｋは
ボルツマン常数１．３８Ｘ１０−”ジュール／ケルビン
であり、Ｔは各素子ＱｌおよびＱ２のケルビンで表わし
た絶対温度であり、ｑは電荷１．６０２Ｘ１０−”クー
ロンであり、ｆ！、ｎ（Ｊに）は素子Ｑ１の電流密度の
素子０２の電流密度に対する比の自然対数であり、注目
すべき主な特徴は、電圧差Δ■は、絶対温度Ｔに直接に
比例し、電流■、およびＩ２の絶対値には無関係である
ことである。

Ｔ ＡＶ　−ＶＩ　　Ｖｔ＝　　　　　　・ｊ２ｎ（ＪＫ）
　　　　　　”（１）つぎに、第２図に、電圧ｖ１とｖ
２との間の既知の関係を用いた本発明による所定の閾値
温度の通過検出の態様を示す。図示の回路には、半導体
接合素子Ｑｌ（ＸＩ）および口２（ＸＪ）と第１図示の
電圧源１０（Ｖｃｅ）に接続した電流源１２（１，）お
よび１４（Ｉｔ”）とを設けであるが、第１の接合素子
口１に並列に、電圧源１０（Ｖｃｃ）と点２５との間に
接続した抵抗２０および点２５と第１電流源１２との間
に接続した抵抗２２を備えており、別の抵抗２４を第２
の接合素子口２に並列に、電圧源１０（ν。Ｃ）と第２
電流源１４との間に接続しである。

抵抗２０は、Ｒに等しい抵抗値Ｒ２゜を有し、抵抗２２
は、ｒに等しい抵抗値Ｒ２□を有しており、係数に＝１
ならば、抵抗２４はＲに等しい抵抗値Ｒｔａを有するが
、係数Ｋが１に等しくなければ、Ｒ２，＝に−Ｒ，。＝
に−Ｒである。電圧Ｖ、が電圧■２より大きく、接合素
子旧の電流密度が接合素子Ｑ２の電流密度より大きいの
であるから、抵抗値Ｒおよびｒは、所望の閾値温度τ。

にある２個の接合素子旧およびＱ２に生ずる電圧降下の
比Ｖ＋／Ｖｚに（Ｒｚｏ　＋Ｒｚｚ）／Ｒｚ＊　−（Ｒ
＋ｒ）／（Ｋ−Ｒ）の比が等しくなるように選定するこ
とができる。したがって、このことは、所望の閾値温度
Ｔｃにおいては電圧Ｖ、がｖ２に等しくなることを意味
する。しかして、ｖ：１−ｖ２ならば、電位分割器２０
．２２および抵抗２４がそれぞれ形成する通路に流れる
各電流は、それぞれ、電流１１およびＩ２の係数に倍の
関係になり、接合素子ＱｌおよびＱ２の各電流１０１お
よびｌＱ！は、電流１゜およびＩ２より各抵抗に流れる
分だけ小さいが、なお、１ｌｌｌｔ　＝　Ｋ−１ｏｚの
関係にある。したがって、閾値温度Ｔｃにおいては、第
１図および（１）式につき前述したと同一の条件が保持
される。

その結果の合理的な近似により、閾値温度ＴＣに近い温
度Ｔについて、つぎの関係が得られる。

Ａ　Ｖ　−Ｖ＋　　　Ｖｚ−□　　１　ｎ（ＪＫ）　　
　　　　　・・・（２）および ・・・（３） 周知のように、トランジスタ０２のベース・エミシタ接
合のようなｐｎ接合は、温度摂氏１度あたりほぼ２ミリ
ボルトの負の電圧温度係数を有しているので、つぎの関
係となる。

νｆｆ１＝　Ｖａｔ　　−０，００２（Ｔ−Ｔ、）ここ
に、Ｖａｔ　　は、閾値温度Ｔｃにおけるトランジスタ
Ｑ２のベース・エミッタ間順方向電圧降下である。これ
らの式（３）および（４）から、電圧比較器２６の入力
における電圧差はつぎのようになる。

しかして、Ｔ＝ＴＣにおいては、 ０の関係が必要である。すなわち、 ・・・（５） （Ｖ３−Ｖり　　＝ したがって、抵抗「およびＲの所要の比はつぎのように
なる。

また、閾値温度における図示の検知回路の感度を求める
には、単に（５）式を微分してつぎの関係を求めること
になる。

・・・（７） なお、この結果は温度摂氏１度あたりの電圧で表わす。

（６）式は、抵抗の絶対値Ｒおよびｒが電圧比較器２６
の出力が論理０から論理ｌに切換わる閾値温度Ｔｅには
影響しないことを示しており、重要なのはこれらの抵抗
の相対値のみであって、しかも、抵抗値は、同じ基板上
に特に互いに近接して集積したときに互いに追随し勝ち
であるから、抵抗は集積回路の一部として充分正確に製
作し得る。また、同様に、係数ＪおよびＫも正確に設定
することができる。例えば、大きい方の第２の接合素子
ｑ２は、第１の接合素子０１と同一の単位素子の３個を
備えることができ、電流Ｉ、と■２とは、以下に述べる
第３図示の回路から判るように、周知の電流反射の原理
によりに；１の比をもって発生させることができる。

一方、物理的定数におよびｑは別として、絶対値を知る
必要のある唯一の値は、閾値温度ＴＣにおけるトランジ
スタＱ２のベース・エミッタ間電圧ｖ１　であるが、電
圧ｖ０の値は所定の製作工程で正確に設定することがで
き、温度依存性はあるが、その温度依存性も正確に設定
することができる。本発明は、電圧Ｖ□の温度依存性を
補償する積りはないのであるから、基準のバンドギャッ
プに基づいた従来周知の回路より有利である。

第３図は、本発明を適用した温度閾値検知回路の詳細構
成を示したものでり、第２図に用いた記号に対応した記
号をなるべく用いるようにして、半導体接合素子０１お
よびＱ２の周囲に構成する回路部分を図の中央部に示し
である。図の中央部から左側には基準電流発生器３０を
示し、右側には電圧比較器２６を示す。当業者には明ら
かな、これらの回路機能の特定の具体的構成を示して説
明するが、これらの回路機能自体は周知の設計事項であ
る。

例えば、図示の具体的構成は、低電力消費の簡潔な構成
が得られ、例えば電力ＭＯＳＦＥＴの周囲に集積するに
適しているので、ＣＭＯ５技術を用いているが、場合に
よっては他の回路技術の方が適していることもある。

同様に、半導体素子の導電型は、それぞれの場合に応じ
て選定することができ、例えば、図示の例では、電力Ｍ
ＯＳＦＥＴのドレインを電圧ａｌｔｉｏ（Ｖｃｃ）に接
続した場合には、垂直偏向用ｎチャネル電力ＭＯＳＦＥ
Ｔの直近もしくは真中に隔離せずに集積し得るので、接
合素子Ｑ１およびＱ２にはｎｐｎ　　トランジスタを用
いているが、場合によってはｐｎρ　トランジスタを用
いることもできる。

しかして、基準電流発生器３０は、基準電圧発生器３２
、単純なＣＭＯＳ演算増幅回路３４および抵抗３６を備
えており、基準電圧発生器３２の詳細構成はスペースが
ないので図示せず、任意の構成にすることができる。ま
た、単純ではあるが正確なバンドキャブ基準電圧発生器
３２は、例えば平成１年９月４日出願特許「演算増幅器
回路」明細書に開示されているが、構成を変えて、いく
つかのｐｎ接合に生ずる順方向電圧降下を基準電圧に用
いることもでき、ツェナーダイオードを用いることでき
る。

演算増幅回路３４は、活性負荷としてのｎチャネル電流
ミラーＮｌ、　Ｎ２およびバイアス電流を供給する電流
源３８を有する長い対称構成をなした２個のｐチャネル
トランジスタＰＬおよびＲ２を備えており、基準電圧発
生器３２は、演算増幅回路３４の非反転入力を形成する
トランジスタＰ１のゲートに接続した第１出力端４０を
有するとともに、演算増幅回路３４の反転入力を形成す
るトランジスタＰ２のゲートに抵抗３６を介して接続し
た第２出力端４２を備えている。トランジスタＮ１およ
びＮ２のドレイン相互間の接続点は、演算増幅回路３４
の３個のＮチャネル出力トランジスタＮ３．　Ｎ４およ
びＮ５の各ゲートに接続されており、第１出力トランジ
スタＮｌのドレインは、演算増幅回路３４の反転入力端
すなわちトランジスタＰ２のゲートに接続されており、
第２および第３の出力トランジスタＮ４およびＮ５の各
ドレインは、ｎｐｎ素子旧およびＱ２の各エミッタにそ
れぞれ接続されているので、それらの出力トランジスタ
Ｎ４およびＮ５は、それぞれ、第２図に示した第１およ
び第２の電流源１２および１４を形成している。

図示の回路の動作中に、基準電圧発生器３２は、出力端
４０．４２間に安定な基準電圧Ｖｒｅｆを発生させ、ト
ランジスタＰ２のゲートへの負帰還接続により、演算増
幅回路３４の第１出力トランジスタＮ３は、Ｒ３６を抵
抗３６の抵抗値としたＶ−ｒ／Ｒ３６に等しい基準電流
Ｉ、、、ｆを抵抗３６に流す。

基準電流Ｉ、、、ｆは、第２および第３の出力トランジ
スタＮ４およびＮ５に反射されて、第２図に示した電流
源１２および１４からそれぞれ供給する電流１１および
Ｉ２を設定する。しかして、電流比Ｌｏｆ　：　ＩＩ　
：Ｉ２は、周知の電流ミラー原理に従い、各出力トラン
ジスタＮ３．　Ｎ４．　Ｎ５のチャネル幅Ｗをチャネル
長しで割ったアスペクト比讐ルの大きさを同じ比に決め
ることによって設定することができる。なお、電流比Ｌ
　：　Ｉｚは、勿論、（６）式および（力式につき前述
した係数にである。

ｎｐｎ素子旧および０２の各コレクタが、第２図に示し
たように、電圧源１０（Ｖｃｃ）に接続しであるのに対
し、各ベースは、ダイオード接続Ｐチャネルトランジス
タＰ３の作用により電圧Ｖ−より数ボルト低く保持され
ている電圧Ｖ！１８で別個のバイアス電圧源４４に接続
しである。これは、単に、電圧比較器２６の入力端に供
給した信号のレベルを電圧Ｖｃｃより十分に低い電圧値
に移して、電圧比較器２６をなすトランジスタ群を正し
くバイアスするためのものであるが、かかるレベルシフ
トによっては、あらゆる電圧降下は、電圧Ｖｃｃではな
く、電圧ｖｌｌｌｌに準拠する、という前述した回路動
作の理論を変えるものではないのは、この理論がｎｐｎ
素子素子台１びＱ２のベース・エミッタ間電圧特性に基
づいているからであり、したがって、電位分割器２０．
２２および抵抗２４は、電圧源１０（Ｖ、ｃ）よりも寧
ろ電圧源４４（ν８．）に接続しである。

一方、電圧比較器２６は、通常のＣＭＯ３構成になって
おり、演算増幅回路３４の４個のトランジスタＰ１゜Ｒ
２，ＮｌおよびＮ２からなる差分人力段と同様に、４個
のトランジスタＰ４．　Ｒ５，Ｎ６およびＮ７からなる
差分入力段とｎチャネルトランジスタＮ８および定電流
源４６を有する出力段とを備えている。この出力段は、
通常のＣＭＯＳ反転シュミット・トリガ構成における４
個のトランジスタＰ６．　Ｎ９．　ＮＩＯおよびＮｉｌ
からなる閾値検出回路５０の入力端４８を駆動する。

図示の回路の動作中に、電圧比較器２６の入力端間、す
なわち、トランジスタＰ４とＲ５とのゲート間の電圧差
は、接合素子Ｑ１およびＱ２の温度が閾値温度Ｔｃを通
過したときに零を通過する。閾値温度Ｔｃ以下では、ト
ランジスタＰ４のゲートがトランジスタＰ５のゲートよ
り低い電圧に保たれ、トランジスタＮ８が遮断されて、
閾値検出回路５０の入力端４８を高電位に保持する。し
たがって、電圧比較器２６の出力端２８を構成する閾値
検出回路５０の出力端が低電位となり、出力信号ＯＴが
論理０となる。

また、閾値温度Ｔｃ以上では、トランジスタＰ５のゲー
トがトランジスタＰ４のゲートより低電位に落ち、温度
検知回路の出力端２８が高電位になって、出力信号ＯＴ
が論理１となる。なお、閾値検出回路５０は、ヒステリ
シス効果を呈して、周知のように、積極的なノイズの影
響を受けないスイッチング動作を確実に行なう。

第３図示の回路構成と同様の第１の実施例では、トラン
ジスタＮ３．　Ｎ４およびＮ５がすべて揃っているので
、 Ｉｚ＝Ｉｔ＝Ｉｒ−ｒ　　および係数に＝１となり、係
数Ｊの値が１０となって第１　ｎｐｎ接合素子Ｑ１の有
効エミッタ領域が第２接合素子口２の有効エミッタ領域
の１０倍となる。したがって、この構成例においては、
自然対数Ａｎ（ＪＫ）の値が、ｆｎ（１０）　、すなわ
ち、はぼ２．３となる。

本発明の適用例として、第３図示の回路を電力半導体素
子とともに集積して、その電力素子が過熱したときに、
出力信号ＯＴが論理１となった表示を行なうことができ
る。かかる適用例は、例えば、前述した欧州特許出願Ｅ
Ｐ−Ａ２−０．２９４．８８２号明細書に詳細に記載さ
れている。なお、この適用例においては、安定な基準電
流が用いられているので、温度検知回路のためだけなら
ば基準電流発生器３０は設ける必要がない。また、所望
の公称閾値温度が摂氏１５０度であれば、所要の閾値温
度Ｔｃは、絶対温度で１５０＋２７３　＝４２３ケルビ
ンとなり、ＶＢ！＝０．３５ボルトならば、（６）式は
つぎのようになる。

したがって、所望の閾値温度Ｔｃは、単に、抵抗２０、
２２．２４の抵抗値をｒ　＝０．２４Ｒとなるように設
定することによって得られる。

上述の適用例における温度Ｔの変化に対する電圧比較器
２６の入力端間電圧差の感度ｄＶ／ｄＴは、（７）式か
らつぎのようになる。

＝１．６０．Ｘｌ０−’＋３．８８Ｘ１０−’＝０．５
５ミリボルト／’に の感度は、要すれば、係数Ｊ、にの少なくとも一方を増
大させることによって増大させることができる。したが
って、第３図示の回路構成と同様の第２の実施例におい
ては、トランジスタＮ４すなわち第１電流Ｒ１２の大き
さを、トランジスタＮ５すなわち第２電流ｓｉ４の大き
さの１０倍に増大させ、したがって、係数Ｋが１０とな
り、係数ＪＫが１００となるので、抵抗Ｒ２４を電位分
割器２０．２２の抵抗Ｒ２゜＋Ｒ，□の１０倍に増大さ
せることになる。Ｊに−１００としたときの閾値温度Ｔ
ｃ＝４２３ケルビンおよびＶＩＩＥ　　＝０．３５ボル
トに対しては、（６）式からｒ　＝０．４８Ｒとなり、
感度ｄν／ｄＴは（２，６８＋６．４９）　　Ｘｌ０−
’＝０．９３ミリボルト／°Ｃとなり、第１実施例にお
ける値の約２倍となる。

上述したような温度閾値検知回路は、バンドギャップ基
準回路に基づく検知回路より有利であり、その利点の一
つは、本発明においては、２個の接合素子の電流を、単
に、互いに近似した値に保っておけば、それら２個の接
合素子に生ずる電圧降下を始めの値に保持し得る点であ
る。パンドギャンブ温度閾値回路においては、演算増幅
器が閾値基準レベルおよび温度変化信号を発生させるの
に用いられ、電圧比較器が閾値の通過を検出している。

これに対し、本発明においては、オフセット誤差電位の
発生源を消滅させるためだけに電圧比較器を用いる。前
述の実施例においては、演算増幅回路３４は勿論オフセ
ット誤差を誘発するので、基準電流■、。、は正確にｖ
ｒ、ｆ／Ｒ，ｌｈとはならないが、そのオフセット誤差
は電流■、と■２とに共通に生じ、しかも、閾値温度Ｔ
ｃは、本来、電流１１と１２との相対値に依存するので
あるから、閾値温度検知には有意の誤差が生じない。

抵抗３６は、演算増幅回路３４の第１出力トランジスタ
Ｎ３に対して特に高インピーダンスを呈するのではない
から、構成例の回路には構成上のオフセット誤差が生じ
得る。上述したことから明らかなように、このオフセッ
ト誤差は大きい問題ではなく、要すれば、前述した平成
１年９月４日出願の特許明細書に記載した発明を用いて
、補償することができる。この明細書には、スペースの
都合で第３図には示してない特別の構成のバイアス電流
源３８が記載しであるが、閾値検出回路３０の出力端４
８が極めて高いインピーダンスを呈しているので、電圧
比較器２６はかかる特別な構成のノ１イアス電流源を用
いる必要がない。

当業者には明らかなように、上述した回路構成を変更し
て、第２の接合素子Ｑ２に並列に抵抗２４を、第１の接
合素子Ｑ１に並列の電位分割器２０．２２と同様の電位
分割器に置換することもできるが、これは、電圧降下ｖ
２の一部のみを電圧比較器２６０入力端に供給して、電
圧降下ｖ１の一部ｖ３と比較することを意味する。しか
しながら、かかる回路構成の変更は、温度検知回路の感
度を著しく低下させるものであることは明らかである。

また、上述の抵抗２４を除去した回路構成にすれば、第
１電流源１２から供給する電流ＩＩを増大させて、電位
分割器２０．２２に流れる電流を補償することもできる
が、かかる補償によっては、電位分割器２０．２２に生
ずる値に追随する抵抗２４による補償はどには正確に補
償し得ないのが一般であり、この理由により、閾値温度
Ｔｃが適切に設定されな（なる。しかしながら、抵抗２
４を除去すれば、検知感度は増大する。さらに、製造工
程によっては、閾値温度Ｔｃにおける抵抗２０および２
２の絶対抵抗値を十分正確に予測して得られる検知感度
の一層の増大により閾値温度Ｔｃの検知精度の低下を補
償して、検知回路全体の特性を改善し得ることが判って
いる。そのうえに、第３図示の回路構成においては、例
えば、電流［、およびＩ２が抵抗Ｒ３６に比例して変化
するので、抵抗２４を除去しても、電位分割器２０．２
２における抵抗値の変化による影響がある程度軽減され
る。

また、当業者の認めるところとして、上述した温度検知
回路に使用する各抵抗は、任意の適切な集積構成、例え
ば、不純物ドープ半導体、多結晶半導体、薄膜あるいは
活性素子等の領域のものとすることができる。

以上に開示したところに基づいて更に他の変更を施し得
ることは当業者には明らかであり、かかる変更には、温
度検知回路もしくはその回路要素の設計、製造および使
用について既知の他の特徴を、上述したところに替え、
あるいは、追加して含めることができる。本願の請求範
囲は種々の特徴事項の組合わせについてなしたが、本願
発明の範囲には、明白にもしくは暗黙のうちに以上に開
示した他のいずれの新たな特徴もしくはその組合わせも
、いずれかの請求範囲に請求した発明に関連すると否と
に拘わりなく、また、本発明と同じ技術上の問題を軽減
するか否かには拘わりなく、含まれることも明らかであ
る。したがって、本願人は、本願もしくは本願から派生
した他の出願の審査過程においてかかる特徴およびその
組合わせについて新たな請求範囲を作製することがあり
得ることをここに申し述べておく。

（発明の効果） 以上の説明から明らかなように、本発明によれば、垂直
偏向出力回路などの電力半導体集積回路に集積するに適
した正確な温度閾値検知回路を実現し得る、という顕著
な効果が得られる。

【図面の簡単な説明】

第１図は本発明のバイアス理論を表わす回路構成を示す
ブロック線図、 第２図は本発明による温度閾値検知回路を模式的に示す
ブロック線図、 第３図は第２図示の回路の詳細構成を示す回路図である
。 １２・・・第１電流源　　　　１４・・・第２電流源２
６・・・電圧比較器　　　　３０・・・基準電流発生器
３２・・・基準電圧発生器　　３４・・・ＣＭＯ５演算
増幅回路５０・・・閾値検出回路 特許出願人　　工ヌ　ベー　フィリップスフルーイラン
ペンファブリケン

Claims (1)

1. 【特許請求の範囲】 １、ともに集積回路の一部をなすとともにバイポーラ型
   の第１および第２のトランジスタを備えて、第１のトラ
   ンジスタに流れる電流の密度が第２のトランジスタに流
   れる電流の密度より既知の係数だけ大きくなるようにバ
   イアスを加えた温度閾値検知回路において、前記第１お
   よび前記第２のトランジスタの各コレクタを第１バイア
   ス電圧源に接続し、各ベースを第２バイアス電圧源に接
   続し、各エミッタをそれぞれ第１および第２の電流源に
   接続して前記第１および前記第２のトランジスタに既知
   の相対比をもって第１および第２のバイアス電流をそれ
   ぞれ流すとともに、前記第１のトランジスタのベース・
   エミッタ間電圧の第１の所定部分を前記第２のトランジ
   スタのベース・エミッタ間電圧の第２のより大きい所定
   部分と比較するように構成した電圧比較器を備えて、当
   該電圧比較器の出力が、前記２個のトランジスタの温度
   が既知の閾値を超えたときには第１の状態となり、当該
   閾値を超えないときには第２の状態となるようにしたこ
   とを特徴とする温度閾値検知回路。 ２、前記第２のトランジスタが、前記第１のトランジス
   タの有効エミッタ領域より第２の既知の係数だけ大きい
   有効エミッタ領域を有する特許請求の範囲第１項記載の
   温度閾値検知回路。 ３、前記第１のバイアス電流が前記第２のバイアス電流
   より第３の既知の係数だけ大きい特許請求の範囲第１項
   または第２項記載の温度閾値検知回路。 ４、前記第１のバイアス電圧源が前記電圧比較器にも電
   圧を供給し、前記第２のバイアス電圧源が前記トランジ
   スタの各ベースを前記第１のバイアス電圧源の電圧とは
   異なる電圧に保持する手段を備えた特許請求の範囲前記
   各項のいずれかに記載の温度閾値検知回路。 ５、前記第２のバイアス電圧源が、前記第１のバアイス
   電圧源と前記第１および前記第２のトランジスタの各ベ
   ースとの間に接続したダイオード接続ＭＯＳトランジス
   タを備えた特許請求の範囲第４項記載の温度閾値検知回
   路。 ６、前記第１のトランジスタのベースとエミッタとの間
   に接続した電位分割器を備えて、当該第１のトランジス
   タのベース・エミッタ間電圧の前記第１の所定部分を得
   るようにした特許請求の範囲前記各項のいずれかに記載
   の温度閾値検知回路。 ７、前記第２のトランジスタのベースとエミッタとの間
   に接続した抵抗器を備えて、当該抵抗器の抵抗値に対す
   る前記電位分割器の全抵抗値の比を、それぞれ前記閾値
   温度にある前記第１と前記第２との各トランジスタの前
   記第１と前記第２とのバイアス電流の比にそれぞれ分割
   した各ベース・エミッタ間電圧の比に等しくした特許請
   求の範囲第６項記載の温度閾値検知回路。 ８、前記既知の相対比に設定するとともに、前記電位分
   割器に電流を流させるように修正した第１および第２の
   電流源によって前記第１および前記第２のバイアス電流
   を発生させる特許請求の範囲第６項記載の温度閾値検知
   回路。 ９、前記第２の所定部分の割合いを１とした特許請求の
   範囲前記各項のいずれかに記載の温度閾値検知回路。 １０、第２図および第３図の少なくとも一方を参照して
   記載した温度閾値検知回路。 １１、前記第１および前記第２のトランジスタを、動作
   温度を検知すべき電力半導体素子内もしくはその近傍に
   集積した特許請求の範囲第１項乃至第１０項のいずれか
   に記載の温度閾値検知回路を含む集積回路。 １２、前記電力半導体素子を垂直偏向用ｎチャネル電力
   ＭＯＳＦＥＴとするとともに、前記第１および前記第２
   のトランジスタを、当該電力 ＭＯＳＦＥＴのドレイン領域と連続したコレクタ領域を
   有する垂直偏向用ｎｐｎトランジスタとした特許請求の
   範囲第１１項記載の集積回路。