JP5451588B2

JP5451588B2 - スイッチ装置および試験装置

Info

Publication number: JP5451588B2
Application number: JP2010281974A
Authority: JP
Inventors: 善之畑; 慎中西; 正彦滝川
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2010-12-17
Filing date: 2010-12-17
Publication date: 2014-03-26
Anticipated expiration: 2030-12-17
Also published as: JP2012129939A

Description

本発明は、スイッチ装置および試験装置に関する。

従来、電気信号の通過および遮断を切り換えるスイッチ装置として、ＦＥＴ（ＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）等の半導体スイッチを用いる場合があった（例えば、特許文献１参照）。
特許文献１特開平６−２４４６９４

しかしながら、このような半導体スイッチは、通過および遮断させる電気信号の電圧範囲が狭い。特に、電気信号を通過させている場合に、入力信号を正の電圧方向に大きくすると、ゲート電圧との差が大きくなって半導体スイッチは遮断するように動作し始める。同様に、電気信号を遮断させている場合に、入力信号を負の電圧方向に大きくすると、ゲート電圧との差が小さくなって半導体スイッチは通過するように動作し始める。

上記課題を解決するために、本発明の第１の態様においては、外部から入力される制御電圧に応じて第１端子および第２端子間を電気的に接続または切断するスイッチ装置であって、第１端子および第２端子の間にソースおよびドレインが接続され、当該スイッチ装置に入力される入力電圧とゲート電圧との差に応じてオンまたはオフとなるメインスイッチと、制御電圧および入力電圧に応じて第１基準電圧を電圧シフトさせた駆動電圧をメインスイッチのゲートに供給する制御部と、を備えるスイッチ装置を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態に係るスイッチ装置１０の構成を示す。本実施形態に係るスイッチ装置１０に備えられる、複数のＦＥＴのそれぞれのゲート−ソース間電圧Ｖ_ＧＳに対するドレイン電流Ｉ_Ｄの特性の例を示す。本実施形態の変形例に係るスイッチ装置１０の回路構成を示す。本実施形態に係る試験装置２００の構成を被試験デバイス３００とともに示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係るスイッチ装置１０の構成を示す。スイッチ装置１０は、外部から入力される制御電圧に応じて第１端子および第２端子間を電気的に接続または切断する。スイッチ装置１０は、メインスイッチ１１０と、制御部１２０と、第１基準電圧源１６０と、第２基準電圧源１７０とを備える。

メインスイッチ１１０は、第１端子および第２端子の間にソースおよびドレインが接続され、当該スイッチ装置１０に入力される入力電圧とゲート電圧との差に応じてオンまたはオフとなる。メインスイッチ１１０は、複数のＦＥＴを有してよく、本例においては、２つのＦＥＴを有する例を説明する。メインスイッチ１１０は、第１端子および第２端子の間に直列に接続された第１メインスイッチ１１２および第２メインスイッチ１１４を有する。

第１メインスイッチ１１２および第２メインスイッチ１１４は、Ｎチャネルのデプレッション型であって、ゲート−ソース間電圧が０Ｖの場合にオンとなるノーマリオン型のＦＥＴであってよい。第１メインスイッチ１１２および第２メインスイッチ１１４は、化合物半導体で形成されるＦＥＴであってよく、例えば、ＧａＮ系のＨＥＭＴである。

一例として、第１メインスイッチ１１２は、ドレインが第１端子に接続され、ソースが第２メインスイッチ１１４のソースに接続される。この場合、第１メインスイッチ１１２は、第１端子から入力される入力電圧とゲート電圧との差に応じてオンまたはオフとなる。また、第２メインスイッチ１１４は、ドレインが第２端子に接続される。ここで、第２メインスイッチ１１４は、第２端子から入力される入力電圧とゲート電圧との差に応じてオンまたはオフとなる。

第１メインスイッチ１１２および第２メインスイッチ１１４は、ドレインおよびソースが略同一に形成された半導体スイッチであってよく、ドレインおよびソースの接続がそれぞれ逆であってもよい。第１メインスイッチ１１２および第２メインスイッチ１１４は、制御部１２０からの駆動電圧をゲート電圧としてそれぞれ受け取る。

制御部１２０は、制御電圧および入力電圧に応じて第１基準電圧源１６０から出力される第１基準電圧を電圧シフトさせた駆動電圧をメインスイッチ１１０のゲートに供給する。制御部１２０は、第１電圧シフト部１３０と、第２電圧シフト部１４０と、電流切替部１５０とを有する。

第１電圧シフト部１３０は、第１基準電圧を入力電圧に応じて電圧シフトさせる。第１電圧シフト部１３０は、第１基準電圧およびメインスイッチ１１０のゲートの間にドレインおよびソースが接続され、入力電圧をゲートに受け取る電圧シフト用スイッチを含む。

第１電圧シフト部１３０は、ゲートが第１メインスイッチ１１２および第２メインスイッチ１１４の間に接続される。即ち、制御部１２０は、制御電圧と第１メインスイッチ１１２および第２メインスイッチ１１４の間からの入力電圧とに応じて第１基準電圧を電圧シフトさせて駆動電圧を第１メインスイッチ１１２および第２メインスイッチ１１４のゲートに供給する。

第２電圧シフト部１４０は、第１電圧シフト部１３０および電流切替部１５０の間に接続され、第１電圧シフト部１３０がシフトさせた電圧を、電流切替部１５０へと流れる電流の大きさに応じて更にシフトさせて駆動電圧を出力する。第２電圧シフト部１４０は、第１電圧シフト部１３０および電流切替部１５０の間に接続された抵抗を含む。これによって、第２電圧シフト部１４０は、当該抵抗の抵抗値と電流切替部１５０へと流れる電流の大きさとを乗じて算出される電圧値を、第１電圧シフト部１３０がシフトさせた電圧から更にシフトさせることができる。

電流切替部１５０は、制御電圧に応じて流れる電流の大きさを切り替える。電流切替部１５０は、第１電流源１５２と、第２電流源１５４と、制御スイッチ１５６とを有する。

第１電流源１５２および第２電流源１５４は、電流切替部１５０の内部で並列に接続される。第１電流源１５２および第２電流源１５４は、ＦＥＴおよび抵抗をそれぞれ有し、定電流源として機能してよい。例えば、第１電流源１５２および第２電流源１５４は、抵抗の一端がＦＥＴのソースに接続され、他端がＦＥＴのゲートに接続され、ＦＥＴのドレインから抵抗の他端へと一定の電流を流す定電流回路である。

制御スイッチ１５６は、制御電圧に応じて第１電流源１５２に電流を流すか否かを切り替える。制御スイッチ１５６は、第１電流源１５２および第２基準電圧源１７０の間に接続される。制御スイッチ１５６が第１電流源１５２に電流を流す場合、電流切替部１５０は、第１電流源１５２および第２電流源１５４に流れる電流の和を流す。制御スイッチ１５６が第１電流源１５２に電流を流さない場合、電流切替部１５０は、第２電流源１５４に流れる電流を流す。

制御スイッチ１５６は、Ｎチャネルのデプレッション型であって、ゲート−ソース間電圧が０Ｖの場合にオンとなるノーマリオン型の１以上のＦＥＴでよい。制御スイッチ１５６は、化合物半導体で形成されるＦＥＴであってよく、例えば、ＧａＮ系のＨＥＭＴである。

第１基準電圧源１６０は、第１基準電圧を供給する。第２基準電圧源１７０は、第２基準電圧を供給する。ここで、第１基準電圧は、第２基準電圧よりも高電圧でよい。制御部１２０は、第１基準電圧源１６０と第２基準電圧源１７０との間に接続され、電流切替部１５０によって切り換えられて流れる電流と略等しい定電流が、第１基準電圧源１６０から第２基準電圧源１７０へと流れる。

一例として、第１電流源１５２は、１４０μＡの電流を流し、第２電流源１５４は、３０μＡの電流を流す定電流回路である。また、一例として、第１基準電圧は＋４８Ｖであり、第２基準電圧は−４８Ｖである。この場合、制御スイッチ１５６が制御電圧に応じて第１電流源１５２に電流を流すと、電流切替部１５０は、第１基準電圧源１６０側から第２基準電圧源１７０へと１７０μＡの電流を流す。また、制御スイッチ１５６が制御電圧に応じて第１電流源１５２に電流を遮断すると、電流切替部１５０は、３０μＡの電流を流す。

本実施形態に係るスイッチ装置１０に備えられる、複数のＦＥＴの全てまたは一部は、化合物半導体で形成されるＦＥＴであってよく、例えば、ＧａＮ系のＨＥＭＴである。また、複数のＦＥＴの全てまたは一部は、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有してよい。

図２は、本実施形態に係るスイッチ装置１０に備えられる、複数のＦＥＴのそれぞれのゲート−ソース間電圧Ｖ_ＧＳに対するドレイン電流Ｉ_Ｄの特性の例を示す。スイッチ装置１０が備える全てのＦＥＴは、一例として、図２のＡまたはＢに示すような特性を有する。

図中のＡは、ゲート−ソース間電圧が０でもドレイン電流が流れるノーマリオンの特性を有し、Ｎチャネルのデプレッション型ＦＥＴの特性を示す。本例において、Ｎチャネルのデプレッション型ＦＥＴは、ゲート−ソース間電圧が−６Ｖ以上の場合に完全にオンとなり、ゲート−ソース間電圧が−９Ｖ以下の場合に完全にオフとなる。ここで、ゲート−ソース間電圧が−６Ｖから−８Ｖまでの範囲の場合、ＦＥＴは完全にオンにも完全にオフにもならない状態（半オン状態）となって、ドレイン−ソース間に数μ〜数百μＡの電流を流す。

図中のＢは、ゲート−ソース間電圧が０ではドレイン電流が流れないノーマリオフの特性を有し、Ｎチャネルのエンハンスメント型ＦＥＴの特性を示す。エンハンスメント型ＦＥＴは、デプレッション型ＦＥＴに比べてオンになるゲート−ソース間電圧が高くなる。

ここで、一例として、スイッチ装置１０が備える全てのＦＥＴが図２のＡに示すような特性を有する場合を説明する。この場合、制御スイッチ１５６は、例えば第２基準電圧の−４８Ｖに対して制御電圧を−５４．５Ｖにすることで、ゲート−ソース間電圧を−６．５Ｖとして半オン状態にでき、ドレイン−ソース間に１４０μＡの電流を流すことができる。また、制御スイッチ１５６は、制御電圧を−５７．５Ｖにすることで、ゲート−ソース間電圧を−９．５Ｖとして完全オフ状態にでき、ドレイン−ソース間の電流を略ゼロにすることができる。

ここで、制御スイッチ１５６は、第１電流源１５２および第２基準電圧源１７０の間に接続されたエンハンスメント型のＦＥＴであってもよい。エンハンスメント型のＦＥＴは、図２のＢに示すような特性を有するので、制御スイッチ１５６がオンまたはオフとなる制御電圧を、デプレッション型のＦＥＴに比べて高くすることができる。したがって、制御電圧の設計自由度を向上させることができる。

電流切替部１５０は、制御電圧に応じて第１基準電圧源１６０から第２基準電圧源１７０へと流れる電流値を切り換えることができるので、第２電圧シフト部１４０は、流れる電流に応じてシフトさせる電圧値を変化させる。一例として、第２電圧シフト部１４０が１５０ｋΩの抵抗の場合、制御スイッチ１５６がオンまたは半オンの状態になって第１電流源１５２に電流を流すと、第２電圧シフト部１４０は２５．５Ｖの電圧をシフトする。また、制御スイッチ１５６がオフ状態となって第１電流源１５２の電流を遮断すると、第２電圧シフト部１４０は４．５Ｖの電圧をシフトする。

また、第１電圧シフト部１３０であるＦＥＴは、第１基準電圧源１６０から第２基準電圧源１７０へと流れる電流値が１７０μＡまたは３０μＡなので、いずれの状態においても半オン状態であり、ゲート−ソース間電圧は−６Ｖから−８Ｖまでの範囲の定電圧となる。一例として、第１電圧シフト部１３０は、第１基準電圧源１６０から第２基準電圧源１７０へと流れる電流値が１７０μＡの場合、ゲート−ソース間電圧が−７．５Ｖとなる。また、第１基準電圧源１６０から第２基準電圧源１７０へと流れる電流値が３０μＡの場合、ゲート−ソース間電圧は−７．８Ｖとなる。

したがって、第１電圧シフト部１３０および第２電圧シフト部１４０は、第１基準電圧源１６０から第２基準電圧源１７０へと流れる電流値が１７０μＡの場合、メインスイッチ１１０のゲート電圧を基準とすると、合計で−１８Ｖ（＝７．５Ｖ−２５．５Ｖ）シフトする。この電圧が第１メインスイッチ１１２および第２メインスイッチ１１４のゲート−ソース間電圧になるので、第１メインスイッチ１１２および第２メインスイッチ１１４は完全にオフとなる。

ここで、第１端子および／または第２端子に信号が入力しても、制御部１２０は、第１電圧シフト部１３０および第２電圧シフト部１４０がシフトする電圧を一定に保つ。即ち制御部１２０は、入力電圧に追従した駆動電圧を、第１メインスイッチ１１２および第２メインスイッチ１１４のゲート電圧として供給することができる。

したがって、このように第１端子と第２端子の間を遮断させている場合に、入力信号が負の電圧方向に減少しても、制御部１２０は、メインスイッチ１１０のゲート電圧を追従して減少させるので、メインスイッチ１１０を遮断した状態に保つことができる。

一方、第１電圧シフト部１３０および第２電圧シフト部１４０は、第１基準電圧源１６０から第２基準電圧源１７０へと流れる電流値が３０μＡの場合、メインスイッチ１１０のゲート電圧を基準とすると、合計で３．３Ｖ（＝７．８Ｖ−４．５Ｖ）シフトする。この電圧が第１メインスイッチ１１２および第２メインスイッチ１１４のゲート−ソース間電圧になるので、第１メインスイッチ１１２および第２メインスイッチ１１４は完全にオンとなる。

ここで、第１端子および／または第２端子に信号が入力されても、制御部１２０は、第１電圧シフト部１３０および第２電圧シフト部１４０がシフトする電圧を一定に保つ。即ち制御部１２０は、入力電圧に追従した駆動電圧を、第１メインスイッチ１１２および第２メインスイッチ１１４のゲート電圧として供給することができる。

したがって、このように第１端子と第２端子の間に入力信号を通過させている場合に、入力信号が正の電圧方向に増加しても、制御部１２０は、メインスイッチ１１０のゲート電圧を追従して増加させるので、メインスイッチ１１０を通過させた状態に保つことができる。

以上の本実施例のスイッチ装置１０によれば、メインスイッチ１１０の駆動電圧を入力信号に追従させることで、メインスイッチ１１０を通過および遮断させる入力信号の電圧範囲を拡大することができる。また、スイッチ装置１０は、メインスイッチ１１０のＦＥＴを完全にオフにさせて入力信号を遮断することができる。ここで、スイッチ装置１０が備えるＦＥＴをＧａＮ系ＨＥＭＴで形成することで、スイッチ装置１０は、高電圧を扱うことができる。例えば、スイッチ装置１０は、入力電圧範囲を数十Ｖにすることができる。

また、本実施例のスイッチ装置１０は、第１端子からの入力電圧は第１メインスイッチ１１２を用いて遮断し、第２端子からの入力電圧は第２メインスイッチ１１４が遮断して、いずれの方向からの入力電圧に対してもそれぞれ対応するＦＥＴを完全にオフにして遮断することができる。ここで、入力電圧が入力される方向が予め決まっている場合、メインスイッチ１１０は、第１メインスイッチ１１２または第２メインスイッチ１１４のいずれか一方を有した構成にしてもよい。

図３は、本実施形態の変形例に係るスイッチ装置１０の回路構成を示す。本変形例のスイッチ装置１０において、図１に示された本実施形態に係るスイッチ装置１０の動作と略同一のものには同一の符号を付け、説明を省略する。

メインスイッチ１１０は、第１メインスイッチ１１２を有する。第１電圧シフト部１３０は、第１基準電圧源１６０と第２電圧シフト部１４０との間に直列に接続された第１シフト用スイッチ１３２および第２シフト用スイッチ１３４を含む。第１シフト用スイッチ１３２および第２シフト用スイッチ１３４は、Ｎチャネルのデプレッション型であって、ゲート−ソース間電圧が０Ｖの場合にオンとなるノーマリオン型の１以上のＦＥＴでよい。第１シフト用スイッチ１３２および第２シフト用スイッチ１３４は、化合物半導体で形成されるＦＥＴであってよく、例えば、ＧａＮ系のＨＥＭＴである。

第１シフト用スイッチ１３２は、メインスイッチ１１０の第１端子側から入力電圧を受け取る。例えば、第１シフト用スイッチ１３２は、ドレインが第１基準電圧源１６０と接続され、ゲートがメインスイッチの第１端子側と接続される。第２シフト用スイッチ１３４は、メインスイッチ１１０の第２端子側から入力電圧を受け取る。例えば、第２シフト用スイッチ１３４は、ドレインが第１シフト用スイッチ１３２のソースと接続され、ソースが第２電圧シフト部１４０と接続され、ゲートがメインスイッチの第２端子側と接続される。

電流切替部１５０は、図１と同様に、制御電圧に応じて第１基準電圧源１６０から第２基準電圧源１７０へと流れる電流値を切り換える。第２電圧シフト部１４０は、一例として、第１電流源１５２に電流を流すと、２５．５Ｖの電圧をシフトする。また、第１電流源１５２の電流を遮断すると、第２電圧シフト部１４０は４．５Ｖの電圧をシフトする。

また、第１シフト用スイッチ１３２および第２シフト用スイッチ１３４は、第１基準電圧源１６０から第２基準電圧源１７０へと流れる電流値が１７０μＡまたは３０μＡなので、いずれの状態においても半オン状態であり、ゲート−ソース間電圧はそれぞれ−６Ｖから−８Ｖまでの範囲の定電圧となる。一例として、第１シフト用スイッチ１３２および第２シフト用スイッチ１３４は、第１基準電圧源１６０から第２基準電圧源１７０へと流れる電流値が１７０μＡの場合、ゲート−ソース間電圧がそれぞれ−７．５Ｖとなる。また、第１基準電圧源１６０から第２基準電圧源１７０へと流れる電流値が３０μＡの場合、ゲート−ソース間電圧はそれぞれ−７．８Ｖとなる。

ここで、第１電圧シフト部１３０は、第１シフト用スイッチ１３２および第２シフト用スイッチ１３４の二つの略同一のＦＥＴで電圧をシフトするので、いずれのシフト電圧も７．８Ｖまたは７．５Ｖである。また、第１シフト用スイッチ１３２によるシフト電圧は、第２シフト用スイッチ１３４のドレイン−ソースを介して第２電圧シフト部１４０に伝わるので、２つのシフト電圧が加算されることはない。即ち、第１電圧シフト部１３０は、第１電圧シフト部１３０を流れる電流に応じて７．８Ｖまたは７．５Ｖをシフトする。

したがって、第１電圧シフト部１３０および第２電圧シフト部１４０は、第１基準電圧源１６０から第２基準電圧源１７０へと流れる電流値が１７０μＡの場合、第１メインスイッチ１１２のゲート電圧を基準とすると、合計で−１８Ｖ（＝７．５Ｖ−２５．５Ｖ）シフトする。この電圧が第１メインスイッチ１１２のゲート−ソース間電圧になるので、第１メインスイッチ１１２は完全にオフとなる。

ここで、第１端子に信号が入力しても、制御部１２０は、第１シフト用スイッチ１３２および第２電圧シフト部１４０がシフトする電圧を一定に保つ。また、第２端子に信号が入力しても、制御部１２０は、第２シフト用スイッチ１３４および第２電圧シフト部１４０がシフトする電圧を一定に保つ。即ち制御部１２０は、入力電圧に追従した駆動電圧を、第１メインスイッチ１１２のゲート電圧として供給することができる。

一方、第１電圧シフト部１３０および第２電圧シフト部１４０は、第１基準電圧源１６０から第２基準電圧源１７０へと流れる電流値が３０μＡの場合、メインスイッチ１１０のゲート電圧を基準とすると、合計で３．３Ｖ（＝７．８Ｖ−４．５Ｖ）シフトする。この電圧が第１メインスイッチ１１２のゲート−ソース間電圧になるので、第１メインスイッチ１１２は完全にオンとなる。

ここで、第１端子に信号が入力されても、制御部１２０は、第１シフト用スイッチ１３２および第２電圧シフト部１４０がシフトする電圧を一定に保つ。また、第２端子に信号が入力しても、制御部１２０は、第２シフト用スイッチ１３４および第２電圧シフト部１４０がシフトする電圧を一定に保つ。即ち制御部１２０は、入力電圧に追従した駆動電圧を、第１メインスイッチ１１２のゲート電圧として供給することができる。

したがって、このように第１端子と第２端子の間に入力信号を通過させている場合に、入力信号が正の電圧方向に増加しても、制御部１２０は、第１メインスイッチ１１２のゲート電圧を追従して増加させるので、第１メインスイッチ１１２を通過させた状態に保つことができる。

以上の本変形例のスイッチ装置１０によれば、第１メインスイッチ１１２の駆動電圧を入力信号に追従させることで、第１メインスイッチ１１２を通過および遮断させる入力信号の電圧範囲を拡大することができる。また、スイッチ装置１０は、第１メインスイッチ１１２を完全にオフにさせて入力信号を遮断することができる。ここで、スイッチ装置１０が備えるＦＥＴをＧａＮ系ＨＥＭＴで形成することで、スイッチ装置１０は、高電圧を扱うことができる。例えば、スイッチ装置１０は、入力電圧範囲を数十Ｖにすることができる。

図４は、本実施形態に係る試験装置２００の構成を被試験デバイス３００とともに示す。試験装置２００は、被試験デバイス３００を試験する。試験装置２００は、被試験デバイスとの間で信号を授受する試験部と、スイッチ装置１０と、スイッチ制御部２５０とを備える。

本例の試験部は、試験信号発生部２１０と、ドライバ２２０と、コンパレータ２３０と、判定部２４０とを備える。試験信号発生部２１０は、被試験デバイス３００を試験するための試験信号を発生する。

ドライバ２２０は、試験信号発生部２１０から発生された試験信号を被試験デバイス３００へと供給する。コンパレータ２３０は、試験信号が供給されたことに応じて被試験デバイス３００から出力された応答信号の論理値を取得する。判定部２４０は、コンパレータ２３０により取得された論理値と期待値とを比較して、被試験デバイス３００の良否を判定する。

スイッチ装置１０は、ドライバ２２０と被試験デバイス３００との間に設けられる。スイッチ装置１０は、スイッチ制御部２５０から供給される制御信号の電圧に応じて、ドライバ２２０と被試験デバイス３００との間を導通または切断する。スイッチ制御部２５０は、試験信号発生部２１０による試験時においてスイッチ装置１０を導通状態として、試験信号発生部２１０による試験時以外においてスイッチ装置１０を切断状態とする。

以上の本実施例における試験装置２００は、小型、長寿命、かつ信頼性の高いＦＥＴで構成され、入力電圧範囲を拡大させたスイッチ装置１０を用いて試験を実行することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０スイッチ装置、１１０メインスイッチ、１１２第１メインスイッチ、１１４第２メインスイッチ、１２０制御部、１３０第１電圧シフト部、１３２第１シフト用スイッチ、１３４第２シフト用スイッチ、１４０第２電圧シフト部、１５０電流切替部、１５２第１電流源、１５４第２電流源、１５６制御スイッチ、１６０第１基準電圧源、１７０第２基準電圧源、２００試験装置、２１０試験信号発生部、２２０ドライバ、２３０コンパレータ、２４０判定部、２５０スイッチ制御部、３００被試験デバイス

Claims

外部から入力される制御電圧に応じて第１端子および第２端子間を電気的に接続または切断するスイッチ装置であって、
前記第１端子および前記第２端子の間にソースおよびドレインが接続され、当該スイッチ装置に入力される入力電圧とゲート電圧との差に応じてオンまたはオフとなるメインスイッチと、
前記制御電圧および前記入力電圧に応じて第１基準電圧を電圧シフトさせた駆動電圧を前記メインスイッチのゲートに供給する制御部と、
を備え、
前記制御部は、
前記第１基準電圧を前記入力電圧に応じて電圧シフトさせる第１電圧シフト部と、
前記制御電圧に応じて流れる電流の大きさを切り替える電流切替部と、
前記第１電圧シフト部および前記電流切替部の間に接続され、前記第１電圧シフト部がシフトさせた電圧を、前記電流切替部へと流れる電流の大きさに応じて更にシフトさせて前記駆動電圧を出力する第２電圧シフト部と、
を有するスイッチ装置。
前記メインスイッチは、ＧａＮ−ＨＥＭＴスイッチである請求項１に記載のスイッチ装置。
前記メインスイッチは、前記第１端子から前記第２端子へと流れる電流のオンおよびオフを切り替える請求項１または２に記載のスイッチ装置。
前記第１電圧シフト部は、前記第１基準電圧および前記メインスイッチのゲートの間にドレインおよびソースが接続され、前記入力電圧をゲートに受け取る電圧シフト用スイッチを含む請求項１から３のいずれか一項に記載のスイッチ装置。
前記電流切替部は、
並列に接続された第１電流源および第２電流源と、
前記制御電圧に応じて前記第１電流源に電流を流すか否かを切り替える制御スイッチと、
を含む請求項４に記載のスイッチ装置。
前記制御スイッチは、前記第１電流源および第２基準電圧を供給する第２基準電圧源の間に接続されたエンハンスメント型のＧａＮ−ＨＥＭＴである請求項５に記載のスイッチ装置。
前記第２電圧シフト部は、前記第１電圧シフト部および前記電流切替部の間に接続された抵抗を含む請求項４から６のいずれか一項に記載のスイッチ装置。
前記メインスイッチは、前記第１端子および前記第２端子の間に直列に接続された第１メインスイッチおよび第２メインスイッチを有し、
前記制御部は、前記制御電圧と前記第１メインスイッチおよび前記第２メインスイッチの間からの前記入力電圧とに応じて前記第１基準電圧を電圧シフトさせて前記駆動電圧を前記第１メインスイッチおよび前記第２メインスイッチのゲートに供給する請求項４から７のいずれか一項に記載のスイッチ装置。
前記第１電圧シフト部は、前記第１基準電圧を供給する第１基準電圧源と前記第２電圧シフト部との間に直列に接続された第１シフト用スイッチおよび第２シフト用スイッチを含み、
前記第１シフト用スイッチは、前記メインスイッチの前記第１端子側から前記入力電圧を受け取り、
前記第２シフト用スイッチは、前記メインスイッチの前記第２端子側から前記入力電圧を受け取る
請求項４から８のいずれか一項に記載のスイッチ装置。
被試験デバイスを試験する試験装置であって、
前記被試験デバイスとの間で信号を授受する試験部と、
前記試験部および前記被試験デバイスの間の経路に設けられた請求項１から９のいずれか一項に記載のスイッチ装置と、
を備える試験装置。