KR20100049115A - 시험 장치, 핀 일렉트로닉스 카드, 전기 기기, 및 스위치 - Google Patents

시험 장치, 핀 일렉트로닉스 카드, 전기 기기, 및 스위치 Download PDF

Info

Publication number
KR20100049115A
KR20100049115A KR1020107006554A KR20107006554A KR20100049115A KR 20100049115 A KR20100049115 A KR 20100049115A KR 1020107006554 A KR1020107006554 A KR 1020107006554A KR 20107006554 A KR20107006554 A KR 20107006554A KR 20100049115 A KR20100049115 A KR 20100049115A
Authority
KR
South Korea
Prior art keywords
switch
fixed contact
device under
under test
test
Prior art date
Application number
KR1020107006554A
Other languages
English (en)
Other versions
KR101003335B1 (ko
Inventor
토시아키 아와지
타카시 세키노
마사카즈 안도
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20100049115A publication Critical patent/KR20100049115A/ko
Application granted granted Critical
Publication of KR101003335B1 publication Critical patent/KR101003335B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924Voltage or current aspects, e.g. driver, receiver
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H37/00Thermally-actuated switches
    • H01H37/02Details
    • H01H37/32Thermally-sensitive members
    • H01H37/52Thermally-sensitive members actuated due to deflection of bimetallic element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H61/00Electrothermal relays
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191Calibration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H59/00Electrostatic relays; Electro-adhesion relays
    • H01H59/0009Electrostatic relays; Electro-adhesion relays making use of micromechanics

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

두 개의 도전체를 전기적으로 접속할 것인지 여부를 선택하는 스위치에 있어서, 도전체의 한 쪽에 접속되는 제1 고정 접점, 제1 고정 접점과 분리해서 설치되며, 도전체의 다른 쪽에 접속되는 제2 고정 접점, 제1 고정 접점과 제2 고정 접점을 접속할 것인지 여부를 선택하는 캔틸레버, 및 제1 고정 접점 및 제2 고정 접점의 주위에 제1 고정 접점 및 제2 고정 접점과 실질적으로 평행하게 설치되며 접지 전위가 주어지는 접지부를 포함하며, 접지부는 제1 고정 접점 및 제2 고정 접점과 실질적으로 평행한 단부의 변으로부터 제1 고정 접점을 향해서 돌출해서 설치된 돌출부를 포함하는 스위치를 제공한다.

Description

시험 장치, 핀 일렉트로닉스 카드, 전기 기기, 및 스위치{Test apparatus, pin electronic card, electric device and switch}
본 발명은 반도체 회로 등의 피시험 디바이스를 시험하는 시험 장치, 시험 장치에 이용되는 핀 일렉트로닉스 카드, 전기 기기, 및 스위치에 관한 것이다. 특히, 본 발명은 서지 등으로부터 내부 회로를 보호하는 시험 장치 등에 관한 것이다. 본 출원은 다음의 일본 출원에 관련된다. 문헌의 참조에 의한 편입이 인정되는 지정국에 대해서는 다음의 출원에 기재된 내용을 참조에 의해 본 출원에 편입하며 본 출원의 일부로 한다.
일본특허출원 2005-297823 출원일 2005년 10월 12일
반도체 회로 등의 피시험 디바이스를 시험하는 시험 장치로서 피시험 디바이스와 신호를 주고 받는 핀 일렉트로닉스 카드를 포함하는 장치가 생각된다. 핀 일렉트로닉스 카드는 내부 회로(예를 들면, 드라이버 컴퍼레이터), 및 당해 내부 회로를 피시험 디바이스의 입출력 핀과 접속할 것인지 여부를 선택하는 스위치(릴레이)를 포함한다.
피시험 디바이스에 고주파수의 시험 신호를 입력할 경우, 당해 스위치의 통과 특성이 문제가 되므로 당해 스위치는 전송 선로 길이를 짧게 하기 위해 보다 소형의 것을 이용하는 것이 바람직하다. 당해 스위치로서 MEMS(Micro Electro Mechanical System) 기술을 이용한 MEMS 스위치를 이용하는 것이 가능하다.
당해 MEMS 스위치는 예를 들면 열팽창률이 다른 두 종류의 금속판을 서로 붙인 캔틸레버를 형성하고, 당해 캔틸레버를 히터 등에 의해 가열할 것인지 여부를 선택함으로써 스위치로서 기능한다. 예를 들면, 비가열시 오프 상태가 되며, 가열시 온 상태가 되는 노멀 상태에서 오프인 바이메탈 스위치를 이용할 수 있다.
캔틸레버를 가열하는 히터는 핀 일렉트로닉스 카드의 전원으로부터 전원 전력을 수취한다. 이 때문에, 핀 일렉트로닉스 카드의 반송시 등과 같이 핀 일렉트로닉스 카드에 전원 전력이 인가되지 않고 있을 경우, 당해 스위치는 오프 상태가 되어 내부 회로는 외부로부터 차단된다. 이 때문에, 예를 들면 정전기 등에 의해 핀 일렉트로닉스 카드의 외부 단자에 서지가 생긴 경우일지라도 내부 회로에는 서지가 전송되지 않고 내부 회로가 보호된다. 현재, 관련되는 특허 문헌 등은 인식되지 않고 있으므로 그 기재를 생략한다.
그러나, 노멀 상태에서 오프인 바이메탈 스위치는 오프 상태에서 장기간 방치되거나 또는 온 오프를 반복하면, 오프 상태에서의 캔틸레버의 만곡량이 열화된다. 오프 상태에서의 캔틸레버의 만곡량이 열화된 경우, 캔틸레버가 고정 접점과 오접촉하는 문제가 생긴다.
또한, 주위 온도의 변화에 의해 오프 상태에서의 캔틸레버의 만곡량이 변동하므로, 온 상태로 제어한 경우의 캔틸레버와 고정 접점 사이의 접촉 압력이 주위 온도에 따라 변동한다. 접점의 개폐 수명은 접촉 압력에 의존하므로 미리 정해진 범위의 접촉 압력으로 동작시키는 것이 바람직하다. 그러나, 접촉 압력의 범위를 정하면 사용하는 주위 온도가 한정된다.
또한, 바이메탈 스위치는 캔틸레버 및 고정 접점을 밀봉하는 패키지부를 포함한다. 당해 패키지부는 표면 및 이면의 유리 기판과 측면의 실리콘 기판을 양극 접합함으로써 형성된다. 그러나, 양극 접합은 섭씨 200도로부터 섭씨 400도 정도의 고온으로 가열한 상태에서 고전압을 인가함으로써 수행된다. 이 때문에, 노멀 상태에서 오프인 바이메탈 스위치를 제조할 경우, 양극 접합시 인가되는 고온에 의해 캔틸레버와 고정 접점이 접촉한 상태에서 고전압이 인가된다. 캔틸레버와 고정 접점이 접촉한 상태에서 고전압이 인가되면, 캔틸레버와 고정 접점이 접합되는 소프트 스틱의 문제가 생긴다. 이 때문에, 노멀 상태에서 오프인 바이메탈 스위치를 이용한 핀 일렉트로닉스 카드는 생산의 제품 수율이 악화된다.
이 때문에, 본 발명의 하나의 측면에서는 상술한 과제를 해결할 수 있는 시험 장치, 핀 일렉트로닉스 카드, 전기 기기, 및 스위치를 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 또 다른 유리한 구체예를 규정한다.
상기 과제를 해결하기 위해서, 본 발명의 제1 형태에 따르면, 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스와 신호를 주고 받는 핀 일렉트로닉스부, 핀 일렉트로닉스부를 통하여 피시험 디바이스에 시험 패턴을 입력하는 패턴 발생부, 및 핀 일렉트로닉스부를 통하여 피시험 디바이스의 출력 신호를 수취하고 출력 신호에 기초하여 피시험 디바이스의 양부를 판정하는 판정부를 포함하며, 핀 일렉트로닉스부는 피시험 디바이스와 신호를 주고 받는 내부 회로, 내부 회로를 피시험 디바이스와 접속하는 제1 전송 선로, 및 피시험 디바이스의 비시험시 제1 전송 선로를 접지 전위에 접속하며 피시험 디바이스의 시험시 제1 전송 선로를 접지 전위로부터 분리하는 제1 스위치를 포함하는 시험 장치를 제공한다.
제1 스위치는 핀 일렉트로닉스부에 전원 전력이 공급되었을 경우에 오프 상태가 되며, 핀 일렉트로닉스부에 전원 전력이 공급되지 않을 경우에 온 상태가 되는 스위치이어도 된다. 핀 일렉트로닉스부는 핀 일렉트로닉스부에 전원 전력이 공급되고 있는 상태에서 피시험 디바이스가 핀 일렉트로닉스부로부터 분리될 경우에 제1 스위치를 온 상태로 제어하는 스위치 제어부를 더 포함하여도 된다.
제1 스위치는 제1 전송 선로와 접속되는 제1 고정 접점, 접지 전위와 접속되는 제2 고정 접점, 제1 고정 접점과 제2 고정 접점을 접속할 것인지 여부를 선택하는 캔틸레버, 및 제1 고정 접점 및 제2 고정 접점의 주위에 제1 고정 접점 및 제2 고정 접점과 실질적으로 평행하게 설치되며 접지 전위가 주어지는 접지부를 포함하며, 접지부는 제1 고정 접점 및 제2 고정 접점과 실질적으로 평행한 단부의 변으로부터 제1 고정 접점을 향해서 돌출해서 설치된 돌출부를 포함하여도 된다.
제1 스위치는 제1 고정 접점, 제2 고정 접점, 캔틸레버, 및 접지부를 내부에 밀폐하며 방전 가스가 내부에 충전되는 패키지부를 더 포함하여도 된다. 핀 일렉트로닉스부는 제1 전송 선로에서 제1 스위치와 내부 회로의 사이에 설치되며 피시험 디바이스와 내부 회로를 접속할 것인지 여부를 선택하는 제2 스위치를 더 포함하여도 된다.
제2 스위치는 핀 일렉트로닉스부에 전원 전력이 공급되었을 경우에 오프 상태가 되며 핀 일렉트로닉스부에 전원 전력이 공급되지 않을 경우에 온 상태가 되는 스위치이어도 된다. 스위치 제어부는 피시험 디바이스의 시험시 제2 스위치를 온 상태로 제어하며 피시험 디바이스의 비시험시 제2 스위치를 오프 상태로 제어하여도 된다.
핀 일렉트로닉스부는 제1 전송 선로 및 직류 전원을 접속하는 제2 전송 선로를 더 포함하며, 제2 스위치는 제1 전송 선로 및 제2 전송 선로의 접속점과 내부 회로 사이의 제1 전송 선로에 설치되어도 된다.
핀 일렉트로닉스부는 제2 전송 선로에 설치되며 제1 전송 선로와 직류 전원을 접속할 것인지 여부를 선택하는 제3 스위치를 더 포함하여도 된다. 제3 스위치는 핀 일렉트로닉스부에 전원 전력이 공급되었을 경우에 오프 상태가 되며 핀 일렉트로닉스부에 전원 전력이 공급되지 않을 경우에 온 상태가 되는 스위치이어도 된다.
스위치 제어부는 피시험 디바이스의 기능 시험시 제2 스위치를 온 상태로 제어하고 제3 스위치를 오프 상태로 제어하며, 피시험 디바이스의 직류 시험시 제2 스위치를 오프 상태로 제어하고 제3 스위치를 온 상태로 제어하며, 내부 회로의 캘리브레이션시 제2 스위치 및 제3 스위치를 온 상태로 제어하여도 된다.
핀 일렉트로닉스부는 소정의 신호를 출력하는 기준 드라이버, 기준 드라이버의 신호 출력단에 신호 입력단이 접속된 기준 컴퍼레이터, 및 제1 스위치에 접지 전위 또는 기준 드라이버의 신호 출력단의 어느 쪽을 접속할지를 선택하는 제4 스위치를 더 포함하여도 된다.
제1 전송 선로 및 피시험 디바이스를 접속하는 케이블부, 및 피시험 디바이스의 비시험시 캘리브레이션을 수행하는 캘리브레이션부를 더 포함하며, 캘리브레이션부는 제4 스위치로 하여금 제1 스위치와 기준 컴퍼레이터를 접속하게 하는 스위치 제어부, 기준 드라이버로 하여금 소정의 기준 신호를 출력하게 하는 드라이버 제어부, 기준 드라이버가 출력하며 기준 컴퍼레이터가 검출하는 기준 신호와 케이블부의 디바이스측 단부에서의 반사 신호의 합성 파형에 기초하여 케이블부에서의 신호 지연량을 측정하는 측정부, 및 신호 지연량에 기초하여 내부 회로를 캘리브레이션하는 설정부를 포함하여도 된다.
핀 일렉트로닉스부는 외부의 측정 장치와 접속되는 접속 포트, 및 제1 스위치에 접지 전위 또는 접속 포트의 어느 쪽을 접속할지를 선택하는 제4 스위치를 더 포함하여도 된다.
핀 일렉트로닉스부는 각각이 내부 회로, 제1 전송 선로, 제1 스위치, 기준 드라이버, 기준 컴퍼레이터, 및 제4 스위치를 포함하는 복수의 입출력 회로를 포함하며, 측정부는 각각의 입출력 회로마다 케이블부에서의 신호 지연량을 측정하며, 설정부는 각각의 신호 지연량의 차이에 기초하여 각각의 내부 회로를 캘리브레이션하여도 된다.
핀 일렉트로닉스부는 각각이 내부 회로, 제1 전송 선로, 및 제1 스위치를 포함하는 복수의 입출력 회로를 포함하며, 캘리브레이션부는 기준 드라이버의 신호 출력단을 복수의 입출력 회로의 어느 입출력 회로의 제1 스위치에 접속할지를 선택하는 전환부를 더 포함하여도 된다.
본 발명의 제2 형태에 따르면, 피시험 디바이스를 시험하는 시험 장치에서 피시험 디바이스와 신호를 주고 받는 핀 일렉트로닉스 카드에 있어서, 피시험 디바이스와 신호를 주고 받는 내부 회로, 내부 회로를 피시험 디바이스와 접속하는 제1 전송 선로, 및 피시험 디바이스의 시험시 제1 전송 선로를 접지 전위에 접속하며 피시험 디바이스의 비시험시 제1 전송 선로를 접지 전위로부터 분리하는 제1 스위치를 포함하는 핀 일렉트로닉스 카드를 제공한다.
본 발명의 제3 형태에 따르면, 내부 회로, 외부와 전기적으로 접속되는 단자, 내부 회로와 단자를 접속하는 전송 선로, 및 내부 회로에 전원 전력이 공급되지 않고 있을 경우에 전송 선로를 접지 전위에 접속하며 내부 회로에 전원 전력이 공급되고 있을 경우에 전송 선로를 접지 전위로부터 분리하는 스위치를 포함하는 전기 기기를 제공한다.
본 발명의 제4 형태에 따르면, 두 개의 도전체를 전기적으로 접속할 것인지 여부를 선택하는 스위치에 있어서, 도전체의 한 쪽에 접속되는 제1 고정 접점, 제1 고정 접점과 분리해서 설치되며 도전체의 다른 쪽에 접속되는 제2 고정 접점, 제1 고정 접점과 제2 고정 접점을 접속할 것인지 여부를 선택하는 캔틸레버, 및 제1 고정 접점 및 제2 고정 접점의 주위에 제1 고정 접점 및 제2 고정 접점과 실질적으로 평행하게 설치되며 접지 전위가 주어지는 접지부를 포함하며, 접지부는 제1 고정 접점 및 제2 고정 접점과 실질적으로 평행한 단부의 변으로부터 제1 고정 접점을 향해서 돌출해서 설치된 돌출부를 가지는 스위치를 제공한다.
스위치는 제1 고정 접점, 제2 고정 접점, 캔틸레버, 및 접지부를 내부에 밀폐하며 방전 가스가 내부에 충전되는 패키지부를 더 포함하여도 된다.
또한, 상기 발명의 개요는 본 발명이 필요로 하는 특징의 모두를 열거한 것이 아니며, 이들 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은 본 발명의 실시 형태에 관한 시험 장치(100)의 구성의 일례를 나타내는 도면이다.
도 2는 핀 일렉트로닉스부(20)의 구성의 일례를 나타내는 도면이다.
도 3은 입출력 회로(30)의 동작 예를 나타내는 도면이다. 도 3(a)는 핀 일렉트로닉스부(20)에 전원 전력이 공급되지 않을 경우의 동작 예를 나타내며, 도 3(b)는 피시험 디바이스(200)의 기능 시험을 수행할 경우의 입출력 회로(30)의 동작 예를 나타내며, 도 3(c)는 피시험 디바이스(200)가 직류 시험을 수행할 경우의 입출력 회로(30)의 동작 예를 나타낸다.
도 4는 입출력 회로(30)의 동작 예를 나타내는 도면이다.
도 5는 제1 스위치(40)의 구성의 일례를 나타내는 도면이다.
도 6은 제1 스위치(40)에 설치되는 제1 고정 접점(56) 및 제2 고정 접점(58)의 상면도이다.
도 7은 각각의 입출력 회로(30)의 구성의 다른 예를 나타내는 도면이다.
도 8은 기준 컴퍼레이터(68)가 검출하는 합성파형의 일례를 나타내는 도면이다.
도 9는 핀 일렉트로닉스부(20)의 구성의 다른 예를 나타내는 도면이다.
도 10은 각각의 입출력 회로(30)의 구성의 다른 예를 나타내는 도면이다.
이하, 발명의 실시 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 따른 발명을 한정하는 것이 아니며 또한 실시 형태에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수적인 것은 아니다.
도 1은 본 발명의 실시 형태에 관한 시험 장치(100)의 구성의 일례를 나타내는 도면이다. 시험 장치(100)는 반도체 회로 등의 피시험 디바이스(200)를 시험하는 장치이며, 패턴 발생부(10), 판정부(12), 퍼포먼스 보드(14), 케이블부(16), 및 핀 일렉트로닉스부(20)를 포함한다.
패턴 발생부(10)는 피시험 디바이스(200)의 기능 시험을 수행할 경우에 피시험 디바이스(200)에 입력하는 시험 패턴을 생성한다. 여기서, 기능 시험이란 예를 들면 피시험 디바이스(200)에 특정한 동작을 시키는 시험 패턴을 입력하고, 피시험 디바이스(200)가 출력하는 출력 신호가 소정의 기대치가 될 것인지 여부를 판정하는 시험을 가리킨다.
패턴 발생부(10)는 핀 일렉트로닉스부(20)를 통하여 피시험 디바이스(200)에 시험 패턴을 입력한다. 또한, 판정부(12)는 핀 일렉트로닉스부(20)를 통하여 피시험 디바이스(200)의 출력 신호를 수취하고, 출력 신호에 기초하여 피시험 디바이스(200)의 양부를 판정한다. 예를 들면, 패턴 발생부(10)는 당해 시험 패턴에 대응하는 기대치 패턴을 생성하며, 판정부(12)는 피시험 디바이스(200)의 출력 신호와 기대치 패턴을 비교함으로써 피시험 디바이스(200)의 양부를 판정한다.
핀 일렉트로닉스부(20)는 피시험 디바이스(200)와 신호를 주고 받는다. 예를 들면, 상술한 바와 같이 핀 일렉트로닉스부(20)는 패턴 발생부(10)로부터 수취한 시험 패턴을 피시험 디바이스(200)에 입력한다. 또한, 핀 일렉트로닉스부(20)는 피시험 디바이스(200)로부터 출력 신호를 수취하고 판정부(12)에 입력한다. 핀 일렉트로닉스부(20)는 피시험 디바이스(200)의 복수의 입출력 핀에 대응하는 복수의 입출력 회로를 포함하며, 각각의 입출력 핀과 신호를 주고 받아도 된다. 또한, 핀 일렉트로닉스부(20)는 핀 일렉트로닉스 카드로서 시험 장치(100)와 착탈 가능하게 설치되어도 된다.
케이블부(16)는 핀 일렉트로닉스부(20)와 피시험 디바이스(200) 사이에서 신호를 전송한다. 케이블부(16)는 핀 일렉트로닉스부(20)의 각각의 입출력 회로 및 대응하는 피시험 디바이스(200)의 핀을 각각 접속하여도 된다. 퍼포먼스 보드(14)는 피시험 디바이스(200)를 탑재하고, 케이블부(16)와 피시험 디바이스(200) 사이에서 신호를 전송한다.
도 2는 핀 일렉트로닉스부(20)의 구성의 일례를 나타내는 도면이다. 핀 일렉트로닉스부(20)는 상술한 바와 같이 복수의 입출력 회로(30-1 내지 30-n, 이하 30이라고 총칭한다)와 각각의 입출력 회로(30)를 외부에 접속하는 복수의 단자(22-1 내지 22-n, 이하 22라고 총칭한다)를 포함한다. 각각의 단자(22)는 케이블부(16) 및 퍼포먼스 보드(14)를 통하여 피시험 디바이스(200)의 각각의 핀에 접속된다.
각각의 입출력 회로(30)는 내부 회로(32), 제1 전송 선로(38), 및 제1 스위치(40)를 포함한다. 내부 회로(32)는 피시험 디바이스(200)와 신호를 주고 받는 회로이며, 예를 들면 드라이버(34) 및 컴퍼레이터(36)를 포함한다. 제1 전송 선로(38)는 내부 회로(32)와 단자(22-1) 사이에서 신호를 전송한다. 본 예에서는 제1 전송 선로(38)는 드라이버(34)의 출력 단자 및 컴퍼레이터(36)의 입력 단자와 단자(22-1)를 접속한다.
제1 스위치(40)는 제1 전송 선로(38)를 접지 전위에 접속할 것인지 여부를 선택한다. 당해 접지 전위는 내부 회로(32)에 대한 접지 전위와 공통인 전위이어도 된다. 본 예에서, 제1 스위치(40)는 피시험 디바이스(200)의 비시험시 제1 전송 선로(38)를 접지 전위에 접속하며, 피시험 디바이스(200)의 시험시 제1 전송 선로(38)를 접지 전위로부터 분리한다. 이러한 구성에 의해, 피시험 디바이스(200)의 비시험시 정전기 등에 의해 단자(22)에 서지가 생긴 경우일지라도 당해 서지를 접지 전위에 흐르게 할 수 있다. 이 때문에, 서지로부터 내부 회로(32)를 보호할 수 있다.
예를 들면, 핀 일렉트로닉스부(20)를 시험 장치(100)로부터 분리해서 반송할 경우에 정전기 등에 의해 서지가 생길 경우가 있다. 그러나, 본 예에서의 핀 일렉트로닉스부(20)는 반송시 제1 스위치(40)가 온 상태가 되며 제1 전송 선로(38)는 접지 전위에 접속된다. 이 때문에, 반송시 생기는 서지로부터 내부 회로(32)를 보호할 수 있다.
제1 스위치(40)는 예를 들면 핀 일렉트로닉스부(20)에 전원 전력이 공급되었을 경우에 오프 상태가 되며, 핀 일렉트로닉스부(20)에 전원 전력이 공급되지 않을 경우에 온 상태가 되는 노멀 상태에서 온인 바이메탈 스위치이어도 된다. 제1 스위치(40)가 오프 상태가 되었을 경우에 제1 전송 선로(38)는 접지 전위로부터 분리되며, 제1 스위치(40)가 온 상태가 되었을 경우에 제1 전송 선로(38)는 접지 전위에 접속된다.
제1 스위치(40)에서 바이메탈 스위치를 가열하는 히터는 핀 일렉트로닉스부(20)에 공급되는 전원 전력에 따라 바이메탈 스위치를 가열해도 된다. 이러한 구성에 의해, 핀 일렉트로닉스부(20)에 전원 전력이 공급되지 않을 경우에는 제1 스위치(40)는 항상 온 상태가 되며, 핀 일렉트로닉스부(20)에 전원 전력이 공급되었을 경우에는 제1 스위치(40)는 자동적으로 오프 상태가 된다.
또한, 스위치 제어부(52)는 핀 일렉트로닉스부(20)에 전원 전력이 공급되어 있는 상태에서 피시험 디바이스(200)가 핀 일렉트로닉스부(20)로부터 분리될 경우에 제1 스위치(40)를 온 상태로 제어하여도 된다. 예를 들면, 스위치 제어부(52)는 피시험 디바이스(200)의 시험이 종료되고 피시험 디바이스(200)를 교환하는 경우, 당해 시험의 종료 후 피시험 디바이스(200)를 퍼포먼스 보드(14)로부터 분리하기 전에 제1 스위치(40)를 미리 온 상태로 제어하여도 된다. 이러한 제어에 의해, 피시험 디바이스(200)의 교환시 생기는 서지로부터 내부 회로(32)를 보호할 수 있다. 또한, 스위치 제어부(52)는 피시험 디바이스(200)의 시험이 종료한 경우에 제1 스위치(40)를 온 상태로 제어하며, 피시험 디바이스(200)의 시험을 시작하기 전에 제1 스위치(40)를 오프 상태로 제어하여도 된다. 시험의 시작 및 종료의 타이밍은 시험 장치(100)의 동작을 제어하는 제어 장치가 시험 장치(100)를 동작시키는 시험 프로그램에 기초하여 스위치 제어부(52)에 통지하여도 된다.
또한, 핀 일렉트로닉스부(20)는 제1 전송 선로(38)에서 제1 스위치(40)와 내부 회로(32)의 사이에 설치되며, 피시험 디바이스(200)와 내부 회로(32)를 접속할 것인지 여부를 선택하는 제2 스위치(42)를 더 포함한다. 예를 들면, 제2 스위치(42)는 핀 일렉트로닉스부(20)에 전원 전력이 공급되었을 경우에 오프 상태가 되며, 핀 일렉트로닉스부(20)에 전원 전력이 공급되지 않을 경우에 온 상태가 되는 바이메탈 스위치이어도 된다. 제2 스위치(42)가 오프 상태가 되었을 경우에 내부 회로(32)는 단자(22)와 분리되며, 제2 스위치(42)가 온 상태가 되었을 경우에 내부 회로(32)는 단자(22)와 접속된다.
또한, 스위치 제어부(52)는 핀 일렉트로닉스부(20)에 전원 전력이 공급된 상태 에서 내부 회로(32)로 하여금 신호를 주고 받게 할 경우에 제2 스위치(42)를 온 상태로 제어한다. 예를 들면, 스위치 제어부(52)는 피시험 디바이스(200)의 기능 시험을 수행할 경우, 내부 회로(32)와 피시험 디바이스(200) 사이에서 신호를 주고 받게 하기 위해 제2 스위치(42)를 온 상태로 제어한다. 기능 시험을 수행하는 타이밍은 시험 장치(100)의 동작을 제어하는 제어 장치가 시험 장치(100)를 동작시키는 시험 프로그램에 기초하여 스위치 제어부(52)에 통지하여도 된다.
본 예에서, 드라이버(34)는 패턴 발생부(10)로부터 시험 패턴을 수취하고, 당해 시험 패턴을 정형하여 출력한다. 컴퍼레이터(36)는 피시험 디바이스(200)의 출력 신호를 수취하고, 출력 신호와 소정의 역치 전압을 비교한 신호를 판정부(12)에 출력한다. 예를 들면, 출력 신호의 전압값이 역치 전압보다 클 경우에 H 논리를 나타내며, 출력 신호의 전압값이 역치 전압보다 작을 경우에 L 논리를 나타내는 신호를 출력한다. 이러한 구성에서 제2 스위치(42)를 온 상태로 제어함으로써 피시험 디바이스(200)의 기능 시험을 수행할 수 있다. 피시험 디바이스(200)의 기능 시험을 수행할 경우, 핀 일렉트로닉스부(20)에는 전원 전력이 인가되므로 제1 스위치(40)는 오프 상태로 제어된다.
본 예에서의 핀 일렉트로닉스부(20)는 제2 스위치(42)로서 노멀 상태에서 온인 바이메탈 스위치를 이용하므로, 핀 일렉트로닉스부(20)에 장기간 전원을 인가하지 않는 경우일지라도 캔틸레버의 만곡량의 열화를 저감할 수 있다. 또한, 제2 스위치(42)의 제조시의 소프트 스틱의 문제를 해소할 수 있다. 또한, 제2 스위치(42)로서 노멀 상태에서 온인 스위치를 이용한 경우, 핀 일렉트로닉스부(20)의 반송시 등에서 내부 회로(32)에 대한 서지가 문제가 되지만, 본 예에서의 핀 일렉트로닉스부(20)에 의하면 노멀 상태에서 온의 제1 스위치(40)를 통하여 제1 전송 선로(38)를 접지하므로 내부 회로(32)를 서지로부터 보호할 수 있다.
또한, 핀 일렉트로닉스부(20)는 제2 전송 선로(48), 직류 전원(46), 및 제3 스위치(44)를 더 포함한다. 직류 전원(46)은 피시험 디바이스(200)의 전원 전력을 생성한다. 직류 전원(46)은 피시험 디바이스(200)의 전원 핀과 대응하는 입출력 회로(30)에 설치되어도 된다. 즉, 피시험 디바이스(200)의 전원 핀에 접속되지 않는 입출력 회로(30)는 직류 전원(46)을 갖지 않아도 된다. 피시험 디바이스(200)의 전원 핀에 접속되는 입출력 회로(30)의 직류 전원(46)은 피시험 디바이스(200)를 구동하는 전원 전력을 출력한다.
제2 전송 선로(48)는 제1 전송 선로(38)와 직류 전원(46)을 접속한다. 또한, 제2 스위치(42)는 제1 전송 선로(38) 및 제2 전송 선로(48)의 접속점과 내부 회로(32) 사이에 설치된다. 또한, 제1 스위치(40)는 제1 전송 선로(38) 및 제2 전송 선로(48)의 접속점과 단자(22) 사이에서 제1 전송 선로(38)로부터 분기해서 설치된다. 또한, 제3 스위치(44)는 제2 전송 선로(48)에 설치되며, 제1 전송 선로(38)와 직류 전원(46)을 접속할 것인지 여부를 선택한다.
예를 들면 제3 스위치(44)는 핀 일렉트로닉스부(20)에 전원 전력이 공급되었을 경우에 오프 상태가 되며, 핀 일렉트로닉스부(20)에 전원 전력이 공급되지 않을 경우에 온 상태가 되는 바이메탈 스위치이어도 된다. 제3 스위치(44)가 오프 상태가 되었을 경우에 직류 전원(46)은 제1 전송 선로(38)로부터 분리되며, 제3 스위치(44)가 온 상태가 되었을 경우 직류 전원(46)은 제1 전송 선로(38)와 접속된다.
또한, 스위치 제어부(52)는 핀 일렉트로닉스부(20)에 전원 전력이 공급된 상태 에서 피시험 디바이스(200)의 직류 시험을 수행할 경우에 제3 스위치(44)를 온 상태로 제어한다. 직류 시험이란 예를 들면 피시험 디바이스(200)를 동작시켰을 경우에 피시험 디바이스(200)에 공급되는 전원 전류 또는 전원 전압의 변동을 검출하고, 당해 전원 변동이 소정의 범위일 것인지 여부에 기초하여 피시험 디바이스(200)의 양부를 판정하는 시험이다. 직류 시험을 수행하는 타이밍은 시험 장치(100)의 동작을 제어하는 제어 장치가 시험 장치(100)를 동작시키는 시험 프로그램에 기초하여 스위치 제어부(52)에 통지하여도 된다.
본 예에서의 핀 일렉트로닉스부(20)는 제3 스위치(44)로서 노멀 상태에서 온인 바이메탈 스위치를 이용하므로, 핀 일렉트로닉스부(20)에 장기간 전원을 인가하지 않는 경우일지라도 캔틸레버의 만곡량의 열화를 저감할 수 있다. 또한, 제3 스위치(44)의 제조시의 소프트 스틱의 문제를 해소할 수 있다. 또한, 제3 스위치(44)로서 노멀 상태에서 온의 스위치를 이용한 경우, 핀 일렉트로닉스부(20)의 반송시 등에서 직류 전원(46)에 대한 서지가 문제가 되지만, 본 예에서의 핀 일렉트로닉스부(20)에 의하면 노멀 상태에서 온의 제1 스위치(40)를 통하여 제1 전송 선로(38)를 접지하므로 직류 전원(46)을 서지로 보호할 수 있다.
이상과 같이, 본 예에서의 핀 일렉트로닉스부(20)에 의하면, 제2 스위치(42) 및 제3 스위치(44)로서 캔틸레버의 만곡량의 열화를 저감하고 제조시의 소프트 스틱의 문제를 해소한 스위치를 이용할 수 있으며 또한 내부 회로(32) 및 직류 전원(46)을 서지로부터 보호할 수 있다.
도 3은 입출력 회로(30)의 동작 예를 나타내는 도면이다. 도 3(a)는 핀 일렉트로닉스부(20)에 전원 전력이 공급되지 않을 경우의 동작 예를 나타낸다. 이 경우, 상술한 바와 같이 제1 스위치(40), 제2 스위치(42), 및 제3 스위치(44)는 노멀 상태에서 온인 스위치이므로 온 상태로 제어된다. 이러한 구성에 의해, 예를 들면 핀 일렉트로닉스부(20)의 반송시 외부에서 서지가 인가된 경우일지라도 내부 회로(32) 및 직류 전원(46)을 보호할 수 있다. 또한, 핀 일렉트로닉스부(20)에 장기간 전원이 인가되지 않는 경우일지라도, 제1 스위치(40), 제2 스위치(42), 및 제3 스위치(44)의 캔틸레버의 만곡량의 열화를 저감할 수 있다.
도 3(b)는 피시험 디바이스(200)의 기능 시험을 수행할 경우의 입출력 회로(30)의 동작 예를 나타낸다. 이 경우, 핀 일렉트로닉스부(20)에 전원 전력이 공급되므로 제1 스위치(40), 제2 스위치(42), 및 제3 스위치(44)는 오프 상태가 된다. 그리고, 스위치 제어부(52)가 제2 스위치(42)를 온 상태로 제어한다. 예를 들면, 스위치 제어부(52)는 피시험 디바이스(200)의 기능 시험을 수행할 경우에 제2 스위치(42)의 히터에 공급되는 전원을 차단해도 된다. 이러한 제어에 의해, 피시험 디바이스(200)의 기능 시험을 수행할 수 있다.
도 3(c)는 피시험 디바이스(200)의 직류 시험을 수행할 경우의 입출력 회로(30)의 동작 예를 나타낸다. 이 경우, 핀 일렉트로닉스부(20)에 전원 전력이 공급되므로, 제1 스위치(40), 제2 스위치(42), 및 제3 스위치(44)는 오프 상태가 된다. 그리고, 스위치 제어부(52)가 제3 스위치(44)를 온 상태로 제어한다. 예를 들면, 스위치 제어부(52)는 피시험 디바이스(200)의 직류 시험을 수행할 경우에 제3 스위치(44)의 히터에 공급되는 전원을 차단하여도 된다. 이러한 제어에 의해, 피시험 디바이스(200)의 직류 시험을 수행할 수 있다.
도 4는 입출력 회로(30)의 동작 예를 나타내는 도면이다. 본 예에서는 내부 회로(32)의 캘리브레이션을 수행할 경우의 동작 예를 나타낸다. 이 경우, 핀 일렉트로닉스부(20)에 전원 전력이 공급되므로, 제1 스위치(40), 제2 스위치(42), 및 제3 스위치(44)는 오프 상태가 된다. 그리고, 스위치 제어부(52)가 제2 스위치(42) 및 제3 스위치(44)를 온 상태로 제어한다. 예를 들면, 스위치 제어부(52)는 직류 전원(46)을 이용해서 내부 회로(32)의 캘리브레이션을 수행할 경우에 제2 스위치(42) 및 제3 스위치(44)의 히터에 공급되는 전원을 차단하여도 된다.
예를 들면, 내부 회로(32)의 캘리브레이션을 수행할 경우, 직류 전원(46)은 소정의 전압을 발생한다. 컴퍼레이터(36)는 당해 전압을 주어지는 역치 전압과 비교하고 비교 결과를 출력한다. 시험 장치(100)를 제어하는 제어 장치는 당해 비교 결과에 기초하여 컴퍼레이터(36)에 주는 역치 전압을 조정한다. 이러한 제어에 의해, 각각의 입출력 회로(30)에서의 컴퍼레이터(36)의 동작의 편차를 저감할 수 있다.
또한, 컴퍼레이터(36)의 역치 전압을 조정한 후, 드라이버(34)로 하여금 소정의 전압을 출력하게 한다. 그리고, 컴퍼레이터(36)는 드라이버(34)의 출력 전압과 역치 전압을 비교한다. 제어 장치는 당해 비교 결과에 기초하여 드라이버(34)가 출력하는 전압을 조정한다. 이러한 제어에 의해, 각각의 입출력 회로(30)에서의 드라이버(34)의 동작의 편차를 저감할 수 있다.
도 5는 제1 스위치(40)의 구성의 일례를 나타내는 도면이다. 도 5에서는 제1 스위치(40)의 단면을 나타낸다. 본 예에서, 제1 스위치(40)는 바이메탈 방식의 MEMS 스위치이며, 패키지부(54), 캔틸레버(50), 가동 접점(53), 제1 고정 접점(56), 제2 고정 접점(58), 및 히터 전극(61)을 포함한다.
패키지부(54)는 캔틸레버(50), 가동 접점(53), 제1 고정 접점(56), 제2 고정 접점(58), 및 히터 전극(61)을 밀폐한다. 패키지부(54)는 유리 기판을 표면과 이면에 가지며, 실리콘 기판을 측면에 가진다. 유리 기판 및 실리콘 기판은 양극 접합에 의해 접합된다.
제1 고정 접점(56)은 제1 전송 선로와 전기적으로 접속된다. 또한, 제2 고정 접점(58)은 제1 고정 접점(56)과 분리해서 설치되며, 접지 전위에 전기적으로 접속된다. 가동 접점(53)은 캔틸레버(50)의 선단에 제1 고정 접점(56) 및 제2 고정 접점(58)과 대향해서 설치된다.
캔틸레버(50)는 히터 전극(61)으로부터 주어지는 전력에 의해 가동 접점(53)을 제1 고정 접점(56) 및 제2 고정 접점(58)과 접촉시킬 것인지 여부를 선택한다. 캔틸레버(50)는 예를 들면 열팽창율이 다른 금속판을 서로 붙이고 히터 전극(61)으로부터 주어지는 전력으로 생기는 열로 구동되는 바이메탈 구조를 가져도 된다. 또한, 다른 예에서는 캔틸레버(50)는 금속판에 압전 소자를 서로 붙이고 히터 전극(61)으로부터 주어지는 전압에 의해 구동되는 바이메탈(바이몰프) 구조를 가져도 된다.
도 6은 제1 스위치(40)에 설치되는 제1 고정 접점(56) 및 제2 고정 접점(58)의 상면도이다. 제1 고정 접점(56) 및 제2 고정 접점(58)은 도 6에 나타내는 바와 같이 동일한 직선 상에 설치된다. 또한, 제1 고정 접점(56) 및 제2 고정 접점(58)의 주위에는 제1 고정 접점(56) 및 제2 고정 접점(58)과 실질적으로 평행하게 배치되며 접지 전위가 주어지는 접지부(60)가 설치된다. 예를 들면, 접지부(60)는 제1 고정 접점(56) 및 제2 고정 접점(58)이 설치되는 직선의 양측에 당해 직선과 평행하게 설치되어도 된다.
또한, 접지부(60)는 제1 고정 접점(56) 및 제2 고정 접점(58)과 실질적으로 평행한 단부의 변으로부터 제1 고정 접점(56)을 향해서 돌출해서 설치된 돌출부(62)를 포함한다. 돌출부(62)는 접지부(60)의 단부의 변에서 제1 고정 접점(56)과 대향하는 위치로부터 제1 고정 접점(56)을 향해서 서서히 폭이 작아지도록 설치된다. 돌출부(62)는 예각의 선단을 가져도 된다. 또한, 돌출부(62)는 제1 고정 접점(56)의 양측에 설치된 각각의 접지부(60)에 설치되어도 된다.
이러한 구성에 의해, 피시험 디바이스(200)의 시험시 등에서 제1 스위치(40)가 오프 상태로 제어되어 있을 경우에 서지가 생긴 경우일지라도 돌출부(62)와 제1 고정 접점(56) 사이에서 당해 서지를 방전할 수 있다. 또한, 패키지부(54)는 방전 가스를 내부에 충전하여도 된다. 여기서, 방전 가스란 예를 들면 네온, 아르곤, 크세논, 헬륨 등의 가스이어도 되며, 이들의 혼합 가스이어도 된다. 이러한 방전 가스를 충전 함으로써 서지의 방전을 쉽게 할 수 있다.
또한, 접지부(60)는 제1 고정 접점(56)에 대향하는 돌출부(62)에 더하여 제2 고정 접점(58)에 대향하는 돌출부(62)를 더 포함하여도 된다. 또한, 본 예에서는 제1 스위치(40)의 구성을 설명했지만, 제2 스위치(42) 및 제3 스위치(44)도 제1 스위치(40)와 같은 구성을 가져도 된다. 예를 들면, 제2 스위치(42)는 제1 고정 접점(56)이 단자(22)와 전기적으로 접속되며, 제2 고정 접점(58)이 내부 회로(32)에 전기적으로 접속된다. 또한, 제3 스위치(44)는 제1 고정 접점(56)이 제1 전송 선로(38)와 전기적으로 접속되며, 제2 고정 접점(58)이 직류 전원(46)과 전기적으로 접속된다.
또한, 돌출부(62)는 피시험 디바이스(200)의 시험시 전송해야 할 신호 또는 전력을 방전하지 않고 서지를 방전할 수 있도록 설치되는 것이 바람직하다. 서지의 전압은 시험시 이용하는 신호 및 전력에 비해 대단히 고전압이므로, 예를 들면 돌출부(62)의 선단과 고정 접점의 거리를 조정함으로써 서지를 선택적으로 방전시킬 수 있다. 또한, 패키지부(54)에 충전하는 방전 가스의 압력, 가스 구성비 등을 조정함으로써 서지를 선택적으로 방전시켜도 된다. 이러한 구성을 갖는 스위치를 이용함으로써 피시험 디바이스(200)의 시험시 등에 생기는 서지로부터도 내부 회로(32) 등을 보호할 수 있다.
도 7은 각각의 입출력 회로(30)의 구성의 다른 예를 나타내는 도면이다. 본 예에서의 입출력 회로(30)는 도 2에서 설명한 입출력 회로(30)의 구성에 대하여 캘리브레이션부(80) 및 제4 스위치(64)를 더 포함한다. 캘리브레이션부(80)는 각각의 입출력 회로(30)와 피시험 디바이스(200) 사이의 전송 지연 시간에 기초하여 각각의 입출력 회로(30)가 신호를 출력하는 타이밍 및 신호를 검출하는 타이밍을 조정한다.
제4 스위치(64)는 제1 스위치(40)에 접지 전위 또는 캘리브레이션부(80)의 어느 쪽을 접속할 것인지 여부를 선택한다. 스위치 제어부(52)는 캘리브레이션부(80)에 의해 입출력 회로(30)의 캘리브레이션을 수행할 경우에 제4 스위치를 제어하고 제1 스위치(40)와 캘리브레이션부(80)를 접속시킨다. 또한, 스위치 제어부(52)는 당해 캘리브레이션을 수행할 경우에 제1 스위치(40)를 온 상태로 제어하며 제2 스위치(42) 및 제3 스위치(44)를 오프 상태로 제어한다.
캘리브레이션부(80)는 기준 드라이버(66), 기준 컴퍼레이터(68), 드라이버 제어부(70), 측정부(72), 및 설정부(74)를 포함한다. 기준 드라이버(66)는 소정의 파형의 신호를 출력한다. 예를 들면, 드라이버 제어부(70)는 기준 드라이버(66)로 하여금 소정의 펄스 폭을 갖는 기준 신호를 출력하게 한다.
기준 신호는 단자(22) 및 케이블부(16)를 통해서 퍼포먼스 보드(14)에 전송된다. 당해 캘리브레이션을 수행할 경우, 퍼포먼스 보드(14)로서 기준 신호를 반사하는 종단부가 설치된 캘리브레이션용의 퍼포먼스 보드를 이용하여도 된다. 당해 종단부는 기준 신호의 극성을 반전하지 않고 반사시키는 것이 바람직하다. 기준 신호는 퍼포먼스 보드(14)에서 반사되어 케이블부(16) 및 단자(22)를 통해서 기준 컴퍼레이터(68)에 입력된다.
기준 컴퍼레이터(68)의 신호 입력단은 기준 드라이버(66)의 신호 출력단에 접속된다. 즉, 기준 컴퍼레이터(68)에는 기준 드라이버(66)가 출력하는 기준 신호와 케이블부(16)의 디바이스측 말단에서 기준 신호가 반사한 반사 신호의 합성 파형이 입력된다.
측정부(72)는 기준 컴퍼레이터(68)가 검출한 합성 파형에 기초하여 케이블부(16)에서의 신호 지연량을 측정한다. 예를 들면, 측정부(72)는 기준 컴퍼레이터(68)가 검출한 합성 파형의 펄스 폭에 기초하여 당해 신호 지연량을 측정한다.
설정부(74)는 측정부(72)가 측정한 신호 지연량에 기초하여 내부 회로(32)의 캘리브레이션을 수행한다. 예를 들면, 설정부(74)는 각각의 입출력 회로(30)에 대하여 측정한 신호 지연량의 차이에 기초하여 각각의 내부 회로(32)가 신호를 출력하는 타이밍 및 각각의 내부 회로(32)가 신호를 검출하는 타이밍을 조정하여도 된다. 내부 회로(32)가 신호를 출력하는 타이밍은 예를 들면 드라이버(34)에 주어지는 타이밍 클럭의 위상을 제어함으로써 조정할 수 있으며, 내부 회로(32)가 신호를 검출하는 타이밍은 예를 들면 컴퍼레이터(36)에 주어지는 스트로브 신호의 위상을 제어함으로써 조정할 수 있다. 또한, 내부 회로(32)의 입출력단에 가변 지연 회로를 설치하고, 설정부(74)는 당해 가변 지연 회로의 지연량을 제어하여도 된다.
이러한 구성에 의해, 각각의 입출력 회로(30)의 타이밍 캘리브레이션을 수행할 수 있다. 또한, 제4 스위치(64)는 핀 일렉트로닉스부(20)에 전원 전력이 공급되지 않을 경우에 제1 스위치(40)를 접지 전위에 접속하며, 핀 일렉트로닉스부(20)에 전원 전력이 공급되었을 경우에 제1 스위치(40)를 캘리브레이션부(80)에 접속하는 바이메탈 스위치이어도 된다.
이 경우, 핀 일렉트로닉스부(20)의 반송시 등에는 제1 전송 선로(30)는 제1 스위치(40) 및 제4 스위치(64)를 통해서 접지 전위에 접속되므로 내부 회로(32)를 서지로부터 보호할 수 있다. 또한, 캘리브레이션부(80)도 제1 전송 선로(30)로부터 분리되므로 서지로부터 보호할 수 있다.
또한, 피시험 디바이스(200)의 시험시에도 제1 스위치(40)가 오프 상태로 되므로, 캘리브레이션부(80)는 피시험 디바이스(200)의 시험에 영향을 주지 않는다. 캘리브레이션부(80)를 이용해서 내부 회로(32)의 캘리브레이션을 수행할 경우, 핀 일렉트로닉스부(20)에는 전원 전력이 공급되므로, 스위치 제어부(52)는 제1 스위치(40)를 온 상태로 제어한다.
도 8은 기준 컴퍼레이터(68)가 검출하는 합성 파형의 일례를 도시하는 도면이다. 도 8에서 기준 드라이버(66)가 출력하는 기준 신호의 파형을 실선으로 나타내며 반사 파형을 점선으로 나타낸다. 또한, 도 8에서는 기준 신호의 펄스 폭을 W라고 하며 케이블부(16)에서의 신호 지연량을 T로 해서 설명한다.
케이블부(16)에서의 신호 지연량이 T이므로, 기준 컴퍼레이터(68)에 입력되는 반사 파형의 위상은 기준 신호의 위상에 대하여 2T만큼 늦어진다. 즉, 기준 컴퍼레이터(68)가 검출하는 신호의 펄스 폭은 W+2T가 된다. 측정부(72)는 기준 컴퍼레이터(68)가 검출한 신호의 펄스 폭으로부터 기준 신호의 펄스 폭을 빼고, 그 결과를 2로 나눔으로써 신호 지연량 T를 산출할 수 있다.
도 9는 핀 일렉트로닉스부(20)의 구성의 다른 예를 나타내는 도면이다. 도 7에서는 각각의 입출력 회로(30)가 캘리브레이션부(80)를 포함하는 형태를 설명했지만, 본 예에서는 핀 일렉트로닉스부(20)는 복수의 입출력 회로(30)에 대하여 하나의 캘리브레이션부(80) 및 전환부(82)를 포함한다.
전환부(82)는 캘리브레이션부(80)에 포함되는 기준 드라이버(66)의 신호 출력단을 어느 입출력 회로(30)의 제1 스위치(40)에 접속할지를 선택한다. 본 예에서는, 전환부(82)는 캘리브레이션부(80)를 제4 스위치(64)를 통해서 제1 스위치(40)에 접속한다.
전환부(82)는 캘리브레이션부(80)를 각각의 입출력 회로(30)에 순차 접속시킨다. 캘리브레이션부(80)는 각각의 입출력 회로(30)에 대응하는 케이블부(16)의 신호 지연량을 순차 측정하고, 각각의 내부 회로(32)의 캘리브레이션을 순차 수행한다. 예를 들면, 캘리브레이션부(80)는 각각의 내부 회로(32)에서의 신호의 입출력 타이밍이 미리 정해진 타이밍으로 되도록 각각의 내부 회로(32)의 캘리브레이션을 수행한다.
도 10은 각각의 입출력 회로(30)의 구성의 다른 예를 나타내는 도면이다. 본 예에서의 입출력 회로(30)는 도 2에서 설명한 입출력 회로(30)의 구성에 대하여 접속 포트(84) 및 제4 스위치(64)를 더 포함한다. 접속 포트(84)는 오실로스코프 등의 외부의 측정 장치(210)와 접속된다.
측정 장치(210)는 피시험 디바이스(200)의 출력 신호의 파형을 측정하고, 측정 결과를 접속 포트(84)를 통해서 입출력 회로(30)에 입력한다. 또한, 제4 스위치(64)의 구성 및 기능은 도 7에 나타낸 제4 스위치(64)와 실질적으로 동일하다.
이러한 구성에 의해, 시험 장치(100)와 외부의 측정 장치(210)를 용이하게 접속할 수 있다. 또한, 오실로스코프 등의 측정 장치(210)는 보다 높은 정밀도로 출력 신호의 파형을 측정할 수 있으므로, 보다 높은 정밀도로 피시험 디바이스(200)를 시험할 수 있다.
이상, 본 발명을 실시 형태를 이용해서 설명하였지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에 한정되지는 않는다. 상기 실시 형태에 다양한 변경 또는 개량을 추가할 수 있다는 것이 당업자에게 명확하다. 이와 같은 변경 또는 개량을 추가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이 청구의 범위의 기재로부터 명확하다.
예를 들면, 실시예에서는 내부 회로(32)를 포함하는 핀 일렉트로닉스부(20)를 이용해서 설명했지만, 서지로부터 내부 회로를 보호하는 형태로서 핀 일렉트로닉스부(20)에 한정되지는 않는다. 예를 들면, 내부 회로, 외부와 전기적으로 접속되는 단자, 그리고 내부 회로 및 단자를 전기적으로 접속하는 전송 선로를 포함하는 전기 기기에서 내부 회로에 전원 전력이 공급되지 않고 있을 경우에 전송 선로를 접지 전위에 접속하며, 내부 회로에 전원 전력이 공급되고 있을 경우에 전송 선로를 접지 전위로부터 분리하는 스위치를 설치함으로써 내부 회로를 서지 등으로부터 보호할 수 있다.
이상으로부터 분명한 바와 같이, 시험 장치(100)에 의하면 내부 회로를 서지 등으로부터 보호할 수 있다. 또한, 시험 장치의 핀 일렉트로닉스 등에서 바이메탈 스위치를 이용한 경우의 캔틸레버의 만곡량의 열화에 의한 문제 및 소프트 스틱의 문제를 줄일 수 있다.
10 패턴 발생부, 12 판정부, 14 퍼포먼스 보드, 16 케이블부, 20 핀 일렉트로닉스부, 22 단자, 30 입출력 회로, 32 내부 회로, 34 드라이버, 36 컴퍼레이터, 38 제1 전송 선로, 40 제1 스위치, 42 제2 스위치, 44 제3 스위치, 46 직류 전원, 48 제2 전송 선로, 50 캔틸레버, 52 스위치 제어부, 53 가동 접점, 54 패키지부, 56 제1 고정 접점, 58 제2 고정 접점, 60 접지부, 61 히터 전극, 62 돌출부, 64 제4 스위치, 66 기준 드라이버, 68 기준 컴퍼레이터, 70 드라이버 제어부, 72 측정부, 74 설정부, 80 캘리브레이션부, 82 전환부, 84 접속 포트, 100 시험 장치, 200 피시험 디바이스, 210 측정 장치

Claims (2)

  1. 두 개의 도전체를 전기적으로 접속할 것인지 여부를 선택하는 스위치에 있어서,
    상기 도전체의 한 쪽에 접속되는 제1 고정 접점,
    상기 제1 고정 접점과 분리해서 설치되며, 상기 도전체의 다른 쪽에 접속되는 제2 고정 접점,
    상기 제1 고정 접점과 상기 제2 고정 접점을 접속할 것인지 여부를 선택하는 캔틸레버, 및
    상기 제1 고정 접점 및 상기 제2 고정 접점의 주위에 상기 제1 고정 접점 및 상기 제2 고정 접점과 실질적으로 평행하게 설치되며 접지 전위가 주어지는 접지부
    를 포함하며,
    상기 접지부는 상기 제1 고정 접점 및 상기 제2 고정 접점과 실질적으로 평행한 단부의 변으로부터 상기 제1 고정 접점을 향해서 돌출해서 설치된 돌출부를 포함하는 스위치.
  2. 제1항에 있어서,
    상기 제1 고정 접점, 상기 제2 고정 접점, 상기 캔틸레버, 및 상기 접지부를 내부에 밀폐하며, 방전 가스가 내부에 충전되는 패키지부를 더 포함하는 스위치.
KR1020107006554A 2005-10-12 2006-10-06 시험 장치, 핀 일렉트로닉스 카드, 전기 기기, 및 스위치 KR101003335B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005297823 2005-10-12
JPJP-P-2005-297823 2005-10-12

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020087010873A Division KR100978645B1 (ko) 2005-10-12 2006-10-06 시험 장치, 핀 일렉트로닉스 카드, 전기 기기, 및 스위치

Publications (2)

Publication Number Publication Date
KR20100049115A true KR20100049115A (ko) 2010-05-11
KR101003335B1 KR101003335B1 (ko) 2010-12-23

Family

ID=37942724

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020087010873A KR100978645B1 (ko) 2005-10-12 2006-10-06 시험 장치, 핀 일렉트로닉스 카드, 전기 기기, 및 스위치
KR1020107006554A KR101003335B1 (ko) 2005-10-12 2006-10-06 시험 장치, 핀 일렉트로닉스 카드, 전기 기기, 및 스위치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020087010873A KR100978645B1 (ko) 2005-10-12 2006-10-06 시험 장치, 핀 일렉트로닉스 카드, 전기 기기, 및 스위치

Country Status (6)

Country Link
US (1) US7876120B2 (ko)
JP (1) JP5089396B2 (ko)
KR (2) KR100978645B1 (ko)
DE (1) DE112006002853T5 (ko)
TW (1) TWI384703B (ko)
WO (1) WO2007043482A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8384406B2 (en) * 2008-04-14 2013-02-26 Advantest Corporation Semiconductor test apparatus and test method
US7978045B2 (en) * 2008-12-04 2011-07-12 Industrial Technology Research Institute Multi-actuation MEMS switch
US8067943B2 (en) * 2009-03-24 2011-11-29 Advantest Corporation Test apparatus, calibration method, program, and recording medium
KR101647302B1 (ko) * 2009-11-26 2016-08-10 삼성전자주식회사 프로브 카드 및 이를 포함하는 테스트 장치
JP5735910B2 (ja) * 2010-04-22 2015-06-17 株式会社アドバンテスト ピンカードおよびそれを用いた試験装置
JP2012013446A (ja) 2010-06-29 2012-01-19 Advantest Corp ピンエレクトロニクス回路およびそれを用いた試験装置
US8453088B2 (en) 2010-09-27 2013-05-28 Teseda Corporation Suspect logical region synthesis and simulation using device design and test information
US8907697B2 (en) * 2011-08-31 2014-12-09 Teseda Corporation Electrical characterization for a semiconductor device pin
US9939488B2 (en) 2011-08-31 2018-04-10 Teseda Corporation Field triage of EOS failures in semiconductor devices
US9182440B1 (en) * 2012-01-30 2015-11-10 Marvell International Ltd. Pressure activated high density switch array
JP5183814B1 (ja) * 2012-06-28 2013-04-17 株式会社アドバンテスト スイッチ装置および試験装置
EP3014639B1 (en) * 2013-06-28 2019-05-15 Cavendish Kinetics, Inc. Stress control during processing of a mems digital variable capacitor (dvc)
TWI539772B (zh) * 2014-05-08 2016-06-21 智邦科技股份有限公司 旁路電路以及網路安全裝置
JP7103989B2 (ja) * 2019-04-10 2022-07-20 古河電池株式会社 バッテリ電流検出回路
KR102148105B1 (ko) 2019-11-11 2020-08-25 백화현 무빙 덕트 장치 및 이를 포함하는 집진 설비
US20230068451A1 (en) * 2021-08-30 2023-03-02 Texas Instruments Incorporated Methods and apparatus to thermally actuate microelectromechanical structures devices

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3672136B2 (ja) * 1996-10-04 2005-07-13 株式会社アドバンテスト Ic試験装置
JPH10144189A (ja) 1996-11-08 1998-05-29 Ubukata Seisakusho:Kk 熱応動スイッチ
JPH1164436A (ja) * 1997-08-21 1999-03-05 Advantest Corp 半導体試験装置
JP4130709B2 (ja) * 1998-06-23 2008-08-06 株式会社アドバンテスト 半導体デバイス試験装置および信号出力装置
JP3439160B2 (ja) * 1999-07-26 2003-08-25 株式会社ホンダエレシス プリント基板装置及びその製造方法
JP2001053597A (ja) 1999-08-06 2001-02-23 Matsushita Electric Works Ltd 照度センサおよび電子式自動点滅器
JP4564635B2 (ja) 2000-08-24 2010-10-20 ブリヂストンフローテック株式会社 管継手
US6737857B2 (en) * 2001-01-10 2004-05-18 Analog Devices, Inc. Apparatus and method for driving circuit pins in a circuit testing system
WO2002061781A1 (fr) * 2001-01-30 2002-08-08 Advantest Corporation Commutateur et dispositif de circuit integre
WO2003008985A1 (fr) 2001-07-17 2003-01-30 Advantest Corporation Circuit d'e/s et appareil de controle
US7385385B2 (en) * 2001-10-03 2008-06-10 Nextest Systems Corporation System for testing DUT and tester for use therewith
JP3866638B2 (ja) * 2002-09-17 2007-01-10 埼玉日本電気株式会社 サージ保護回路
JP2004170314A (ja) * 2002-11-21 2004-06-17 Advantest Corp 試験装置、試験方法、及び電流測定器
JP4159862B2 (ja) 2002-11-26 2008-10-01 株式会社アドバンテスト パルス発生回路、及びサンプリング回路
JP2005297823A (ja) 2004-04-13 2005-10-27 Koyo Seiko Co Ltd 電動パワーステアリング装置
US7135881B2 (en) * 2004-12-21 2006-11-14 Teradyne, Inc. Method and system for producing signals to test semiconductor devices
US7256600B2 (en) * 2004-12-21 2007-08-14 Teradyne, Inc. Method and system for testing semiconductor devices
JP4933733B2 (ja) * 2005-01-11 2012-05-16 株式会社アドバンテスト 信号伝送システム、信号出力回路基板、信号受信回路基板、信号出力方法、及び信号受信方法
US7363556B2 (en) * 2005-12-09 2008-04-22 Advantest Corporation Testing apparatus and testing method
JP2009071533A (ja) * 2007-09-12 2009-04-02 Advantest Corp 差動信号伝送装置および試験装置
JP2010038581A (ja) * 2008-07-31 2010-02-18 Toshiba Corp 半導体試験装置
US7847576B2 (en) * 2009-02-26 2010-12-07 Advantest Corporation Comparator with latching function

Also Published As

Publication number Publication date
DE112006002853T5 (de) 2008-10-02
TW200729636A (en) 2007-08-01
JP5089396B2 (ja) 2012-12-05
US7876120B2 (en) 2011-01-25
KR100978645B1 (ko) 2010-08-30
WO2007043482A1 (ja) 2007-04-19
US20090134900A1 (en) 2009-05-28
TWI384703B (zh) 2013-02-01
JPWO2007043482A1 (ja) 2009-04-16
KR101003335B1 (ko) 2010-12-23
KR20080066769A (ko) 2008-07-16

Similar Documents

Publication Publication Date Title
KR101003335B1 (ko) 시험 장치, 핀 일렉트로닉스 카드, 전기 기기, 및 스위치
TW515904B (en) Timing calibration method and semiconductor device testing apparatus with timing calibration function
KR100832172B1 (ko) 스큐 조정 방법, 스큐 조정 장치 및 시험 장치
US7880486B2 (en) Method and apparatus for increasing operating frequency of a system for testing electronic devices
KR100402653B1 (ko) Ic 시험장치의 타이밍 교정방법 및 그 교정방법을이용한 교정기능을 갖는 ic 시험장치
US9885746B2 (en) Switching matrix and testing system for semiconductor characteristic measurement using the same
US6784684B2 (en) Testing apparatus including testing board having wirings connected to common point and method of testing semiconductor device by composing signals
JPWO2003016930A1 (ja) プローブモジュール及び試験装置
KR101066563B1 (ko) 차동 신호 전송 장치 및 시험 장치
KR20120139795A (ko) 측정 장치 및 방법
CN104091554A (zh) 列驱动芯片的测试方法及系统
KR100984664B1 (ko) 시험 장치 및 핀 일렉트로닉스 카드
JP5475674B2 (ja) 試験装置
KR101123826B1 (ko) 시험 장치 및 전송 장치
WO2009141907A1 (ja) 試験用ウエハユニットおよび試験システム
JP2009288064A (ja) 半導体試験装置及び方法
JP2003043124A (ja) 試験装置、及びキャリブレーション方法
JP2007292471A (ja) 半導体試験装置
US20240194423A1 (en) Relay, and method for operating a relay
TWI824794B (zh) 用於校正頻率飄移的校正裝置、方法與使用其的電子裝置
RU2692963C1 (ru) Установка термокомпенсации кварцевых генераторов
JP5133854B2 (ja) 電源装置および試験装置
KR101389388B1 (ko) 커넥터 방식의 하이브리드 자동차의 모터 성능 검사기 및 모터 성능의 검사 방법
US20020087277A1 (en) In-situ test for embedded passives
Llamas et al. Characterization of dynamics in RF-MEMS switches

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191126

Year of fee payment: 10