KR20090027582A - 차동 신호 전송 장치 및 시험 장치 - Google Patents

차동 신호 전송 장치 및 시험 장치 Download PDF

Info

Publication number
KR20090027582A
KR20090027582A KR1020080088804A KR20080088804A KR20090027582A KR 20090027582 A KR20090027582 A KR 20090027582A KR 1020080088804 A KR1020080088804 A KR 1020080088804A KR 20080088804 A KR20080088804 A KR 20080088804A KR 20090027582 A KR20090027582 A KR 20090027582A
Authority
KR
South Korea
Prior art keywords
transmission line
signal
signal transmission
negative
positive
Prior art date
Application number
KR1020080088804A
Other languages
English (en)
Other versions
KR101066563B1 (ko
Inventor
타카유키 나카무라
토시아키 아와지
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20090027582A publication Critical patent/KR20090027582A/ko
Application granted granted Critical
Publication of KR101066563B1 publication Critical patent/KR101066563B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

포지티브 신호 및 네가티브 신호의 신호간에 생기는 시간적인 지연을 검출해서 보상할 수 있다. 포지티브 신호와 네가티브 신호의 전위차에 의해 표현되는 차동 신호를 전송하는 차동 신호 전송 장치에 있어서, 포지티브 신호를 전송하는 포지티브 신호 전송선, 네가티브 신호를 전송하는 네가티브 신호 전송선, 및 포지티브 신호와 네가티브 신호의 시간차를 보상하며 보상 시간이 가변적인 지연 보상 회로를 포함하는 차동 신호 전송 장치가 제공된다. 지연 보상 회로는 캐패시터 및 포지티브 신호 전송선과 네가티브 신호 전송선의 적어도 한 쪽과 기준 전위 사이에 상기 캐패시터를 삽입하는 스위치를 포함하여도 된다.
Figure P1020080088804
시험 장치, 차동 신호, 포지티브 신호, 네가티브 신호, 지연 보상, 시간 지연

Description

차동 신호 전송 장치 및 시험 장치{Differential signal transmitting apparatus and test apparatus}
본 발명은 차동 신호 전송 장치 및 당해 차동 신호 전송 장치를 이용한 시험 장치에 관한 것이다. 본 발명은 특히 차동 신호를 전송하는 차동 신호 전송 장치 및 당해 차동 신호 전송 장치를 이용한 시험 장치에 관한 것이다.
다수 채널의 핀 일렉트로닉스를 포함하는 테스트 헤드와 핀 일렉트로닉스에서 생성되는 시험 신호를 피시험 디바이스에 입력하는 퍼포먼스 보드를 포함하는 시험 장치가 있다(예를 들면 특허 문헌 1을 참조). 또한, 상기 시험 장치에 이용되며 피시험 디바이스에 입력되는 시험 신호로서 차동 신호를 출력하는 신호 출력 장치가 있다(예를 들면 특허 문헌 2를 참조).
[특허 문헌 1] 국제 공개 제2004/090561호 팜플렛
[특허 문헌 2] 일본특허공개 2000-009804호 공보
상기 시험 장치는 복수의 채널을 가지는 핀 일렉트로닉스의 각각과 퍼포먼스 보드가 복수의 전송선으로 접속되어 있다. 상기 복수의 전송선은 핀 일렉트로닉스에서 생성되는 시험 신호를 퍼포먼스 보드에 전송한다. 여기서, 전송선은 당해 전 송선 상의 노이즈를 저감하는 것을 목적으로 하여 포지티브 신호를 전송하는 포지티브 신호 전송선과 네가티브 신호를 전송하는 네가티브 신호 전송선을 가진다. 더욱이, 상기 시험 장치는 다양한 반도체 디바이스를 시험하기 위하여 상기 복수의 전송선은 차동 신호뿐만 아니라 싱글 엔드 신호도 전송할 수 있는 것이 바람직하다. 이 경우, 포지티브 신호 전송선 및 네가티브 신호 전송선의 각각이 동축 케이블로 되어 있으며, 차동 신호를 전송할 때는 포지티브 신호 및 네가티브 신호를 각각 별도의 동축 케이블로 전송한다.
그러나, 상기 시험 장치에서 포지티브 신호 전송선 및 네가티브 신호 전송선에서의 각 전송선의 길이의 차이나 각 전송선 상에 배치되는 전기적 소자의 특성의 차이 등에 의해 이들 전송선에 의해 전송되는 포지티브 신호와 네가티브 신호 사이에 스큐를 생기게 하는 경우가 있다. 특히, 포지티브 신호 및 네가티브 신호로 이루어지는 차동 신호를 각각 독립된 동축 케이블로 전송할 경우에 포지티브 신호 및 네가티브 신호를 각각 전송하는 동축 케이블을 포함하는 전송로에 길이의 차이가 생기기 쉬워서 신호 사이에 스큐를 생기게 하기 쉽다. 이러한 신호 사이의 스큐는 시험에 제공되는 반도체 디바이스를 오작동시킬 우려가 있으며 또한 시험의 결과로서 반도체 디바이스로부터 출력되는 신호의 정확한 계측을 어렵게 한다.
상기 과제를 해결하기 위해서, 본 발명의 제1 형태에 따르면, 포지티브 신호 와 네가티브 신호의 전위차에 의해 표현되는 차동 신호를 전송하는 차동 신호 전송 장치에 있어서, 포지티브 신호를 전송하는 포지티브 신호 전송선, 네가티브 신호를 전송하는 네가티브 신호 전송선, 및 포지티브 신호와 네가티브 신호의 시간차를 보상하는 보상 시간이 가변적인 지연 보상 회로를 포함하는 차동 신호 전송 장치가 제공된다.
또한, 상기 지연 보상 회로는 캐패시터 및 포지티브 신호 전송선과 네가티브 신호 전송선의 적어도 한 쪽과 기준 전위 사이에 캐패시터를 삽입하는 스위치를 포함하는 것이 바람직하다.
또한, 상기 지연 보상 회로는 복수의 캐패시터 및 복수의 스위치를 포함하며, 복수의 스위치의 각각은 캐패시터의 각각에 대응해서 설치되어 있으며 포지티브 신호 전송선 및 네가티브 신호 전송선의 적어도 한 쪽에 이간해서 설치된 복수의 접속점의 각각과 기준 전위 사이에 당해 스위치에 대응해서 설치된 캐패시터를 접속하는 것이 바람직하다.
또한, 본 발명의 제2 형태에 따르면, 피시험 디바이스에 입력되는 시험 신호를 생성하는 시험 신호 생성부, 시험 신호를 포지티브 신호와 네가티브 신호의 전위차에 의해 표현되는 차동 신호로 변환한 차동 시험 신호를 생성하는 핀 일렉트로닉스, 및 차동 시험 신호를 수취하여 피시험 디바이스에 입력하는 퍼포먼스 보드를 포함하며, 핀 일렉트로닉스는, 포지티브 신호를 전송하는 포지티브 신호 전송선, 네가티브 신호를 전송하는 네가티브 신호 전송선, 및 포지티브 신호 전송선과 네가티브 신호 전송선의 길이의 차이에 의하여 생기는 포지티브 신호와 네가티브 신호 의 전송 시간의 시간차를 보상하는 지연 보상 회로를 포함하며, 지연 보상 회로는 보상 시간이 가변적인 시험 장치가 제공된다.
또한, 상기 시험 장치에서 포지티브 신호 전송선 및 네가티브 신호 전송선의 적어도 일부가 기준 전위의 실드에 의해 둘러싸여진 동축 케이블이어도 된다. 또한, 상기 시험 장치는 핀 일렉트로닉스와 퍼포먼스 보드 사이에 배치되며 동축 케이블을 포함하는 케이블 유닛을 더 포함하며, 지연 보상 회로는 포지티브 신호를 전송하는 동축 케이블의 길이와 네가티브 신호를 전송하는 동축 케이블의 길이의 차이에 의하여 생기는 포지티브 신호와 네가티브 신호의 전송 시간의 차이를 미리 보상하는 것이 바람직하다.
또한, 상기 발명의 개요는 본 발명이 필요로 하는 특징의 모두를 열거한 것이 아니며, 이들 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
이상의 설명으로부터 명확한 바와 같이, 본 발명의 차동 신호 전송 장치에 의하면, 포지티브 신호 및 네가티브 신호가 각각의 전송 경로인 포지티브 신호 전송선 및 네가티브 신호 전송선을 전송하는 동안에 이들 신호 사이에 스큐 즉 시간차가 생긴 경우에도 지연 보상 회로에 의해 당해 시간차를 보상할 수 있다. 또한, 상기 지연 보상 회로는 예를 들면 포지티브 신호 전송선 및 네가티브 신호 전송선의 적어도 한 쪽에 이간해서 설치된 복수의 접속점의 각각과 기준 전위 사이에 당해 스위치에 대응해서 설치된 캐패시터를 접속함으로써 상기 시간차에 따라 보상 시간을 여러가지 변화시킬 수 있다. 따라서, 상기 지연 보상 회로를 가지는 차동 신호 전송 장치를 포함하는 시험 장치에 의하면, 피시험 디바이스에 시험 신호를 입력해서 얻어지는 포지티브 신호 및 네가티브 신호를 비교한 비교 결과에 기초하는 시험 결과 신호의 검출 결과로부터 상기 시간차를 보다 정확하게 보상할 수 있다.
이하, 발명의 실시 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 특허청구의 범위에 따른 발명을 한정하는 것이 아니며 또한 실시 형태에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수적인 것은 아니다.
도 1은 본 발명의 하나의 실시 형태에 관한 시험 장치(10)의 구성을 나타낸다. 도 1에 나타내는 바와 같이, 시험 장치(10)는 핀 일렉트로닉스, 케이블 유닛(30), 퍼포먼스 보드(40), 및 제어 장치(60)를 포함한다.
핀 일렉트로닉스(20)는 패턴 발생부(110) 및 파형 정형부(120)를 포함하는 차동 신호 생성부(100), 드라이버(200), 지연 보상 회로(400), 및 컴퍼레이터(600)를 포함한다. 또한, 차동 신호 생성부(100)에 있어서, 패턴 발생부(110)는 파형 정형부(120)와 전기적으로 접속되어 있으며, 파형 정형부(120)는 더욱이 드라이버(200)의 입력측과 전기적으로 접속되어 있다.
또한, 드라이버(200)의 출력측에는 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302)의 일단이 접속된다. 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302)의 타단은 핀 일렉트로닉스(20)의 외부에 접속된다. 또한, 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302)은 각각 핀 일렉트로닉스(20) 상의 결합점(341 및342)에서 분기하고 있으며, 당해 분기의 선단은 지연 보상 회로(400)를 거쳐 컴퍼레이터(600)의 입력측과 각각 전기적으로 접속하고 있다.
케이블 유닛(30)은 핀 일렉트로닉스(20)와 퍼포먼스 보드(40) 사이에 배치되며 복수의 동축 케이블을 가진다. 이들 복수의 동축 케이블은 상기 핀 일렉트로닉스(20)의 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302)에 각각 접속되며, 각각 기준 전위의 실드(321 및 322)에 의해 둘러싸여진 포지티브 신호 전송선(311) 및 네가티브 신호 전송선(312)을 포함한다. 또한, 상기 기준 전위는 본 실시 형태에서는 접지 전위이며 이하에서도 마찬가지이다. 또한, 케이블 유닛(30)에 있어서, 포지티브 신호 전송선(311) 및 네가티브 신호 전송선(312)의 퍼포먼스 보드(40)측은 각각 스위치(331 및 332)에 접속되어 있다.
퍼포먼스 보드(40)는 소켓(46)을 포함하며, 당해 소켓(46)에 피시험 디바이스(45)를 착탈 가능하게 보유한다. 더욱이, 퍼포먼스 보드(40)는 피시험 디바이스(45)의 단자(43 및 44)에 각각 전기적으로 접속하고 있는 배선(41) 및 배선(42)을 포함하는 전송로 패턴을 가진다. 또한, 이들 배선(41 및 42)은 상기 스위치(331 및 332)에 접속되어 있다. 이에 따라, 상기 스위치(331)가 닫힘으로써 피시험 디바이스(45)의 단자(43)가 퍼포먼스 보드(40)의 배선(41)을 통해서 포지티브 신호 전송선(311)에 전기적으로 접속한다. 마찬가지로, 스위치(332)가 닫힘으로써 피시험 디바이스(45)의 단자(44)가 퍼포먼스 보드(40)의 배선(42)을 통해서 네가티브 신호 전송선(312)에 전기적으로 접속한다.
제어 장치(60)는 컴퍼레이터(600)의 출력측에 접속되어 있다. 또한, 제어 장치(60)는 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302)이 핀 일렉트로닉스(20) 상의 결합점(343 및 344)에서 분기한 전송선과 각각 전기적으로 접속하고 있다. 더욱이, 제어 장치(60)는 상기 차동 신호 생성부(100)의 패턴 발생부(110) 및 지연 보상 회로(400)에 배치되는 후술하는 스위치 그룹 등과 전기적 또는 기계적으로 접속하고 있으며, 이들을 전기적 또는 기계적으로 제어한다.
도 2는 지연 보상 회로(400)의 회로 구성을 나타낸다. 도 2에 나타내는 바와 같이, 지연 보상 회로(400)는 복수의 캐패시터(411, 412, 413, 414, 415, 및 416)와 이들 캐패시터(411, 412, 413, 414, 415, 및 416)의 각각에 대응해서 설치된 스위치(471, 472, 473, 474, 475, 및 476)을 포함한다. 상기 캐패시터(411, 412, 413, 414, 415, 및 416)의 각각은 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302)의 각 전송선 상에 간격을 두고 설치된 복수의 접속점의 하나와 기준 전위 사이에 배치된다. 또한, 스위치(471, 472, 473, 474, 475, 및 476)의 각각은 상기 캐패시터(411, 412, 413, 414, 415, 및 416)와 각 전송선의 접속점 사이에 배치된다. 예를 들면, 도 2에 나타내는 바와 같이, 스위치(471) 및 캐패시터(411)는 포지티브 신호 전송선(301) 상의 상기 결합점(341)에 가장 가까운 측의 접속점과 기준 전위 사이에 당해 접속점 측으로부터 이 순서로 배치된다.
또한, 지연 보상 회로(400)는 도 2에 나타내는 바와 같이 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302)의 각 전송선 상에 복수의 저항(451, 452, 453, 454, 455, 및 456)을 포함한다. 이에 따라, 예를 들면 스위치(471)가 닫힌 상태 에서 저항(451) 및 캐패시터(411)는 소위 RC 적분기가 되며, 포지티브 신호 전송선(301) 상을 전송하는 포지티브 신호의 신호 파형(731)의 상승 시간 및 하강 시간을 저항(451)의 크기 및 캐패시터(411)의 용량에 의해 결정되는 시정수에 따라 지연시킬 수 있다. 한편, 예를 들면 스위치(474)가 닫힌 경우, 저항(454) 및 캐패시터(414)가 RC 적분기가 되며, 네가티브 신호 전송선(302) 상을 전송하는 네가티브 신호의 신호 파형(732)의 상승 시간 및 하강 시간을 저항(454)의 크기 및 캐패시터(414)의 용량에 의해 결정되는 시정수에 따라 지연시킬 수 있다.
이와 같이, 지연 보상 회로(400)는 스위치(471, 472, 473, 474, 475, 및 476)의 각각을 개폐함으로써 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302)의 각각에 한 개 내지 세 개의 RC 적분기를 설치할 수 있다. 이에 따라, 지연 보상 회로(400)는 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302) 상을 전송하는 포지티브 신호 및 네가티브 신호의 한 쪽 또는 양쪽을 지연시키거나 또는 지연시키지 않고 그대로 통과시킬 수 있다. 더욱이, 지연 보상 회로(400)는 상기 스위치(471, 472, 473, 474, 475, 및 476)의 개폐에 의해 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302)의 각각에 대하여 작용하는 RC 적분기의 수를 증감할 수 있으므로, 포지티브 신호의 신호 파형(731) 및 네가티브 신호의 신호 파형(732) 각각의 상승 시간 및 하강 시간을 지연시키는 시간폭을 바꿀 수 있다.
도 3은 지연 보상 회로(400)의 구체예의 일부인 가변 용량 회로(800)의 개략 평면도를 나타낸다. 또한, 도 4는 도 3의 A-A` 단면에서의 통상 상태의 단면도를 나타내며, 도 5는 도 3의 A-A` 단면에서의 압전 소자(850)의 신장 상태의 단면도를 나타낸다. 도 3 및 도 4에 나타내는 바와 같이, 가변 용량 회로(800)는 접지 전 극(810), 신호 전송선(820), 유전체층(830), 브리지 전극(840), 및 압전 소자(850)를 포함한다. 이 가변 용량 회로(800)는 예를 들면 상기 지연 보상 회로(400)의 포지티브 신호 전송선(301)측 및 네가티브 신호 전송선(302)측에 각각 배치된다.
접지 전극(810) 및 신호 전송선(820)은 절연 기판(801) 상에 서로 이간해서 형성된다. 또한, 신호 전송선(820)의 양단은 프로브 패드(821 및822)로 되고 있으며, 가변 용량 회로(800)가 상기 지연 보상 회로(400)의 포지티브 신호 전송선(301)측에 배치될 경우는 예를 들면 프로브 패드(822)가 상기 결합점(341)측의 포지티브 신호 전송선(301)과 접속하는 동시에 프로브 패드(821)가 상기 컴퍼레이터(600)측의 포지티브 신호 전송선(301)과 접속한다. 또한, 가변 용량 회로(800)가 상기 지연 보상 회로(400)의 네가티브 신호 전송선(302)측에 배치될 경우는 예를 들면 프로브 패드(822)가 상기 결합점(342)측의 네가티브 신호 전송선(302)과 접속하는 동시에 프로브 패드(821)가 상기 컴퍼레이터(600)측의 네가티브 신호 전송선(302)과 접속한다.
신호 전송선(820) 상에는 유전체층(830)이 배치된다. 또한, 접지 전극(810) 상에는 브리지 전극(840)이 상기 신호 전송선(820)을 넘도록 배치된다. 여기서, 브리지 전극(840)은 유전체층(830)의 상면에 대향한다. 브리지 전극(840) 상에는 압전 소자(850)가 배치된다. 여기서, 브리지 전극(840) 및 압전 소자(850)는 본 발명의 스위치의 일례이며, 브리지 전극(840)이 유전체층(830)에 근접한 경우에 신호 전송선(820)과의 사이에 형성되는 결합 용량이 본 발명의 캐패시터의 일례이다.
상기 가변 용량 회로(800)에서 제어 장치(60)로부터의 입력이 없을 경우에는 도 4에 나타내는 바와 같이 브리지 전극(840)은 유전체층(830)으로부터 이간된 위치에 있다. 한편, 제어 장치(60)로부터의 입력이 있던 경우, 압전 소자(850)에 전압이 인가되어 당해 압전 소자(850)가 신장함으로써 브리지 전극(840)이 아래로 휜다. 이에 따라, 브리지 전극(840)이 유전체층(830)에 근접하고, 이들 브리지 전극(840) 및 유전체층(830)을 통하여 신호 전송선(820)과 접지 전극(810) 사이에 결합 용량이 형성된다.
이하, 시험 장치(10)의 동작에 대해서 설명한다. 우선, 시험 장치(10)는 이하의 방법에 의해 퍼포먼스 보드(40)가 보유하는 피시험 디바이스(45)를 시험하기 전에 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302)에 의해 전송되는 신호간에 생기는 시간적인 지연을 검출한다.
이 경우, 우선 상기 스위치(331 및332)가 함께 열린 상태에서 제어 장치(60)는 지연 검출용 신호의 패턴 데이타를 생성한다는 취지의 명령을 패턴 발생부(110)에 보낸다. 패턴 발생부(110)는 제어 장치(60)로부터 보내지는 상기 패턴 데이타를 생성한다는 취지의 명령을 받으면, 지연 검출용 신호의 패턴 데이타를 생성하여 파형 정형부(120)에 출력한다. 파형 정형부(120)는 패턴 발생부(110)에서 생성된 패턴 데이타를 정형하여 드라이버(200)에 보낸다. 드라이버(200)는 파형 정형부(120)에서 정형된 패턴 데이타를 포지티브 신호와 네가티브 신호의 전위차에 의하여 표현되는 차동 신호인 차동 검출 신호(710)로 변환한다.
도 6은 차동 검출 신호(710)에서의 포지티브 신호의 신호 파형(711) 및 네가티브 신호의 신호 파형(712)의 일례를 나타낸다. 또한, 도 6에 나타내는 각각의 신호 파형(711 및 712)은 도 1에 나타내는 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302)에서의 "A"를 붙여 나타내는 파선으로 둘러싸여진 위치에서 검출되는 파형이며, 도면의 오른쪽 방향이 시간축의 정방향이다.
도 6에 나타난 바와 같이, 드라이버(200)는 상기 패턴 데이타에 따라 기준 전압 "Vlow"에 대하여 이 "Vlow"보다도 큰 신호 전압 "Vhigh"의 신호 파형(711)을 가지는 포지티브 신호 및 기준 전압이 "Vhigh"이며 신호 전압이 "Vlow"인 신호 파형(712)을 가지는 네가티브 신호로 이루어지는 차동 검출 신호(710)를 생성한다. 또한, 드라이버(200)는 생성된 상기 차동 검출 신호(710) 가운데 포지티브 신호를 포지티브 신호 전송선(301)에 출력하는 동시에 네가티브 신호를 네가티브 신호 전송선(302)에 출력한다.
여기서, 포지티브 신호는 상기 포지티브 신호 전송선(301)에 의해 전송되어 스위치(331)에서의 상기 한 쪽 단자에서 반사된 후 다시 포지티브 신호 전송선(301)에 의해 전송되어 결합점(341) 및 지연 보상 회로(400)를 거쳐 컴퍼레이터(600) 및제어 장치(60)에 입력된다. 또한, 네가티브 신호는 상기 네가티브 신호 전송선(302)에 의해 전송되어 스위치(332)에서의 상기 한 쪽 단자에서 반사된 후 다시 네가티브 신호 전송선(302)에 의해 전송되어 결합점(342) 및 지연 보상 회로(400)를 거쳐 컴퍼레이터(600) 및 제어 장치(60)에 입력된다. 여기서, 상기 스위치(331)에서의 상기 한 쪽 단자에서 반사된 포지티브 신호 및 상기 스위치(332)에서의 상기 한 쪽 단자에서 반사된 네가티브 신호로 이루어지는 차동 신호를 특히 차동 반사 신호(730)라고 칭한다.
도 7은 차동 반사 신호(730)에서의 포지티브 신호의 신호 파형(731) 및 네가티브 신호의 신호 파형(732)의 일례를 나타낸다. 또한, 도 7에 나타내는 각각의 신호 파형(731 및 732)은 도 1에 나타내는 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302)에서의 "B"를 붙여 나타내는 파선으로 둘러싸여진 위치에서 검출되는 파형이다. 도 7에 나타내는 예에서는 차동 반사 신호(730)에서의 포지티브 신호의 신호 파형(731)은 네가티브 신호의 신호 파형(732)에 대하여 시간폭 "ΔTa"만큼 지연되고 있다.
도 8은 입력된 차동 신호의 비교 결과에 기초하여 컴퍼레이터(600)가 출력하는 비교 결과 신호(750)의 신호 파형의 일례를 나타낸다. 또한, 도 8에 나타내는 신호 파형(751 및 752)은 도 1에 나타내는 컴퍼레이터(600)의 출력측 전송선에서의 "D"를 붙여 나타내는 파선으로 둘러싸여진 위치에서 검출되는 파형이다. 또한, 도 8에 파선으로 나타내는 신호 파형(751)은 도 6에 나타내는 신호 파형(711 및 712)을 가지는 차동 검출 신호(710)가 지연 없이 컴퍼레이터(600)에 입력된 경우의 비교 결과 신호(750)의 신호 파형이다. 또한, 도 8에 실선으로 도시하는 신호 파형(752)은 도 7에 나타내는 신호 파형(731 및 732)을 가지는 차동 반사 신호(730)가 컴퍼레이터(600)에 입력된 경우의 비교 결과 신호(750)의 신호 파형이다.
도 8에 나타내는 바와 같이, 상기 차동 반사 신호(730)가 컴퍼레이터(600)에 입력된 경우의 비교 결과 신호(750)의 신호 파형(752)은 상기 차동 검출 신호(710)가 컴퍼레이터(600)에 그대로 입력될 경우의 비교 결과 신호(750)의 신호 파형(751)에 대하여 시간폭 "ΔTb"만큼 지연된다. 또한, 신호 파형(752)의 상승 시 간 "Tr`" 및 하강 시간 "Tf`"는 신호 파형(751)의 상승 시간 "Tr" 및 하강 시간 "Tf"와 비교해서 길어진다. 이와 같이, 컴퍼레이터(600)에 입력되는 포지티브 신호와 네가티브 신호 사이에 시간적인 지연이 생기는 지의 여부에 의해 컴퍼레이터(600)로부터 출력되는 비교 결과 신호(750)의 신호 파형이 다르다.
여기서, 시험 장치(10)는 비교 결과 신호(750)의 신호 파형에 기초하여 시험 결과의 양부를 판정하기 때문에, 컴퍼레이터(600)에 입력되는 차동 신호에서의 포지티브 신호와 네가티브 신호 사이에는 시간적인 지연이 생기지 않는 것이 바람직하다. 그래서, 제어 장치(60)는 지연 보상 회로(400)에서의 스위치(471, 472, 473, 474, 475, 및 476)의 개폐를 아래와 같이 제어한다.
제어 장치(60)는 미리 스위치(471, 472, 473, 474, 475, 및 476)에 대응하여 각각의 스위치에 대응하는 RC 적분 회로의 보상 시간을 기억해 둔다. 더욱이, 제어 장치(60)는 상기 스위치(331 및 332)가 함께 열린 상태에서 스위치(331 및 332)에서 반사된 차동 반사 신호(730)의 신호 파형(731)과 신호 파형(732)을 비교한다. 이에 따라, 제어 장치(60)는 도 7에 나타내는 예에서는 차동 반사 신호(730)에서 신호 파형(731)이 신호 파형(731)에 대하여 지연되고 있으며, 그 지연되고 있는 시간폭 ΔTa를 산출한다. 이 경우, 제어 장치(60)는 신호 파형(731)의 상승하기 시작하는 시각과 신호 파형(732)의 하강 시각의 차이를 내부 클럭의 수를 계측함으로써 산출하여도 된다.
제어 장치(60)는 신호 파형(731)과 신호 파형(732)의 어느 쪽이 지연되고 있는 지 및 지연의 시간폭에 기초하여 스위치(471, 472, 473, 474, 475, 및 476)의 어느 쪽을 이용해서 시간차를 보상할 지를 결정한다. 이 경우, 제어 장치(60)는 시간폭 ΔTa에 가장 가까운 보상 시간을 가지는 RC 적분 회로에 대응하는 스위치 예를 들면 스위치(474)를 선택하는 것이 바람직하다.
제어 장치(60)는 상기 판별 결과에 기초하여 지연 보상 회로(400)에서의 스위치(471, 472, 473, 474, 475, 및 476)의 개폐를 제어함으로써 포지티브 신호 및 네가티브 신호의 한 쪽이 다른 쪽에 대하여 지연되고 있는 시간폭만큼 당해 다른 쪽 신호 파형에서의 상승 시간 및 하강 시간을 지연시킨다. 따라서, 상기 판별 결과에 기초하는 경우, 제어 장치(60)는 지연 보상 회로(400)에서의 스위치(474, 475, 및 476) 가운데 적어도 하나를 닫음으로써 네가티브 신호 전송선(302) 상을 전송하는 네가티브 신호의 신호 파형(732)의 상승 시간 및 하강 시간을 지연시킨다. 또한, 신호가 포지티브 신호 전송선(301 및 311) 및 네가티브 신호 전송선(302 및 312)을 왕복하지 않을 경우, 즉 포지티브 신호 전송선(301 및 311) 및 네가티브 신호 전송선(302 및 312)을 한쪽 방향으로 전송할 경우, 제어 장치(60)는 포지티브 신호 전송선(301 및 311) 상을 전송하는 신호에 대하여 네가티브 신호 전송선(302 및 312) 상을 전송하는 신호를 지연시키는 시간폭을 상기 왕복의 시간폭의 반으로 하는 것 같은 보상 시간을 가지는 RC 적분 회로에 대응하는 스위치를 선택하는 것이 바람직하다.
도 9는 네가티브 신호의 신호 파형(732)의 상승 시간 및 하강 시간이 지연된 차동 반사 신호(730)의 신호 파형의 일례를 나타낸다. 또한, 도 9에 나타내는 신호 파형(731 및 732)은 도 1에 나타내는 컴퍼레이터(600)의 출력측의 전송선에서의 "C"를 붙여 나타내는 파선으로 둘러싸여진 위치에서 검출되는 파형이다. 지연 보상 회로(400)에서 상기한 바와 같이 네가티브 신호 전송선(302) 상을 전송하는 네가티브 신호의 신호 파형(732)의 상승 시간 및 하강 시간이 지연됨으로써 차동 반사 신호(730)에서의 네가티브 신호의 신호 파형(732)은 예를 들면 도 9에 나타내는 바와 같이 파형의 상승 시간 및 하강 시간이 지연된 실질적인 톱니파가 된다.
제어 장치(60)는 포지티브 신호 및 네가티브 신호의 한 쪽(이 경우는 네가티브 신호)의 신호 파형에서의 상승 시간 및 하강 시간이 지연된 차동 반사 신호(730)가 컴퍼레이터(600)에 입력됨으로써 컴퍼레이터(600)로부터 출력된 비교 결과 신호(750)의 신호 파형(752)을 검출한다. 이에 따라, 컴퍼레이터(600)의 신호 파형은 도 8의 신호 파형(751)에 대하여 시간적으로는 지연되지만, 파형 자체는 거의 같은 모양이다. 즉, 컴퍼레이터(600)의 상기 신호 파형에서 상승 시간 "Tr" 및 하강 시간 "Tf"는 도 8의 신호 파형(751)과 동등한 폭으로 억제할 수 있다.
시험 장치(10)는 제어 장치(60)에 의해 지연을 보상하는 스위치가 설정된 후에 퍼포먼스 보드(40)가 보유하는 피시험 디바이스(45)를 시험한다. 당해 시험에서는 우선 케이블 유닛(30)의 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302) 상에 배치된 스위치(331 및 332)를 닫은 상태에서 제어 장치(60)가 퍼포먼스 보드(40)에 보유되어 있는 피시험 디바이스(45)에 입력되는 시험 신호의 패턴 데이타를 생성한다는 취지의 명령을 패턴 발생부(110)에 보낸다. 이 경우에 제어 장치(60)는 지연을 보상하는 RC 적분 회로에 대응한 스위치 예를 들면 스위치(474)를 닫는다. 패턴 발생부(110)는 제어 장치(60)로부터 보내지는 상기 패턴 데이타 를 생성한다는 취지의 신호를 받으면 시험 신호의 패턴 데이타를 생성해서 파형 정형부(120)에 출력한다. 파형 정형부(120)는 패턴 발생부(110)에서 생성된 패턴 데이타를 정형하여 드라이버(200)에 보낸다.
드라이버(200)는 파형 정형부(120)에서 정형된 패턴 데이타에 기초하여 상기 차동 검출 신호(710)와 마찬가지로 포지티브 신호와 네가티브 신호의 전위차에 의해 표현되는 차동 신호인 차동 시험 신호를 생성한다. 또한, 드라이버(200)는 생성된 상기 차동 시험 신호 가운데 포지티브 신호를 포지티브 신호 전송선(301)에 출력하며 네가티브 신호를 네가티브 신호 전송선(302)에 출력한다.
여기서, 포지티브 신호 및 네가티브 신호는 각각 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302)에 의해 전송되어 퍼포먼스 보드(40)가 보유하는 피시험 디바이스(45)의 단자(43 및 44)로부터 피시험 디바이스(45) 내로 입력된다. 이에 따라, 피시험 디바이스(45)에서의 당해 단자(43 및 44)에 할당된 기능이 시험된다. 피시험 디바이스(45)의 단자(43 및 44)에 입력된 포지티브 신호 및 네가티브 신호는 피시험 디바이스(45)의 당해 단자(43)로부터 출력되고 다시 각각 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302)에 의해 전송되어 결합점(341 및 342) 및 지연 보상 회로(400)를 거쳐 컴퍼레이터(600)에 입력된다. 여기서, 상기 피시험 디바이스(45)의 시험에 제공된 포지티브 신호 및 네가티브 신호로 이루어지는 차동 신호를 특히 차동 출력 신호라고 칭한다.
여기서, 차동 출력 신호는 지연 보상 회로(400)에서 당해 차동 출력 신호의 포지티브 신호 및 네가티브 신호의 신호간에 생기는 시간적인 지연이 보상된다. 예를 들면, 제어 장치(60)에 의해 스위치(474)가 선택되어 닫혀 있을 경우에는 차동 검출 신호가 당해 스위치(474)에 대응한 RC 적분 회로에 의해 보상 시간만큼 네가티브 신호가 늦어진다.
컴퍼레이터(600)는 상기 차동 출력 신호를 수취하면 당해 차동 출력 신호에서의 포지티브 신호와 상기 네가티브 신호를 비교해서 그 비교 결과에 기초하는 비교 결과 신호(750)를 생성한다. 이 때, 상기한 바와 같이 차동 출력 신호의 포지티브 신호 및 네가티브 신호의 신호간에 생기는 시간적인 지연이 보상되고 있으므로, 도 9에 나타낸 신호와 마찬가지로 컴퍼레이터(600)의 작동 출력 신호의 상승 시간 Tr 및 하강 시간 Tf가 길어지는 것을 방지한다.
더욱이, 컴퍼레이터(600)에서 생성된 차동 출력 신호의 비교 결과 신호는 전송선을 통해서 제어 장치(60)에 입력된다. 제어 장치(60)는 차동 출력 신호의 비교 결과 신호의 신호 파형에 기초하여 피시험 디바이스(45)의 시험 결과의 양부를 판정한다.
이와 같이, 시험 장치(10)는 지연 보상 회로(400)를 갖춤으로써 상기 지연 보상 단계에서 포지티브 신호 전송선(301)에 의해 전송된 포지티브 신호와 네가티브 신호 전송선(302)에 의해 전송된 네가티브 신호의 전송 시간의 시간차를 보상해서 컴퍼레이터(600)에 입력할 수 있다. 이에 따라, 컴퍼레이터(600)의 작동 출력 신호의 상승 시간 Tr 및 하강 시간 Tf가 길어지는 것을 방지하여 당해 작동 출력 신호의 변형을 방지하고 정확한 시험 결과를 얻을 수 있다.
또한, 상기 제어 장치(60)는 차동 반사 신호(730)에서의 포지티브 신호의 신 호 파형(731) 및 네가티브 신호의 신호 파형(732)의 시간차를 내부 클럭에 기초하여 산출하지만, 시간차를 산출하는 방법은 이것에 한정되지는 않는다. 다른 방법으로서 제어 장치(60)는 컴퍼레이터(600)로부터 입력된 비교 결과 신호(750)에서의 신호 파형의 상승 시간에 대한 기울기, 하강 시간에 대한 기울기, 또는 이들 양쪽에 기초하여 기울기가 작은 만큼 시간차를 크게 산출하여도 된다. 이 경우, 제어 장치(60)는 비교 결과 신호(750)에서의 신호 파형이 상승할 때 등의 고주파 성분을 필터링하여 당해 고주파 성분의 강도가 작은 만큼 상승 등의 기울기를 작게 하여서 시간차를 크게 산출하여도 된다.
또한, 상기 지연 보상 회로(400)에서 캐패시터(411, 412, 413, 414, 415, 및 416)의 용량은 각각 달라도 된다. 또한, 상기 지연 보상 회로(400)에서는 스위치(471, 472, 473, 474, 475, 및 476)의 개폐에 의해 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302)의 각각에 설치될 수 있는 RC 적분기의 수는 각각 최대 세 개이었지만, 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302)의 각각에 저항, 캐패시터, 및 스위치를 늘림으로써 더 많은 RC 적분기를 배치하여도 된다. 이에 따라, 보다 많은 RC 적분기를 설치해서 상기 차동 출력 신호의 포지티브 신호 및 네가티브 신호의 신호간에 생기는 시간적인 지연을 보상할 수 있으므로, 당해 시간적인 지연이 클 경우라도 각 RC 적분기의 캐패시터의 용량을 작게 할 수 있다. 따라서, 각각의 RC 적분기에서 신호에 큰 반사가 생기기 어렵다.
또한, 상기한 바와 같이 캐패시터(411, 412, 413, 414, 415, 및 416)의 각각이 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302)의 각 전송선 상에 간 격을 두고 설치된 복수의 접속점의 하나와 기준 전위 사이에 배치되므로, 각각의 캐패시터(411, 412, 413, 414, 415, 및 416)를 포함하는 RC 적분기에서 신호의 반사가 생긴 경우에도 각각의 RC 적분기에서 반사된 신호의 위상이 벗어나므로 전송되는 신호가 뒤섞이는 것을 방지할 수 있다.
또한, 저항(451, 452, 453, 454, 455, 및 456)은 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302)의 각각에서의 전송선 상의 선로 저항이어도 된다. 이에 따라, 지연 보상 회로(400)에 이용하는 부품 갯수를 줄일 수 있다.
또한, 상기 지연 보상 회로(400)에서 저항(451, 452, 453, 454, 455, 및 456)을 대신하여 인덕턴스를 가지는 인덕턴스 소자를 배치하여도 된다. 이 경우, 예를 들면 스위치(471)가 닫힌 상태에서 저항(451) 대신에 배치되는 인덕턴스 소자 및 캐패시터(411)에 의해 포지티브 신호 전송선(301) 상을 전송하는 포지티브 신호의 신호 파형(731)의 상승 시간 및 하강 시간을 당해 인덕턴스 소자의 인덕턴스의 크기 및 캐패시터(411)의 용량에 의해 결정되는 시정수에 따라 지연시킬 수 있다. 또한, 상기 인덕턴스 소자의 일례는 공심(空芯) 코일이다.
또한, 상기 지연 보상 회로(400)는 저항(451, 452, 453, 454, 455, 및 456), 캐패시터(411, 412, 413, 414, 415, 및 416), 및 상기 인덕턴스 소자와 같이 수동 소자로 구성되어 있다. 한편, 상기 지연 보상 회로(400)에 예를 들면 트랜지스터 등의 능동 소자를 이용한 경우, 차동 반사 신호(730)에서의 포지티브 신호의 신호 파형(731) 및 네가티브 신호의 신호 파형(732)이 변화될 경우가 있다. 이러한 신호 파형의 변화는 시험 장치(10)의 성능상 바람직하지 않다. 따라서, 본 실시 형 태의 시험 장치(10)에 배치되는 지연 보상 회로(400)에 상기한 바와 같이 수동 소자가 이용됨으로써 차동 반사 신호(730)에서의 포지티브 신호의 신호 파형(731) 및 네가티브 신호의 신호 파형(732)을 변화시키지 않고 지연시킬 수 있다.
도 10은 지연 보상 회로(401)의 회로 구성을 나타낸다. 시험 장치(10)는 상기 지연 보상 회로(400)를 대신하여 도 10에 나타내는 지연 보상 회로(401)를 포함하여도 된다. 도 10에 나타내는 바와 같이, 지연 보상 회로(401)는 복수의 캐패시터(417, 418, 및 419), 이들 캐패시터(417, 418, 및 419)와 포지티브 신호 전송선(301) 사이에 설치된 스위치(477, 479, 및 482), 및 당해 캐패시터(417, 418, 및 419)와 네가티브 신호 전송선(302) 사이에 설치된 스위치(478, 481, 및 483)를 포함한다. 상기 캐패시터(417, 418, 및 419)의 각각은 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302)의 각 전송선 상에 간격을 두고 설치된 복수의 접속점의 하나와 기준 전위 사이에 배치된다. 또한, 스위치(477, 479, 및 482)의 각각은 캐패시터(417, 418, 및 419)와 포지티브 신호 전송선(301)의 접속점 사이에 배치되며, 스위치(478, 481, 및 483)의 각각은 캐패시터(417, 418, 및 419)와 네가티브 신호 전송선(302)의 접속점 사이에 배치된다.
또한, 지연 보상 회로(401)는 도 10에 나타내는 바와 같이 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302)의 각 전송선 상에 복수의 저항(451, 452, 453, 454, 455, 및 456)을 포함한다. 이에 따라, 예를 들면 스위치(478)가 열리고 스위치(477)가 닫힌 상태에서 저항(451) 및 캐패시터(417)는 RC 적분기가 되며, 포지티브 신호 전송선(301) 상을 전송하는 포지티브 신호의 신호 파형의 상승 시간 및 하강 시간을 저항(451)의 크기 및 캐패시터(417)의 용량에 의해 결정되는 시정수에 따라 지연시킬 수 있다. 또한, 지연 보상 회로(401)에서의 스위치(477, 478, 479, 481, 482, 및 483)의 개폐는 상기 지연 보상 회로(400)에서의 스위치(471, 472, 473, 474, 475, 476 등)와 마찬가지로 제어 장치(60)에 의해 제어된다.
이와 같이, 지연 보상 회로(401)에서는 캐패시터(417, 418, 및 419)를 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302)의 각 전송선에 RC 적분기를 설치할 경우의 캐패시터로서 공용하는 배치로 되어 있다. 지연 보상 회로(401)에 의하면, 상기 지연 보상 회로(400)와 비교하여 포지티브 신호 전송선(301) 및네가티브 신호 전송선(302)의 각 전송선에 설치할 수 있는 RC 적분기의 최대수를 바꾸지 않고 부품 갯수를 삭감할 수 있다.
도 11은 지연 보상 회로(402)의 회로 구성을 나타낸다. 시험 장치(10)는 상기 지연 보상 회로(400 및 401)를 대신하여 도 11에 나타내는 지연 보상 회로(402)를 포함하여도 된다. 도 11에 나타내는 바와 같이, 지연 보상 회로(402)는 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302)의 각 전송선 상에 각각 직렬로 배치된 스위치(484 및 485)와 부분 전송로(421 및422)를 포함한다. 부분 전송로(421 및422)는 각각 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302)과 같은 재질의 전송선을 정리해서 형성된다.
지연 보상 회로(402)에서 예를 들면 스위치(484)를 도 11에 나타내는 상태로부터 전환해서 포지티브 신호 전송선(301) 상을 전송하는 포지티브 신호가 부분 전송로(421)를 통과하도록 한 경우, 포지티브 신호가 당해 부분 전송로(421)를 통과 함으로써 상기 스위치(484)를 전환하기 전과 비교하여 포지티브 신호가 포지티브 신호 전송선(301) 상을 전송하는 시간은 부분 전송로(421)를 통과하는 시간만큼 길어진다. 따라서, 포지티브 신호 전송선(301) 상에서 당해 부분 전송로(421)를 통과한 후 컴퍼레이터(600)에 입력되는 포지티브 신호는 네가티브 신호 전송선(302) 상에서 부분 전송로(422)를 통과하지 않고 컴퍼레이터(600)에 입력되는 네가티브 신호보다도 시간적으로 지연된다.
이와 같이, 지연 보상 회로(402)에서는 포지티브 신호 전송선(301) 상을 전송하는 포지티브 신호를 스위치(484)의 전환에 의해 부분 전송로(421)를 통과시키거나 또는 네가티브 신호 전송선(302) 상을 전송하는 네가티브 신호를 스위치(485)의 전환에 의해 부분 전송로(422)를 통과시킴으로써 당해 포지티브 신호 및 네가티브 신호의 한 쪽이 다른 쪽에 대하여 시간적인 지연을 가질 경우에 당해 지연을 보상할 수 있다. 또한, 이러한 지연 보상 회로(402)에 의하면, 상기 지연을 보상할 경우에 포지티브 신호 및 네가티브 신호의 신호 파형을 바꿀 일이 없으므로, 컴퍼레이터(600)로부터 보다 정밀도가 높은 시험 결과 신호를 출력시킬 수 있다. 또한, 지연 보상 회로(402)에서의 스위치(484 및 485)의 개폐는 상기 지연 보상 회로(400)에서의 스위치(471, 472, 473, 474, 475, 476 등)와 마찬가지로 제어 장치(60)에 의해 제어된다.
도 12는 지연 보상 회로(403)의 회로 구성을 나타낸다. 시험 장치(10)는 상기 지연 보상 회로(400, 401, 및 402)를 대신하여 도 12에 나타내는 지연 보상 회로(403)를 포함하여도 된다. 도 5에 나타내는 바와 같이, 지연 보상 회로(403)는 포지티브 신호 전송선(301)에 대하여 병렬로 접속된 부분 전송로(423, 424, 및 425) 및 이들 부분 전송로(423, 424, 및 425)의 각각에 대응하여 설치된 스위치(487, 488, 및 489)를 포함한다. 또한, 지연 보상 회로(403)는 네가티브 신호 전송선(302)에 대하여 병렬로 접속된 부분 전송로(426, 427, 및 428) 및 이들 부분 전송로(426, 427, 및 428)의 각각에 대응하여 설치된 스위치(492, 493, 및 494)를 포함한다. 부분 전송로(423, 424, 및 425)는 각각 선로 길이가 다르며 이 순서로 짧아진다. 또한, 부분 전송로(426, 427, 및 428)는 마찬가지로 각각 선로 길이가 다르며 이 순서로 짧아진다. 부분 전송로(423, 424, 및 425) 및 부분 전송로(426, 427, 및 428)는 각각 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302)와 같은 재질의 전송선을 정리해서 형성된다. 또한, 포지티브 신호 전송선(301) 상에 설치된 스위치(486)는 포지티브 신호 전송선(301) 상을 전송하는 포지티브 신호에 대해서 부분 전송로(423, 424, 및 425)를 통과시키지 않고 그대로 전송할 경우에 닫힌다. 또한, 네가티브 신호 전송선(302) 상에 설치된 스위치(491)는 네가티브 신호 전송선(302) 상을 전송하는 네가티브 신호에 대해서 부분 전송로(426, 427, 및 428)를 통과시키지 않고 그대로 전송할 경우에 닫힌다.
지연 보상 회로(403)에서는 포지티브 신호 전송선(301) 상을 전송하는 포지티브 신호를 스위치(486, 487, 488, 및 489)의 전환에 의해 선로 길이가 다른 부분 전송로(423, 424, 및 425)를 선택해서 통과시킬 수 있으므로, 당해 포지티브 신호 및 네가티브 신호의 한 쪽이 다른 쪽에 대하여 시간적인 지연을 가질 경우에 당해 지연의 시간폭에 대응해서 보다 정확하게 지연을 보상할 수 있다. 또한, 지연 보 상 회로(403)에서의 스위치(486, 487, 488, 489, 491, 492, 493, 및 494)의 개폐는 상기 지연 보상 회로(400)에서의 스위치(471, 472, 473, 474, 475, 476 등)와 마찬가지로 제어 장치(60)에 의해 제어된다.
또한, 도 1의 실시 형태에 있어서, 지연 보상 회로(400)는 포지티브 신호 전송선(311) 및 네가티브 신호 전송선(312)의 결합점(343 및 344)과 컴퍼레이터(600) 사이에 배치되지만, 배치되는 위치는 이것에 한정되지는 않는다. 다른 예로서, 지연 보상 회로(400)는 드라이버(200)와 포지티브 신호 전송선(301) 및 네가티브 신호 전송선(302)에서의 상기 결합점(341 및 342) 사이에 배치되어도 된다.
또한, 도 1의 실시 형태에서는 케이블 유닛(30)의 포지티브 신호 전송선(311) 및 네가티브 신호 전송선(312)에서의 퍼포먼스 보드(40)가 장치되는 측에 스위치(331 및 332)가 배치되어 있지만, 당해 스위치(331 및 332)가 배치되는 위치는 이것에 한정되지는 않는다. 스위치(331 및 332)는 포지티브 신호 전송로 상 및 네가티브 신호 전송로 상의 어떤 장소에 설치되어도 된다. 더욱이, 다른 예로서 포지티브 신호 전송로 상 및 네가티브 신호 전송로 상에 스위치(331 및 332)를 설치하지 않아도 된다. 이 경우에, 커넥터를 통해서 케이블 유닛(30)에 대하여 퍼포먼스 보드(40)를 착탈함으로써 서로의 포지티브 신호 전송로 및 네가티브 신호 전송로가 전기적으로 접속 또는 절단된다. 따라서, 케이블 유닛(30)의 커넥터를 개방단으로 해서 포지티브 신호 전송선(301 및 311)을 포함하는 포지티브 신호의 전송로에 의해 전송되는 신호와 네가티브 신호 전송선(302 및 312)을 포함하는 네가티브 신호의 전송로에 의해 전송되는 신호의 사이에 생기는 시간적인 지연이 검출 되고 당해 지연이 보상된다. 마찬가지로, 스위치(331 및 332)를 설치하지 않아도 케이블 유닛(30)에 대하여 퍼포먼스 보드(40)가 장착된 상태에서 퍼포먼스 보드(40)의 소켓(46)에 대하여 피시험 디바이스(45)를 착탈함으로써 퍼포먼스 보드(40)의 배선(41 및 42)과 피시험 디바이스(45)의 단자(43 및 44)가 전기적으로 접속 또는 절단된다. 이에 따라, 소켓(46)의 배선(41 및 42)에서의 피시험 디바이스(45)의 단자(43 및 44)측을 개방단으로 해서 포지티브 신호 전송선(301 및 311) 및 배선(41)을 포함하는 전송로에 의해 전송되는 신호와 네가티브 신호 전송선(302 및312) 및 배선(42)을 포함하는 전송로에 의해 전송되는 신호 사이에 생기는 시간적인 지연이 검출되고 당해 지연이 보상된다.
이상, 본 발명을 실시 형태를 이용해서 설명하였지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에 한정되지는 않는다. 상기 실시 형태에 다양한 변경 또는 개량을 더할 수 있는 것은 당업자에게 명확하다. 이와 같은 변경 또는 개량을 추가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이 특허청구의 범위의 기재로부터 명확하다.
도 1은 본 발명의 하나의 실시 형태에 관한 시험 장치(10)의 구성을 나타낸다.
도 2는 지연 보상 회로(400)의 회로 구성을 나타낸다.
도 3은 지연 보상 회로(400)의 구체예의 일부인 가변 용량 회로(800)의 개략 평면도를 나타낸다.
도 4는 도 3의 A-A` 단면에서의 통상 상태의 단면도를 나타낸다.
도 5는 도 3의 A-A` 단면에서의 압전 소자의 신장 상태의 단면도를 나타낸다.
도 6은 차동 검출 신호(710)에서의 포지티브 신호의 신호 파형(711) 및 네가티브 신호의 신호 파형(712)의 일례를 나타낸다.
도 7은 차동 반사 신호(730)에서의 포지티브 신호의 신호 파형(731) 및 네가티브 신호의 신호 파형(732)의 일례를 나타낸다.
도 8은 입력된 차동 신호의 비교 결과에 기초하여 컴퍼레이터(600)가 출력하는 비교 결과 신호(750)의 신호 파형의 일례를 나타낸다.
도 9는 네가티브 신호의 신호 파형(732)의 상승 시간 및 하강 시간이 지연된 차동 반사 신호(730)의 신호 파형의 일례를 나타낸다.
도 10은 지연 보상 회로(401)의 회로 구성을 나타낸다.
도 11은 지연 보상 회로(402)의 회로 구성을 나타낸다.
도 12는 지연 보상 회로(403)의 회로 구성을 나타낸다.
*도면의 주요 부분에 대한 부호의 설명*
10: 시험 장치 30: 케이블 유닛
40: 퍼포먼스 보드 41, 42: 배선
43, 44: 단자 45: 피시험 디바이스
46: 소켓 60: 제어 장치
100: 차동 신호 생성부 110: 패턴 발생부
120: 파형 정형부 200: 드라이버
300: 차동 신호 전송 장치 301, 311: 포지티브 신호 전송선
302, 312: 네가티브 신호 전송선 321, 322: 실드
331, 332: 스위치 341~344: 결합점
400~403: 지연 보상 회로 411~419, 457, 458: 캐패시터
421~433: 부분 전송로 451~456: 저항
471~494: 스위치 600: 컴퍼레이터
710: 차동 검출 신호
711, 712, 730, 731, 732, 751, 752: 신호 파형
750: 비교 결과 신호

Claims (20)

  1. 포지티브 신호와 네가티브 신호의 전위차에 의해 표현되는 차동 신호를 전송하는 차동 신호 전송 장치에 있어서,
    상기 포지티브 신호를 전송하는 포지티브 신호 전송선;
    상기 네가티브 신호를 전송하는 네가티브 신호 전송선; 및
    상기 포지티브 신호와 상기 네가티브 신호의 시간차를 보상하며 보상 시간이 가변적인 지연 보상 회로;
    를 포함하는 차동 신호 전송 장치.
  2. 제1항에 있어서,
    상기 지연 보상 회로는,
    캐패시터; 및
    상기 포지티브 신호 전송선 및 상기 네가티브 신호 전송선의 적어도 한 쪽과 기준 전위 사이에 상기 캐패시터를 삽입하는 스위치;
    를 포함하는 차동 신호 전송 장치.
  3. 제2항에 있어서,
    상기 지연 보상 회로는,
    복수의 상기 캐패시터; 및
    복수의 상기 스위치;
    를 포함하며,
    상기 복수의 스위치의 각각은 상기 캐패시터의 각각에 대응해서 설치되어 있으며, 상기 포지티브 신호 전송선 및 상기 네가티브 신호 전송선의 적어도 한 쪽에 이간해서 설치된 복수의 접속점의 각각과 상기 기준 전위 사이에 당해 스위치에 대응해서 설치된 상기 캐패시터를 접속하는 차동 신호 전송 장치.
  4. 제1항에 있어서,
    상기 지연 보상 회로는,
    용량이 다른 복수의 캐패시터; 및
    상기 포지티브 신호 전송선 및 상기 네가티브 신호 전송선의 적어도 한 쪽과 기준 전위 사이에 상기 복수의 캐패시터의 하나를 선택해서 접속하는 스위치;
    를 포함하는 차동 신호 전송 장치.
  5. 제1항에 있어서,
    상기 지연 보상 회로는,
    선로 길이가 다른 복수의 부분 전송로; 및
    상기 복수의 부분 전송로의 어느 하나를 선택하여 상기 포지티브 신호 전송선 및 상기 네가티브 신호 전송선의 적어도 한 쪽에 직렬로 삽입하는 스위치;
    를 포함하는 차동 신호 전송 장치.
  6. 제1항에 있어서,
    상기 지연 보상 회로는,
    인덕턴스를 가지는 인덕턴스 소자; 및
    상기 포지티브 신호 전송선 및 상기 네가티브 신호 전송선의 적어도 한 쪽에 상기 인덕턴스 소자를 직렬로 삽입하는 스위치;
    를 포함하는 차동 신호 전송 장치.
  7. 제6항에 있어서,
    상기 지연 보상 회로는,
    복수의 상기 인덕턴스 소자; 및
    복수의 상기 스위치;
    를 포함하며,
    상기 복수의 스위치의 각각은 상기 인덕턴스 소자의 각각에 대응해서 설치되며, 상기 포지티브 신호 전송선 및 상기 네가티브 신호 전송선의 적어도 한 쪽의 전송선 상에 대응하는 상기 인덕턴스 소자를 직렬로 삽입하는 차동 신호 전송 장치.
  8. 제2항에 있어서,
    상기 지연 보상 회로는,
    복수의 상기 캐패시터; 및
    복수의 상기 스위치;
    를 포함하며,
    상기 복수의 스위치의 각각은 상기 캐패시터의 각각에 대응해서 설치되어 있으며, 상기 포지티브 신호 전송선 및 상기 네가티브 신호 전송선의 각각과 기준 전위 사이에 대응하는 상기 캐패시터를 삽입하는 차동 신호 전송 장치.
  9. 제3항에 있어서,
    상기 포지티브 신호 전송선 및 상기 네가티브 신호 전송선의 각각에 복수의 상기 접속점이 서로 이간해서 설치되고 있으며,
    상기 복수의 스위치의 각각은 상기 복수의 접속점의 각각과 상기 기준 전위 사이에 당해 스위치에 대응해서 설치된 상기 캐패시터를 접속하는 차동 신호 전송 장치.
  10. 제4항에 있어서,
    상기 지연 보상 회로는 복수의 상기 스위치를 포함하며,
    복수의 상기 스위치의 하나는 선택한 상기 캐패시터를 상기 포지티브 신호 전송선과 기준 전위 사이에 접속하며,
    복수의 상기 스위치의 다른 하나는 선택한 상기 캐패시터를 상기 네가티브 신호 전송선과 기준 전위 사이에 접속하는 차동 신호 전송 장치.
  11. 제5항에 있어서,
    상기 지연 보상 회로는 복수의 상기 스위치를 포함하며,
    복수의 상기 스위치의 하나는 선택한 상기 부분 전송로를 상기 포지티브 신호 전송선 상에 직렬로 삽입하며,
    복수의 상기 스위치의 다른 하나는 선택한 상기 부분 전송로를 상기 네가티브 신호 전송선 상에 직렬로 삽입하는 차동 신호 전송 장치.
  12. 제6항에 있어서,
    상기 지연 보상 회로는 복수의 상기 인덕턴스 소자 및 복수의 상기 스위치를 포함하며,
    상기 복수의 스위치의 각각은 상기 인덕턴스 소자의 각각에 대응해서 설치되어 있으며, 대응하는 상기 인덕턴스 소자를 상기 포지티브 신호 전송선 및 상기 네가티브 신호 전송선의 각각에 직렬로 삽입하는 차동 신호 전송 장치.
  13. 제12항에 있어서,
    상기 포지티브 신호 전송선 및 상기 네가티브 신호 전송선의 적어도 일부가 기준 전위의 실드에 의해 둘러싸여진 동축 케이블인 차동 신호 전송 장치.
  14. 시험 장치에 있어서,
    피시험 디바이스에 입력하는 시험 신호를 생성하는 시험 신호 생성부;
    상기 시험 신호를 포지티브 신호와 네가티브 신호의 전위차에 의해 표현되는 차동 신호로 변환된 차동 시험 신호를 생성하는 핀 일렉트로닉스; 및
    상기 차동 시험 신호를 수취하여 상기 피시험 디바이스에 입력하는 퍼포먼스 보드
    를 포함하며,
    상기 핀 일렉트로닉스는,
    상기 포지티브 신호를 전송하는 포지티브 신호 전송선;
    상기 네가티브 신호를 전송하는 네가티브 신호 전송선; 및
    상기 포지티브 신호 전송선을 포함하는 전송로 및 상기 네가티브 신호 전송선을 포함하는 전송로의 길이의 차이에 의해 생기는 상기 포지티브 신호와 상기 네가티브 신호의 전송 시간의 시간차를 보상하는 지연 보상 회로;
    를 포함하며,
    상기 지연 보상 회로는 보상 시간이 가변인 시험 장치.
  15. 제14항에 있어서,
    상기 포지티브 신호 전송선 및 상기 네가티브 신호 전송선의 적어도 일부가 기준 전위의 실드에 의해 둘러싸여진 동축 케이블인 시험 장치.
  16. 제15항에 있어서,
    상기 핀 일렉트로닉스와 상기 퍼포먼스 보드 사이에 배치되며 상기 동축 케이블을 포함하는 케이블 유닛을 더 포함하며,
    상기 지연 보상 회로는 상기 포지티브 신호를 전송하는 상기 동축 케이블의 길이와 상기 네가티브 신호를 전송하는 상기 동축 케이블의 길이의 차이에 의해 생기는 상기 포지티브 신호와 상기 네가티브 신호의 전송 시간의 차이를 미리 보상하는 시험 장치.
  17. 제16항에 있어서,
    상기 퍼포먼스 보드는 상기 피시험 디바이스로부터 출력된 신호를 포지티브 신호와 네가티브 신호의 전위차에 기초하는 차동 출력 신호로서 출력하며,
    상기 핀 일렉트로닉스는 상기 차동 출력 신호를 수취하여 상기 포지티브 신호와 상기 네가티브 신호를 비교하고 비교 결과에 기초하는 시험 결과 신호를 생성하며,
    상기 지연 보상 회로는 상기 시험 결과 신호에 기초하여 상기 포지티브 신호 전송선 및 상기 네가티브 신호 전송선의 길이의 차이에 의해 생기는 상기 차동 출력 신호에서의 상기 포지티브 신호와 상기 네가티브 신호의 전송 시간의 시간차를 보상하는 시험 장치.
  18. 제15항에 있어서,
    상기 퍼포먼스 보드는 상기 피시험 디바이스를 자유롭게 착탈할 수 있도록 보유하는 소켓 및 상기 동축 케이블로부터 상기 소켓에 장착된 상기 피시험 디바이스까지를 전기적으로 접속하는 배선을 포함하며,
    상기 지연 보상 회로는 상기 포지티브 신호를 전송하는 상기 동축 케이블 및 상기 배선의 길이와 상기 네가티브 신호를 전송하는 상기 동축 케이블 및 상기 배선의 길이의 차이에 의해 생기는 상기 포지티브 신호와 상기 네가티브 신호의 전송 시간의 차이를 미리 보상하는 시험 장치.
  19. 제14항 내지 제17항의 어느 하나의 항에 있어서,
    상기 지연 보상 회로는 상기 포지티브 신호 전송선의 일단을 개방하고 상기 포지티브 신호 전송선에 의해 전송된 후 상기 일단에서 반사하고 다시 상기 포지티브 신호 전송선에 의해 전송된 상기 포지티브 신호와, 상기 네가티브 신호 전송선의 일단을 개방하고 상기 네가티브 신호 전송선에 의해 전송된 후 상기 일단에서 반사하고 다시 상기 네가티브 신호 전송선에 의해 전송된 상기 네가티브 신호의 전송 시간의 시간차를 검출하고, 상기 시간차에 기초하여 상기 보상 시간을 설정하는 시험 장치.
  20. 제17항에 있어서,
    상기 지연 보상 회로는 상기 시험 결과 신호에서의 상승, 하강, 또는 그 양쪽에 기초하여 상기 포지티브 신호 전송선 및 상기 네가티브 신호 전송선의 길이의 차이에 의해 생기는 상기 차동 출력 신호에서의 상기 포지티브 신호와 상기 네가티 브 신호의 전송 시간의 시간차를 산출하는 시험 장치.
KR1020080088804A 2007-09-12 2008-09-09 차동 신호 전송 장치 및 시험 장치 KR101066563B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00237087 2007-09-12
JP2007237087A JP2009071533A (ja) 2007-09-12 2007-09-12 差動信号伝送装置および試験装置

Publications (2)

Publication Number Publication Date
KR20090027582A true KR20090027582A (ko) 2009-03-17
KR101066563B1 KR101066563B1 (ko) 2011-09-21

Family

ID=40607349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080088804A KR101066563B1 (ko) 2007-09-12 2008-09-09 차동 신호 전송 장치 및 시험 장치

Country Status (3)

Country Link
US (1) US7965092B2 (ko)
JP (1) JP2009071533A (ko)
KR (1) KR101066563B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113810070A (zh) * 2020-06-17 2021-12-17 瑞昱半导体股份有限公司 可传输多组数据流的信号传输装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101003335B1 (ko) * 2005-10-12 2010-12-23 가부시키가이샤 어드밴티스트 시험 장치, 핀 일렉트로닉스 카드, 전기 기기, 및 스위치
WO2010029597A1 (ja) * 2008-09-10 2010-03-18 株式会社アドバンテスト 試験装置および回路システム
TWI397262B (zh) * 2008-09-18 2013-05-21 Realtek Semiconductor Corp 直流電位重建方法及裝置
JP5653787B2 (ja) * 2011-02-10 2015-01-14 オリンパス株式会社 接続構造及び接続方法
US10776484B2 (en) * 2015-01-13 2020-09-15 National University Corporation Kobe University On-chip monitor circuit and semiconductor chip
US10541897B2 (en) 2017-05-16 2020-01-21 Western Digital Technologies, Inc. Mismatch compensation at differential signal receiver
US10033524B1 (en) * 2017-05-16 2018-07-24 Western Digital Technologies, Inc. Differential signal mismatch compensation

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4346315A (en) * 1980-08-25 1982-08-24 The United States Of America As Represented By The Secretary Of The Army Switched delay line for steerable null antenna system
JPH0619324A (ja) 1992-07-06 1994-01-28 Konica Corp 現像装置
JP2595104Y2 (ja) * 1992-07-31 1999-05-24 安藤電気株式会社 差動ゲートによるタイミング調整回路
JP3049579B2 (ja) * 1992-07-31 2000-06-05 安藤電気株式会社 差動ゲートによるタイミング調整回路
JP3163960B2 (ja) * 1995-07-28 2001-05-08 安藤電気株式会社 伝送線路伝搬遅延時間測定システムにおける伝搬遅延時間補正方法
US6469493B1 (en) * 1995-08-01 2002-10-22 Teradyne, Inc. Low cost CMOS tester with edge rate compensation
JPH1126593A (ja) * 1997-07-07 1999-01-29 Hitachi Ltd 半導体集積回路装置
JP4130709B2 (ja) 1998-06-23 2008-08-06 株式会社アドバンテスト 半導体デバイス試験装置および信号出力装置
JP2000131479A (ja) * 1998-10-29 2000-05-12 Hitachi Ltd 制御棒及び制御棒の製造方法
US6557066B1 (en) * 1999-05-25 2003-04-29 Lsi Logic Corporation Method and apparatus for data dependent, dual level output driver
JP4449193B2 (ja) * 2000-08-01 2010-04-14 ソニー株式会社 遅延回路、電圧制御遅延回路、電圧制御発振回路、遅延調整回路、ｄｌｌ回路及びｐｌｌ回路
US6675117B2 (en) 2000-12-12 2004-01-06 Teradyne, Inc. Calibrating single ended channels for differential performance
JP2002374312A (ja) * 2001-06-18 2002-12-26 Matsushita Electric Ind Co Ltd 差動信号遅延装置、並びに、それを用いた受信装置及び通信システム
US6831473B2 (en) * 2002-06-25 2004-12-14 Teradyne, Inc. Ring calibration apparatus and method for automatic test equipment
US6870415B2 (en) * 2002-09-12 2005-03-22 Broadcom Corporation Delay generator with controlled delay circuit
US6888415B2 (en) * 2002-11-26 2005-05-03 Intel Corporation Ring oscillator devices and methods of generating signals
EP1612571A4 (en) 2003-04-04 2010-03-03 Advantest Corp CONNECTION UNIT, TEST HEAD AND TEST UNIT
JP2004327797A (ja) * 2003-04-25 2004-11-18 Toshiba Corp 半導体集積回路装置及び半導体集積回路装置を用いたシステム
US6956442B2 (en) * 2003-09-11 2005-10-18 Xilinx, Inc. Ring oscillator with peaking stages
JP2005172715A (ja) 2003-12-15 2005-06-30 Matsushita Electric Ind Co Ltd スキュー測定用回路、およびスキュー測定回路
JP2005244479A (ja) * 2004-02-25 2005-09-08 Fujitsu Ltd 伝送装置
JP2006012046A (ja) * 2004-06-29 2006-01-12 Oki Electric Ind Co Ltd システムｌｓｉ
US7453258B2 (en) * 2004-09-09 2008-11-18 Formfactor, Inc. Method and apparatus for remotely buffering test channels
US7274232B2 (en) * 2005-03-17 2007-09-25 Realtek Semiconductor Corp. Variable delay clock synthesizer
US7551011B2 (en) * 2006-08-10 2009-06-23 Ameritherm, Inc. Constant phase angle control for frequency agile power switching systems

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113810070A (zh) * 2020-06-17 2021-12-17 瑞昱半导体股份有限公司 可传输多组数据流的信号传输装置
CN113810070B (zh) * 2020-06-17 2023-01-10 瑞昱半导体股份有限公司 可传输多组数据流的信号传输装置

Also Published As

Publication number Publication date
US20100001776A1 (en) 2010-01-07
JP2009071533A (ja) 2009-04-02
US7965092B2 (en) 2011-06-21
KR101066563B1 (ko) 2011-09-21

Similar Documents

Publication Publication Date Title
KR101066563B1 (ko) 차동 신호 전송 장치 및 시험 장치
KR100861602B1 (ko) 집적 회로 웨이퍼 테스터의 타이밍을 보정하기 위한 시스템
US6570397B2 (en) Timing calibration and timing calibration verification of electronic circuit testers
US8816713B2 (en) Probe card having adjustable high frequency signal transmission path for transmission of high frequency signal
KR101293381B1 (ko) 전자 장치를 테스트하기 위한 시스템의 동작 주파수를증가시키는 방법 및 장치
WO2005081004A1 (ja) スキュー調整方法、スキュー調整装置および試験装置
US20010002794A1 (en) Split resistor probe and method
US8098076B2 (en) Method and apparatus for terminating a test signal applied to multiple semiconductor loads under test
JP5025224B2 (ja) 試験装置、ドライバコンパレータチップ、応答測定装置および校正方法
JP2003098222A (ja) 検査用基板、検査装置及び半導体装置の検査方法
US7372288B2 (en) Test apparatus for testing multiple electronic devices
KR20020075733A (ko) 집적 회로 테스터의 소켓 보정을 위한 방법 및 장치
KR101178069B1 (ko) 상호 접속 기판, 스큐 측정 방법 및 시험 장치
JP2001042002A (ja) 半導体デバイス試験装置のタイミング校正用コンタクトボード・このコンタクトボードに接触するプローブ
KR101762383B1 (ko) 반도체 시험 장치에 있어서의 전기 길이 측정 방법
KR20130142906A (ko) 시험 장치
US7078924B2 (en) Methodology to accurately test clock to signal valid and slew rates of PCI signals
WO2010001440A1 (ja) 試験装置およびソケットボード
US20050210332A1 (en) Module with trigger bus for SOC tester and a method of timing calibration in the module
JP2007243068A (ja) プローブ校正用治具、校正用治具付きプローブカードおよびデバイス測定装置
KR20020045507A (ko) 집적회로 테스터 조정방법 및 장치
JPH0754817B2 (ja) 半導体検査装置
JP2012042276A (ja) 半導体試験装置およびリレーのオフ容量異常検出方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140825

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150825

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160825

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180823

Year of fee payment: 8