JP2007243068A - プローブ校正用治具、校正用治具付きプローブカードおよびデバイス測定装置 - Google Patents
プローブ校正用治具、校正用治具付きプローブカードおよびデバイス測定装置 Download PDFInfo
- Publication number
- JP2007243068A JP2007243068A JP2006066624A JP2006066624A JP2007243068A JP 2007243068 A JP2007243068 A JP 2007243068A JP 2006066624 A JP2006066624 A JP 2006066624A JP 2006066624 A JP2006066624 A JP 2006066624A JP 2007243068 A JP2007243068 A JP 2007243068A
- Authority
- JP
- Japan
- Prior art keywords
- input
- probe
- detection
- measurement
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Abstract
【課題】デバイス測定装置を小型で低コストに実現可能なプローブ校正用治具等を提供する。
【解決手段】本プローブ校正用治具3は、信号の入力端子と出力端子を兼ねる入出力端子Toを備え、測定プローブ42を通ることによって特性が変化した交流信号Viを入出力端子Toから入力して検波し、直流の検波電圧Voに変換し、検波電圧Voを入出力端子Toから出力する検波回路34と、検波回路34の入出力端子Toに電気的に接続され、測定プローブ42と接触可能な入出力電極パッド32とを有する。
【選択図】図10
【解決手段】本プローブ校正用治具3は、信号の入力端子と出力端子を兼ねる入出力端子Toを備え、測定プローブ42を通ることによって特性が変化した交流信号Viを入出力端子Toから入力して検波し、直流の検波電圧Voに変換し、検波電圧Voを入出力端子Toから出力する検波回路34と、検波回路34の入出力端子Toに電気的に接続され、測定プローブ42と接触可能な入出力電極パッド32とを有する。
【選択図】図10
Description
本発明は、測定プローブから出力される交流信号を検波するプローブ校正用治具、校正用治具付きプローブカード、および、デバイス測定装置に関する。
半導体集積回路デバイス(ICデバイス)は、図1に示す半導体ウェハ100から切り出された図2に示す個片チップ(ICチップ)101を様々な形態のパッケージに収容した電子部品である。
図3に、モールド樹脂などによりICチップが封入されたインライン・パッケージ製品102を示す。旧来は、このような樹脂封入タイプのパッケージが殆どであったが、樹脂封入タイプのパッケージはモールド樹脂による特性低下(とくに高周波特性の低下)が著しい。また、樹脂封入タイプのパッケージは外形寸法が規格化され、比較的大面積のICチップを搭載するには、そのパッケージの外形寸法もある程度大きなものとなる。これはインライン形のリード端子のピッチ縮小が困難であることが、その小型化を阻害する1つの要因となっているからである。
図3に、モールド樹脂などによりICチップが封入されたインライン・パッケージ製品102を示す。旧来は、このような樹脂封入タイプのパッケージが殆どであったが、樹脂封入タイプのパッケージはモールド樹脂による特性低下(とくに高周波特性の低下)が著しい。また、樹脂封入タイプのパッケージは外形寸法が規格化され、比較的大面積のICチップを搭載するには、そのパッケージの外形寸法もある程度大きなものとなる。これはインライン形のリード端子のピッチ縮小が困難であることが、その小型化を阻害する1つの要因となっているからである。
一方、最近の携帯情報端末などに見られる電子製品の高性能化、多機能化、小型化の要求にともなって、ICデバイスのパッケージにも様々なタイプが使用されるようになってきている。これらの多くは高密度パッケージと称され、ボール状の面状配置のリードを有するものに代表されるように以前に比べ小型化、高性能化されているが、パッケージすることによる外形寸法がICチップの大きさより大きくなることは避けられない。また、パッケージすることによるコストを削減したい要請も強まっている。
したがって、最近の電子製品においては、そのメイン回路基板(マザーボード)あるいはサブ基板(モジュール基板)などにチップをベアで実装し、結線部分のみ樹脂でポッティングした形態も増えてきている。
このような実装形態でICチップを使用する場合、その特性をウェハ状態で保証する必要がある。
このような実装形態でICチップを使用する場合、その特性をウェハ状態で保証する必要がある。
ウェハ状態の特性測定においては、プローブカードに予め取り付けられている複数の測定プローブを個々のICチップ部の電極パッドに接触させる。そして、このICチップ部の電源用の電極パッドに、半導体ウェハ測定装置(ICテスタ)から電流または電圧を供給して、測定信号を信号入力用の電源パッドに印加し、信号出力端子に現出する電圧または電流を測定する方法がとられている。
このプローブカードの測定プローブは、それ自体で抵抗成分、インダクタンス成分、キャパシタンス成分を有するだけでなく、測定プローブ間の結合容量、結合インダクタンス、その他の導体との結合によって高周波特性が変化する。したがって、プローブカードを使うと所定の高周波特性が得られにくく、正しい測定が行われているかどうかが不明なところがある。たとえば、高周波においてICに印加する電力が、実際にどれだけICチップ部の電極パッドに印加されているかが分からないという不都合があった。
このような不都合に対処するために、プローブカードの測定プローブの先端にて、印加する信号を調整(校正)する方法として、ウェハプローバ(半導体ウェハ測定装置)の中にある、ウェハを搭載するステージ(メインチャック)以外に、もうひとつの信号調節が可能な校正用ステージ(接触体)を有している半導体ウェハ測定装置が知られている(たとえば、特許文献1参照)。
特開2003−307552号公報
この特許文献1に記載の半導体ウェハ測定装置(プローブ装置)は、校正用ステージとウェハを搭載するウェハ測定用ステージが別に設けられ、これらは共通なXYテーブルに固定されている。このため、ウェハ測定用ステージと校正用ステージとのプローブカードに対する位置関係(上下位置関係)を、ウェハの測定時と校正時には切り替える必要がある。そのための手段としてXYテーブル上に、校正用ステージを上下に移動させ、ウェハ測定時には校正用ステージを下げてウェハ測定に邪魔にならないように退避させ、校正時には逆にウェハ測定用ステージより上げるシリンダを備えている。
このような半導体ウェハ測定装置は、校正用ステージおよびそれをプローブカードに対して移動させる機構が必要であり、装置が大掛かりで、その金額が高価であるという課題があった。また、この汎用の半導体ウェハ測定装置を、このような機構を備えるように改造するにも改造費が高くなるという課題があった。
本発明が解決しようとする課題は、デバイス測定装置を小型で低コストに実現可能なプローブ校正用治具、校正用治具付きプローブカード、および、プローブ校正用治具を備えるデバイス測定装置を提供することである。
本発明に係るプローブ校正用治具は、信号の入力端子と出力端子を兼ねる入出力端子を備え、測定プローブを通ることによって特性が変化した交流信号を前記入出力端子から入力して検波し、直流の検波電圧に変換し、前記検波電圧を前記入出力端子から出力する検波回路と、前記検波回路の前記入出力端子に電気的に接続され、前記測定プローブと接触可能な入出力電極パッドとを有する。
本発明に係る校正用治具付きプローブカードは、被検査デバイスの端子配置に合わせて先端位置が調整されている複数の測定プローブを有するカード本体と、前記複数の測定プローブの1つから出力される交流信号を検波するプローブ校正用治具とを備え、前記プローブ校正用治具は、前記1つの測定プローブと接触可能な入出力電極パッドと、前記1つの測定プローブを通ることによって特性が変化した前記交流信号を前記入出力電極パッドから入力して検波し、直流の検波電圧に変換し、前記検波電圧を前記入出力電極パッドに出力する検波回路とを有する。
好適に、前記カード本体は、前記交流信号の入力端子、前記直流の検波電圧の出力端子および前記測定プローブの接続端子を備える交流直流分配器をさらに有する。
好適に、前記カード本体は、前記交流信号の入力端子、前記直流の検波電圧の出力端子および前記測定プローブの接続端子を備える交流直流分配器をさらに有する。
本発明に係るデバイス測定装置は、被検査デバイスの電気的特性を、測定プローブを介して測定する測定部と、前記被検査デバイスと置き換え可能なプローブ校正用治具とを備え、前記プローブ校正用治具は、前記測定プローブと接触可能な入出力電極パッドと、前記測定部から前記測定プローブに出力される交流信号を前記入出力電極パッドから入力して検波し、直流の検波電圧に変換し、前記検波電圧を前記入出力電極パッドに出力する検波回路とを有する。
本発明は好適に、前記検波回路が、検波ダイオードと、前記検波ダイオードのアノードと前記入出力端子との間に接続されているコンデンサと、前記検波ダイオードのカソードと前記入出力端子との間に接続されているインダクタとを有する。
あるいは好適に、前記検波回路が、前記入出力端子からの前記交流信号から直流電源を生成する電源回路と、前記電源回路から電源供給を受ける検波ICと、前記検波ICの入力と前記入出力端子との間に接続されているコンデンサと、前記検波ICの出力と前記入出力端子との間に接続されているインダクタとを有する。
あるいは好適に、前記検波回路が、前記入出力端子からの前記交流信号から直流電源を生成する電源回路と、前記電源回路から電源供給を受ける検波ICと、前記検波ICの入力と前記入出力端子との間に接続されているコンデンサと、前記検波ICの出力と前記入出力端子との間に接続されているインダクタとを有する。
本発明の作用を、デバイス測定装置を例として説明すると、以下の如くである。
デバイス測定装置の測定経路の校正時に、被検査デバイスに置き換えて、当該デバイス測定装置に付属するプローブ校正用治具を当該デバイス測定装置にセットする。そして、プローブ校正用治具の入出力電極パッドに対して、校正を行いたい測定プローブを接触させる。
校正が開始されると、測定部から交流信号が上記測定プローブに印加される。そして、この交流信号はプローブ校正用治具の入出力電極パッドから検波回路に入力される。検波回路は、入力した交流信号を検波し、直流の検波電圧に変換して、交流信号が入力されている入出力電極パッドと同じ入出力電極パッドに出力する。そして、検波電圧は入出力電極パッドから測定プローブを通って測定部に入力され、校正に供せられる。
デバイス測定装置の測定経路の校正時に、被検査デバイスに置き換えて、当該デバイス測定装置に付属するプローブ校正用治具を当該デバイス測定装置にセットする。そして、プローブ校正用治具の入出力電極パッドに対して、校正を行いたい測定プローブを接触させる。
校正が開始されると、測定部から交流信号が上記測定プローブに印加される。そして、この交流信号はプローブ校正用治具の入出力電極パッドから検波回路に入力される。検波回路は、入力した交流信号を検波し、直流の検波電圧に変換して、交流信号が入力されている入出力電極パッドと同じ入出力電極パッドに出力する。そして、検波電圧は入出力電極パッドから測定プローブを通って測定部に入力され、校正に供せられる。
本発明によって、デバイス測定装置を小型で低コストに実現可能なプローブ校正用治具を提供できる。
また、本発明によって、かかるプローブ校正用治具を付属する校正用治具付きプローブカードを提供できる。
さらに、本発明によって、プローブ校正用治具を付属し、このプローブ校正用治具を被検査デバイスと置き換え、デバイス測定時と校正時で測定部を共用できる小型で低コストのデバイス測定装置を実現できる。
また、本発明によって、かかるプローブ校正用治具を付属する校正用治具付きプローブカードを提供できる。
さらに、本発明によって、プローブ校正用治具を付属し、このプローブ校正用治具を被検査デバイスと置き換え、デバイス測定時と校正時で測定部を共用できる小型で低コストのデバイス測定装置を実現できる。
以下、本発明の実施の形態を、図面を参照して詳述する。
本実施の形態は、プローブカードを使用した、たとえばウェハ状態での被検査デバイスの電気的特性試験を行うに当たり、被検査デバイスの端子に印加する電気信号(交流信号)を正確に検波電圧に変換し、これを基に測定プローブにおける電気信号の変化の程度を知ることができ、その結果として、調整(校正)が容易なプローブ校正用治具、その校正用治具付きプローブカード、および、デバイス測定装置に関するものである。
本実施の形態は、プローブカードを使用した、たとえばウェハ状態での被検査デバイスの電気的特性試験を行うに当たり、被検査デバイスの端子に印加する電気信号(交流信号)を正確に検波電圧に変換し、これを基に測定プローブにおける電気信号の変化の程度を知ることができ、その結果として、調整(校正)が容易なプローブ校正用治具、その校正用治具付きプローブカード、および、デバイス測定装置に関するものである。
図4に、本発明のデバイス測定装置の一例である半導体ウェハ測定装置の基本構成を示す。
この半導体ウェハ測定装置1は、装置本体2に、本発明が適用されたプローブ校正用治具3が付属品として備えられていることが大きな特徴である。
装置本体2は、そのウェハプローバボディ26の内部に、ウェハステージ21、ウェハステージの移動装置、たとえばウェハステージ21の昇降が可能なXYテーブル22、ウェハプローバボディ26に固定されプローブカード4が装着されるパフォーマンスボード23、ウェハプローバボディ26に固定されパフォーマンスボード23に接続されているテストヘッド24、および、テストヘッド24にケーブルなどで接続されているテスタ25を有する。このうちプローブカード4、ウェハステージ21、パフォーマンスボード23、テストヘッド24およびテスタ25が、本発明における「測定部」の例に該当する。
この半導体ウェハ測定装置1は、装置本体2に、本発明が適用されたプローブ校正用治具3が付属品として備えられていることが大きな特徴である。
装置本体2は、そのウェハプローバボディ26の内部に、ウェハステージ21、ウェハステージの移動装置、たとえばウェハステージ21の昇降が可能なXYテーブル22、ウェハプローバボディ26に固定されプローブカード4が装着されるパフォーマンスボード23、ウェハプローバボディ26に固定されパフォーマンスボード23に接続されているテストヘッド24、および、テストヘッド24にケーブルなどで接続されているテスタ25を有する。このうちプローブカード4、ウェハステージ21、パフォーマンスボード23、テストヘッド24およびテスタ25が、本発明における「測定部」の例に該当する。
図5(A)にプローブカード4の側面図、図5(B)に、その下面図を示す。また、図6(A)にプローブ校正用治具3の斜視図、図6(B)に、その下面図(裏面図)を、図6(C)に図6(B)のA−A線の断面図を示す。
この2つの図に示すプローブカード4およびプローブ校正用治具3は、本発明における「校正用治具付きプローブカード」の例に該当する。
この2つの図に示すプローブカード4およびプローブ校正用治具3は、本発明における「校正用治具付きプローブカード」の例に該当する。
図5(A)および図5(B)に示すプローブカード4は、円盤状のカード本体41と、カード本体41の中心部に開口されたプローブ配置穴41Aと、プローブ配置穴41A周囲のカード本体41の裏面(下面)からプローブ配置穴41Aの中心に先端を向けて固定されている複数の測定プローブ42とを有する。複数の測定プローブ42の各先端は、測定対象のICチップ部の電極パッド配置に対応して、相互の位置が調整されている。
図6(A)〜図6(C)に示すプローブ校正用治具3は、円盤状の治具本体31と、治具本体の裏面(下面)に大きく形成されている凹部31Aと、治具本体31の表面(上面)に配置されている入出力電極パッド32と、治具本体31の裏面に形成されている凹部31A内に固定されている検波回路34とを有する。
入出力電極パッド32は、図5(A)および図5(B)に示す複数の測定プローブ42の何れか1本の先端が接触する大きさを有する。そして、その入出力電極パッド32の大きさは、詳細は後述するが図5(B)に示す複数の測定プローブ42において、それらの先端のピッチに基づいて決められている。
入出力電極パッド32は、図5(A)および図5(B)に示す複数の測定プローブ42の何れか1本の先端が接触する大きさを有する。そして、その入出力電極パッド32の大きさは、詳細は後述するが図5(B)に示す複数の測定プローブ42において、それらの先端のピッチに基づいて決められている。
検波回路34は、校正時に図4のテスタ25から出力される交流信号(たとえば高周波の正弦波信号)を入力し、当該交流信号を直流の検波電圧に変換するものである。検波電圧は、入力した上記交流信号の電力(または振幅)に依存した電圧値を有する。このように、交流信号の電力を検出することを、ここでは“検波”と称する。
そして検波回路34は、交流信号の入力端子と検波電圧の出力端子を兼ねる入出力端子を備えている。この検波回路34の入出力端子は、図6(C)に示すように、治具本体31の凹部31Aの薄肉部に形成され入出力電極パッド32の裏面に達する貫通穴31Bを通る導体35によって、入出力電極パッド32の裏面に接続されている。
そして検波回路34は、交流信号の入力端子と検波電圧の出力端子を兼ねる入出力端子を備えている。この検波回路34の入出力端子は、図6(C)に示すように、治具本体31の凹部31Aの薄肉部に形成され入出力電極パッド32の裏面に達する貫通穴31Bを通る導体35によって、入出力電極パッド32の裏面に接続されている。
このように検波回路34は、交流信号の入力と、直流信号(検波電圧)の出力とを1つの入出力端子にて行う。そして、検波回路34の入出力端子は、校正時に、図6(A)および図6(C)に示す入出力電極パッド32を介して、図5(A)および図5(B)に示す複数の測定プローブ42の1本に電気的に接続される。したがって、当該測定プローブ42に、校正時に交流信号と直流信号が重畳されるため、両信号を分離する必要がある。
本例では図5(A)に示すように、この交流信号の入力経路から、直流信号(検波電圧)の出力経路を分岐するための手段として、交流直流分配器43をプローブカード4に備える。交流直流分配器43は、カード本体41の上面に設けられ、上記1本の測定プローブ42に電気的に接続されている。これによって、図4のテスタ25からの交流信号を測定プローブ42に伝達し、かつ、検波回路34からの検波電圧を取り出してテスタ25のDC入力端子に送ることができる。
本例では図5(A)に示すように、この交流信号の入力経路から、直流信号(検波電圧)の出力経路を分岐するための手段として、交流直流分配器43をプローブカード4に備える。交流直流分配器43は、カード本体41の上面に設けられ、上記1本の測定プローブ42に電気的に接続されている。これによって、図4のテスタ25からの交流信号を測定プローブ42に伝達し、かつ、検波回路34からの検波電圧を取り出してテスタ25のDC入力端子に送ることができる。
図7に、交流直流分配器43をバイアスティ(Bias-T)から構成した場合の基本回路を示す。
交流直流分配器43は、交流入力端子Tacと、直流出力端子Tdcと、プローブ接続端子Tpとを備える。また、交流直流分配器43は、交流入力端子Tacおよび直流出力端子Tdcと直流出力端子Tdcとの間にコンデンサC1とインダクタL1を備える。コンデンサC1の一方電極が交流入力端子Tacに接続され、他方電極がプローブ接続端子Tpに接続されている。一方、インダクタL1は、コンデンサC1とプローブ接続端子Tpとの接続線と、直流出力端子Tdcとの間に接続されている。このインダクタL1によって交流信号が遮断され、コンデンサC1によって直流信号(検波電圧)が遮断される。
交流直流分配器43は、交流入力端子Tacと、直流出力端子Tdcと、プローブ接続端子Tpとを備える。また、交流直流分配器43は、交流入力端子Tacおよび直流出力端子Tdcと直流出力端子Tdcとの間にコンデンサC1とインダクタL1を備える。コンデンサC1の一方電極が交流入力端子Tacに接続され、他方電極がプローブ接続端子Tpに接続されている。一方、インダクタL1は、コンデンサC1とプローブ接続端子Tpとの接続線と、直流出力端子Tdcとの間に接続されている。このインダクタL1によって交流信号が遮断され、コンデンサC1によって直流信号(検波電圧)が遮断される。
ここで検波回路34の構成を2例、図面を用いて説明する。
<検波回路の構成例1>
図8に検波回路の構成例1を示す。
図8に示す検波回路34Aは、いわゆるダイオード検波回路であり、交流信号を整流するためのダイオードDiを有する。検波回路34Aの入出力端子ToとダイオードDiの入力(アノード)との間に、直流遮断のためのコンデンサC2が接続されている。また、ダイオードDiの出力(カソード)と入出力端子Toとの間に交流成分遮断のためのインダクタL2が接続されている。また、ダイオードDiのアノードと接地電位との間に直流成分除去およびインピーダンス整合のための抵抗R1が接続され、検波ダイオードDiのカソードと接地電位との間に、交流成分を除去し平滑化するためのコンデンサC3と、ノイズ成分を除去するための抵抗R2とが並列に接続されている。この構成では、入出力端子Toからの入出力インピーダンスが50[Ω]となるように、とくにコンデンサC2、抵抗R2およびインダクタL2等の素子定数が決められている。
図8に検波回路の構成例1を示す。
図8に示す検波回路34Aは、いわゆるダイオード検波回路であり、交流信号を整流するためのダイオードDiを有する。検波回路34Aの入出力端子ToとダイオードDiの入力(アノード)との間に、直流遮断のためのコンデンサC2が接続されている。また、ダイオードDiの出力(カソード)と入出力端子Toとの間に交流成分遮断のためのインダクタL2が接続されている。また、ダイオードDiのアノードと接地電位との間に直流成分除去およびインピーダンス整合のための抵抗R1が接続され、検波ダイオードDiのカソードと接地電位との間に、交流成分を除去し平滑化するためのコンデンサC3と、ノイズ成分を除去するための抵抗R2とが並列に接続されている。この構成では、入出力端子Toからの入出力インピーダンスが50[Ω]となるように、とくにコンデンサC2、抵抗R2およびインダクタL2等の素子定数が決められている。
<検波回路の構成例2>
検波回路34Aの同様な機能は、図9に示す検波ICを含む検波回路34Bによっても実現できる。
図9に示す検波回路34Bは、検波IC50、検波IC50に入力される交流信号を基に直流の電源電圧を生成する電源回路51、減衰器(ATT)52、分配器53、直流遮断のためのコンデンサC2、および、交流遮断のためのインダクタL2を有する。このコンデンサC2とインダクタL2は、同一符号を付した図8のものと同じ役割を果たす。
検波回路34Aの同様な機能は、図9に示す検波ICを含む検波回路34Bによっても実現できる。
図9に示す検波回路34Bは、検波IC50、検波IC50に入力される交流信号を基に直流の電源電圧を生成する電源回路51、減衰器(ATT)52、分配器53、直流遮断のためのコンデンサC2、および、交流遮断のためのインダクタL2を有する。このコンデンサC2とインダクタL2は、同一符号を付した図8のものと同じ役割を果たす。
電源回路51は、交流を直流に変換する定電圧回路として、整流ダイオードDi、抵抗R1とR2、および、コンデンサC3を備える。この構成は、図8の検波回路34Aにおいて、コンデンサC2とインダクタL2を省略したものと同じであり、各素子の基本的な機能は同じである。したがって、ここでの接続関係と機能説明は省略する。ただし、素子定数は電源回路として最適な値に決められている。
電源回路51は、直流電圧を入力して、そのレベルを調整して一定電源電圧に変換する低電圧回路として、レギュレータ(REG)54を、さらに有する。レギュレータ54から検波IC50を駆動する直流電源が供給される。
電源回路51は、直流電圧を入力して、そのレベルを調整して一定電源電圧に変換する低電圧回路として、レギュレータ(REG)54を、さらに有する。レギュレータ54から検波IC50を駆動する直流電源が供給される。
分配器53は、この電源回路51に与える交流信号を、検波IC50への交流信号から分岐させる手段である。分配器53は、コンデンサC2の後段に接続され、分配器53の一方出力が電源回路51の入力に接続され、他方出力が、減衰器52を介して検波IC50の入力に接続されている。
減衰器52は、検波IC50の許容入力信号レベルが小さい場合に、交流信号レベルを下げるために設けられている。つまり、検波IC50の電源を供給するためには、その元となる交流信号の電力をある程度大きくする必要があり、それが検波IC50の許容入力信号レベルを超える場合がある。そのような場合、交流信号レベルを減衰器52で低下させる。ただし、その必要がなければ減衰器52を省略することが可能である。
減衰器52は、検波IC50の許容入力信号レベルが小さい場合に、交流信号レベルを下げるために設けられている。つまり、検波IC50の電源を供給するためには、その元となる交流信号の電力をある程度大きくする必要があり、それが検波IC50の許容入力信号レベルを超える場合がある。そのような場合、交流信号レベルを減衰器52で低下させる。ただし、その必要がなければ減衰器52を省略することが可能である。
検波IC50を用いると、図8のダイオード検波の場合より検波精度が高いという利点がある。ただし、検波IC50の電源供給が必要である。そして、本例のように一つの入出力端子Toでプローブと接触する場合、入出力端子Toからの交流信号で電源電圧を生成する必要がある。そのため本例では、図9の構成が採られている。
もちろん、図6のプローブ校正用治具3に直流電源供給の端子を備えるようにすることも可能である。その場合、図9の電源回路51および分配器53は省略できる。しかし、本発明の目的がデバイス測定装置の構成を簡略化しコストを削減することである点を考慮すると、高精度な検波回路を図9の構成にすることが望ましい。
もちろん、図6のプローブ校正用治具3に直流電源供給の端子を備えるようにすることも可能である。その場合、図9の電源回路51および分配器53は省略できる。しかし、本発明の目的がデバイス測定装置の構成を簡略化しコストを削減することである点を考慮すると、高精度な検波回路を図9の構成にすることが望ましい。
つぎに、以上に説明した構成の半導体ウェハ測定装置1の動作を説明する。最初に、校正時の手順および動作を説明する。
図10は、プローブカード4とプローブ校正用治具3とを接触させた校正時の状態を示す断面図である。また、図11は、複数の測定プローブの1つを校正するときに他のプローブの入力電極パッドに対する位置関係を示す上面図である。ここで図11に示す8本の測定用プローブのうち、測定プローブ42Bが、信号経路の構成を行う際の被検査プローブであるとする。
図10は、プローブカード4とプローブ校正用治具3とを接触させた校正時の状態を示す断面図である。また、図11は、複数の測定プローブの1つを校正するときに他のプローブの入力電極パッドに対する位置関係を示す上面図である。ここで図11に示す8本の測定用プローブのうち、測定プローブ42Bが、信号経路の構成を行う際の被検査プローブであるとする。
図4に示す半導体ウェハ測定装置1において、プローブ校正用治具3をウェハステージ21に載せて固定、たとえば真空チャックする。また、プローブカード4を取り付け、その後、プローブカード4とプローブ校正用治具3との位置合わせを行う。より詳細には、XYテーブル22が自動で、あるいは目合わせによる場合は手動で移動し、被検査対象である測定プローブ42Bの先端が、ウェハステージ21上に固定されているプローブ校正用治具3の入出力電極パッド32の位置に合わされる。その状態でXYテーブル22によりウェハステージ21が上昇し、図10および図11に示すように、測定プローブ42Bの先端が入出力電極パッド32に十分に接触する。
入出力電極パッド32の周囲には電気的に接地とされた接地電極パッド36が形成されており、両隣の測定プローブ42Aと42Cは必ず、その先端が接地電極パッド36に接触した状態となる。換言すると、このような状態となるように、測定プローブの各先端のピッチに適合して入出力電極パッド32の大きさが決められ、また、入出力電極パッド32と接し電極パッドとの電気的絶縁を達成するためのギャップ幅などが決められている。
これにより、複数の測定プローブから任意に1つを選んで校正するときは、必ず他の測定プローブは、測定時と同じ条件になる。なお、両端の2つのプローブ42Y,42Zを構成するときは、その両隣の片側のみプローブが存在し、両側にプローブが存在する他のプローブとは測定時の条件が異なるが、これは測定プローブの配置上、やむを得ない。また、実際のICチップの測定においては、信号端子の両側の電極パッドが接地されているとは必ずしも言えないが、一定条件での校正を行う意味では、この方法が好ましく、また、とくに高周波ICでは高い周波数の信号入出力パッドの両端に接地端子を設けることも多く、その意味で現実的な方法である。
なお、測定プローブ42の先端のピッチをICにおける電極パッド配置ルールの最小間隔に設定することで、汎用的に複数の違ったICにも使用することが可能となり、この場合、ICごとにプローブ校正用治具3を製作する必要がなくなる。
これにより、複数の測定プローブから任意に1つを選んで校正するときは、必ず他の測定プローブは、測定時と同じ条件になる。なお、両端の2つのプローブ42Y,42Zを構成するときは、その両隣の片側のみプローブが存在し、両側にプローブが存在する他のプローブとは測定時の条件が異なるが、これは測定プローブの配置上、やむを得ない。また、実際のICチップの測定においては、信号端子の両側の電極パッドが接地されているとは必ずしも言えないが、一定条件での校正を行う意味では、この方法が好ましく、また、とくに高周波ICでは高い周波数の信号入出力パッドの両端に接地端子を設けることも多く、その意味で現実的な方法である。
なお、測定プローブ42の先端のピッチをICにおける電極パッド配置ルールの最小間隔に設定することで、汎用的に複数の違ったICにも使用することが可能となり、この場合、ICごとにプローブ校正用治具3を製作する必要がなくなる。
その状態で図4に示すテスタ25からテストヘッド24およびパフォーマンスボード23を介して検査用の電気信号、たとえば高周波の交流信号Viが、図10の交流直流分配器43の交流入力端子Tacに入力される。交流信号Viは、図7に示す交流直流分配器43内のコンデンサC1を通って、そのプローブ接続端子Tpから測定プローブ42Bに印加される。このとき、交流信号ViはインダクタL1に遮断され、直流出力端子Tdc側に漏洩することがない。
さらに交流信号Viは、測定プローブ42Bから、入出力電極パッド32に供給される。
さらに交流信号Viは、測定プローブ42Bから、入出力電極パッド32に供給される。
このテスタから測定プローブ42Bの先端までの経路を伝達中に、様々な寄生成分によって信号が変化する。この変化後の電気信号が入出力電極パッド32に入力され、検波回路34(図8の検波回路34Aまたは図9の検波回路34B)で検波電圧Voに変換される。
具体的には、たとえば検波回路34Aにおいて、その入出力端子ToからコンデンサC1を介してダイオードDiに入力された交流信号Viを、ここで整流し半波に変換する。さらに、半波信号が、コンデンサC2および信号経路に直列接続される抵抗成分で積分されて直流に変換される。これにより検波回路34Aは、入力された交流信号Viを、その電力(規則的な正弦波の場合は波高値)に応じた直流の検波電圧Voに変換する。整流ダイオードDiからの検波電圧Voは、インダクタL2を通って入出力端子Toから出力される。一方、この検波電圧VoはコンデンサC1により遮断されダイオードDiの入力に伝達されない。
この検波時に、測定プローブ42Bから入力される交流信号Viが、インダクタL2により遮断されダイオードDiの出力に伝達されない。一方、ダイオードDiから出力される検波電圧VoはインダクタL2を通過し、入出力端子To、入出力電極パッド32を経由して測定プローブ42Bに伝わる。
そして、検波電圧Voが、図10の交流直流分配器43に、プローブ接続端子Tpから入力され、図7に示すインダクタL1を通って直流出力端子Tdcを経由してテスタ25に戻される。このとき、交流直流分配器43内のコンデンサC1によって、検波電圧Voが交流入力端子Tac側に漏洩しない。
具体的には、たとえば検波回路34Aにおいて、その入出力端子ToからコンデンサC1を介してダイオードDiに入力された交流信号Viを、ここで整流し半波に変換する。さらに、半波信号が、コンデンサC2および信号経路に直列接続される抵抗成分で積分されて直流に変換される。これにより検波回路34Aは、入力された交流信号Viを、その電力(規則的な正弦波の場合は波高値)に応じた直流の検波電圧Voに変換する。整流ダイオードDiからの検波電圧Voは、インダクタL2を通って入出力端子Toから出力される。一方、この検波電圧VoはコンデンサC1により遮断されダイオードDiの入力に伝達されない。
この検波時に、測定プローブ42Bから入力される交流信号Viが、インダクタL2により遮断されダイオードDiの出力に伝達されない。一方、ダイオードDiから出力される検波電圧VoはインダクタL2を通過し、入出力端子To、入出力電極パッド32を経由して測定プローブ42Bに伝わる。
そして、検波電圧Voが、図10の交流直流分配器43に、プローブ接続端子Tpから入力され、図7に示すインダクタL1を通って直流出力端子Tdcを経由してテスタ25に戻される。このとき、交流直流分配器43内のコンデンサC1によって、検波電圧Voが交流入力端子Tac側に漏洩しない。
テスタ25内に通常、コンピュータベースの演算手段が内蔵され、演算手段が、得られた検波電圧Voを参照して、測定プローブ42Bの番号と電力ロスとの対応を計算またはテーブル参照によって求める。そして、得られた電力ロスから、実際のウェハ測定時に測定プローブ先端に印加すべき最適な電力が求められる。
この動作が全ての測定プローブ、または、校正が必要な測定プローブの全てに対して順次実行される。
この動作が全ての測定プローブ、または、校正が必要な測定プローブの全てに対して順次実行される。
なお、測定プローブ先端から検波回路34までの経路に信号の電力ロスがあると校正誤差になる。
しかし、交流信号Viの周波数が高い場合でも、本例の配置においては、入出力電極パッド32から検波回路34の入出力端子Toまでの経路が短くて信号ロスが殆どない導体35によって達成され、これによる高周波信号(入力交流信号)の変化は殆どない。したがって、入出力電極パッド32に印加された交流信号Viの電力が正確に反映した検波電圧Voが、この検波回路34から出力され入出力電極パッド32に与えられる。
またプローブ校正用治具3は、図11に示すように、単一の測定プローブ42Bのみが入出力電極パッド32に接触し、両隣の入出力電極パッド32B,32Cが接地される構造を有するため、校正時に両隣の入出力電極パッド32B,32Cの影響が十分に低減される。この単一のプローブ接触状態が、最も外側の測定プローブ42Y,42Zを除くと、他の測定プローブを校正する際にも同じになるように、入出力電極パッド32の大きさと、その周囲の接地電極パッド36までのギャップ長とが決められている。したがって、どの測定プローブを校正する際にも条件がほぼ同じになる。
そして、このプローブ先端のピッチと、入出力電極パッド32および接地電極パッド36の配置との関係を、実際にウェハ測定を行う際のICチップにおける電極パッド配置ルールの最小間隔に合わせることができる。具体的には、プローブカード4において測定プローブ42の先端位置が微調整できるようになっているので、その微調整機構を利用して、電極パッド配置が異なるタイプのICチップでも、常に図11のような校正時の状態にすることが可能である。したがって、プローブ校正用治具3を、汎用的に複数の違ったICにも使用することが可能となり、ICごと個別に校正用ウェハを製作する必要がなくなる。
しかし、交流信号Viの周波数が高い場合でも、本例の配置においては、入出力電極パッド32から検波回路34の入出力端子Toまでの経路が短くて信号ロスが殆どない導体35によって達成され、これによる高周波信号(入力交流信号)の変化は殆どない。したがって、入出力電極パッド32に印加された交流信号Viの電力が正確に反映した検波電圧Voが、この検波回路34から出力され入出力電極パッド32に与えられる。
またプローブ校正用治具3は、図11に示すように、単一の測定プローブ42Bのみが入出力電極パッド32に接触し、両隣の入出力電極パッド32B,32Cが接地される構造を有するため、校正時に両隣の入出力電極パッド32B,32Cの影響が十分に低減される。この単一のプローブ接触状態が、最も外側の測定プローブ42Y,42Zを除くと、他の測定プローブを校正する際にも同じになるように、入出力電極パッド32の大きさと、その周囲の接地電極パッド36までのギャップ長とが決められている。したがって、どの測定プローブを校正する際にも条件がほぼ同じになる。
そして、このプローブ先端のピッチと、入出力電極パッド32および接地電極パッド36の配置との関係を、実際にウェハ測定を行う際のICチップにおける電極パッド配置ルールの最小間隔に合わせることができる。具体的には、プローブカード4において測定プローブ42の先端位置が微調整できるようになっているので、その微調整機構を利用して、電極パッド配置が異なるタイプのICチップでも、常に図11のような校正時の状態にすることが可能である。したがって、プローブ校正用治具3を、汎用的に複数の違ったICにも使用することが可能となり、ICごと個別に校正用ウェハを製作する必要がなくなる。
また、プローブ校正用治具3はウェハ形状の広い面積を有し、それに対し、必要な入出力電極パッド32と検波回路34の配置面積は小さい。一方、入出力電極パッド32は、何度もプローブ接触を行うと磨耗する。
そこで、たとえば図12に示すように、入出力電極パッド32と検波回路34の対を複数、たとえば8対程度設けることができる。この数は任意である。
そこで、たとえば図12に示すように、入出力電極パッド32と検波回路34の対を複数、たとえば8対程度設けることができる。この数は任意である。
上述したように本実施の形態によれば、検波回路34を内蔵したプローブ校正用治具3、そのプローブ校正用治具3を付属品として備える校正用治具付きプローブカードを提供することができる。検波回路34は、入力端子と出力端子を兼用した単一の入出力端子Toを備え、その内部構成も、入力する交流信号Viと、それを検波して得られる検波電圧Voとの干渉が防止できるようになっている。さらに、プローブ校正用治具3および検波電圧Voを取り出すための構成が不要である。その代わりに、通常のテスタ25を用いる場合、交流直流分配器43が必要となるが、その回路は1つのコンデンサとインダクタで形成できる。
以上の理由によって、半導体ウェハ測定装置1において、実際のIC測定用と校正用で測定部を分ける必要がなく、共通の測定部を用いて校正を行った後にIC測定を実施できる。よって、半導体ウェハ測定装置1の構成が簡素であり、その分、開発や製造にかかるコストが削減できる。
また、半導体ウェハ測定装置1にプローブ校正機能がない場合、その装置に改造を施すことなく、本発明が適用されたプローブ校正用治具3やプローブカード4を用意するだけで、安価にプローブカード先端での印加電力の調整(校正)が可能となる。
このときプローブ校正用治具3は、ほぼ同じ電極パッド配置ルールを持つIC群には共通で使用することが可能なため、安価に運用することができる。
また、半導体ウェハ測定装置1にプローブ校正機能がない場合、その装置に改造を施すことなく、本発明が適用されたプローブ校正用治具3やプローブカード4を用意するだけで、安価にプローブカード先端での印加電力の調整(校正)が可能となる。
このときプローブ校正用治具3は、ほぼ同じ電極パッド配置ルールを持つIC群には共通で使用することが可能なため、安価に運用することができる。
なお、交流直流分配の機能をテスタ25が有する場合は、交流直流分配器43は不要である。一方で、図5(A)や図10に示すように交流直流分配器43をプローブカード4に設ける場合は、校正すべき測定プローブ42ごとに交流直流分配器43が必要となるが、図4のパフォーマンスボード23やテストヘッド24の内部のリレー等によって信号切り替えを行う構成では、その切り替え機能によって、校正対象の測定プローブ42を任意に交流直流分配器43に接続できるため、交流直流分配器43を単一にすることもできる。
1…半導体ウェハ測定装置、2…装置本体、3…プローブ校正用治具、4…プローブカード、21…ウェハステージ、25…テスタ、26…ウェハプローバボディ、31…治具本体、31A…凹部、32…入出力電極パッド、34,34A,24B…検波回路、35…導体、41…カード本体、42,42B,42C等…測定プローブ、51…電源回路、53…分配器、54…レギュレータ、Di…ダイオード、C2…コンデンサ、L2…インダクタ
Claims (12)
- 信号の入力端子と出力端子を兼ねる入出力端子を備え、測定プローブを通ることによって特性が変化した交流信号を前記入出力端子から入力して検波し、直流の検波電圧に変換し、前記検波電圧を前記入出力端子から出力する検波回路と、
前記検波回路の前記入出力端子に電気的に接続され、前記測定プローブと接触可能な入出力電極パッドと、
を有するプローブ校正用治具。 - 前記検波回路が、
検波ダイオードと、
前記検波ダイオードのアノードと前記入出力端子との間に接続されているコンデンサと、
前記検波ダイオードのカソードと前記入出力端子との間に接続されているインダクタと、
を有する請求項1に記載のプローブ校正用治具。 - 前記検波回路が、
前記入出力端子からの前記交流信号から直流電源を生成する電源回路と、
前記電源回路から電源供給を受ける検波ICと、
前記検波ICの入力と前記入出力端子との間に接続されているコンデンサと、
前記検波ICの出力と前記入出力端子との間に接続されているインダクタと、
を有する請求項1に記載のプローブ校正用治具。 - 前記検波回路が、前記コンデンサと前記検波ICとの間に接続され、前記コンデンサからの前記交流信号を前記検波ICと前記電源回路に分配する分配器を、
さらに有する請求項3に記載のプローブ用校正治具。 - 前記電源回路が、
前記交流信号を検波する電源用検波手段と、
前記電源用検波手段の検波出力を一定電源電圧に変換する定電圧回路と、
を有する請求項3に記載のプローブ校正用治具。 - 複数本の前記測定プローブが並ぶ箇所で、当該複数の測定プローブの先端におけるピッチの許容範囲が予め決められており、前記許容範囲内のピッチを有する複数の測定プローブであれば、その何れか1本の先端のみが接触するように前記入出力電極パッドの大きさが決められている
請求項1に記載のプローブ校正用治具。 - 1本の前記測定プローブの先端が前記入出力電極パッドのいずれの位置に接触した場合でも、他の全ての測定プローブ先端が接触する位置と大きさを有し、かつ、前記電極入力パッドと電気的に絶縁分離されている接地電極プレートを
さらに有する請求項6に記載のプローブ校正用治具。 - 前記検波回路、および、当該検波回路に電気的に接続している前記入出力電極パッドの組が複数設けられている
請求項1に記載のプローブ校正用治具。 - 裏面の一部に凹部が形成されている円盤状の治具本体を有し、
前記治具本体の表面に前記入出力電極パッドが配置され、
前記治具本体の裏面の前記凹部内に前記検波回路が配置され、
前記凹部による前記治具本体の薄肉部を貫通する導体によって、前記検波回路と前記入出力電極パッドが接続されている
請求項1に記載のプローブ校正用治具。 - 被検査デバイスの端子配置に合わせて先端位置が調整されている複数の測定プローブを有するカード本体と、
前記複数の測定プローブの1つから出力される交流信号を検波するプローブ校正用治具と、を備え、
前記プローブ校正用治具は、
前記1つの測定プローブと接触可能な入出力電極パッドと、
前記1つの測定プローブを通ることによって特性が変化した前記交流信号を前記入出力電極パッドから入力して検波し、直流の検波電圧に変換し、前記検波電圧を前記入出力電極パッドに出力する検波回路と、
を有する校正用治具付きプローブカード。 - 前記カード本体は、前記交流信号の入力端子、前記直流の検波電圧の出力端子および前記測定プローブの接続端子を備える交流直流分配器を、
さらに有する請求項10に記載の校正用治具付きプローブカード。 - 被検査デバイスの電気的特性を、測定プローブを介して測定する測定部と、
前記被検査デバイスと置き換え可能なプローブ校正用治具と、を備え、
前記プローブ校正用治具は、
前記測定プローブと接触可能な入出力電極パッドと、
前記測定部から前記測定プローブに出力される交流信号を前記入出力電極パッドから入力して検波し、直流の検波電圧に変換し、前記検波電圧を前記入出力電極パッドに出力する検波回路と、
を有するデバイス測定装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006066624A JP2007243068A (ja) | 2006-03-10 | 2006-03-10 | プローブ校正用治具、校正用治具付きプローブカードおよびデバイス測定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006066624A JP2007243068A (ja) | 2006-03-10 | 2006-03-10 | プローブ校正用治具、校正用治具付きプローブカードおよびデバイス測定装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007243068A true JP2007243068A (ja) | 2007-09-20 |
Family
ID=38588279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006066624A Pending JP2007243068A (ja) | 2006-03-10 | 2006-03-10 | プローブ校正用治具、校正用治具付きプローブカードおよびデバイス測定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007243068A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021161644A1 (ja) * | 2020-02-10 | 2021-08-19 | 株式会社アドバンテスト | 試験装置 |
-
2006
- 2006-03-10 JP JP2006066624A patent/JP2007243068A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021161644A1 (ja) * | 2020-02-10 | 2021-08-19 | 株式会社アドバンテスト | 試験装置 |
KR20210140749A (ko) * | 2020-02-10 | 2021-11-23 | 주식회사 아도반테스토 | 시험 장치 |
KR102545577B1 (ko) | 2020-02-10 | 2023-06-21 | 주식회사 아도반테스토 | 시험 장치 |
JP7323127B2 (ja) | 2020-02-10 | 2023-08-08 | 株式会社アドバンテスト | 試験装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100190540B1 (ko) | 전자 프로브_테스트 장치_ | |
US6563299B1 (en) | Apparatus for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer | |
JP2006506618A (ja) | 組合せ信号用プローブ | |
JPH06213955A (ja) | テストプローブ | |
JP2000171504A (ja) | 半導体評価装置 | |
US8878559B2 (en) | IC current measuring apparatus and IC current measuring adapter | |
CN111736058B (zh) | 适用于芯片测试系统的测试平台 | |
JP2010122139A (ja) | 高周波プローブカード | |
JP2007243068A (ja) | プローブ校正用治具、校正用治具付きプローブカードおよびデバイス測定装置 | |
JP2006170700A (ja) | プローブ校正用治具、校正用治具付きプローブカードおよび半導体ウェハ測定装置 | |
US9915682B2 (en) | Non-permanent termination structure for microprobe measurements | |
US7355431B2 (en) | Test arrangement including anisotropic conductive film for testing power module | |
KR100714569B1 (ko) | 반도체 집적회로 시험장치 | |
JP3249865B2 (ja) | 半導体集積回路装置の製造方法 | |
KR19990017233A (ko) | 고주파용 프로브 카드 | |
TWI580980B (zh) | 半導體測試裝置的電力長度測定方法、校準晶圓的導電性區域的方法 | |
JPH0540131A (ja) | 試験用治具 | |
JPH03205843A (ja) | プローブ装置 | |
JP2000121683A (ja) | 積分による出力信号処理システムを有する近磁界プローブ | |
WO2004113935A2 (en) | Test fixture for impedance measurements | |
JP2008205282A (ja) | プローブカード | |
JPH09102521A (ja) | プローブカード | |
US6867607B2 (en) | Membrane test method and apparatus for integrated circuit testing | |
JP2004296556A (ja) | 静電破壊耐量試験装置および試験方法 | |
KR100290440B1 (ko) | 프로브 카드의 가변 소자 장착 구조 |