JP2001042002A - 半導体デバイス試験装置のタイミング校正用コンタクトボード・このコンタクトボードに接触するプローブ - Google Patents
半導体デバイス試験装置のタイミング校正用コンタクトボード・このコンタクトボードに接触するプローブInfo
- Publication number
- JP2001042002A JP2001042002A JP11217127A JP21712799A JP2001042002A JP 2001042002 A JP2001042002 A JP 2001042002A JP 11217127 A JP11217127 A JP 11217127A JP 21712799 A JP21712799 A JP 21712799A JP 2001042002 A JP2001042002 A JP 2001042002A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- contact
- pin
- pad
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
(57)【要約】
【課題】 ＢＧＡのようにコンタクトが面状に配列さ
れ、各コンタクトに隣接してグランドパッドを形成する
ことができない構造のＩＣソケットに対しても、インピ
ーダンス整合させた状態でＩＣソケットとプローブとの
間で信号を授受できるようにする。 【解決手段】 シグナルパッドの形成領域の両側にグラ
ンドパッドを形成し、プローブではシグナルピンから離
れた位置にグランドピンを装着し、シグナルピンがどの
シグナルパッドに接触してもグランドピンが必ずグラン
ドパッドに接触するように構成し、グランドピンを通じ
て同軸構造のシグナルピンの外部導体をグランドに接続
し、シグナルピンをインピーダンス整合させる。
れ、各コンタクトに隣接してグランドパッドを形成する
ことができない構造のＩＣソケットに対しても、インピ
ーダンス整合させた状態でＩＣソケットとプローブとの
間で信号を授受できるようにする。 【解決手段】 シグナルパッドの形成領域の両側にグラ
ンドパッドを形成し、プローブではシグナルピンから離
れた位置にグランドピンを装着し、シグナルピンがどの
シグナルパッドに接触してもグランドピンが必ずグラン
ドパッドに接触するように構成し、グランドピンを通じ
て同軸構造のシグナルピンの外部導体をグランドに接続
し、シグナルピンをインピーダンス整合させる。
Description
【０００１】
【発明に属する技術分野】この発明は半導体集積回路素
子（以下半導体デバイスと称す）を試験する半導体デバ
イス試験装置に利用して好適なタイミング校正用コンタ
クトボード及びこのコンタクトボードに接触するプロー
ブに関する。
子（以下半導体デバイスと称す）を試験する半導体デバ
イス試験装置に利用して好適なタイミング校正用コンタ
クトボード及びこのコンタクトボードに接触するプロー
ブに関する。
【０００２】
【従来の技術】図７に半導体デバイス試験装置の概略の
構成を示す。図中ＴＥＳは半導体デバイス試験装置の全
体を示す。半導体デバイス試験装置ＴＥＳは主制御器１
１と、パターン発生器１２、タイミング発生器１３、波
形フォーマッタ１４、論理比較器１５、ドライバ１６、
アナログ比較器１７、不良解析メモリ１８、論理振幅基
準電圧源２１、比較基準電圧源２２、デバイス電源２３
等により構成される。
構成を示す。図中ＴＥＳは半導体デバイス試験装置の全
体を示す。半導体デバイス試験装置ＴＥＳは主制御器１
１と、パターン発生器１２、タイミング発生器１３、波
形フォーマッタ１４、論理比較器１５、ドライバ１６、
アナログ比較器１７、不良解析メモリ１８、論理振幅基
準電圧源２１、比較基準電圧源２２、デバイス電源２３
等により構成される。
【０００３】主制御器１１は一般にコンピュータシステ
ムによって構成され、利用者が作製した試験プログラム
にしたがって主にパターン発生器とタイミング発生器１
３を制御し、パターン発生器１２から試験パターンデー
タを発生させ、このパターンデータを波形フォーマッタ
１４で実波形を持つ試験パターン信号に変換し、この試
験パターン信号を論理振幅基準電圧源２１で設定した振
幅値を持った波形に電圧増幅するドライバ１６を通じて
被試験デバイス１９に印加し記憶させる。
ムによって構成され、利用者が作製した試験プログラム
にしたがって主にパターン発生器とタイミング発生器１
３を制御し、パターン発生器１２から試験パターンデー
タを発生させ、このパターンデータを波形フォーマッタ
１４で実波形を持つ試験パターン信号に変換し、この試
験パターン信号を論理振幅基準電圧源２１で設定した振
幅値を持った波形に電圧増幅するドライバ１６を通じて
被試験デバイス１９に印加し記憶させる。
【０００４】被試験デバイス１１９から読み出した応答
信号はアナログ比較器１７で比較基準電圧源２２から与
えられる基準電圧と比較し、所定の論理レベル（Ｈ論理
の電圧、Ｌ論理の電圧）を持っているか否かを判定し、
所定の論理レベルを持っていると判定した信号は論理比
較器１５でパターン発生器１２から出力される期待値と
比較し、期待値と不一致が発生した場合は、その読み出
したアドレスのメモリセルに不良があるものと判定し、
不良発生毎に不良解析メモリ１８に不良アドレスを記憶
し、試験終了時点で例えば不良セルの救済が可能か否か
を判定する。
信号はアナログ比較器１７で比較基準電圧源２２から与
えられる基準電圧と比較し、所定の論理レベル（Ｈ論理
の電圧、Ｌ論理の電圧）を持っているか否かを判定し、
所定の論理レベルを持っていると判定した信号は論理比
較器１５でパターン発生器１２から出力される期待値と
比較し、期待値と不一致が発生した場合は、その読み出
したアドレスのメモリセルに不良があるものと判定し、
不良発生毎に不良解析メモリ１８に不良アドレスを記憶
し、試験終了時点で例えば不良セルの救済が可能か否か
を判定する。
【０００５】ここで、タイミング発生器１３は被試験デ
バイス１９に与える試験パターン信号の波形の立上がり
のタイミング及び立下りのタイミングを規定するタイミ
ングと、論理比較器１５で論理比較のタイミングを規定
するストローブパルスのタイミングを発生する。これら
の各タイミングは利用者が作製した試験プログラムに記
載され、利用者が意図したタイミングで被試験デバイス
１９を動作させ、またその動作が正常か否かを試験でき
るように構成されている。
バイス１９に与える試験パターン信号の波形の立上がり
のタイミング及び立下りのタイミングを規定するタイミ
ングと、論理比較器１５で論理比較のタイミングを規定
するストローブパルスのタイミングを発生する。これら
の各タイミングは利用者が作製した試験プログラムに記
載され、利用者が意図したタイミングで被試験デバイス
１９を動作させ、またその動作が正常か否かを試験でき
るように構成されている。
【０００６】図７では被試験デバイス１９の一つの入力
ピンに試験パターン信号を供給する構成と、一つの出力
ピンから出力される応答信号を取り込んで論理比較する
構成を示しているが、現実には図７に示した構成が被試
験デバイス１９のピンの数だけ設けられる。被試験デバ
イス１９がメモリであるものとすると６４ピン程度、被
試験デバイス１９がロジックＩＣの場合は２５０〜５０
０ピン程度となる。
ピンに試験パターン信号を供給する構成と、一つの出力
ピンから出力される応答信号を取り込んで論理比較する
構成を示しているが、現実には図７に示した構成が被試
験デバイス１９のピンの数だけ設けられる。被試験デバ
イス１９がメモリであるものとすると６４ピン程度、被
試験デバイス１９がロジックＩＣの場合は２５０〜５０
０ピン程度となる。
【０００７】これらの多数のピン数の各試験パターン供
給路及び応答信号の取り込み通路の各信号伝搬遅延時間
は一定値に揃えられている必要がある。各信号伝搬通路
の信号伝搬遅延時間を一定値に揃える調整を一般にスキ
ュー調整と称している。図８に試験パターン供給路のス
キュー調整を行う様子を示す。被試験デバイス（図８で
は省略している。）の各ピンに対応して設けられるドラ
イバ１６Ａ、１６Ｂ、１６Ｃ、１６Ｄ、にはタイミング
発生器、パターン発生器、波形フォーマッタ等を内蔵し
た装置３０から試験パターン信号が入力される。各試験
パターン信号の伝送路には可変遅延素子ＤＹ１、ＤＹ
２、ＤＹ３、ＤＹ４が挿入され、この可変遅延素子ＤＹ
１〜ＤＹ４の遅延時間を調整してテストヘッド４０に設
けたＩＣソケット４３の各ピンに与えられる試験パター
ン信号の位相が一定値となるようにスキュー調整を行
う。
給路及び応答信号の取り込み通路の各信号伝搬遅延時間
は一定値に揃えられている必要がある。各信号伝搬通路
の信号伝搬遅延時間を一定値に揃える調整を一般にスキ
ュー調整と称している。図８に試験パターン供給路のス
キュー調整を行う様子を示す。被試験デバイス（図８で
は省略している。）の各ピンに対応して設けられるドラ
イバ１６Ａ、１６Ｂ、１６Ｃ、１６Ｄ、にはタイミング
発生器、パターン発生器、波形フォーマッタ等を内蔵し
た装置３０から試験パターン信号が入力される。各試験
パターン信号の伝送路には可変遅延素子ＤＹ１、ＤＹ
２、ＤＹ３、ＤＹ４が挿入され、この可変遅延素子ＤＹ
１〜ＤＹ４の遅延時間を調整してテストヘッド４０に設
けたＩＣソケット４３の各ピンに与えられる試験パター
ン信号の位相が一定値となるようにスキュー調整を行
う。
【０００８】尚、テストヘッド４０はマザーボード４１
と、ソケットボード４２とこのソケットボード４２に実
装したＩＣソケット４３とによって構成される。図８で
はＩＣソケット４３を１個だけ示すが、現実にはソケッ
トボード４２にメモリ試験の場合は６４個程度のＩＣソ
ケットが実装される。スキュー調整を行う場合にはＩＣ
ソケット４３にコンタクトボード４４を装着し、コンタ
クトボード４４に形成したシグナルパッドを通じてＩＣ
ソケット４３の各ピンにプローブ４５を接触させ、プロ
ーブ４５を通じてオシロスコープ４６にＩＣソケット４
３に与えられる試験パターン信号を印加し、標準として
定めたピンに印加される試験パターン信号とスキュー調
整をすべきピンに印加される試験パターン信号との位相
差を求め、この位相差がゼロとなるように可変遅延素子
ＤＹ１乃至ＤＹ４を調整してスキュー調整が行われる。
プローブ４５は自動位置決装置４７で自動的に位置決め
されてコンタクトボード４４上に形成されたシグナルパ
ッドに接触され、自動的にスキュー調整が行われる。
と、ソケットボード４２とこのソケットボード４２に実
装したＩＣソケット４３とによって構成される。図８で
はＩＣソケット４３を１個だけ示すが、現実にはソケッ
トボード４２にメモリ試験の場合は６４個程度のＩＣソ
ケットが実装される。スキュー調整を行う場合にはＩＣ
ソケット４３にコンタクトボード４４を装着し、コンタ
クトボード４４に形成したシグナルパッドを通じてＩＣ
ソケット４３の各ピンにプローブ４５を接触させ、プロ
ーブ４５を通じてオシロスコープ４６にＩＣソケット４
３に与えられる試験パターン信号を印加し、標準として
定めたピンに印加される試験パターン信号とスキュー調
整をすべきピンに印加される試験パターン信号との位相
差を求め、この位相差がゼロとなるように可変遅延素子
ＤＹ１乃至ＤＹ４を調整してスキュー調整が行われる。
プローブ４５は自動位置決装置４７で自動的に位置決め
されてコンタクトボード４４上に形成されたシグナルパ
ッドに接触され、自動的にスキュー調整が行われる。
【０００９】尚、オシロスコープ４６には基準と定めた
信号の位相と校正すべき信号との位相差を求める演算手
段を具備し、半導体デバイス試験装置ＴＥＳにはオシロ
スコープ４６で求めた位相差に基づいて可変遅延素子Ｄ
Ｙ１〜ＤＹ４の遅延時間を調整して可変遅延素子ＤＹ１
〜ＤＹ４が接続された試験パターン信号供給路の伝搬時
間が基準となる試験パターン信号供給路の伝搬遅延時間
に合致させる調整を行う機能が装備されている。
信号の位相と校正すべき信号との位相差を求める演算手
段を具備し、半導体デバイス試験装置ＴＥＳにはオシロ
スコープ４６で求めた位相差に基づいて可変遅延素子Ｄ
Ｙ１〜ＤＹ４の遅延時間を調整して可変遅延素子ＤＹ１
〜ＤＹ４が接続された試験パターン信号供給路の伝搬時
間が基準となる試験パターン信号供給路の伝搬遅延時間
に合致させる調整を行う機能が装備されている。
【００１０】上述したように従来よりＩＣソケット４３
にコンタクトボード４４を装着し、コンタクトボード４
４を介してプローブ４５をＩＣソケット４３の各ピンに
電気的に接触させ、各ドライバ１６Ａ〜１６Ｄから送ら
れて来る校正用の試験パターン信号をオシロスコープ４
６に送り込む構成としている。被試験デバイスのピン数
が６４ピン程度に比較的少ない場合には図９に示すよう
にＩＣソケット４３の各ピンに電気的に接続されたシグ
ナルパッド４４Ａに対し、このシグナルパッド４４Ａに
隣接してグランドパッド４４Ｂを配置し、これと共にプ
ローブ４５にはシグナルパッド４４Ａに接触するシグナ
ルピン４５Ａと、グランドパッド４４Ｂに接触するグラ
ンドピン４５Ｂを設け、シグナルパッド４４Ａとグラン
ドパッド４４Ｂにペアで接触してインピーダンス整合を
させた状態で試験パターン信号をプローブ４５に取り込
む方法を採っていた。
にコンタクトボード４４を装着し、コンタクトボード４
４を介してプローブ４５をＩＣソケット４３の各ピンに
電気的に接触させ、各ドライバ１６Ａ〜１６Ｄから送ら
れて来る校正用の試験パターン信号をオシロスコープ４
６に送り込む構成としている。被試験デバイスのピン数
が６４ピン程度に比較的少ない場合には図９に示すよう
にＩＣソケット４３の各ピンに電気的に接続されたシグ
ナルパッド４４Ａに対し、このシグナルパッド４４Ａに
隣接してグランドパッド４４Ｂを配置し、これと共にプ
ローブ４５にはシグナルパッド４４Ａに接触するシグナ
ルピン４５Ａと、グランドパッド４４Ｂに接触するグラ
ンドピン４５Ｂを設け、シグナルパッド４４Ａとグラン
ドパッド４４Ｂにペアで接触してインピーダンス整合を
させた状態で試験パターン信号をプローブ４５に取り込
む方法を採っていた。
【００１１】
【発明が解決しようとする課題】図９に示したように、
従来は信号を取り出すシグナルパッド４４Ａに隣接して
グランドパッド４４Ｂを並設し、インピーダンス整合さ
せた状態を得ていた。然し乍ら、ピン数の多い被試験デ
バイスの場合にはシグナルパッド４４Ａに隣接してそれ
ぞれに対してグランドパッド４４Ｂを並設できない状況
となる。被試験デバイスのピン形式の一つにＢＧＡ（ボ
ール・グリッド・アレイ）と呼ばれているピン形式があ
る。このピン形式のデバイスはデバイスの底面に半球状
のピンが面上に配列される。この結果、ＩＣソケット４
３のデバイス接触面には図１０に示すように円形のコン
タクト４３Ａが形成される。コンタクトボード４４はこ
のコンタクト４３Ａに接触するコンタクトが絶縁板の一
方の面に形成され、絶縁板の他方の面にこのコンタクト
にスルーホールで接続されたシグナルパッド４４Ａ（図
９参照）が他方の面に形成されて構成されるから、シグ
ナルパッドが形成された領域にはシグナルパッドだけで
満杯であり、グランドパッド４４Ｂ（図９）を形成する
余地は無い。従って、図９に示したシグナルピン４５Ａ
とグランドピン４５Ｂを装備した標準的な構造のプロー
ブ４５を用いることができない不都合が生じる。
従来は信号を取り出すシグナルパッド４４Ａに隣接して
グランドパッド４４Ｂを並設し、インピーダンス整合さ
せた状態を得ていた。然し乍ら、ピン数の多い被試験デ
バイスの場合にはシグナルパッド４４Ａに隣接してそれ
ぞれに対してグランドパッド４４Ｂを並設できない状況
となる。被試験デバイスのピン形式の一つにＢＧＡ（ボ
ール・グリッド・アレイ）と呼ばれているピン形式があ
る。このピン形式のデバイスはデバイスの底面に半球状
のピンが面上に配列される。この結果、ＩＣソケット４
３のデバイス接触面には図１０に示すように円形のコン
タクト４３Ａが形成される。コンタクトボード４４はこ
のコンタクト４３Ａに接触するコンタクトが絶縁板の一
方の面に形成され、絶縁板の他方の面にこのコンタクト
にスルーホールで接続されたシグナルパッド４４Ａ（図
９参照）が他方の面に形成されて構成されるから、シグ
ナルパッドが形成された領域にはシグナルパッドだけで
満杯であり、グランドパッド４４Ｂ（図９）を形成する
余地は無い。従って、図９に示したシグナルピン４５Ａ
とグランドピン４５Ｂを装備した標準的な構造のプロー
ブ４５を用いることができない不都合が生じる。
【００１２】この発明の目的はＢＧＡ（ボール・グリッ
ド・アレイ）のように限られた面積内に多数のピンを装
備した半導体デバイスを装着するＩＣソケット用のコン
タクトボードでもシグナルパッドとグランドパッドとを
同時に接触してインピーダンス整合した状態で信号を取
り込むことができる構造としたコンタクトボードとこの
コンタクトボードに接触するプローブとを提案するもの
である。
ド・アレイ）のように限られた面積内に多数のピンを装
備した半導体デバイスを装着するＩＣソケット用のコン
タクトボードでもシグナルパッドとグランドパッドとを
同時に接触してインピーダンス整合した状態で信号を取
り込むことができる構造としたコンタクトボードとこの
コンタクトボードに接触するプローブとを提案するもの
である。
【００１３】
【課題を解決するための手段】この発明の請求項１では
被試験半導体デバイスが搭載されるソケットに装着さ
れ、ソケットの各端子に接触するコンタクトが一方の面
に形成され、このコンタクトと電気的に接続されたシグ
ナルパッドが他方の面に形成されたコンタクトボードに
おいて、シグナルパッドが形成された面にシグナルパッ
ドを取り囲んでグラウンドパッドを形成したタイミング
校正用コンタクトボードを提案する。
被試験半導体デバイスが搭載されるソケットに装着さ
れ、ソケットの各端子に接触するコンタクトが一方の面
に形成され、このコンタクトと電気的に接続されたシグ
ナルパッドが他方の面に形成されたコンタクトボードに
おいて、シグナルパッドが形成された面にシグナルパッ
ドを取り囲んでグラウンドパッドを形成したタイミング
校正用コンタクトボードを提案する。
【００１４】この発明の請求項２では請求項１記載のタ
ミング校正用コンタクトボードにおいて、シグナルパッ
ドをほぼ楕円形とし、楕円形の長軸をシグナルパッドの
配列方向に対してほぼ４５゜傾けて配置した構造とした
タイミング校正用コンタクトボードを提案する。この発
明の請求項３では請求項２記載のタイミング校正用コン
タクトボードにおいて、楕円の一端側にスルーホールが
形成され、他端側をプローブとの接触部としたタイミン
グ校正用コンタクトボードを提案する。
ミング校正用コンタクトボードにおいて、シグナルパッ
ドをほぼ楕円形とし、楕円形の長軸をシグナルパッドの
配列方向に対してほぼ４５゜傾けて配置した構造とした
タイミング校正用コンタクトボードを提案する。この発
明の請求項３では請求項２記載のタイミング校正用コン
タクトボードにおいて、楕円の一端側にスルーホールが
形成され、他端側をプローブとの接触部としたタイミン
グ校正用コンタクトボードを提案する。
【００１５】この発明の請求項４では請求項１乃至３記
載の半導体デバイス試験装置のタイミング校正用コンタ
クトボードの何れかにおいて、シグナルパッドが形成さ
れた面に沿って移動自在に支持された支持体と、この支
持体に支持されてシグナルパッドに接触するシグナルピ
ンと、このシグナルピンから離れた位置に支持され、グ
ランドパッドと接触するグランドピントを具備して構成
したプローブを提案する。
載の半導体デバイス試験装置のタイミング校正用コンタ
クトボードの何れかにおいて、シグナルパッドが形成さ
れた面に沿って移動自在に支持された支持体と、この支
持体に支持されてシグナルパッドに接触するシグナルピ
ンと、このシグナルピンから離れた位置に支持され、グ
ランドパッドと接触するグランドピントを具備して構成
したプローブを提案する。
【００１６】この発明の請求項５では請求項４記載のプ
ローブにおいて、シグナルピンを同軸構造とし、この同
軸構造によりインピーダンス整合した状態でコンタクト
ボードと信号の授受を行う構造としたプローブを提案す
る。この発明の請求項６では請求項５記載のプローブに
おいて、シグナルピンを挟んで対称位置にシグナルピン
の外部導体をグランドパッドに接続するためのグランド
ピンを設けた構造としたプローブを提案する。
ローブにおいて、シグナルピンを同軸構造とし、この同
軸構造によりインピーダンス整合した状態でコンタクト
ボードと信号の授受を行う構造としたプローブを提案す
る。この発明の請求項６では請求項５記載のプローブに
おいて、シグナルピンを挟んで対称位置にシグナルピン
の外部導体をグランドパッドに接続するためのグランド
ピンを設けた構造としたプローブを提案する。
【００１７】この発明の請求項７では請求項６記載のプ
ローブにおいて、シグナルピンとグランドピンとの間の
間隔はシグナルピンとグランドピンとの配列方向に対応
するシグナルパッドの配列方向の配列の長さの約半分よ
り長い距離はなして配置した構成としたプローブを提案
する。この発明の請求項８では請求項６又は７記載のプ
ローブの何れかにおいて、シグナルピンを挟んで対称位
置に複数のグランドピンを配置した構成としたプローブ
を提案する。
ローブにおいて、シグナルピンとグランドピンとの間の
間隔はシグナルピンとグランドピンとの配列方向に対応
するシグナルパッドの配列方向の配列の長さの約半分よ
り長い距離はなして配置した構成としたプローブを提案
する。この発明の請求項８では請求項６又は７記載のプ
ローブの何れかにおいて、シグナルピンを挟んで対称位
置に複数のグランドピンを配置した構成としたプローブ
を提案する。
【００１８】
【作用】この発明によるコンタクトボードによればシグ
ナルパッドを形成した領域を取り囲んでその周縁にグラ
ンドパッドを形成し、プローブにはシグナルパッドと接
触するシグナルピンと、このシグナルピンからシグナル
パッドの配列の長さの半分より長い距離はなれた対称位
置にグランドピンを配置したから、シグナルピンをシグ
ナルパッドに接触させればグランドピンは必ずグランド
パッドに接触し、シグナルピンをシグナルパッドにまた
グランドピンをグランドパッドに接触させることがで
き、この結果同軸構造のシグナルピンの外部導体を必ず
グランドに接続することができる。
ナルパッドを形成した領域を取り囲んでその周縁にグラ
ンドパッドを形成し、プローブにはシグナルパッドと接
触するシグナルピンと、このシグナルピンからシグナル
パッドの配列の長さの半分より長い距離はなれた対称位
置にグランドピンを配置したから、シグナルピンをシグ
ナルパッドに接触させればグランドピンは必ずグランド
パッドに接触し、シグナルピンをシグナルパッドにまた
グランドピンをグランドパッドに接触させることがで
き、この結果同軸構造のシグナルピンの外部導体を必ず
グランドに接続することができる。
【００１９】従って、多数のピンを装備したＩＣソケッ
トの場合でもインピーダンス整合が採れた状態でスキュ
ー調整を実行することができる優れた作用効果が得られ
る。
トの場合でもインピーダンス整合が採れた状態でスキュ
ー調整を実行することができる優れた作用効果が得られ
る。
【００２０】
【発明の実施の形態】図１にこの発明による半導体デバ
イス試験装置のタイミング校正用コンタクトボードと、
このコンタクトボードに接触するプローブの概要を示
す。４４はコンタクトボードの全体を示す。この発明に
よるコンタクトボード４４は図１０に示したＩＣソケッ
ト４３に示したコンタクト４３Ａに電気的に接触される
シグナルパッド４４Ａを有し、このシグナルパッド４４
Ａが形成された領域の外側に周縁を取り囲んでグランド
パッド４４Ｂを形成した点と、シグナルピン４５Ａを同
軸構造とした点を特徴とするものである。グランドパッ
ド４４Ｂはシグナルパッド４４Ａを形成した領域を取り
囲んで一体に形成する。
イス試験装置のタイミング校正用コンタクトボードと、
このコンタクトボードに接触するプローブの概要を示
す。４４はコンタクトボードの全体を示す。この発明に
よるコンタクトボード４４は図１０に示したＩＣソケッ
ト４３に示したコンタクト４３Ａに電気的に接触される
シグナルパッド４４Ａを有し、このシグナルパッド４４
Ａが形成された領域の外側に周縁を取り囲んでグランド
パッド４４Ｂを形成した点と、シグナルピン４５Ａを同
軸構造とした点を特徴とするものである。グランドパッ
ド４４Ｂはシグナルパッド４４Ａを形成した領域を取り
囲んで一体に形成する。
【００２１】またこの発明ではシグナルパッド４４Ａを
楕円形とし、楕円の長軸をシグナルパッド４４Ａの配列
方向と約４５゜傾けて配置した構造も提案する。更に楕
円形の一端側４４Ａ−１（図１）をプローブとの接触部
４４Ａ−１とし、他端側にスルーホール４４Ａ−２を形
成する。このように構成することにより狭いスペース内
に比較的面積が広いシグナルパッド４４Ａを形成するこ
とができ、またスルーホール４４Ａ−２と接触部４４Ａ
−１とを分離することができる利点も得られる。
楕円形とし、楕円の長軸をシグナルパッド４４Ａの配列
方向と約４５゜傾けて配置した構造も提案する。更に楕
円形の一端側４４Ａ−１（図１）をプローブとの接触部
４４Ａ−１とし、他端側にスルーホール４４Ａ−２を形
成する。このように構成することにより狭いスペース内
に比較的面積が広いシグナルパッド４４Ａを形成するこ
とができ、またスルーホール４４Ａ−２と接触部４４Ａ
−１とを分離することができる利点も得られる。
【００２２】プローブ４５では例えば導電体によって構
成された支持体４５Ｃにシグナルピン４５Ａとグランド
ピン４５Ｂ−１、４５Ｂ−２を装着する。図２にプロー
ブ４５の具体的な構造の一例を示す。支持体４５Ｃにシ
グナルピン４５Ａとグランドピン４５Ｂ−１、４５Ｂ−
２を装着する。この装着によりグランドピン４５Ｂ−１
及び４５Ｂ−２は支持体４５Ｃに電気的に同電位に接続
される。ここでグランドピン４５Ｂー２はグランドピン
４５Ｂ−１の接触抵抗を低下させるために補助的に設け
たグランドピンである。
成された支持体４５Ｃにシグナルピン４５Ａとグランド
ピン４５Ｂ−１、４５Ｂ−２を装着する。図２にプロー
ブ４５の具体的な構造の一例を示す。支持体４５Ｃにシ
グナルピン４５Ａとグランドピン４５Ｂ−１、４５Ｂ−
２を装着する。この装着によりグランドピン４５Ｂ−１
及び４５Ｂ−２は支持体４５Ｃに電気的に同電位に接続
される。ここでグランドピン４５Ｂー２はグランドピン
４５Ｂ−１の接触抵抗を低下させるために補助的に設け
たグランドピンである。
【００２３】プローブ４５を構成する支持体４５Ｃのコ
ンタクトボード４４と対向する辺のほぼ中央位置にシグ
ナルピン４５Ａを装着し、このシグナルピン４５Ａの位
置を中心として対称位置にグランドピン４５Ｂ−１を装
着する。このグランドピン４５Ｂ−１の装着位置は図１
に示すようにシグナルピン４５ＡからＬ１だけ離れて配
置する。この距離Ｌ１はコンタクトボード４４に形成し
たシグナルパッド４４Ａの配列の長さＧ１の１／２より
長い距離とする。
ンタクトボード４４と対向する辺のほぼ中央位置にシグ
ナルピン４５Ａを装着し、このシグナルピン４５Ａの位
置を中心として対称位置にグランドピン４５Ｂ−１を装
着する。このグランドピン４５Ｂ−１の装着位置は図１
に示すようにシグナルピン４５ＡからＬ１だけ離れて配
置する。この距離Ｌ１はコンタクトボード４４に形成し
たシグナルパッド４４Ａの配列の長さＧ１の１／２より
長い距離とする。
【００２４】このように、グランドピン４５Ｂ−１の装
着位置を規定することにより、図１に示すシグナルピン
４５Ａがシグナルパッド４４Ａの配列方向の中央に位置
するシグナルパッド４４Ａに接触した状態でも、図３に
示す状態でも、図４に示す状態でも何れの状態でもグラ
ンドピン４５Ｂ−１はコンタクトボード４４に形成した
グランドパッド４４Ｂに必ず接触し、シグナルピン４５
Ａの外部導体を確実にグランド電位に接続させることが
できる。
着位置を規定することにより、図１に示すシグナルピン
４５Ａがシグナルパッド４４Ａの配列方向の中央に位置
するシグナルパッド４４Ａに接触した状態でも、図３に
示す状態でも、図４に示す状態でも何れの状態でもグラ
ンドピン４５Ｂ−１はコンタクトボード４４に形成した
グランドパッド４４Ｂに必ず接触し、シグナルピン４５
Ａの外部導体を確実にグランド電位に接続させることが
できる。
【００２５】図５にシグナルピン４５Ａの同軸構造の一
例を示す。同軸構造の中心導体４５Ａ−１はグランドピ
ン４５Ｂ−１又は４５Ｂ−２に用いたポゴピンを用いる
ことができる。つまり、中心導体４５Ａ−１を構成する
ポゴピンは導電細管Ａと、この導電細管Ａの中空部にス
ライド自在に装着された棒状のコンタクトＢと、導電細
管Ａ内に装着したバネＣとによって構成される。コンタ
クトＢにはバネＣによって導電細管Ａの端部から突出す
る方向に弾性的に偏倚が与えられ、自動位置決装置４７
（図８参照）がプローブ４５を降下させてコンタクトＢ
がコンタクトボード４４に当接するとコンタクトＢはバ
ネＣの偏倚力に抗して導電細管Ａの内部に押し込まれ
る。この弾性偏倚力によってコンタクトＢはコンタクト
ボード４４上のシグナルパッド４４Ａに弾性的に接触す
る。この接触の様子はグランドピン４５Ｂ−１及び４５
Ｂ−２でも同様である。
例を示す。同軸構造の中心導体４５Ａ−１はグランドピ
ン４５Ｂ−１又は４５Ｂ−２に用いたポゴピンを用いる
ことができる。つまり、中心導体４５Ａ−１を構成する
ポゴピンは導電細管Ａと、この導電細管Ａの中空部にス
ライド自在に装着された棒状のコンタクトＢと、導電細
管Ａ内に装着したバネＣとによって構成される。コンタ
クトＢにはバネＣによって導電細管Ａの端部から突出す
る方向に弾性的に偏倚が与えられ、自動位置決装置４７
（図８参照）がプローブ４５を降下させてコンタクトＢ
がコンタクトボード４４に当接するとコンタクトＢはバ
ネＣの偏倚力に抗して導電細管Ａの内部に押し込まれ
る。この弾性偏倚力によってコンタクトＢはコンタクト
ボード４４上のシグナルパッド４４Ａに弾性的に接触す
る。この接触の様子はグランドピン４５Ｂ−１及び４５
Ｂ−２でも同様である。
【００２６】シグナルピン４５Ａでは中心導体４５Ａ−
１を構成する導電細管Ａの外側に絶縁管４５Ａ−２が装
着され、この絶縁管４５Ａ−２の外側に管状の外部導体
４５Ａ−３が配置される。絶縁管４５Ａ−２の誘電率
と、その厚みを適宜に設定し、外部導体４５Ａ−３をグ
ランドつまり支持体４５Ｃに電気的に接続することによ
り中心導体４５Ａ−１は特定の特性インピーダンスに整
合される。従って、グランドピン４５Ｂ−１と４５Ｂ−
２を支持体４５Ｃを通じてシグナルピン４５Ａを構成す
る外部導体４５Ａ−３に電気的に接続しておくことによ
り、グランドピン４５Ｂ−１又は４５Ｂ−２がコンタク
トボード４４のグランドパッド４４Ｂに接触することに
より、シグナルピン４５Ａは必ずインピーダンス整合さ
れた状態でコンタクトＢがコンタクトボード４４のシグ
ナルパッド４４Ａに接触し、インピーダンス整合された
状態で信号を授受することができる。
１を構成する導電細管Ａの外側に絶縁管４５Ａ−２が装
着され、この絶縁管４５Ａ−２の外側に管状の外部導体
４５Ａ−３が配置される。絶縁管４５Ａ−２の誘電率
と、その厚みを適宜に設定し、外部導体４５Ａ−３をグ
ランドつまり支持体４５Ｃに電気的に接続することによ
り中心導体４５Ａ−１は特定の特性インピーダンスに整
合される。従って、グランドピン４５Ｂ−１と４５Ｂ−
２を支持体４５Ｃを通じてシグナルピン４５Ａを構成す
る外部導体４５Ａ−３に電気的に接続しておくことによ
り、グランドピン４５Ｂ−１又は４５Ｂ−２がコンタク
トボード４４のグランドパッド４４Ｂに接触することに
より、シグナルピン４５Ａは必ずインピーダンス整合さ
れた状態でコンタクトＢがコンタクトボード４４のシグ
ナルパッド４４Ａに接触し、インピーダンス整合された
状態で信号を授受することができる。
【００２７】尚、図１乃至図４に示した実施例ではコン
タクトボード４４に形成したシグナルパッド４４Ａを形
成した領域の長手方向の両側にグランドパッド４４Ｂを
形成した場合を説明したが、図６に示すようにシグナル
パッド４４Ａを形成した領域の短辺方向の両側にグラン
ドパッド４４Ｂを形成する形態に構成することもでき
る。またシグナルパッド４４Ａを形成する領域の形状も
長方形に限らず正方形の場合もあり得ることも容易に理
解できよう。
タクトボード４４に形成したシグナルパッド４４Ａを形
成した領域の長手方向の両側にグランドパッド４４Ｂを
形成した場合を説明したが、図６に示すようにシグナル
パッド４４Ａを形成した領域の短辺方向の両側にグラン
ドパッド４４Ｂを形成する形態に構成することもでき
る。またシグナルパッド４４Ａを形成する領域の形状も
長方形に限らず正方形の場合もあり得ることも容易に理
解できよう。
【００２８】
【発明の効果】以上説明したように、この発明によれば
プローブ４５のシグナルピン４５Ａを同軸構造とし、コ
ンタクトボード４４にシグナルパッド４４Ａを形成した
領域を取り囲んで両側にグランドパッド４４Ｂを形成
し、このグランドパッド４４Ｂに必ず接触するグランド
ピン４５Ｂ−１をプローブ４５に搭載したから、グラン
ドピン４５Ｂ−１がグランドパッド４４Ｂに接触するこ
とによりプローブ４５のシグナルピン４５Ａの外部導体
４５Ａ−３は必ずグランド電位に接続される。この結
果、シグナルピン４５Ａは必ずインピーダンス整合が採
れた状態でコンタクトボード４４のシグナルパッド４４
Ａに接触し、インピーダンス整合が採れた状態で信号の
授受を行うことができる。
プローブ４５のシグナルピン４５Ａを同軸構造とし、コ
ンタクトボード４４にシグナルパッド４４Ａを形成した
領域を取り囲んで両側にグランドパッド４４Ｂを形成
し、このグランドパッド４４Ｂに必ず接触するグランド
ピン４５Ｂ−１をプローブ４５に搭載したから、グラン
ドピン４５Ｂ−１がグランドパッド４４Ｂに接触するこ
とによりプローブ４５のシグナルピン４５Ａの外部導体
４５Ａ−３は必ずグランド電位に接続される。この結
果、シグナルピン４５Ａは必ずインピーダンス整合が採
れた状態でコンタクトボード４４のシグナルパッド４４
Ａに接触し、インピーダンス整合が採れた状態で信号の
授受を行うことができる。
【００２９】よって、波形品質を劣化させることなく、
信号の授受を行うことができ、多ピンのＩＣソケットで
あるにも係わらず精度よくスキュー調整を行うことがで
きる利点が得られる。
信号の授受を行うことができ、多ピンのＩＣソケットで
あるにも係わらず精度よくスキュー調整を行うことがで
きる利点が得られる。
【図１】この発明によるコンタクトボードの一例を説明
するための平面図。
するための平面図。
【図２】この発明によりプローブの概要を説明するため
の傾視図。
の傾視図。
【図３】図１に示したコンタクトボードと図２に示した
プローブによる作用効果を説明するための平面図。
プローブによる作用効果を説明するための平面図。
【図４】図３と同様の平面図。
【図５】図２に示したこの発明によるプローブの要部の
構成を説明するための拡大断面図。
構成を説明するための拡大断面図。
【図６】この発明によるコンタクトボードの他の形状を
説明するための平面図。
説明するための平面図。
【図７】半導体デバイス試験装置の概要を説明するため
のブロック図。
のブロック図。
【図８】図７に示した半導体デバイス試験装置で行われ
ているスキュー調整の方法を説明するためのブロック
図。
ているスキュー調整の方法を説明するためのブロック
図。
【図９】従来のスキュー調整に用いられているコンタク
トボードの構造を説明するための平面図。
トボードの構造を説明するための平面図。
【図１０】この発明で解決しようとする課題を呈するＩ
Ｃソケットの構造を説明するための平面図。
Ｃソケットの構造を説明するための平面図。
ＴＥＳ 半導体デバイス試験装置 ４４ コンタクトボード ４４Ａ シグナルパッド ４４Ｂ グランドパッド ４４Ａ−１ 接触部 ４４Ａ−２ スルーホール ４５ プローブ ４５Ａ シグナルピン ４５Ａ−１ 中心導体 ４５Ａ−２ 絶縁体 ４５Ａ−３ 外部導体 ４５Ｂ−１、４５Ｂ−２ グランドピン ４５Ｃ 支持体
Claims (8)
- 【請求項１】 被試験半導体デバイスが搭載されるソケ
ットに装着され、ソケットの各端子に接触するコンタク
トが一方の面に形成され、このコンタクトと導通するシ
グナルパッドが他方の面に形成されたコンタクトボード
において、上記シグナルパッドが形成された面に上記シ
グナルパッドを取り囲んでグラウンドパッドを形成した
構造を特徴とする半導体デバイス試験装置のタイミング
校正用コンタクトボード。 - 【請求項２】 請求項１記載のタイミング校正用コンタ
クトボードにおいて、上記シグナルパッドをほぼ楕円形
とし、楕円形の長軸を上記シグナルパッドの配列方向に
対してほぼ４５゜傾けて配置した構造としたことを特徴
とするタイミング校正用コンタクトボード。 - 【請求項３】 請求項２記載のタイミング校正用コンタ
クトボードにおいて、楕円の一端側にスルーホールが形
成され、他端側をプローブとの接触部とした構造を特徴
とするタイミング校正用コンタクトボード。 - 【請求項４】 請求項１乃至３に記載の半導体デバイス
試験装置のタイミング校正用コンタクトボードの何れか
において、シグナルパッドが形成された面に沿って移動
自在に支持された支持体と、この支持体に支持されて上
記シグナルパッドに接触するシグナルピンと、このシグ
ナルピンから離れた位置に支持され、上記グランドパッ
ドと接触するグランドピンとを具備した構成としたこと
を特徴とするプローブ。 - 【請求項５】 請求項４記載のプローブにおいて、上記
シグナルピンを同軸構造とし、この同軸構造によりイン
ピーダンス整合した状態でコンタクトボードと信号の授
受を行う構造としたことを特徴とするプローブ。 - 【請求項６】 請求項５記載のプローブにおいて、上記
シグナルピンを挟んで対称位置に上記シグナルピンの外
部導体をグランドパッドに接続するためのグランドピン
を設けた構造としたことを特徴とするプローブ。 - 【請求項７】 請求項６記載のプローブにおいて、上記
シグナルピンと上記グランドピンとの間の間隔は上記シ
グナルピンとグランドピンとの配列方向と対応する上記
シグナルパッドの配列方向の配列の長さの約半分より長
い距離はなして配置した構成としたことを特徴とするプ
ローブ。 - 【請求項８】 請求項６又は７記載のプローブの何れか
において、上記グランドピンを上記シグナルピンを挟ん
で対称位置に複数のグランドピンを配置した構成とした
ことを特徴とするプローブ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11217127A JP2001042002A (ja) | 1999-07-30 | 1999-07-30 | 半導体デバイス試験装置のタイミング校正用コンタクトボード・このコンタクトボードに接触するプローブ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11217127A JP2001042002A (ja) | 1999-07-30 | 1999-07-30 | 半導体デバイス試験装置のタイミング校正用コンタクトボード・このコンタクトボードに接触するプローブ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001042002A true JP2001042002A (ja) | 2001-02-16 |
Family
ID=16699286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11217127A Pending JP2001042002A (ja) | 1999-07-30 | 1999-07-30 | 半導体デバイス試験装置のタイミング校正用コンタクトボード・このコンタクトボードに接触するプローブ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001042002A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003067268A1 (fr) * | 2002-02-07 | 2003-08-14 | Yokowo Co., Ltd. | Sonde de type a charge capacitive, et montage d'essai utilisant la sonde |
| WO2003088349A1 (fr) * | 2002-04-17 | 2003-10-23 | Tokyo Electron Limited | Contacteur a detection de signaux et systeme de correction de signaux |
| EP2345901A3 (en) * | 2003-11-05 | 2011-09-21 | NHK Spring Co., Ltd. | Impedance corrected conductive-contact holder and conductive-contact unit |
| JP2012255700A (ja) * | 2011-06-08 | 2012-12-27 | Saunders & Associates Llc | 電子部品計測装置 |
| JPWO2013051675A1 (ja) * | 2011-10-07 | 2015-03-30 | 日本発條株式会社 | プローブユニット |
| JPWO2021215334A1 (ja) * | 2020-04-22 | 2021-10-28 |
-
1999
- 1999-07-30 JP JP11217127A patent/JP2001042002A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1482313A4 (en) * | 2002-02-07 | 2005-10-12 | Yokowo Seisakusho Kk | PROBE OF CAPACITY LOAD TYPE AND TEST DEVICE THEREWITH |
| US7233156B2 (en) | 2002-02-07 | 2007-06-19 | Yokowo Co., Ltd. | Capacity load type probe, and test jig using the same |
| EP1482313A1 (en) * | 2002-02-07 | 2004-12-01 | Yokowo Co., Ltd | Capacity load type probe, and test jig using the same |
| WO2003067268A1 (fr) * | 2002-02-07 | 2003-08-14 | Yokowo Co., Ltd. | Sonde de type a charge capacitive, et montage d'essai utilisant la sonde |
| EP1498942A4 (en) * | 2002-04-17 | 2006-05-17 | Tokyo Electron Ltd | SIGNAL DETECTION CONTACTOR AND SIGNAL CORRECTION SYSTEM |
| US6963198B2 (en) | 2002-04-17 | 2005-11-08 | Tokyo Electron Limited | Signal detection contactor and signal correcting system |
| EP1498942A1 (en) * | 2002-04-17 | 2005-01-19 | Tokyo Electron Limited | Signal detection contactor and signal correcting system |
| WO2003088349A1 (fr) * | 2002-04-17 | 2003-10-23 | Tokyo Electron Limited | Contacteur a detection de signaux et systeme de correction de signaux |
| US7414390B2 (en) | 2002-04-17 | 2008-08-19 | Tokyo Electron Limited | Signal detection contactor and signal calibration system |
| EP2345901A3 (en) * | 2003-11-05 | 2011-09-21 | NHK Spring Co., Ltd. | Impedance corrected conductive-contact holder and conductive-contact unit |
| JP2012255700A (ja) * | 2011-06-08 | 2012-12-27 | Saunders & Associates Llc | 電子部品計測装置 |
| JPWO2013051675A1 (ja) * | 2011-10-07 | 2015-03-30 | 日本発條株式会社 | プローブユニット |
| JPWO2021215334A1 (ja) * | 2020-04-22 | 2021-10-28 | ||
| WO2021215334A1 (ja) * | 2020-04-22 | 2021-10-28 | 株式会社村田製作所 | 検査用コネクタ及び検査用ユニット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100861602B1 (ko) | 집적 회로 웨이퍼 테스터의 타이밍을 보정하기 위한 시스템 | |
| US7245139B2 (en) | Tester channel to multiple IC terminals | |
| US6822466B1 (en) | Alignment/retention device for connector-less probe | |
| US6417682B1 (en) | Semiconductor device testing apparatus and its calibration method | |
| US9638714B2 (en) | On-center electrically conductive pins for integrated testing | |
| US6836138B1 (en) | Module having test architecture for facilitating the testing of ball grid array packages, and test method using the same | |
| US6348810B1 (en) | Interface unit for a tester and method of connecting a tester with a semiconductor device to be tested | |
| KR20030001420A (ko) | 집적 회로 웨이퍼와 웨이퍼 테스터 사이의 신호 경로를테스트하기 위한 방법 및 장치 | |
| JP2691809B2 (ja) | 半導体デバイステスト装置 | |
| JP2008082734A (ja) | 電気的接触装置、高周波測定システムおよび高周波測定方法 | |
| US6489791B1 (en) | Build off self-test (Bost) testing method | |
| US6414504B2 (en) | Coaxial tilt pin fixture for testing high frequency circuit boards | |
| US7414390B2 (en) | Signal detection contactor and signal calibration system | |
| JP2001042002A (ja) | 半導体デバイス試験装置のタイミング校正用コンタクトボード・このコンタクトボードに接触するプローブ | |
| US6486688B2 (en) | Semiconductor device testing apparatus having a contact sheet and probe for testing high frequency characteristics | |
| JP6109060B2 (ja) | プリント基板検査装置 | |
| US20090128172A1 (en) | Calibration board for electronic device test apparatus | |
| JP2847309B2 (ja) | プローブ装置 | |
| US9341649B1 (en) | On-center electrically conductive pins for integrated testing | |
| JPH1144709A (ja) | プローブカード | |
| US20060033513A1 (en) | Apparatus, method, and kit for probing a pattern of points on a printed circuit board | |
| WO2003031995A1 (en) | Coaxial tilt pin fixture for testing high frequency circuit boards | |
| US10845384B2 (en) | Surface-mountable apparatus for coupling a test and measurement instrument to a device under test | |
| JP2006170700A (ja) | プローブ校正用治具、校正用治具付きプローブカードおよび半導体ウェハ測定装置 | |
| JP2001153921A (ja) | 波形観測治具および波形観測装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060418 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090730 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090825 |