JP3135673B2 - メモリのデータ書き込み装置 - Google Patents

メモリのデータ書き込み装置

Info

Publication number
JP3135673B2
JP3135673B2 JP11563392A JP11563392A JP3135673B2 JP 3135673 B2 JP3135673 B2 JP 3135673B2 JP 11563392 A JP11563392 A JP 11563392A JP 11563392 A JP11563392 A JP 11563392A JP 3135673 B2 JP3135673 B2 JP 3135673B2
Authority
JP
Japan
Prior art keywords
data
writing
verification
memory
page
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11563392A
Other languages
English (en)
Other versions
JPH05314780A (ja
Inventor
心平 吉岡
和夫 小西
晃司 丸山
智之 前川
聡明 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11563392A priority Critical patent/JP3135673B2/ja
Publication of JPH05314780A publication Critical patent/JPH05314780A/ja
Application granted granted Critical
Publication of JP3135673B2 publication Critical patent/JP3135673B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、例えばEEPROM
(エレクトリカリィ・イレーサブル・アンド・プログラ
マブル・リード・オンリー・メモリ)等のように、デー
タ書き込み時に書き込みベリファイを必要とする半導体
メモリにデータを書き込むためのデータ書き込み装置の
改良に関する。
【0002】
【従来の技術】周知のように、EEPROMは、現在、
磁気ディスクに代わるデータ記録媒体として注目を浴び
ているもので、データ保持のためのバックアップ電池が
不要であるとともに、チップ自体のコストを安くするこ
とができる等、SRAM(スタティック・ランダム・ア
クセス・メモリ)やD(ダイナミック)RAMの持たな
い特有な利点を有することから、特にメモリカード用と
して使用するための開発が盛んに行なわれている。
【0003】そして、このメモリカードは、例えば撮影
した被写体の光学像を固体撮像素子を用いて電気的な画
像信号に変換し、この画像信号をデジタル画像データに
変換して半導体メモリに記録する電子スチルカメラ等に
使用して好適するもので、EEPROMをカード状のケ
ースに内蔵してなるメモリカードを、カメラ本体に着脱
自在となるように構成することによって、通常のカメラ
におけるフィルムと等価な取り扱いができるようにした
ものである。
【0004】ここで、EEPROMは、複数の連続する
バイト(例えば512バイト等)でなるページを指定す
ることにより、ページ単位で一括してデータの書き込み
及び読み出しを行なうページモードを有しており、1ペ
ージ分の大量のデータを一斉に書き込み及び読み出しす
ることで、データの書き込みスピード及び読み出しスピ
ードを向上させることができるという利点を有する反
面、データの書き込み時に書き込みベリファイを必要と
するという問題を有している。
【0005】すなわち、EEPROMは、データ書き込
みを行なう場合、通常1回の書き込み動作では完全な書
き込みが行なわれない。このため、EEPROMに対し
て、1回の書き込み動作を行なう毎にEEPROMの書
き込み内容を読み出し、正確に書き込まれているか否か
をチェックする必要があり、これが書き込みベリファイ
である。
【0006】具体的には、EEPROMに書き込むべき
1ページ分のデータをバッファメモリに記録しておき、
バッファメモリからEEPROMにデータを転送して書
き込んだ後、EEPROMの書き込み内容を読み出し、
バッファメモリの内容と比較して一致しているか否かを
判別している。そして、書き込みベリファイの結果、不
一致(エラー)と判定された場合には、再度バッファメ
モリの内容をEEPROMに書き込む動作を繰り返すよ
うにしている。このため、書き込みベリファイの回数が
多くなるほど、再書き込みの回数が多くなるので、デー
タ書き込みに時間を要しデータ書き込みスピードの劣化
を招くことになる。
【0007】図8は、EEPROMにページ単位でデー
タ書き込みを行なう場合の、従来のデータ書き込み処理
動作を示すフローチャートである。ここで、データ書き
込み処理動作は、図示しないCPU(中央演算処理装
置)によって制御されるとすれば、まず、開始(ステッ
プS1)されると、CPUは、ステップS2で、ベリフ
ァイ回数Nを1に設定するとともに、ページ番号を0に
設定して、そのEEPROMの1ページ目から書き込み
を開始するように制御する。
【0008】そして、CPUは、ステップS3で、ペー
ジ内アドレスを0に設定する。すなわち、前述したよう
に1ページが512バイトで構成されるとすると、その
1バイト目のアドレスを設定する。その後、CPUは、
ステップS4で、データ書き込みを行なうための書き込
み命令をEEPROMに設定し、ステップS5で、1ペ
ージ分のアドレス及びデータをEEPROMに転送し、
データの書き込みを実行させる。
【0009】ここで、EEPROMは、トランジスタの
ゲートに20V以上の高電圧を印加し、チャネル内の電
子を移動させてトンネル現象を起こさせることにより、
メモリセルへのデータの書き込みを行なっている。この
ため、CPUは、データの書き込みを実行させてから、
ステップS6で、トンネル現象が起こるのを待つため
に、予め設定された基準単位時間である40μs(プロ
グラム時間)をベリファイ回数N倍した電圧印加時間待
った後、ステップS7で、ベリファイ動作に移るための
命令をEEPROMに設定する。
【0010】すると、CPUは、ステップS8で、EE
PROMから書き込んだデータを読み出し、ステップS
9で、読み出したデータが書き込んだデータに一致して
いるか否かを判別するベリファイを実行する。そして、
ベリファイの結果、一致していると判定されれば(O
K)、CPUは、ステップS10で、ページ内アドレス
が511か否か、つまり1ページの最終バイトか否かを
判別し、最終バイトでなければ(NO)、ステップS1
1で、ページ内アドレスを+1してステップS8の処理
に戻される。
【0011】また、最終バイトであれば(YES)、C
PUは、ステップS12で、最終ページであるか否かを
判別し、最終ページでなければ(NO)、ステップS1
3で、ページ番号を+1してステップS3の処理に戻さ
れる。さらに、最終ページであれば(YES)、CPU
は、ステップS14で、リセット命令をEEPROMに
設定し、ここに、EEPROMに対するページ単位での
データ書き込み動作が終了(ステップS15)される。
【0012】一方、ステップS9で一致していないと判
定されると(NG)、CPUは、ステップS16で、ベ
リファイ回数Nが100を越えたか否かを判別し、10
0以下であれば(NO)、ステップS17で、ベリファ
イ回数Nを+1し、ステップS18で、ページ内アドレ
スを0に設定し、ステップS19で、書き込み命令をE
EPROMに設定し、ステップS20で、1ページ分の
アドレス及びデータをEEPROMに転送し、再度、デ
ータの書き込みを実行させた後、ステップS21で、4
0μsの電圧印加時間待った後、ステップS7の処理に
戻される。
【0013】また、ステップS16で、100を越えた
(YES)と判定されると、CPUは、ステップS22
で、リセット命令をEEPROMに設定しそのページ領
域を不良と判定して終了(ステップS23)される。
【0014】ところで、EEPROMのそれぞれのメモ
リセルに対するデータ書き込み時間は、チャネル内の電
子の移動速度つまりトンネル現象が起こるまでの電圧印
加時間によって左右される。すなわち、短時間の電圧印
加でトンネル現象が発生するメモリセルは、ベリファイ
回数が少なくて済み、長時間電圧印加しないとトンネル
現象が発生しないメモリセルは、必然的にベリファイ回
数が多くなりデータ書き込みスピードが遅くなる。
【0015】そして、各メモリセルがデータの書き込み
に必要とするベリファイ回数は、同一チップ内でも大幅
なばらつきがあり、このために、ページ単位でのデータ
書き込みに際しても、ページ毎にベリファイ回数にばら
つきが生じ、ベリファイ回数が少なく短時間でデータ書
き込みが終了するページと、ベリファイ回数が多く長時
間を要しなければデータが書き込めないページとが存在
することになる。例えば図9に点線で示すように、各ペ
ージ毎にベリファイ回数が大きく異なることになる。
【0016】このため、上記のようにベリファイ回数に
大幅なばらつきのある各ページにデータを書き込んでい
く場合、各ページ毎にそれぞれベリファイを1回から始
めて書き込み終了するまでの動作を繰り返すのでは、前
述したように、ベリファイ回数が多くなりデータ書き込
みスピードの劣化を招くことになる。
【0017】そこで、図8に示した従来の書き込み処理
動作では、ページ番号n(n=2,3,……)のページ
に対してデータ書き込みを行なう場合、その前のページ
つまりページ番号n−1のページへのデータ書き込みに
要したベリファイ回数Nを、ステップS6で40μsに
乗算しその時間を、nページへの書き込みの初回の電圧
印加時間とするようにしている。
【0018】例えば図9で3ページ目へのデータ書き込
みは、同図に実線で示すように、その前の2ページ目へ
のデータ書き込みに要したベリファイ回数30を40μ
sに乗算した1200μsを、3ページ目への書き込み
の初回の電圧印加時間として与えて第1回目のベリファ
イ動作を行ない、その後、ステップS17〜S21の処
理によりベリファイ回数を2,3,……と順次増やすこ
とにより、31回目のベリファイでデータ書き込みが終
了したことを示している。そして、このような書き込み
動作によれば、ベリファイ回数を削減し短時間で正確な
データ書き込みを行なうことができる。
【0019】しかしながら、上記のようなEEPROM
に対する従来のデータ書き込み処理動作では、前ページ
の書き込みに要したベリファイ回数に対応した電圧印加
時間を、次のページのデータ書き込み時の初回の電圧印
加時間として設定するので、例えば図9で4ページ目へ
のデータ書き込みは、本来ベリファイ回数が40回で済
むところを60回分に相当する時間電圧印加することに
なるため、いわゆる過剰書き込みとなる。
【0020】この場合、EEPROMへのデータ書き込
みは、前述したように電子の移動によるトンネル現象を
利用しているので、電圧印加時間が必要以上に長くなる
と、電子の移動が極端になりメモリセルのしきい値が変
化し読み出しができなくなる現象が発生する。このた
め、極端な過剰書き込みは、避ける必要があるにもかか
わらず、上述した従来の書き込み処理動作では、過剰書
き込みを防止することはできないことになる。
【0021】また、EEPROMに対してデータを書き
込む場合のベリファイ回数、つまり書き込みが終了する
までに要する時間は、同一チップ内で例えばページ毎に
ばらつきがあるだけでなく、チップ毎にもばらつきがあ
り、さらには、温度変化や印加電圧のレベルによっても
ばらつきがある。このため、従来より、上記のように種
々の要因によってばらつくデータ書き込み時間に最適に
対応して、書き込みスピードを遅くすることのない効率
的なベリファイ動作を行ない、しかも過剰書き込みを極
力防止し得る書き込み手段の開発が強く要望されてい
る。
【0022】
【発明が解決しようとする課題】以上のように、従来の
データ書き込み処理動作では、ページ毎やチップ毎さら
には温度変化や印加電圧レベル等によってばらつく書き
込み時間を考慮した最適なデータ書き込みを行なうこと
ができず、データ書き込みスピードの向上を充分に図り
得ないとともに、過剰書き込みのような不所望な事態を
も招くという問題を有している。
【0023】そこで、この発明は上記事情を考慮してな
されたもので、種々の要因による書き込み時間のばらつ
きを考慮した最適なデータ書き込みを行なうことでデー
タ書き込みスピードを効果的に向上させ、しかも過剰書
き込みのような不都合が生じることを極力防止し得る極
めて良好なメモリのデータ書き込み装置を提供すること
を目的とする。
【0024】
【課題を解決するための手段】この発明に係るメモリの
データ書き込み装置は、半導体メモリに対してデータ書
き込み動作を予め設定された単位時間実行した後、書き
込んだデータを読み出して元のデータと比較するベリフ
ァイを行ない、不一致である場合再度データの書き込み
を繰り返すことによりデータ書き込みを行なうものを対
象としている。そして、半導体メモリ内に、該半導体メ
モリに対するデータの書き込みに要したベリファイ回数
を書き込むベリファイ記録領域を設け、このベリファイ
記録領域に書き込まれたベリファイ回数に対応する書き
込み時間を、半導体メモリに対するデータ書き込み時の
初回のデータ書き込み時間とするように構成したもので
ある。
【0025】
【作用】上記のような構成によれば、半導体メモリ内
に、該半導体メモリに対するデータの書き込みに要した
ベリファイ回数を書き込んでおき、この書き込まれたベ
リファイ回数に対応する書き込み時間を、半導体メモリ
に対するデータ書き込み時の初回のデータ書き込み時間
とするようにしたので、例えばページ毎やチップ毎さら
には温度変化や印加電圧レベル等によってばらつく書き
込み時間に対応した最適なデータ書き込みを行なえると
ともに、過剰書き込みが生じることも防止することがで
き、ひいてはデータ書き込みスピードを効果的に向上さ
せることができるようになる。
【0026】
【実施例】以下、この発明を電子スチルカメラのメモリ
カードに適用した場合の一実施例について図面を参照し
て詳細に説明する。図1において、符号11はメモリカ
ード本体で、その一端部に設置されたコネクタ12を介
して、図示しない電子スチルカメラ本体に接続されるよ
うになされている。このコネクタ12には、電子スチル
カメラ本体側から、メモリカード本体11に書き込むべ
きデータや、その書き込み場所を示すアドレスデータ等
が供給される。
【0027】そして、このコネクタ12に供給されたデ
ータは、バスライン13を介して図示しないCPUを内
蔵したデータ入出力制御回路14に取り込まれる。この
データ入出力制御回路14は、データの高速書き込み及
び高速読み出しが可能な図示しないバッファメモリを内
蔵しており、取り込んだデータを一旦バッファメモリに
記録する。その後、データ入出力制御回路14は、バッ
ファメモリに記録したデータを、バスライン15を介し
て複数チップ(図示の場合は4チップ)のEEPROM
16の書き込みサイクルに対応したタイミングで読み出
し、EEPROM16に記録する。
【0028】この場合、データ入出力制御回路14は、
EEPROM16に例えばページ単位でデータが書き込
まれる毎に、EEPROM16から書き込んだページ単
位のデータを読み出し、バッファメモリに記録されてい
るデータと一致しているか否かを判別する書き込みベリ
ファイを実行する。そして、データ入出力制御回路14
は、EEPROM16から読み出したデータと、バッフ
ァメモリに記録されたデータとが一致していない場合、
再度、バッファメモリからEEPROM16にデータを
転送して書き込みを行なわせ、この動作が所定回数繰り
返される間に、EEPROM16から読み出したデータ
とバッファメモリに記録されたデータとが完全に一致し
たとき、データの書き込みが完了される。
【0029】次に、EEPROM16から、データをメ
モリカード本体11の外部に読み出す場合には、電子ス
チルカメラ本体側からコネクタ12を介して読み出すべ
きデータを指定するアドレスがデータ入出力制御回路1
4に供給される。すると、データ入出力制御回路14
は、入力されたアドレスに基づいてEEPROM16か
らデータを読み出し、一旦バッファメモリに記録する。
その後、データ入出力制御回路14は、バッファメモリ
に記録したデータを読み出しコネクタ12を介して外部
に導出し、ここにデータの読み出しが行なわれる。
【0030】したがって、上記のような構成によれば、
電子スチルカメラ本体とメモリカード本体11との間に
おけるデータ転送は、必ずバッファメモリを介して行な
われるので、電子スチルカメラ本体側から見たメモリカ
ード本体11へのデータの書き込みスピード及び読み出
しスピードを向上させることができる。
【0031】ここで、上記EEPROM16の記憶領域
には、図2に示すように、データ記録領域とベリファイ
回数記録領域とが設定されている。このうち、データ記
録領域は、例えば512バイトでなる複数のページ1,
2,3,……に分割されており、ページ単位でのデータ
の書き込み及び読み出しが行なわれるようになってい
る。また、ベリファイ回数記録領域には、各ページ1,
2,3,……毎のデータの書き込みに要したベリファイ
回数Nが、各ページ1,2,3,……毎にそれぞれ対応
するように書き込まれている。
【0032】この場合、各ページ1,2,3,……毎の
ベリファイ回数Nの測定と、測定されたベリファイ回数
Nのベリファイ回数記録領域への書き込みとは、それぞ
れEEPROM16の出荷時等に必ず行なわれる最終電
気検査の工程を利用して実行される。すなわち、この最
終電気検査においては、EEPROM16のメモリセル
を単位とした不良の有無の検査と、実装上の不良・欠陥
を検出するために、EEPROM16の全記録領域にわ
たって“0”と“1”の書き込み,読み出し及び消去を
行なって不良の判定を行なうメモリファンクション試験
が必ず実施されるので、このときの書き込みに要したベ
リファイ回数Nをベリファイ回数記録領域に書き込むよ
うにしている。
【0033】また、ベリファイ回数記録領域には、測定
したベリファイ回数Nがそのまま書き込まれるのではな
く、そのベリファイ回数Nを例えば0〜9回までは
“0”,10〜19回までは“1”,20〜29回まで
は“2”,………,70回以上は“7”のように、3ビ
ットで表わせるように量子化した値が書き込まれる。こ
の場合、ページ1,2,3,4に対するデータ書き込み
に要したベリファイ回数Nが、それぞれ18回,29
回,61回,42回であった場合、これらを量子化した
1,2,6,4なる値がベリファイ回数記録領域に記録
される。
【0034】そして、図3は、上記のように各ページ毎
にベリファイ回数Nを量子化した値が記録されたEEP
ROM16に、ページ単位でデータ書き込みを行なう場
合のデータ書き込み処理動作を示すフローチャートであ
り、図8と同一処理ステップには同一符号を付して示し
ている。すなわち、ステップS2でベリファイ回数Nを
1に設定することをせず、ステップS3の後、CPU
は、ステップS24で、データ書き込みを行なうべきペ
ージに対応する量子化されたベリファイ回数Nを読み取
り、その量子化値に1を加えて10倍する演算を行な
い、この演算結果をNとしてステップS6での演算に供
させるようにしている。
【0035】上記のような処理によれば、例えば図2に
示すページ1にデータを書き込む場合、ベリファイ回数
記録領域に記録されたページ1に対応するベリファイ回
数の量子化値は1であるから、ステップS24により
(1+1)×10=20なる演算が行なわれ、その演算
結果20がNとしてステップS6での演算に供されるの
で、結局、図4に示すように、ベリファイ回数20回分
に相当する800μsがページ1に対するデータ書き込
みの初回の電圧印加時間となる。そして、この電圧印加
時間は、メモリファンクション試験において測定された
ベリファイ回数18に対応する電圧印加時間を僅かに越
える程度であり、メモリファンクション試験時に比して
メモリセルの劣化や外部環境の変化がないかあるいは少
なければ、過剰書き込みにならない程度でベリファイ1
回で書き込みが完了されることになって、書き込み時間
を著しく短縮することができる。
【0036】また、ページ2,3,4に対するデータ書
き込み時にも、それぞれ図4に示すように、ベリファイ
回数30回,70回,50回分に相当する1200μ
s,2800μs,2000μsがデータ書き込みの初
回の電圧印加時間となり、この電圧印加時間は、いずれ
もメモリファンクション試験において測定されたベリフ
ァイ回数29,61,42に対応する電圧印加時間を僅
かに越える程度であるため、メモリファンクション試験
時に比してメモリセルの劣化や外部環境の変化がないか
あるいは少なければ、やはり、過剰書き込みにならない
程度でベリファイ1回で書き込みが完了されることにな
る。
【0037】したがって、上記実施例のような構成によ
れば、EEPROM16内に、各ページ1,2,3,
4,……に対するデータの書き込みに要したベリファイ
回数Nを量子化した値をそれぞれ書き込むベリファイ回
数記録領域を設定し、ページ単位でのデータ書き込み時
に、このベリファイ回数記録領域に書き込まれた量子化
値に対応する書き込み時間を、そのページに対するデー
タ書き込み時の初回のデータ書き込み時間とするように
したので、ページ毎にばらつく書き込み時間に対応した
最適なデータ書き込みを行なえるとともに、過剰書き込
みが生じることも防止することができ、ひいてはデータ
書き込みスピードを効果的に向上させることができるよ
うになる。
【0038】ここで、上記実施例では、EEPROM1
6内に、各ページ1,2,3,4,……に対するデータ
の書き込みに要したベリファイ回数Nの量子化値をそれ
ぞれ設定するようにしたが、ベリファイ回数記録領域に
は、例えば複数(通常8〜16)のページを組み合わせ
てなるブロック毎のベリファイ回数Nや、EEPROM
チップのベリファイ回数Nに対応したものであってもよ
い。この場合、チップ毎のベリファイ回数Nを記録する
手段では、ベリファイ回数記録領域の容量は少なくて済
む反面、そのチップにページ単位でデータを書き込む場
合に、実際にベージ単位でデータ書き込みを行なった場
合のベリファイ数と、ベリファイ回数記録領域に設定さ
れたベリファイ回数Nとに差異が生じ易くなる。
【0039】一方、上述したように、ベリファイ回数記
録領域にページ単位のベリファイ回数Nを記録するよう
にしておけば、ベリファイ回数記録領域の容量は大きく
なるが、ページ毎にばらつく書き込み時間に対応した最
適なデータ書き込みを行なうことができる。また、ベリ
ファイ回数記録領域にブロック単位のベリファイ回数N
を記録する手段では、その得失はチップ単位とページ単
位との中間となる。
【0040】また、ベリファイ回数記録領域に設定され
るベリファイ回数Nは、通常は、過剰書き込みを防止す
るために書き込み完了までのベリファイ回数を複数回測
定したなかの最小値を使用するが、ブロック単位の場合
特定のページだけ特にベリファイ回数が小さい場合に
は、これに合わせると他のページの書き込みが遅くなる
ので、過剰書き込みの影響と書き込み速度とを勘案し
て、最小値×n,最小値+nまたはブロック内ページの
規定値よりも少ないベリファイ回数の平均値等を使用す
るようにしてもよい。
【0041】ここで、上記のようなEEPROM16に
対するデータの書き込み手段では、ベリファイ回数記録
領域からベリファイ回数Nを読み出してくる時間が必要
となるが、EEPROM16のベリファイ回数記録領域
には、その1ページ当たり1360ページ分のベリファ
イ回数Nを格納することができるので、一度読み出して
データ入出力制御回路14のバッファメモリ等に格納し
ておけば、通常のページ単位でのデータ書き込み時に
は、ページが連続するようにデータ書き込みが行なわれ
ることなどを考慮すると、1回のアクセスでデータ書き
込みが要求される大半のページのベリファイ回数Nをス
トックすることができることになり、データ書き込み速
度が遅れるようなことはない。1360ページ分ものベ
リファイ回数Nが必要でない場合には、上記バッファメ
モリの容量を例えば32バイトに削減して、連続する8
0ページ分のベリファイ回数Nをストックするようにし
てもよい。
【0042】また、上記実施例では、EEPROM16
自体がデータ記録媒体であることから、この内部にベリ
ファイ回数記録領域を設定することができるとともに、
チップ単位で情報が完結しているため、つまり、そのチ
ップ内の各ページのベリファイ回数Nはそのチップ内の
ベリファイ回数記録領域に全て記録されるようになって
いるので、チップが不良になった場合でも他のチップと
の係わりを気にすることなく容易に交換することができ
る。
【0043】汎用のEEPROMチップでは、本来デー
タが記録される領域にベリファイ回数記録領域を設定す
るのでデータの記録容量が削減されるとともに、データ
をチップ単位で消去するいわゆるチップイレースを行な
うと、ベリファイ回数記録領域の内容も消去されてしま
うことになる。このため、このメモリカード本体11等
のように複数のEEPROM16を用いるシステムや、
EEPROMとそれ以外の例えばSRAM等とが混在す
るシステムでは、各チップ毎ではなくシステム全体でベ
リファイ回数記録領域を確保し、ベリファイ回数Nを一
括管理するようにしたほうが得策である。
【0044】そこで、ベリファイ回数Nの一括管理のた
めに、データ記録用とは別個に小容量のEEPROMを
システムに設け、このEEPROMに全てのベリファイ
回数Nを記録しておくように構成する。これは多数のE
EPROMを同一システムで使用する場合に最適とな
る。すなわち、図5に示すように、データ入出力制御回
路14にバスライン17を介して接続される小容量のE
EPROM18を設け、このEEPROM18に他のE
EPROM16のメモリファンクション試験時に測定さ
れたベリファイ回数Nを全て記録し、EEPROM16
は全てデータ記録用として使用するようにしている。
【0045】また、EEPROM16は、データの書き
込み,読み出し及び消去を繰り返すことによりメモリセ
ルが劣化し、有限回で書き込み不良が発生することがあ
る。ここで、一部のメモリセルに書き込み不良が発生し
たことが、システム全体の不良につながらないようにす
るために、書き込み不良の発生したメモリセルに書き込
むべきデータを他の正常なメモリセルに書き込んで救済
する、いわゆる不良置換方式が開発されている(特願平
3−317169号)。
【0046】この不良置換方式では、不良の発生に応じ
てブロック単位で置換処理を行なうため、どのブロック
に書き込むべきデータがどのブロックに置換されたかを
示す管理テーブルが必要となる。そこで、上述したシス
テム全体の全てのベリファイ回数Nを記録するEEPR
OM18に、この管理テーブルも一緒に記録することが
考えられる。この場合、EEPROM18の内部には、
図6に示すようなテーブルが構築される。
【0047】すなわち、このテーブルは、図6中左列が
4つのEEPROM16を合わせた全体のブロック番号
1〜Nを示し、図中中央列がそのブロックの状態を示し
ている。つまり、“O”はそのブロックが未使用である
ことを示し、“Z(1〜N以外の数値)”はそのブロッ
クが使用中であることを示している。また、そのブロッ
クが書き込み不良であると判断された場合には、そのブ
ロックに書き込むべきデータを他のブロックに書き込ん
で救済する処置がとられるが、そのときの救済先のブロ
ック番号が書き込まれる。例えばテーブルのブロック番
号Aに対応する位置に数値Bが書き込まれていれば、そ
のブロックAが書き込み不良で、そのブロックAに書き
込むべきデータがブロックBに書き込まれて救済されて
いることを意味している。
【0048】また、図6中右列には、そのブロックのメ
モリファンクション試験時に測定されたベリファイ回数
Nが記録されている。なお、図6中右列においては、測
定されたベリファイ回数Nそのものを記録しており、そ
のベリファイ回数Nはブロック内の各ページの測定され
たベリファイ回数の中で最も小さいものが対象となって
いる。
【0049】EEPROM16に対してデータの書き込
み及び読み出しを行なう場合には、データ入出力制御回
路14が、ブロック相互間の連結関係を把握するために
必ずテーブルを参照しテーブルの内容を読み出すので、
このときにベリファイ回数の量子化値も一緒に読み出す
ようにすれば、システムの負荷を軽減することができ便
利である。
【0050】ここで、ベリファイ回数記録領域に記録す
るベリファイ回数Nは、メモリファンクション試験で測
定された値を用いているが、このメモリファンクション
試験は、常温(25℃)下で標準電圧(5V)を印加し
た状態で行なわれるものである。これに対し、実際の使
用条件下では、高温や低温であったり電池使用機器では
電圧が低下する等、外部環境が変化した状態でデータ書
き込みが行なわれるため、ベリファイ回数記録領域に記
録されたベリファイ回数Nに対して、書き込み時間が増
大したり、また逆に書き込み時間が減少して過剰書き込
みが発生することがある。
【0051】このため、周囲温度やメモリセルへの印加
電圧レベル等の外部環境に応じて、ベリファイ回数記録
領域に記録されたベリファイ回数Nを補正することが考
えられる。図7は、このようなベリファイ回数Nの補正
手段を示している。すなわち、電圧検出回路19により
メモリセルへの印加電圧を検知するとともに、温度検出
回路20によりEEPROM16の周囲温度を検知す
る。そして、各検出回路19,20の検知出力に基づい
て、補正演算回路21により、ベリファイ回数記録領域
に記録されたベリファイ回数Nを補正するようにしてい
る。この場合、補正演算回路21は、その内部に設定さ
れた電圧補正係数と温度補正係数とに基づいてベリファ
イ回数Nの補正を行なっている。
【0052】例えば補正演算回路21に入力されたベリ
ファイ回数Nが14で、この値がメモリファンクション
試験時に周囲温度25℃,印加電圧5Vの下で測定され
たものであった場合、電圧補正係数が10回/V,温度
補正係数が0.1回/℃であり、電圧検出回路19で検
出された電圧レベルが4.5Vで、温度検出回路20で
検出された温度が15℃であるとすると、補正値は20
回となり、このベリファイ回数20に対応した時間が初
回の電圧印加時間となる。
【0053】なお、上記電圧補正係数及び温度補正係数
は、チップによるばらつきが大きい場合には、ベリファ
イ回数Nと同様にチップ単位でメモリに書き込んでおけ
ばよいが、一般にチップによる変動が少ない場合には、
固定値として補正演算回路21に設定しておく方が便利
である。また、上記電圧検出回路19,温度検出回路2
0及び補正演算回路21は、データ入出力制御回路14
に内蔵させてもよく、また、温度検出のためにはサーミ
スタ等の素子を別個に設けるようにしてもよいことはも
ちろんである。
【0054】ここで、EEPROMは、メモリセルに対
する書き込み,読み出し及び消去が繰り返されることに
よりメモリセルが次第に劣化することから、データ書き
込みに要するベリファイ回数が、ベリファイ回数記録領
域に記録されたベリファイ回数Nよりも順次増えていく
傾向にある。そこで、使用頻度に応じて、ベリファイ回
数記録領域に記録されたベリファイ回数Nを更新するこ
とが考えられる。ただし、この場合には、メモリファン
クション試験時と同様に全てのメモリセルに対して常
温,標準電圧下でベリファイ回数Nを測定しないと、誤
ったベリファイ回数Nが記録されてしまうことになるの
で、システムに特定のコマンド(例えば“最適化”)を
設け、全メモリ領域の初期化と付随してベリファイ回数
Nの測定を行なうことが効果的である。なお、この発明
は上記各実施例に限定されるものではなく、この外その
要旨を逸脱しない範囲で種々変形して実施することがで
きる。
【0055】
【発明の効果】以上詳述したようにこの発明によれば、
種々の要因による書き込み時間のばらつきを考慮した最
適なデータ書き込みを行なうことでデータ書き込みスピ
ードを効果的に向上させ、しかも過剰書き込みのような
不都合が生じることを極力防止し得る極めて良好なメモ
リのデータ書き込み装置を提供することができる。
【図面の簡単な説明】
【図1】この発明の一実施例を説明するために示すブロ
ック構成図。
【図2】同実施例におけるEEPROMの記憶領域を示
す図。
【図3】同実施例の動作を説明するために示すフローチ
ャート。
【図4】同実施例における初回の書き込み時間を説明す
るために示す図。
【図5】同実施例の変形例を示すブロック構成図。
【図6】同実施例におけるテーブルの詳細を説明するた
めに示す図。
【図7】外部環境に応じた初回の書き込み時間の補正手
段を示すブロック構成図。
【図8】従来のデータ書き込み処理動作を説明するため
に示すフローチャート。
【図9】同従来動作の問題点を説明するために示す図。
【符号の説明】
11…メモリカード本体、12…コネクタ、13…バス
ライン、14…データ入出力制御回路、15…バスライ
ン、16…EEPROM、17…バスライン、18…E
EPROM、19…電圧検出回路、20…温度検出回
路、21…補正演算回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 丸山 晃司 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝映像メディア技術研究所内 (72)発明者 前川 智之 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝映像メディア技術研究所内 (72)発明者 佐藤 聡明 東京都港区新橋3丁目3番9号 東芝エ ー・ブイ・イー株式会社内 (56)参考文献 特開 平2−146190(JP,A) 特開 昭63−239692(JP,A) 特開 昭57−200994(JP,A) (58)調査した分野(Int.Cl.7,DB名) G11C 16/00 - 16/34

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体メモリに対してデータ書き込み動
    作を予め設定された単位時間実行した後、書き込んだデ
    ータを読み出して元のデータと比較するベリファイを行
    ない、不一致である場合再度データの書き込みを繰り返
    すことによりデータ書き込みを行なうメモリのデータ書
    き込み装置において、前記半導体メモリ内に、該半導体
    メモリに対するデータの書き込みに要したベリファイ回
    数を書き込むベリファイ記録領域を設け、このベリファ
    イ記録領域に書き込まれたベリファイ回数に対応する書
    き込み時間を、前記半導体メモリに対するデータ書き込
    み時の初回のデータ書き込み時間とするように構成して
    なることを特徴とするメモリのデータ書き込み装置。
  2. 【請求項2】 前記半導体メモリのベリファイ記録領域
    には、該半導体メモリのページ単位またはブロック単位
    のデータの書き込みに要したベリファイ回数が、該ペー
    ジ毎またはブロック毎にそれぞれ対応して書き込まれる
    ことを特徴とする請求項1記載のメモリのデータ書き込
    み装置。
  3. 【請求項3】 前記ベリファイ回数は、メモリチップ毎
    に完結するように書き込まれることを特徴とする請求項
    1及び2いずれかに記載のメモリのデータ書き込み装
    置。
  4. 【請求項4】 前記ベリファイ回数は、前記半導体メモ
    リの最終電気検査で行なわれるメモリファンクション試
    験で測定され書き込まれることを特徴とする請求項1乃
    至4いずれかに記載のメモリのデータ書き込み装置。
  5. 【請求項5】 前記半導体メモリのベリファイ記録領域
    に書き込まれたベリファイ回数は、周囲温度及び前記半
    導体メモリにデータを書き込むために印加する電圧レベ
    ルのいずれかに基づいて補正されることを特徴とする請
    求項1乃至5いずれかに記載のメモリのデータ書き込み
    装置。
JP11563392A 1992-05-08 1992-05-08 メモリのデータ書き込み装置 Expired - Fee Related JP3135673B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11563392A JP3135673B2 (ja) 1992-05-08 1992-05-08 メモリのデータ書き込み装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11563392A JP3135673B2 (ja) 1992-05-08 1992-05-08 メモリのデータ書き込み装置

Publications (2)

Publication Number Publication Date
JPH05314780A JPH05314780A (ja) 1993-11-26
JP3135673B2 true JP3135673B2 (ja) 2001-02-19

Family

ID=14667480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11563392A Expired - Fee Related JP3135673B2 (ja) 1992-05-08 1992-05-08 メモリのデータ書き込み装置

Country Status (1)

Country Link
JP (1) JP3135673B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007066523A1 (ja) * 2005-12-09 2007-06-14 Advantest Corporation 試験装置、及び試験方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007004892A (ja) 2005-06-23 2007-01-11 Toshiba Corp 半導体集積回路装置
JP5603778B2 (ja) * 2007-12-21 2014-10-08 ラムバス・インコーポレーテッド フラッシュメモリタイミングの事前特徴付け
KR101464255B1 (ko) * 2008-06-23 2014-11-25 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 시스템
JP5426250B2 (ja) * 2009-06-26 2014-02-26 三星電子株式会社 不揮発性半導体メモリの放電回路
JP5188590B2 (ja) * 2011-03-25 2013-04-24 キヤノン株式会社 不揮発性磁気薄膜メモリ装置の記録方法および不揮発性薄膜メモリ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007066523A1 (ja) * 2005-12-09 2007-06-14 Advantest Corporation 試験装置、及び試験方法
US7363556B2 (en) * 2005-12-09 2008-04-22 Advantest Corporation Testing apparatus and testing method
JPWO2007066523A1 (ja) * 2005-12-09 2009-05-14 株式会社アドバンテスト 試験装置、及び試験方法
KR100899856B1 (ko) * 2005-12-09 2009-05-29 가부시키가이샤 어드밴티스트 시험 장치 및 시험 방법
JP4594989B2 (ja) * 2005-12-09 2010-12-08 株式会社アドバンテスト 試験装置、及び試験方法

Also Published As

Publication number Publication date
JPH05314780A (ja) 1993-11-26

Similar Documents

Publication Publication Date Title
US6931582B2 (en) Memory card and memory controller
US7305596B2 (en) Nonvolatile memory and nonvolatile memory apparatus
US11586364B2 (en) Memory management method, memory storage device and memory control circuit unit
KR950002730B1 (ko) 반도체 집적 회로
US7116578B2 (en) Non-volatile memory device and data storing method
US5754567A (en) Write reduction in flash memory systems through ECC usage
EP0862762B1 (en) Semiconductor memory device having error detection and correction
US20120030527A1 (en) Semiconductor memory device
EP0907142A2 (en) Memory card apparatus
US20180081570A1 (en) Memory system and processor system
US5483491A (en) Memory card device
JP3135673B2 (ja) メモリのデータ書き込み装置
US10811070B2 (en) Memory system and control method to perform patrol read operation
KR20030065355A (ko) 기억장치, 데이터 처리 방법 및 데이터 처리 프로그램
US7886211B2 (en) Memory controller
US7606993B2 (en) Flash memory controller, memory control circuit, flash memory system, and method for controlling data exchange between host computer and flash memory
JPH05314754A (ja) メモリカード装置
JPH0528788A (ja) 不揮発性メモリ装置
JP2002288999A (ja) 半導体メモリ
JPH09305497A (ja) 記録再生装置およびそのコントローラ、データ保護方法
JP3359942B2 (ja) メモリカード装置
JPH0546488A (ja) メモリカード装置
JP3175974B2 (ja) メモリカード装置
JP2818628B2 (ja) メモリカードにおけるデータ記録方法およびメモリカードシステム
JP4068594B2 (ja) フラッシュメモリコントローラ、フラッシュメモリシステム、及びフラッシュメモリの制御方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees