JP2818628B2 - メモリカードにおけるデータ記録方法およびメモリカードシステム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、たとえば画像データや
文字データなどのデータを記憶するためのメモリカード
におけるデータ記録方法およびメモリカードシステムに
関する。

【０００２】

【従来の技術】近年、電子スチルカメラ等の画像データ
やワードプロセッサ等の文字データを記録する媒体とし
て、フロッピディスクに代わり、半導体メモリを用いた
より小型なメモリカードが使用されるようになってき
た。

【０００３】従来、このようなメモリカードには高速な
読み出しおよび書き込みを行なうことができるスタティ
ックRAM(SRAM) が用いられていた。しかしながら、この
SRAMは、揮発性の半導体メモリであるので、バックアッ
プ用の電池が必要であった。また、このSRAMは、画像デ
ータのように大容量のデータを記憶するものになると高
価となって、メモリカードの値段が高くなるという問題
があった。

【０００４】そこで近年、安価でしかもバックアップ電
池の必要がない不揮発性の半導体メモリであるEEPROM
（電気的に消去・再書き込み可能な読出専用メモリ）を
メモリカードに採用することが検討されている。このEE
PROMは、その記憶期間が電池無しで10年間以上と優れて
おり、近年ではSRAMに匹敵する読み出しおよび書き込み
速度を備えるようになって、しかもその値段がSRAMの４
分の１程度のものが開発されている。このEEPROMにはす
べてのデータを一括的に消去する一括消去型（フラッシ
ュタイプ）のものと、ブロック単位の消去を行なうブロ
ック消去型の２種類のタイプがあった。

【０００５】

【発明が解決しようとする課題】しかしながら、上記EE
PROMを用いたメモリカードは、デバイスの性質上、消去
を考慮にいれなければならないため、メモリカードの使
用に際してそれを運用する側で特別の配慮が必要とな
る。

【０００６】特に問題となるのが、EEPROMが寿命に近く
なった場合、つまりデータの書き換えがかなりの回数行
なわれた場合における運用である。EEPROMは、ブロック
消去型、フラッシュ消去型のいずれのタイプにおいても
その消去、書込みの回数が制限されている。たとえば、
100 〜10000 回の消去、書込みの制限がある。この場
合、ブロック消去型のEEPROMを使用するときには、書き
換えの回数が増えるにしたがって、各メモリブロック毎
に書き換え回数にばらつきが生じてくる。したがって、
ブロック消去型のEEPROMでは、他のメモリブロックが使
用可能な状態でもいずれかのメモリブロックが使用でき
ない状態が生じてくる。

【０００７】この際、書き込み制限回数に達したメモリ
ブロックをそのまま使用すると、システム上書き込みが
行なわれたように思える場合でも実際には書き込みが行
なわれていなかったり、書き込みが行なわれにくくなっ
たり、さらには、書き込みが行なわれてもそのメモリブ
ロックから読み出したデータが変形して誤りが多くなっ
たりする可能性が高かった。

【０００８】したがって、ブロック消去型のEEPROMを用
いたメモリカードにおいては、特定のメモリブロックに
書き換えが頻繁に行なわれる場合、またはカードが古く
なった場合等に、書き換え制限に達したメモリブロック
または書き込み不良ブロックを使用した際に、著しく信
頼性が低下するという問題があった。

【０００９】本発明は、このような従来技術の欠点を解
消し、EEPROMを用いたメモリカードにて書き換え制限に
達したメモリブロックや書き込み不良等の不良メモリブ
ロックを有する場合でも、その信頼性を向上させること
ができるメモリカードのデータ記録方法およびメモリカ
ードシステムを提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明によるメモリカー
ドにおけるデータ記録方法は上述した課題を解決するた
めに、各メモリブロック毎に消去および書き込み可能な
EEPROMを備えたメモリカードにおけるデータ記録方法に
おいて、EEPROMの記憶領域に、各メモリブロックの書き
換え回数をそれぞれ記憶するリライト回数記憶領域と、
メモリブロック間のデータの入れ換えを行なう際のブロ
ック接続情報を各メモリブロックに対応して記憶するブ
ロック接続領域とを設け、前回までにデータが書き込ま
れたいずれかのメモリブロックに、そのデータの書き換
えが行なわれるアクセスが生じた際に、このメモリブロ
ックに対応するリライト回数記録領域に記憶された書き
換え回数データを読み出して、該当メモリブロックのデ
ータ書き換え回数が、そのEEPROMの書き換え限度回数を
越えない所定の回数に達しているか否かを判別して、そ
の判別結果が所定の回数に達していないと判別された場
合は、リライト回数記憶領域の書き換え回数データをイ
ンクリメントするとともに、このメモリブロックにてデ
ータの書き換え処理を行ない、判別結果が所定の回数に
達していると判別された場合に、そのメモリブロックに
対応するブロック接続情報に、書き換え回数が限度回数
に達していない空きメモリブロックのアドレスを書き込
んで、このブロック接続情報にて指定されたアドレスの
メモリブロックにデータを書き込んでデータの書き換え
処理を行い、その後、所定の回数に達したメモリブロッ
クをアクセスする場合は、そのブロック接続情報を参照
して、そのブロック接続情報にて指定されたアドレスに
該当するメモリブロックをアクセスすることを特徴とす
る。

【００１１】この場合、リライト回数記憶領域が、各メ
モリブロック内にそれぞれ形成されていると有利であ
る。

【００１２】また、本発明によるデータ記録方法は、各
メモリブロック毎に消去および再書き込み可能なEEPROM
を備えて、このEEPROMの各メモリブロックにデータを書
き込む際に、そのデータの書き込みを行なう度毎にその
メモリブロックからデータを読み出して照合を行ないつ
つ該当メモリブロックにデータが書き込まれた否かを判
別して書き込み処理を行なうメモリカードにおけるデー
タ記録方法において、EEPROMに、メモリブロック間のデ
ータの入れ換えを行なう際のブロック接続情報を各メモ
リブロックに対応して記憶するブロック接続領域を設
け、いずれかのメモリブロックにてそのデータの書き込
みが行なわれる際に、このメモリブロックにて、そのデ
ータの書き込みおよび照合が複数回繰り返されても、デ
ータの書き込みが行なえない場合に、このメモリブロッ
クに対応するブロック接続情報に他の空きメモリブロッ
クのアドレスを書き込んで、このブロック接続情報領域
に指定されたアドレスのメモリブロックにてデータの書
き込み処理を行ない、その後データの書き込みが行なう
ことができなかったメモリブロックをアクセスする場合
は、そのブロック接続情報を参照して、このブロック接
続情報にて指定されたアドレスに該当するメモリブロッ
クをアクセスすることを特徴とする。

【００１３】さらに、本発明によるデータ記録方法は、
各メモリブロック毎に消去および再書き込み可能なEEPR
OMを備えて、このEEPROMの各メモリブロックにデータを
書き込む際に、このデータに誤り訂正符号を付加して書
き込み、誤り訂正符号が付加されたデータは、任意にそ
のメモリブロックから読み出されて誤りチェックおよび
誤り訂正が行なわれるメモリカードにおけるデータ記録
方法において、EEPROMに、メモリブロック間のデータの
入れ換えを行なう際のブロック接続情報を各メモリブロ
ックに対応して記憶するブロック接続領域を設け、いず
れかのメモリブロックに書き込こまれたデータを任意に
読み出して、そのメモリブロックに記憶されたデータの
誤りチェックを行なう際に、そのメモリブロックから読
み出されたデータに所定数以上の誤りがある場合に、そ
のメモリブロックに対応するブロック接続領域に、他の
空きメモリブロックのアドレスを書き込んで、このブロ
ック接続情報にて指定されたアドレスに、前記メモリブ
ロックに記憶されたデータを書き移して、その後、誤り
率の高いメモリブロックをアクセスする場合には、その
ブロック接続情報にて指定されたアドレスに該当するメ
モリブロックにアクセスすることを特徴とする。

【００１４】この場合、誤り率の高いメモリブロックか
ら他の空きメモリブロックにデータを書き移す際に、そ
の誤り率の高いメモリブロックから読み出したデータ
は、誤り訂正が行なわれた後に他の空きメモリブロック
に書き移されるようにすると有利である。

【００１５】一方、本発明によるメモリカードシステム
は、各メモリブロック毎に消去および再書き込み可能な
EEPROMを備えたメモリカードシステムにおいて、このシ
ステムは、複数のメモリブロックを備えたEEPROMからな
り、各メモリブロックの書き換え回数をそれぞれ記憶す
るリライト回数記憶領域と、メモリブロック間のデータ
の入れ換えを行なう際のブロック接続情報を各メモリブ
ロックに対応して記憶するブロック接続領域とを備えた
メモリ部と、前回までにデータが書き込まれたいずれか
のメモリブロックに、そのデータの書き換えが行なわれ
るアクセスが生じた際に、そのメモリブロックに対応す
るリライト回数記録領域に記憶された書き換え回数デー
タを読み出して、該当メモリブロックのデータ書き換え
回数が、そのEEPROMの書き換え限度回数を越えない所定
の回数に達しているか否かを判別する限度回数判別手段
と、この限度回数判別手段による判別結果が所定の回数
に達していないと判別された場合に、リライト回数記憶
領域の書き換え回数をインクリメントするリライト回数
加算手段と、限度回数判別手段による判別結果が所定の
回数に達していると判別された場合に、書き換え回数が
限度回数に達していない空きメモリブロックを選択し
て、そのアドレスを書き換え回数が限度回数に達してい
るメモリブロックに対応するブロック接続領域に書き込
むアドレス選択手段と、限度回数判別手段の判別結果お
よびブロック接続情報に記録されたアドレスに基づい
て、該当メモリブロックをアクセスするアクセス手段と
を備えたことを特徴とする。

【００１６】この場合、リライト回数記録領域から読み
出したリライト回数が書き換え限度回数を越えない所定
の回数に達している場合に、この限度回数に達したメモ
リブロックがあることを使用者に警報する警報手段を備
えるようにするとよい。

【００１７】また、本発明によるメモリカードシステム
は、各メモリブロック毎に消去および再書き込み可能な
EEPROMを備えたメモリカードシステムにおいて、このシ
ステムは、複数のメモリブロックを備えたEEPROMからな
り、メモリブロック間のデータの入れ換えを行なう際の
ブロック接続情報を各メモリブロックに対応して記憶す
るブロック接続領域を備えたメモリ部と、EEPROMの各メ
モリブロックにデータを書き込む際に、データの書き込
みとそのデータの照合とを行なうベリファイ手段であっ
て、その照合の結果データの書き込みが行なわれていな
い場合は、再度データの書き込みおよび照合を繰り返す
ベリファイ手段と、このベリファイ手段にてデータの書
き込みおよび照合が何回行なわれたかをカウントするベ
リファイカウント手段と、このベリファイカウント手段
にて、カウントされたベリファイ回数が所定の回数に達
したか否かを判別するベリファイ回数判別手段と、この
ベリファイ回数判別手段にてベリファイ回数が所定の回
数に達したと判別されたときに、そのメモリブロックに
対応するブロック接続情報に他の空きメモリブロックの
アドレスを書き込むアドレス選択手段と、ベリファイ回
数判別手段の判別結果およびブロック接続情報に基づい
て、該当メモリブロックをアクセスするアクセス手段と
を備えたことを特徴とする。

【００１８】この場合、データの書き込みおよび照合が
繰り返されて、ベリファイ回数が所定の値に達した場合
に、その所定の回数に達したメモリブロックがあること
を使用者に警報する警報手段を備えるようにするとよ
い。

【００１９】さらに、本発明によるメモリカードシステ
ムは、各メモリブロック毎に消去および再書き込み可能
なEEPROMを備えたメモリカードシステムにおいて、この
システムは、複数のメモリブロックを備えたEEPROMから
なり、メモリブロック間のデータの入れ換えを行なう際
のブロック接続情報を各メモリブロックに対応して記憶
するブロック接続領域を備えたメモリ部と、このメモリ
部の各メモリブロックにデータを書き込む際に、このデ
ータに誤り訂正符号を付加する誤り訂正符号付加手段
と、この誤り訂正符号付加手段にて誤り訂正符号が付加
されたデータを格納するメモリブロックからそのデータ
を任意に読み出して誤りチェックを行なう誤りチェック
手段と、この誤りチェック手段にて検出されたデータの
誤りを訂正する誤り訂正手段と、誤りチェック手段にて
そのメモリブロックから読み出されたデータに所定数以
上の誤りがあるか否かを判別する誤り率判別手段と、こ
の誤り率判別手段にて所定数以上の誤りがあると判別さ
れた場合に、そのメモリブロックに対応するブロック接
続領域に、他の空きメモリブロックのアドレスを選択し
て書き込むアドレス選択手段と、誤り率判別手段の判別
結果およびブロック接続情報に基づいて、該当メモリブ
ロックをアクセスするアクセス手段とを備えたことを特
徴とする。

【００２０】この場合、読み出したデータの誤りが所定
数以上ある場合に、その誤り率の高いメモリブロックが
あることを使用者に警報する警報手段を備えるように構
成すると有利である。

【００２１】

【作用】本発明に係るメモリカードにおけるデータ記憶
方法およびメモリカードシステムによれば、EEPROMの複
数のメモリブロックのうちその書き換え回数が書き換え
限度回数を越えない所定の回数に達した場合に、または
書き込み不良が生じた場合に、あるいはデータの誤り率
が高くなった場合に、EEPROMの他の空きメモリブロック
にそのデータの書き換えを行ない、このデータの書き換
えを行なった指示をそのメモリブロックに対応するアド
レス接続情報に、データの書き換えを行なった他の空き
メモリブロックのアドレスを記憶させることによって、
次回のアクセスに備える。

【００２２】この結果、寿命に達したメモリブロックま
たは不良のメモリブロックの使用を避け得るようにした
ので、書き換え回数が多いメモリカードまたは古くなっ
たメモリカードを使用する場合でもその信頼性を損なう
ことなく、使用することができる。

【００２３】

【実施例】次に添付図面を参照して本発明に係るメモリ
カードにおけるデータ記録方法およびメモリカードシス
テムの実施例を詳細に説明する。

【００２４】図１にこの発明におけるメモリカードの第
１の実施例を示す。この第１の実施例におけるメモリカ
ードは、図１(a) に示すようにデータを記憶するための
メモリセル10と、このメモリセル10の書き込み制御、ま
たは読み出し制御を行なうためのアドレスコントローラ
20とを備えている。このメモリカードは、薄板状のプラ
スチック容器等に封入されて、電子スチルカメラまたは
その再生装置等の外部装置にコネクタ（図示略）を介し
て装着自在に形成されている。

【００２５】メモリセル10は、ブロック消去型のEEPROM
（電気的に消去および再書込可能な不揮発性メモリ）に
よって構成されている。このEEPROMは、複数のメモリブ
ロック1,2...を備えている。それらメモリブロックの記
憶容量はそれぞれ、たとえば１画面分の画像データとそ
の管理情報とが記憶される１クラスタ単位にて構成され
ている。このメモリカードでは、それらクラスタ単位に
て消去および書き換えが行なわれる。

【００２６】詳細には、メモリセル10の各クラスタ1,
2...の先頭アドレス付近に、そのクラスタのデータ書き
換えが行なわれた回数をリライト回数データとして記憶
するリライト回数記憶領域12がそれぞれ形成され、続く
アドレスに、そのクラスタのデータが他のクラスタに書
き移された際に、データの書き移し先クラスタのアドレ
スをクラスタ接続情報として記憶するクラスタ接続情報
領域14が形成され、続く残りの領域に、画像データを記
憶するためのデータ領域16がそれぞれ形成されている。

【００２７】リライト回数記憶領域12は、各クラスタ1,
2...の書き込み限度回数、たとえば100 〜10000 回をカ
ウントすることができるビット数を備えており、その数
値はそのクラスタにてデータの書き換えが行なわれる度
毎にインクリメントされるようになっている。クラスタ
接続情報領域14は、リライト回数記憶領域12の書き換え
回数がそのクラスタの書き込み限度回数を越えない所定
の回数に達した場合に使用され、その領域14には他のク
ラスタのたとえば先頭番地が書き込まれて、そのクラス
タのデータが他のクラスタに書き換えられていることを
示す。これらリライト回数記録領域12とクラスタ接続情
報領域14とは、データ領域16に較べて非常に少ない容量
が割り当てられることになり、画像データを記憶する場
合に、その領域を圧迫することがなく、他のメモリに較
べて不利になるようなことはない。

【００２８】アドレスコントローラ20は、通常はデータ
バス30を介して外部装置から送られるアドレスデータに
基づいてメモリセル10の各クラスタ1,2...をアクセスす
る制御回路であって、この実施例では特に、メモリセル
10にデータの書き換えを行なう場合に各クラスタ1,2...
のリライト回数を参照して、そのリライト回数が書き換
え限度回数を越えない所定の回数に達している場合に、
別の空きクラスタを選択して、そのクラスタをデータの
書き換え先としてアクセスする制御回路である。この実
施例におけるアドレスコントローラ20は、図１(b) に示
すようにリライト加算回路22と、比較器24と、アドレス
回路26とを備えている。

【００２９】リライト加算回路22の主な機能は、メモリ
セル10のいずれかのクラスタ1,2...にデータの書き換え
が行なわれる場合に、そのクラスタのリライト回数記録
領域12からリライト回数データを読み出して比較器24に
転送し、その比較結果が書き換え限度回数を越えない所
定の回数以下の場合に、その数値をインクリメントして
元のリライト回数領域12に書き込む機能である。

【００３０】このリライト加算回路22には、コネクタを
介して外部装置と接続されるデータバス30、およびメモ
リセル10に接続されるデータバス40がそれぞれ収容され
ており、この実施例におけるリライト加算回路22には、
外部装置から取り込んだデータおよびメモリセル10から
読み出したデータを一時蓄積するバッファ回路が備えら
れている。

【００３１】また、このリライト加算回路22は、データ
バス30を介して送られる書き込みまたは読み出しのため
のアドレスデータをアドレス回路26へ転送し、さらにア
ドレス回路26にて選択された書き換え先のクラスタのア
ドレスデータをクラスタ接続情報として受け取り、この
アドレスデータをデータバス40を介してクラスタ接続情
報領域16に書き込む機能を有する。すなわち、この実施
例では、リライト加算回路22が、外部装置とメモリセル
10との間のデータおよびアドレスの入出力バッファ機
能、およびメモリセル10の各クラスタの管理情報を書き
換える機能を備えた構成となっている。

【００３２】比較器24は、リライト加算回路22にて読み
出された各クラスタ1,2...のリライト回数記憶領域12に
おけるリライト回数データの数値がそのクラスタの書き
換え限度回数を越えない所定の回数に達しているか否か
を判別するためのリライト回数判別回路である。この比
較器24では、その比較値が各クラスタの書き換え限度回
数100 〜10000 回を越えない所定の回数に設定されてい
る。この比較器24は、その比較結果がクラスタの書き換
え限度回数を越えない所定の回数に達していると判別し
た場合は、アドレス回路26に送出しているクラスタ移動
信号Siを「High」とし、所定の回数に達していないと判別
した場合にはクラスタ移動信号Siを「Low」 とする。

【００３３】アドレス回路26は、メモリセル10へクラス
タ選択のためのアドレス信号を送出するとともに、書き
込み許可信号WEおよび読み出し許可信号OEを送出して、
そのクラスタのデータをアクセスする回路である。な
お、このアドレス回路26は、メモリセル10が複数である
ときは、そのチップ（セル）を選択するためのチップイ
ネーブル信号CSを各メモリセル10へ送出する。このアド
レス回路26は、通常はリライト加算回路22から転送され
るアドレスデータに基づいてメモリセル10の各クラスタ
1,2...をアクセスする。そのアドレスデータは、外部装
置から送出されたものと、各クラスタ1,2...のクラスタ
接続情報領域14に記憶されたアドレスデータとがある。

【００３４】詳しくは、このアドレス回路26は、外部装
置から読み出しまたは書き込みのアクセスが生じると、
外部装置からリライト加算回路22を介して転送されるア
ドレスデータにて該当クラスタをアクセスして、リライ
ト加算回路22にそのクラスタのクラスタ接続情報を読み
出させる。このアドレス回路26は、リライト加算回路22
から転送されたクラスタ接続情報を読み取って、そのク
ラスタ接続情報が他のクラスタのアドレスを指示してい
る場合に、そのアドレスに該当するクラスタをアクセス
する機能を有する。

【００３５】また、このアドレス回路26は、そのアクセ
スがクラスタの内容を書き換えるアクセスである場合に
は、比較器24から送出されるクラスタ移動信号Siが「Hig
h」となると、その時アクセスしたクラスタとは別の空き
クラスタのアドレスをアクセスして、リライト加算回路
22にそのクラスタのリライト回数データを読み出させ
て、この後、比較器24から送出されるクラスタ移動信号
Siが「Low」 となったときに、そのクラスタのたとえば先
頭のアドレスをクラスタ接続情報としてリライト加算回
路22に送り、そのクラスタ接続情報を元のクラスタの情
報領域16に書き込ませるアクセスを行なう。この後、そ
のクラスタ接続情報のアドレスをアクセスして、データ
をそのクラスタに書き込ませるアクセスを行なう機能を
有する。

【００３６】次に、上記構成におけるメモリカードの動
作およびそのデータ記録方法を説明する。操作者は、メ
モリカードを、そのコネクタを外部装置のアドレス・デ
ータバスおよび制御バス（図示略）へ接続することによ
り、外部装置に装着する。

【００３７】次いで、外部装置が電子スチルカメラ等の
ようにデータの記録を行なう装置の場合、メモリカード
に外部装置からデータ書き込みのためのライト信号が送
られると、図示しない制御回路よりリライト加算回路22
へアドレスデータを読み込むためのタイミング信号が送
出されるとともに、アドレス回路26へデータの書き込み
を示すライト信号が送出される。

【００３８】これにより、リライト加算回路22は、外部
装置からアドレスデータが送られると、そのバッファ回
路にアドレスデータを読み込んで、読み込んだアドレス
データをアドレス回路26へ転送する。アドレス回路26
は、アドレスデータを読み込むと、そのアドレスの先頭
のアドレスをメモリセル10へアドレス信号として送出す
るとともに、読み出し許可信号OEを送出する。これによ
り、該当クラスタのリライト回数記憶領域12からリライ
ト回数データがリライト加算回路22に読み出される。

【００３９】リライト加算回路22に読み出されたリライ
ト回数データは、比較器24に転送されて、比較器24にて
そのデータが書き換え限度回数を越えない所定の回数に
達しているか否かが比較値と比較されることにより判別
される。このデータが所定の回数に達していないと判別
された場合、比較器24は、クラスタ移動信号Siを「Low」
とする。これによりリライト加算回路22では、その回路
内部で読み出したリライト回数をインクリメントする。

【００４０】なお、このとき書き換えが行なわれるクラ
スタの内容を消去する信号がメモリセル10へ送出され
て、そのクラスタの内容が消去される。また、メモリカ
ードに外部装置からアドレスデータが読み込まれた後
に、リライト回数が判別されるまで、制御回路から外部
装置へBUSY信号が送出されており、リライト回数が判別
されて、リライト回数がインクリメントされて、クラス
タの内容が消去されると、BUSY信号が解除される。

【００４１】この後、外部装置から書き込みデータが送
られてくる。このデータはリライト加算回路22のバッフ
ァ回路に入力される。このとき、アドレス回路26から順
次元のアドレスをインクリメントしつつ書き込み許可信
号WEが送出されて、リライト加算回路22に保持されたリ
ライト回数データを先頭に書き込みデータが順次、その
アドレスのクラスタへ書き込まれていく。

【００４２】一方、比較器24にて、リライト回数記憶領
域12のリライト回数データが書き換え限度回数を越えな
い所定の回数に達していると判別された場合は、比較器
24から送出されるクラスタ移動信号Siが「High」となる。
これにより、アドレス回路26は、元のアドレスとは別の
他のクラスタのアドレスをメモリセル10へ送出して読み
出し許可信号OEを送出する。この結果、リライト加算回
路22に他のクラスタのリライト回数記憶領域12のリライ
ト回数データが読み出される。

【００４３】このリライト回数データは、上記と同様に
比較器24へ転送される。比較器24において、そのデータ
が書き込み制限回数以下と判断されると、アドレス回路
26へ送出されているクラスタ移動信号Siが「Low」 とな
る。これにより、アドレス回路26からリライト加算回路
22へそのときのアドレスがクラスタ接続情報として送出
される。これに続いて、アドレス回路26は、元のクラス
タのクラスタ接続情報領域16のアドレスを送出して、書
き込み許可信号WEをメモリセル10へ送出する。この結
果、リライト加算回路22に保持された他のクラスタのア
ドレスデータが元のクラスタのクラスタ接続情報領域16
に書き込まれる。

【００４４】次いで、外部装置から書き込みデータがリ
ライト加算回路22に送られると、アドレス回路26は、選
択した他のクラスタのデータ領域16のアドレスを順次メ
モリセル10へ送出するとともに、書き込み許可信号WEを
送出して、リライト加算回路22に保持された書き込みデ
ータを順次そのクラスタに書き込んでいく。これによ
り、元のクラスタの書き込みデータが他のクラスタに書
き込まれ、その書き換え処理が行なわれる。

【００４５】その後、リライト回数が所定の回数に達し
ている前記クラスタがアクセスされた場合、たとえば、
読み出しが行なわれる場合は、まず、再生装置等の外部
装置から送られたアドレスデータがリライト加算回路22
を介してアドレス回路26へ転送される。アドレス回路26
は、そのクラスタのクラスタ接続情報領域14をアクセス
する。これにより、リライト加算回路22に、そのクラス
タ接続情報が読み出されて、この情報がアドレス回路26
に転送される。この情報が他のアドレスを示している場
合、アドレス回路26は、そのアドレスをメモリセル10に
送出して、そのクラスタのデータをリライト加算回路22
を介して外部装置に読み出す。書き換えの場合も同様
に、そのクラスタに対応するクラスタ接続情報の指示ア
ドレスに基づいて行なわれる。

【００４６】このように、この第１の実施例では、書き
込み限度回数を越えない所定の回数に達したクラスタが
ある場合、そのクラスタを使用せずに、他の書き込み限
度回数に達していない空きクラスタに切り換えてデータ
を記録する。したがって、寿命に達したクラスタにて生
じる可能性がある書き込み不良、読み出し不良等を防止
することができ、この結果、その信頼性を低下させるこ
となく、データの紛失等の事故を防止することができ
る。また、EEPROMを用いたメモリカードの場合、クラス
タの寿命によって、そのカード自体の寿命が決まるがこ
の実施例のメモリカードの場合、複数個のクラスタが寿
命に達しても、他のクラスタが寿命に達しない限りメモ
リカードとして使用することができ、実質的にメモリカ
ード自体の寿命を延ばすことができる。

【００４７】図２はこの発明のメモリカードの第２の実
施例を示している。この第２の実施例において、第１の
実施例と異なる点は、アドレスコントローラ20が各クラ
スタ2,3...におけるデータの書き込み状態に基づいて、
それぞれのクラスタの寿命を判別してアドレス移動を行
なわせる点である。

【００４８】詳しくは、この第２の実施例では、図２
(a) に示すように、メモリセル10の１つのクラスタ、た
とえばクラスタ１に複数のクラスタ接続情報領域14,1
4...が備えられており、他のクラスタ2,3...にはデータ
領域のみが形成されている。クラスタ接続情報領域14,1
4 は、クラスタ2,3...と同じ数だけ形成されて、それぞ
れのクラスタ2,3...に対応している。これらクラスタ接
続情報領域14,14...には、 そのクラスタが書き込み不良
となったときに、クラスタ接続情報たとえば他の空きク
ラスタの先頭アドレスが書き込まれて、書き込み不良と
なったクラスタに書き込まれようとしたデータが他のク
ラスタに書き移されたことを示す情報が書き込まれる。

【００４９】この第２の実施例のアドレスコントローラ
20は、図２(b) に示すように、ベリファイ回路50と、ベ
リファイカウンタ52と、比較器54と、アドレス回路56と
を備えている。

【００５０】ベリファイ回路50は、メモリセル10の各ク
ラスタ1,2...へデータを書き込む際に、そのデータを書
き込んだ後に、そのクラスタから書き込んだデータを読
み出して、そのクラスタにデータが正確に書き込まれて
いるか否かを照合する機能を有する回路である。このベ
リファイ回路50は、その照合の結果がデータが正確に書
き込まれていないと判別した場合、インクリメント信号
Smをベリファイカウンタ52へ送出して、再度その書き込
みを行なって再びその照合を行なう。照合結果が良けれ
ば、ベリファイカウンタ52へクリア信号Scを送出する。
照合結果が否の場合は、ベリファイカウンタ52へインク
リメント信号Smを送出して書き込みおよび照合を繰り返
す。

【００５１】この実施例のベリファイ回路50は、第１の
実施例のリライト加算回路22と同様に入出力バッファ機
能および管理情報書き込み機能を備えたバッファ回路を
備えており、外部装置とメモリセル10との間のデータの
受渡し、および外部装置からアドレス回路56へのアドレ
スデータの転送、さらにはアドレス回路26にて選択され
たアドレスをクラスタ接続情報としてそのクラスタに対
応するクラスタ接続情報領域14へ書き込む機能を備えて
いる。

【００５２】ベリファイカウンタ52は、ベリファイ回路
50から送出されるインクリメント信号Smが供給されて、
ベリファイ回路50の書き込みおよび照合回数をカウント
する回路である。このベリファイカウンタ52は、ベリフ
ァイ回路50からクリア信号Scが供給されると、そのカウ
ント値をクリアする回路である。

【００５３】比較器54は、ベリファイカウンタ52にてカ
ウントされた値が所定の繰り返し回数、たとえば５回に
達したか否かを判別するベリファイ回数判別回路であ
る。この比較器54はベリファイ回数がその所定の繰り返
し回数に達した場合に、アドレス回路56へ送出している
クラスタ移動信号Siを「High」とする回路である。

【００５４】アドレス回路56は、第１の実施例と同様
に、メモリセル10をアクセスする回路であり、比較器54
から送出されるクラスタ移動信号Siが「High」となった場
合に、ベリファイ回路54を介して他の空きクラスタのア
ドレスを元のクラスタに対応するクラスタ接続情報領域
14に書き込み、そのアドレス接続情報のアドレスにてク
ラスタをアクセスして、先のクラスタに書き込めなかっ
たデータをベリファイ回路50からそのクラスタに書き込
ませるアクセスを行なう回路である。

【００５５】しかして、この第２の実施例によれば、い
ずれかのクラスタ2,3...にデータを書き込むアクセスが
生じた場合に、その書き込みおよび照合がベリファイ回
路50にて複数回たとえば５回繰り返し行なわれてもデー
タの書き込みが行なわれない場合に、そのクラスタを書
き込み不良とみなして、そのクラスタに対応するクラス
タ接続情報領域14に他の空きクラスタのアドレスを書き
込み、その空きクラスタにデータを書き込む処理を行な
う。以後、書き込み不良のクラスタがアクセスされた場
合は、そのクラスタ接続情報領域14を読み出して、その
接続情報領域14に記憶されたクラスタをアクセスして、
データの書き込みまたは読み出し処理を行なう。

【００５６】次に、図３はこの発明のメモリカードの第
３の実施例を示す図であり、この第３の実施例では、メ
モリセル10の格納領域が、第２の実施例と同様に、いず
れかのクラスタ1(2,3...) にクラスタ接続情報領域14,1
4...が複数形成されて、他のクラスタ2,3...にはデータ
領域のみが形成されている。この第３の実施例における
アドレスコントローラ20は、各クラスタ2,3...のデータ
保持状態すなわち各クラスタにて保持しているデータが
正確に保持されているか否かを、その誤り率を求めるこ
とによってクラスタの寿命を判別して、その判別結果に
応じて、クラスタの移動を行なうこと大きな特徴として
いる。

【００５７】詳しくは、図３に示すように、この第３の
実施例のアドレスコントローラ20には、誤り訂正符号付
加およびチェック回路60と、誤り訂正回路62と、誤り率
計算回路64と、比較器66と、アドレス回路68とを備えて
いる。

【００５８】誤り訂正符号付加およびチェック回路60
は、外部装置から送られた書き込みデータに誤り訂正符
号（たとえばパリテイ符号）を付加して、そのデータを
メモリセルの該当クラスタに書き込み、外部装置に設け
られたチェックスイッチ等が押されることにより、その
データをクラスタから読み出して誤りチェックを行なう
回路である。この回路60は、誤りチェック時にデータの
誤りを検出する度毎にチェック信号Ssを送出する。この
誤り訂正符号付加およびチェック回路60は、第１および
第２の実施例のリライト加算回路22またはベリファイ回
路50と同様に、入出力バッファ機能および情報書き込み
機能を備えて、外部データおよびアドレスの取り込みお
よびクラスタ情報の書き込みを行なう。

【００５９】誤り訂正回路62は、チェック回路60とデー
タバス70にて接続されており、チェック回路60にてデー
タに誤りが検出された場合に、そのデータの誤り箇所を
正常なデータに訂正する回路である。

【００６０】誤り率計算回路64は、チェック回路60から
送出されるチェック信号Ssを積算して、そのデータの誤
り率を算出する回路である。

【００６１】比較器66は、誤り率計算回路64にて算出さ
れた誤り率が所定の率たとえば10% に達しているか否か
を判別する誤り率判別回路である。この比較器66は、そ
の判別結果が所定の率に達していると判別した場合は、
アドレス回路68に送出するクラスタ移動信号Siを「High」
とする。

【００６２】アドレス回路68は、第１の実施例および第
２の実施例と同様にメモリセル10の各クラスタをアクセ
スする回路であり、比較器66から送出されるクラスタ移
動信号Siが「High」となった場合に、チェック回路60を介
して他の空きクラスタのアドレスを元のクラスタに対応
するクラスタ接続情報領域に書き込んで、そのクラスタ
をアクセスして、元のクラスタから読み出されたデータ
をそのまま選択したそのクラスタに書き込み、または誤
り訂正回路62にて訂正されたデータを、チェック回路60
を介してそのクラスタに書き込ませるアクセスを行な
う。

【００６３】しかして、この第３の実施例によれば、外
部装置のスイッチ等が押されることにより、いずれかの
クラスタに書き込まれたデータを読み出してその誤りチ
ェックを行ない、そのチェックの結果、クラスタに格納
したデータの誤り率が高い場合に、そのクラスタを不良
クラスタとみなして、そのクラスタに対応するクラスタ
接続情報領域に他の空きクラスタのアドレスを書き込
み、その空きクラスタに先のクラスタのデータをそのま
ま書き込み、もしくは誤り訂正回路62にて誤り訂正を施
して書き込む。以後、誤り率の高い不良クラスタがアク
セスされた場合はそのクラスタ接続情報領域を参照し
て、その接続情報に記憶されたクラスタをアクセスして
データの書き込みまたは読み出し処理を行なう。なお、
先のクラスタのデータをそのまま他の空きクラスタに書
き移した場合に、外部装置からそのデータの読み出しが
行なわれた際には、誤り訂正を行なって外部装置に読み
出すとよい。

【００６４】図４は、上記第１の実施例〜第３の実施例
のメモリカードまたはその外部装置に適用される警報回
路を示している。この警報回路は、アラーム信号発生回
路72と表示手段74とを備えている。アラーム信号発生回
路72は、リライト回数、ベリファイ回数または誤り率が
上記第１〜第３の実施例のアドレスコントローラ20から
警報データとして供給され、それらの数値が書き込み限
度回数、所定のベリファイ繰返回数、または所定の誤り
率に達した場合に、表示手段74に、アラーム信号Saを送
出する回路である。表示手段74は、LED や液晶等にて構
成され、アラーム信号発生回路72からアラーム信号Saが
発生されたときに、発光または表示を行なって使用者に
その旨を報知する。

【００６５】このような構成の警報回路をメモリカード
またはそのシステムに備えることにより、現在アクセス
しているクラスタ1,2...の異常が使用者に報知されて、
そのメモリカードの取り扱いに注意が必要であることを
使用者に促すことができる。つまり、そのクラスタのデ
ータをアクセスした場合にそのデータの利用に異常が発
生する可能性があることや、残りのクラスタの容量を越
える多量なデータを書き込むことを行なわないように使
用者に注意させることができる。

【００６６】

【発明の効果】本発明に係るメモリカードにおけるデー
タ記録方法およびメモリカードシステムによれば、EEPR
OMの複数のメモリブロックのうちその書き換え回数が書
き換え限度回数を越えない所定の回数に達した場合、ま
たは書き込み不良が生じた場合、あるいはデータの誤り
率が高くなった場合に、別のメモリブロックにデータの
書き換えを行ない、その指示をそのメモリブロックに対
応するアドレス接続情報に、別のメモリブロックのアド
レスを記憶させることによって、次回のアクセスに備え
る。 この結果、寿命に達したメモリブロックまたは不
良のメモリブロックの使用を避け得るようにしたので、
書き換え回数が多いメモリカードまたは古くなったメモ
リカードを使用する場合でもその信頼性を損なうことな
く、使用することができる。

【図面の簡単な説明】

【図１】本発明によるメモリカードにおけるデータ記録
方法およびメモリカードシステムの第１の実施例を示す
ブロック図である。

【図２】本発明によるメモリカードにおけるデータ記録
方法およびメモリカードシステムの第２の実施例を示す
ブロック図である。

【図３】本発明によるメモリカードにおけるデータ記録
方法およびメモリカードシステムの第３の実施例を示す
ブロック図である。

【図４】本発明によるメモリカードにおけるデータ記録
方法およびメモリカードシステムの第１の実施例〜第３
の実施例に適用される警報回路の実施例を示すブロック
図である。

【符号の説明】

1,2... クラスタ 10 メモリセル 12 リライト回数記憶領域 14 クラスタ接続情報領域 16 データ領域 20 アドレスコントローラ 22 リライト加算回路 24,54,66 比較器 26,56,58 アドレス回路 30,40 データバス 50 ベリファイ回路 52 ベリファイカウンタ 60 誤り訂正符号付加回路およびチェック回路 62 誤り訂正回路 64 誤り率計算回路 72 アラーム信号発生回路 76 表示手段

フロントページの続き (56)参考文献 特開 平１−264698（ＪＰ，Ａ) 特開 平１−213899（ＪＰ，Ａ) 特開 平２−242473（ＪＰ，Ａ) 特開 平１−112600（ＪＰ，Ａ) 特開 昭63−200398（ＪＰ，Ａ) 特開 平２−188000（ＪＰ，Ａ) 特開 平２−66797（ＪＰ，Ａ) 実開 平２−132400（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G11C 29/00 G11C 7/00 G11C 16/02 G06K 19/00

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 各メモリブロック単位で消去および再書
   き込み可能なEEPROMを備え、該EEPROMの各メモリブロッ
   クにデータを書き込む際に、そのデータの書き込み動作
   の度毎に、そのメモリブロックからデータを読み出して
   照合を行ないつつ該当メモリブロックにデータが書き込
   まれたか否かを判別して書き込み処理を行なうメモリカ
   ードにおけるデータ記録方法において、 前記EEPROMに、メモリブロックのアドレスを指定するブ
   ロック接続情報を各メモリブロックに対応して記憶する
   ブロック接続領域を設け、 いずれかのメモリブロックにてそのデータの書き込みが
   行なわれる際に、該メモリブロックにて、そのデータの
   書き込みおよび照合が複数回繰り返されても、データの
   書き込みが正確に行なえない場合に、該メモリブロック
   に対応する前記ブロック接続領域に他の空きメモリブロ
   ックのアドレスを表わすブロック接続情報を書き込ん
   で、 該ブロック接続情報に指定したアドレスのメモリブロッ
   クにて前記データの書き込み処理を行ない、 その後、データの書き込みが正確に行なうことができな
   かった前記メモリブロックをアクセスする場合は、その
   ブロック接続情報を読み出して、該ブロック接続情報に
   て指定されたアドレスに該当するメモリブロックをアク
   セスすることを特徴とするメモリカードにおけるデータ
   記録方法。
2. 【請求項２】 各メモリブロック単位で消去および再書
   き込み可能なEEPROMを備え、該EEPROMの各メモリブロッ
   クにデータを書き込む際に、該データに誤り訂正符号を
   付加して書き込み、該誤り訂正符号が付加されたデータ
   は任意にそのメモリブロックから読み出されて誤りチェ
   ックおよび誤り訂正が行なわれるメモリカードにおける
   データ記録方法において、 前記EEPROMに、メモリブロック間のデータの入れ換えを
   行なう際のブロック接続情報を各メモリブロックに対応
   して記憶するブロック接続領域を設け、 いずれかのメモリブロックに書き込まれたデータを読み
   出して、該メモリブロックに記憶されたデータの誤りチ
   ェックを行なう際に、そのメモリブロックから読み出さ
   れたデータに所定数以上の誤りがある場合に、そのメモ
   リブロックに対応する前記ブロック接続領域に、他の空
   きメモリブロックのアドレスを書き込んで、 該ブロック接続情報にて指定されたアドレスのメモリブ
   ロックに、前記メモリブロックに記憶されたデータを書
   き移して、 その後、前記誤り率の高いメモリブロックをアクセスす
   る場合は、前記ブロック接続情報にて指定されたアドレ
   スに該当するメモリブロックにアクセスすることを特徴
   とするメモリカードにおけるデータ記録方法。
3. 【請求項３】 請求項２に記載のメモリカードにおける
   データ記録方法において、前記誤り率の高いメモリブロ
   ックから他の空きメモリブロックにデータを書き移す場
   合に、前記誤り率の高いメモリブロックから読み出した
   データは、その誤り訂正が行なわれた後に他の空きメモ
   リブロックに書き移されることを特徴とするメモリカー
   ドにおけるデータ記録方法。
4. 【請求項４】 各メモリブロック単位で消去および再書
   き込み可能なEEPROMを備えたメモリカードシステムにお
   いて、該システムは、 複数のメモリブロックを備えた前記EEPROMからなり、メ
   モリブロックのアドレスを指定するブロック接続情報を
   各メモリブロックに対応して記憶するブロック接続領域
   を備えたメモリ部と、 前記EEPROMの各メモリブロックにデータを書き込む際
   に、データの書き込みとそのデータの照合とを行なうベ
   リファイ手段であって、その照合の結果、データの書き
   込みが正確に行なわれていない場合は、再度データの書
   き込みおよび照合を繰り返すベリファイ手段と、 該ベリファイ手段にてデータの書き込みおよび照合が何
   回行なわれるかをカウントするカウント手段と、 該カウント手段にて、カウントされたベリファイ回数が
   所定の回数に達したか否かを判別するベリファイ回数判
   別手段と、 該ベリファイ回数判別手段にてベリファイ回数が所定の
   回数に達したと判別されたときに、そのメモリブロック
   に対応する前記ブロック接続領域に他の空きメモリブロ
   ックのアドレスを書き込むアドレス選択手段と、 前記ベリファイ回数判別手段の判別結果および前記ブロ
   ック接続情報に基づいて、該当メモリブロックをアクセ
   スするアクセス手段とを備えたことを特徴とするメモリ
   カードシステム。
5. 【請求項５】 請求項４に記載のメモリカードシステム
   において、いずれかのメモリブロックにデータを書き込
   むアクセスが生じた際に、その書き込みおよび照合が繰
   り返されて、そのベリファイ回数が所定の値に達した場
   合に、その所定の回数に達したメモリブロックがあるこ
   とを使用者に警報する警報手段を備えたことを特徴とす
   るメモリカードシステム。
6. 【請求項６】 各メモリブロック単位で消去および再書
   き込み可能なEEPROMを備えたメモリカードシステムにお
   いて、該システムは、 複数のメモリブロックを備えた前記EEPROMからなり、メ
   モリブロック間のデータの入れ換えを行なう際のブロッ
   ク接続情報を各メモリブロックに対応して記憶するブロ
   ック接続領域を備えたメモリ部と、 該メモリ部の各メモリブロックにデータを書き込む際
   に、該データに誤り訂正符号を付加する誤り訂正符号付
   加手段と、 該訂正符号付加手段にて誤り訂正符号が付加されて一の
   メモリブロックに格納されたデータを、そのメモリブロ
   ックから任意に読み出して誤りチェックを行なう誤りチ
   ェック手段と、 該誤りチェック手段にて検出されたデータの誤りを正し
   いデータに訂正する誤り訂正手段と、 前記誤りチェック手段にてそのメモリブロックから読み
   出されたデータに所定数以上の誤りがあるか否かを判別
   する誤り率判別手段と、 該誤り率判別手段にて所定数以上の誤りがあると判別さ
   れた場合に、そのメモリブロックに対応する前記ブロッ
   ク接続領域に、他の空きメモリブロックのアドレスを選
   択して書き込むアドレス選択手段と、 前記誤り率判別手段の判別結果および前記ブロック接続
   情報に基づいて、該当メモリブロックをアクセスするア
   クセス手段とを備えたことを特徴とするメモリカードシ
   ステム。
7. 【請求項７】 請求項６に記載のメモリカードシステム
   において、いずれかのメモリブロックのデータの誤りチ
   ェックを行なった際に、その誤りが所定数以上ある場合
   に、その誤り率の高いメモリブロックがあることを使用
   者に警報する警報手段を備えたことを特徴とするメモリ
   カードシステム。