JPH04263386A - Ｉｃメモリカード - Google Patents
ＩｃメモリカードInfo
- Publication number
- JPH04263386A JPH04263386A JP3043969A JP4396991A JPH04263386A JP H04263386 A JPH04263386 A JP H04263386A JP 3043969 A JP3043969 A JP 3043969A JP 4396991 A JP4396991 A JP 4396991A JP H04263386 A JPH04263386 A JP H04263386A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- memory
- memory card
- storage element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013523 data management Methods 0.000 claims description 5
- 230000006870 function Effects 0.000 claims description 2
- 238000007726 management method Methods 0.000 description 18
- 230000004044 response Effects 0.000 description 6
- 238000001454 recorded image Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/38—Payment protocols; Details thereof
- G06Q20/40—Authorisation, e.g. identification of payer or payee, verification of customer or shop credentials; Review and approval of payers, e.g. check credit lines or negative lists
- G06Q20/401—Transaction verification
- G06Q20/4014—Identity check for transactions
- G06Q20/40145—Biometric identity checks
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
Landscapes
- Business, Economics & Management (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Accounting & Taxation (AREA)
- General Physics & Mathematics (AREA)
- Strategic Management (AREA)
- General Business, Economics & Management (AREA)
- Theoretical Computer Science (AREA)
- Finance (AREA)
- Computer Security & Cryptography (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、たとえば画像データや
文字データなどのデータを記憶するためのＩＣメモリカ
ードに関する。
文字データなどのデータを記憶するためのＩＣメモリカ
ードに関する。
【０００２】
【従来の技術】近年、電子スチルカメラ等の画像データ
やワードプロセッサ等の文字データを記録する媒体とし
て、フロッピディスクに代わり、半導体メモリを用いた
より小型なＩＣメモリカードが使用されるようになって
きた。
やワードプロセッサ等の文字データを記録する媒体とし
て、フロッピディスクに代わり、半導体メモリを用いた
より小型なＩＣメモリカードが使用されるようになって
きた。
【０００３】従来、このようなＩＣメモリカードには、
高速な読み出しおよび書き込みを行なうことができるス
タティックＲＡＭ（ＳＲＡＭ） が用いられていた。し
かしながら、このＳＲＡＭは揮発性の半導体メモリであ
るので、バックアップ用の電池が必要であり、また、画
像データのように大容量のデータを記憶するものになる
と、高価となってＩＣメモリカードの値段が高くなると
いう問題があった。
高速な読み出しおよび書き込みを行なうことができるス
タティックＲＡＭ（ＳＲＡＭ） が用いられていた。し
かしながら、このＳＲＡＭは揮発性の半導体メモリであ
るので、バックアップ用の電池が必要であり、また、画
像データのように大容量のデータを記憶するものになる
と、高価となってＩＣメモリカードの値段が高くなると
いう問題があった。
【０００４】そこで、近年、安価でしかもバックアップ
電池の必要がない不揮発性の半導体メモリであるＥＥＰ
ＲＯＭ（電気的に消去・再書き込み可能な読出専用メモ
リ）をＩＣメモリカードに採用することが検討されてい
る。
電池の必要がない不揮発性の半導体メモリであるＥＥＰ
ＲＯＭ（電気的に消去・再書き込み可能な読出専用メモ
リ）をＩＣメモリカードに採用することが検討されてい
る。
【０００５】このＥＥＰＲＯＭは、その記憶期間が電池
無しで１０年間以上と優れており、近年ではＳＲＡＭに
匹敵する読み出しおよび書き込み速度を備えるようにな
って、しかもその値段がＳＲＡＭの４分の１程度のもの
が開発されている。
無しで１０年間以上と優れており、近年ではＳＲＡＭに
匹敵する読み出しおよび書き込み速度を備えるようにな
って、しかもその値段がＳＲＡＭの４分の１程度のもの
が開発されている。
【０００６】このようなＥＥＰＲＯＭには、すべてのデ
ータを一括的に消去またはセクタ単位もしくはページ単
位等のあるブロック単位にて消去するフラッシュ消去タ
イプのものと、バイト単位の消去を行なうバイト書き換
え型の２種類のタイプがあった。フラッシュ型のＥＥＰ
ＲＯＭとしては、日立製のＨＮ２９Ｃ１０１や三菱電気
製のＭ５Ｍ２８Ｆ１０１ などがある。バイト書き換え
型のＥＥＰＲＯＭとしては、富士通製のＭＢＭ２８Ｃ２
５６ や日本電気製のμＰＤ２８Ｃ２５６などが市販さ
れている。
ータを一括的に消去またはセクタ単位もしくはページ単
位等のあるブロック単位にて消去するフラッシュ消去タ
イプのものと、バイト単位の消去を行なうバイト書き換
え型の２種類のタイプがあった。フラッシュ型のＥＥＰ
ＲＯＭとしては、日立製のＨＮ２９Ｃ１０１や三菱電気
製のＭ５Ｍ２８Ｆ１０１ などがある。バイト書き換え
型のＥＥＰＲＯＭとしては、富士通製のＭＢＭ２８Ｃ２
５６ や日本電気製のμＰＤ２８Ｃ２５６などが市販さ
れている。
【０００７】
【発明が解決しようとする課題】しかしながら、バイト
書き換え型のＥＥＰＲＯＭはその構成上、大容量のもの
になるとフラッシュ型のものに較べて高価であった。し
たがって、ＩＣメモリカードにバイト書き換え型のＥＥ
ＰＲＯＭを用いてカードを構成した場合、ＳＲＡＭと同
様なアクセスが可能である反面、大容量の画像データを
記憶するものになると、高価なものとなってしまうとい
う欠点があった。
書き換え型のＥＥＰＲＯＭはその構成上、大容量のもの
になるとフラッシュ型のものに較べて高価であった。し
たがって、ＩＣメモリカードにバイト書き換え型のＥＥ
ＰＲＯＭを用いてカードを構成した場合、ＳＲＡＭと同
様なアクセスが可能である反面、大容量の画像データを
記憶するものになると、高価なものとなってしまうとい
う欠点があった。
【０００８】一方、フラッシュ消去型のＥＥＰＲＯＭを
用いてカードを構成した場合、安価なカードを構成する
ことができるが、データの部分的な書き換えを行ないに
くい。 したがって、たとえばデータの記録番地等のデータ管理
情報を画像データとともに記録しておく場合、その管理
情報の書き換えがバイト単位の書き換えが必要となるが
、フラッシュタイプでは書き換えの必要がない情報も消
去してしまい不都合が生じるという問題があった。
用いてカードを構成した場合、安価なカードを構成する
ことができるが、データの部分的な書き換えを行ないに
くい。 したがって、たとえばデータの記録番地等のデータ管理
情報を画像データとともに記録しておく場合、その管理
情報の書き換えがバイト単位の書き換えが必要となるが
、フラッシュタイプでは書き換えの必要がない情報も消
去してしまい不都合が生じるという問題があった。
【０００９】本発明は、このような従来技術の欠点を解
消し、安価で、しかも管理情報等のデータを容易に書き
換えることができるＩＣメモリカードを提供することを
目的とする。
消し、安価で、しかも管理情報等のデータを容易に書き
換えることができるＩＣメモリカードを提供することを
目的とする。
【００１０】
【課題を解決するための手段】本発明によるＩＣメモリ
カードは上述した課題を解決するために、記録すべき主
データと、この主データに付随して記録される少なくと
も１バイト単位にて書き換えが必要な従データとを外部
装置から読み込んで、これらデータを記憶するためのＩ
Ｃメモリカードにおいて、このＩＣメモリカードは、主
データを記録するための第１のメモリ領域が形成された
大容量の第１の記憶素子と、従データを記録するための
第２のメモリ領域が形成されたバイト単位の書き換えが
可能な第２の記憶素子と、これら記憶素子に、外部装置
から送られてくる各データをそれぞれのメモリ領域に分
けて書き込みおよび読み出すための制御を行なう制御部
とを備えていることを特徴とする。
カードは上述した課題を解決するために、記録すべき主
データと、この主データに付随して記録される少なくと
も１バイト単位にて書き換えが必要な従データとを外部
装置から読み込んで、これらデータを記憶するためのＩ
Ｃメモリカードにおいて、このＩＣメモリカードは、主
データを記録するための第１のメモリ領域が形成された
大容量の第１の記憶素子と、従データを記録するための
第２のメモリ領域が形成されたバイト単位の書き換えが
可能な第２の記憶素子と、これら記憶素子に、外部装置
から送られてくる各データをそれぞれのメモリ領域に分
けて書き込みおよび読み出すための制御を行なう制御部
とを備えていることを特徴とする。
【００１１】この場合、制御部は、従データに対応する
アドレスが外部装置から送られてきた場合に、この送ら
れてきたアドレスの値を判別して第２の記憶素子を選択
し、この記憶素子のメモリ領域の所定のアドレスをアク
セスして、その従データを書き込みまたは読み出すため
のアドレス制御を行ない、主データに対応するアドレス
が外部装置から送られてきた場合に、このアドレスの値
を判別して第２の記憶素子を選択して、この記憶素子の
メモリ領域の所定のアドレスをアクセスして、その主デ
ータを書き込みまたは読み出すためのアドレス制御を行
なうことを特徴とする。
アドレスが外部装置から送られてきた場合に、この送ら
れてきたアドレスの値を判別して第２の記憶素子を選択
し、この記憶素子のメモリ領域の所定のアドレスをアク
セスして、その従データを書き込みまたは読み出すため
のアドレス制御を行ない、主データに対応するアドレス
が外部装置から送られてきた場合に、このアドレスの値
を判別して第２の記憶素子を選択して、この記憶素子の
メモリ領域の所定のアドレスをアクセスして、その主デ
ータを書き込みまたは読み出すためのアドレス制御を行
なうことを特徴とする。
【００１２】また、この場合、第１の記憶素子のメモリ
領域と、第２の記憶素子のメモリ領域の論理アドレスは
、第１の記憶素子から第２の記憶素子または第２の記憶
素子から第１の記憶素子に連続して付されて、外部装置
は、この論理アドレスを用いてデータの格納先を指定し
、制御部は、この論理アドレスにてそのアドレス制御を
行なうとよい。
領域と、第２の記憶素子のメモリ領域の論理アドレスは
、第１の記憶素子から第２の記憶素子または第２の記憶
素子から第１の記憶素子に連続して付されて、外部装置
は、この論理アドレスを用いてデータの格納先を指定し
、制御部は、この論理アドレスにてそのアドレス制御を
行なうとよい。
【００１３】一方、この発明は、第１の記憶素子をフラ
ッシュ消去型のＥＥＰＲＯＭにて構成すると有利である
。
ッシュ消去型のＥＥＰＲＯＭにて構成すると有利である
。
【００１４】また、この発明は、第２の記憶素子をバイ
ト書き換え型のＥＥＰＲＯＭにて構成するとさらに有利
である。
ト書き換え型のＥＥＰＲＯＭにて構成するとさらに有利
である。
【００１５】さらに、この発明においては、主データが
画像データで、従データが画像データの記録先番地等を
それぞれの主データに対応して記録するデータ管理情報
である場合に用いるとより効果的である。
画像データで、従データが画像データの記録先番地等を
それぞれの主データに対応して記録するデータ管理情報
である場合に用いるとより効果的である。
【００１６】
【作用】本発明に係るＩＣメモリカードによれば、容量
の大きい画像データ等の主データを第１のメモリ領域に
記録して、少なくともバイト単位に書き換えの必要なデ
ータ管理情報等の従データを第２のメモリ領域に記録し
て、第１のメモリ領域をフラッシュ消去型のＥＥＰＲＯ
Ｍ等の第１の記憶素子にて構成し、第２のメモリ領域を
バイト消去型のＥＥＰＲＯＭ等の第２の記憶素子にて構
成して、外部装置から読み込んだアドレスに基づいて、
それぞれのデータを記録するので、第１のメモリ領域の
主データを書き換えた際に、第２のメモリ領域に格納さ
れたそれぞれの従データをバイト単位に有効に書き換え
得る。
の大きい画像データ等の主データを第１のメモリ領域に
記録して、少なくともバイト単位に書き換えの必要なデ
ータ管理情報等の従データを第２のメモリ領域に記録し
て、第１のメモリ領域をフラッシュ消去型のＥＥＰＲＯ
Ｍ等の第１の記憶素子にて構成し、第２のメモリ領域を
バイト消去型のＥＥＰＲＯＭ等の第２の記憶素子にて構
成して、外部装置から読み込んだアドレスに基づいて、
それぞれのデータを記録するので、第１のメモリ領域の
主データを書き換えた際に、第２のメモリ領域に格納さ
れたそれぞれの従データをバイト単位に有効に書き換え
得る。
【００１７】
【実施例】次に添付図面を参照して本発明に係るＩＣメ
モリカードの実施例を詳細に説明する。
モリカードの実施例を詳細に説明する。
【００１８】この実施例におけるＩＣメモリカード１は
、図１に示すようにデータを記憶するためのメモリ部１
０と、このメモリ部１０へのデータの書き込み制御、ま
たは読み出し制御を行なうための制御部２０とから構成
されている。このＩＣメモリカード１は電子スチルカメ
ラまたはその再生装置等の外部装置にコネクタ２２を介
して着脱自在に接続される。
、図１に示すようにデータを記憶するためのメモリ部１
０と、このメモリ部１０へのデータの書き込み制御、ま
たは読み出し制御を行なうための制御部２０とから構成
されている。このＩＣメモリカード１は電子スチルカメ
ラまたはその再生装置等の外部装置にコネクタ２２を介
して着脱自在に接続される。
【００１９】メモリ部１０は、バイト書き換え型のＥＥ
ＰＲＯＭ（電気的に消去および再書き込み可能なメモリ
）３０と、フラッシュ消去型のＥＥＰＲＯＭ４０とから
構成されている。バイト書き換え型ＥＥＰＲＯＭ３０に
は、自カード１に関する情報およびデータ記録に関する
情報等の管理情報を記憶するための管理領域が形成され
、フラッシュ消去型ＥＥＰＲＯＭ４０には、画像データ
を記憶するためのデータ領域４０が形成されている。な
お、管理領域は電子スチルカメラ等の画像データを記録
する方式においてはヘッダ領域と呼ばれ、以下管理領域
をヘッダ領域と記す。
ＰＲＯＭ（電気的に消去および再書き込み可能なメモリ
）３０と、フラッシュ消去型のＥＥＰＲＯＭ４０とから
構成されている。バイト書き換え型ＥＥＰＲＯＭ３０に
は、自カード１に関する情報およびデータ記録に関する
情報等の管理情報を記憶するための管理領域が形成され
、フラッシュ消去型ＥＥＰＲＯＭ４０には、画像データ
を記憶するためのデータ領域４０が形成されている。な
お、管理領域は電子スチルカメラ等の画像データを記録
する方式においてはヘッダ領域と呼ばれ、以下管理領域
をヘッダ領域と記す。
【００２０】このヘッダ領域は、図２に示すように０番
地から３４番地までの論理アドレスが付されている。各
番地は１バイトすなわち８ビット構成にて形成され、そ
の０番地には、このカードのカードナンバが記録される
。 このカードナンバは使用者にて指定される。
地から３４番地までの論理アドレスが付されている。各
番地は１バイトすなわち８ビット構成にて形成され、そ
の０番地には、このカードのカードナンバが記録される
。 このカードナンバは使用者にて指定される。
【００２１】１〜１１番地には、 ラベルが書き込まれ
る。 このラベルも使用者によって書き込まれるもので、１０
バイト分の文字情報を書き込むことができるように構成
されている。このラベルには、たとえば使用目的や使用
者の名前等を書き込むとよい。
る。 このラベルも使用者によって書き込まれるもので、１０
バイト分の文字情報を書き込むことができるように構成
されている。このラベルには、たとえば使用目的や使用
者の名前等を書き込むとよい。
【００２２】１２〜１３番地は、データ領域への画像デ
ータの書き込みが何番地まで行なわれているかを、その
最終使用アドレスを書き込むことにより指示するための
領域である。この最終使用アドレスは、画像データの書
き込みの後に外部装置から送られてくる。
ータの書き込みが何番地まで行なわれているかを、その
最終使用アドレスを書き込むことにより指示するための
領域である。この最終使用アドレスは、画像データの書
き込みの後に外部装置から送られてくる。
【００２３】１４番地はデータ領域に何枚の画像が記録
されているかを指示するための画像記録済枚数が記録さ
れる。この画像記録済枚数データは、外部装置からその
とき合計何枚分の画像データを送出したかが枚数データ
として送られ、その枚数データと前回までの枚数データ
とが合計されて書き込まれる。
されているかを指示するための画像記録済枚数が記録さ
れる。この画像記録済枚数データは、外部装置からその
とき合計何枚分の画像データを送出したかが枚数データ
として送られ、その枚数データと前回までの枚数データ
とが合計されて書き込まれる。
【００２４】１５〜３４番地は、データ領域に記録され
たそれぞれの画像データのスタートアドレスとエンドア
ドレスとを記録するための領域であり、スタートアドレ
スおよびエンドアドレスそれぞれに２バイトづつ割り当
てられている。
たそれぞれの画像データのスタートアドレスとエンドア
ドレスとを記録するための領域であり、スタートアドレ
スおよびエンドアドレスそれぞれに２バイトづつ割り当
てられている。
【００２５】このヘッダ領域が形成されるバイト書き換
え型のＥＥＰＲＯＭ３０は、この領域が３４バイトと極
めて小容量なので、安価なものによって実現することが
でき、たとえば富士通製の ＭＢＭμ２８Ｃ２５６や日
本電気製のμＰＤ２８Ｃ２５６などが用いられる。この
ヘッダ領域の管理情報は、カード１を外部装置に接続し
てそのスイッチがオンとなったときに、カード１から外
部装置にすべて読み出される。 外部装置は、この管理情報に基づいてメモリカード１か
ら画像データの読み出しおよびそれへの書き込みを行な
うようになっている。
え型のＥＥＰＲＯＭ３０は、この領域が３４バイトと極
めて小容量なので、安価なものによって実現することが
でき、たとえば富士通製の ＭＢＭμ２８Ｃ２５６や日
本電気製のμＰＤ２８Ｃ２５６などが用いられる。この
ヘッダ領域の管理情報は、カード１を外部装置に接続し
てそのスイッチがオンとなったときに、カード１から外
部装置にすべて読み出される。 外部装置は、この管理情報に基づいてメモリカード１か
ら画像データの読み出しおよびそれへの書き込みを行な
うようになっている。
【００２６】フラッシュ消去型のＥＥＰＲＯＭ４０に形
成されたデータ領域は、図３に示すように、たとえば、
第１画像データ〜第１０画像データと１０枚分の画像デ
ータを記憶するように１０ブロックにフォーマッティン
グされている。 この実施例においては、各ブロックはそれぞれ６５５０
バイトが割り当てられており、第１の画像データブロッ
クの論理アドレスは、ヘッダ領域の最終番地に続いて３
５番地から始まり６５８５番地まで割り当てられている
。以下６５５０番地づつ割り当てられ、第１０画像デー
タブロックが５８９８５ 番地から６５５３５ 番地と
なっている。
成されたデータ領域は、図３に示すように、たとえば、
第１画像データ〜第１０画像データと１０枚分の画像デ
ータを記憶するように１０ブロックにフォーマッティン
グされている。 この実施例においては、各ブロックはそれぞれ６５５０
バイトが割り当てられており、第１の画像データブロッ
クの論理アドレスは、ヘッダ領域の最終番地に続いて３
５番地から始まり６５８５番地まで割り当てられている
。以下６５５０番地づつ割り当てられ、第１０画像デー
タブロックが５８９８５ 番地から６５５３５ 番地と
なっている。
【００２７】このフラッシュ型ＥＥＰＲＯＭ４０は、全
データ一括消去、または一画像分もしくはそれ以上のデ
ータブロックの消去を一括して行なうことができる記憶
素子である。このフラッシュ型ＥＥＰＲＯＭ４０は画像
データを記憶するため大容量となるが、フラッシュ型の
ＥＥＰＲＯＭは安価に構成できるのでカード全体として
も安価なものとすることができる。このフラッシュ型Ｅ
ＥＰＲＯＭ４０としては、日立製のＨＮ２９Ｃ１０１や
三菱電気製のＭ５Ｍ２８Ｆ１０１ などがある。
データ一括消去、または一画像分もしくはそれ以上のデ
ータブロックの消去を一括して行なうことができる記憶
素子である。このフラッシュ型ＥＥＰＲＯＭ４０は画像
データを記憶するため大容量となるが、フラッシュ型の
ＥＥＰＲＯＭは安価に構成できるのでカード全体として
も安価なものとすることができる。このフラッシュ型Ｅ
ＥＰＲＯＭ４０としては、日立製のＨＮ２９Ｃ１０１や
三菱電気製のＭ５Ｍ２８Ｆ１０１ などがある。
【００２８】図１に戻って、制御部２０は、バイト書き
換え型ＥＥＰＲＯＭ３０に記録される管理情報およびフ
ラッシュ消去型ＥＥＰＲＯＭ４０に記録される画像デー
タの書き込みおよび読み出しのためのアドレス制御を行
なう制御回路であリ、特に、この実施例においては、外
部装置から送られてくるアドレスの値を判別して、その
値がヘッダ領域の最終アドレス３４番地以下の値か、デ
ータ領域の３５番地以上の値か否かを判別してそれぞれ
のＥＥＰＲＯＭ３０，４０ をアクセスする制御を行な
うアドレス制御機能を有している。
換え型ＥＥＰＲＯＭ３０に記録される管理情報およびフ
ラッシュ消去型ＥＥＰＲＯＭ４０に記録される画像デー
タの書き込みおよび読み出しのためのアドレス制御を行
なう制御回路であリ、特に、この実施例においては、外
部装置から送られてくるアドレスの値を判別して、その
値がヘッダ領域の最終アドレス３４番地以下の値か、デ
ータ領域の３５番地以上の値か否かを判別してそれぞれ
のＥＥＰＲＯＭ３０，４０ をアクセスする制御を行な
うアドレス制御機能を有している。
【００２９】この制御部２０は、アドレスラッチ回路２
０２ と、データバッファ回路２０４ と、アドレス判
別回路２０６ と、メモリコントローラ２０８，２１０
と、システムコントローラ２１２ とを備えている。
０２ と、データバッファ回路２０４ と、アドレス判
別回路２０６ と、メモリコントローラ２０８，２１０
と、システムコントローラ２１２ とを備えている。
【００３０】アドレスラッチ回路２０２ は、外部装置
からコネクタ２２を介して送られてくるアドレスをラッ
チする回路であり、システムコントローラ２１２ から
送出されるタイミング信号に応導して動作する。
からコネクタ２２を介して送られてくるアドレスをラッ
チする回路であり、システムコントローラ２１２ から
送出されるタイミング信号に応導して動作する。
【００３１】データバッファ回路２０４ は、外部装置
からコネクタ２２を介して送られてくる書き込みデータ
およびメモリ部１０から読み出されたデータを一旦保持
するための回路である。このデータバッファ回路２０４
は、たとえば１バイト分のデータを保持する。
からコネクタ２２を介して送られてくる書き込みデータ
およびメモリ部１０から読み出されたデータを一旦保持
するための回路である。このデータバッファ回路２０４
は、たとえば１バイト分のデータを保持する。
【００３２】アドレス判別回路２０６ は、アドレスラ
ッチ回路２０２ にてラッチされたアドレスを読み取っ
て、その値がヘッダ領域の最終番地３４以下か、データ
領域の先頭番地３５以上の値か否かを判別して、その値
が３４以下であれば選択信号Ｓ１をメモリコントローラ
２０８ へ送出し、その値が３５以上であれば選択信号
Ｓ２をメモリコントローラ２１０ へ送出する比較回路
である。
ッチ回路２０２ にてラッチされたアドレスを読み取っ
て、その値がヘッダ領域の最終番地３４以下か、データ
領域の先頭番地３５以上の値か否かを判別して、その値
が３４以下であれば選択信号Ｓ１をメモリコントローラ
２０８ へ送出し、その値が３５以上であれば選択信号
Ｓ２をメモリコントローラ２１０ へ送出する比較回路
である。
【００３３】メモリコントローラ２０８ は、バイト書
き換え型のＥＥＰＲＯＭ３０をアクセスする回路であり
、アドレス判別回路２０６ から選択信号Ｓ１が送出さ
れたときに起動して、バイト書き換え型ＥＥＰＲＯＭ３
０へチップイネーブル信号ＣＥ１ を送出するとともに
、システムコントローラ２１２ の制御の下にバイト書
き換え型ＥＥＰＲＯＭ３０へライト信号ＷＲ１ または
リード信号ＲＤ１ を送出する。このメモリコントロー
ラ２０８ は、そのアクセスがデータ書き換えの場合は
、ライト信号ＷＲ１ の送出の前に、消去信号ＥＥ１
を送出して、そのアドレスの前回のデータを消去させる
。
き換え型のＥＥＰＲＯＭ３０をアクセスする回路であり
、アドレス判別回路２０６ から選択信号Ｓ１が送出さ
れたときに起動して、バイト書き換え型ＥＥＰＲＯＭ３
０へチップイネーブル信号ＣＥ１ を送出するとともに
、システムコントローラ２１２ の制御の下にバイト書
き換え型ＥＥＰＲＯＭ３０へライト信号ＷＲ１ または
リード信号ＲＤ１ を送出する。このメモリコントロー
ラ２０８ は、そのアクセスがデータ書き換えの場合は
、ライト信号ＷＲ１ の送出の前に、消去信号ＥＥ１
を送出して、そのアドレスの前回のデータを消去させる
。
【００３４】同様にメモリコントローラ２１０ は、フ
ラッシュ消去型のＥＥＰＲＯＭ４０をアクセスする回路
であり、アドレス判別回路２０６ から選択信号Ｓ２が
送出されたときに起動して、ＥＥＰＲＯＭ４０へチップ
イネーブル信号ＣＥ２ を送出するとともにライト信号
ＷＲ２ またはリード信号ＲＤ２ を送出する回路であ
る。このメモリコントローラ２１０ は、最初のデータ
書き換え前に、消去信号ＥＥ２ を送出して、データ領
域の全データを消去させる。
ラッシュ消去型のＥＥＰＲＯＭ４０をアクセスする回路
であり、アドレス判別回路２０６ から選択信号Ｓ２が
送出されたときに起動して、ＥＥＰＲＯＭ４０へチップ
イネーブル信号ＣＥ２ を送出するとともにライト信号
ＷＲ２ またはリード信号ＲＤ２ を送出する回路であ
る。このメモリコントローラ２１０ は、最初のデータ
書き換え前に、消去信号ＥＥ２ を送出して、データ領
域の全データを消去させる。
【００３５】システムコントローラ２１２ は上記各部
を制御する制御回路であり、外部装置から送られてくる
制御信号に応導して各部を制御して、その制御中には外
部装置に動作中である旨の制御信号、ＢＵＳＹ信号を送
出する。 詳細には、外部装置からアドレスとともにライト信号Ｗ
Ｒが送られてくると、このライト信号ＷＲに応導してア
ドレスラッチ回路２０２ へアドレスをラッチするため
のタイミング信号を送出する。アドレスがラッチ回路２
０２ にラッチされると、アドレス判別回路２０６ を
起動してアドレスラッチ回路２０２ にラッチされたア
ドレスの判別を行なわせるとともに、アドレスラッチ回
路２０２ にラッチされているアドレスを読み出してＥ
ＥＰＲＯＭ３０，４０ へ転送する。その後、データと
ともにライト信号ＷＲまたはリ−ド信号ＲＤが送られて
くると、メモリコントローラ２０８，２１０ へそれら
の信号を転送するとともに、データバッファ回路２０４
へタイミング信号を送出してデータを読み込ませる。 データ書き換えの場合は、メモリコントローラ２０８
，２１０を制御してデータの消去を行なわせるとともに
、この間、外部装置へＢＵＳＹ信号を送出するそれぞれ
の制御を行なう。
を制御する制御回路であり、外部装置から送られてくる
制御信号に応導して各部を制御して、その制御中には外
部装置に動作中である旨の制御信号、ＢＵＳＹ信号を送
出する。 詳細には、外部装置からアドレスとともにライト信号Ｗ
Ｒが送られてくると、このライト信号ＷＲに応導してア
ドレスラッチ回路２０２ へアドレスをラッチするため
のタイミング信号を送出する。アドレスがラッチ回路２
０２ にラッチされると、アドレス判別回路２０６ を
起動してアドレスラッチ回路２０２ にラッチされたア
ドレスの判別を行なわせるとともに、アドレスラッチ回
路２０２ にラッチされているアドレスを読み出してＥ
ＥＰＲＯＭ３０，４０ へ転送する。その後、データと
ともにライト信号ＷＲまたはリ−ド信号ＲＤが送られて
くると、メモリコントローラ２０８，２１０ へそれら
の信号を転送するとともに、データバッファ回路２０４
へタイミング信号を送出してデータを読み込ませる。 データ書き換えの場合は、メモリコントローラ２０８
，２１０を制御してデータの消去を行なわせるとともに
、この間、外部装置へＢＵＳＹ信号を送出するそれぞれ
の制御を行なう。
【００３６】次に、上記構成におけるＩＣメモリカード
１の各部の動作をデータの書き込み処理を例に挙げて説
明する。
１の各部の動作をデータの書き込み処理を例に挙げて説
明する。
【００３７】まず、操作者は、ＩＣメモリカード１を、
そのコネクタ２２を外部装置のアドレス・データバスお
よび制御バスへ接続して外部装置に装着する。次いで外
部装置の電源をオンとして所定の操作を行なう。
そのコネクタ２２を外部装置のアドレス・データバスお
よび制御バスへ接続して外部装置に装着する。次いで外
部装置の電源をオンとして所定の操作を行なう。
【００３８】この場合、外部装置の電源をオンとすると
、外部装置からデータ管理情報を読み出すためのアドレ
スが順次送出される。このアドレスは、アドレスラッチ
回路２０２ にラッチされる。そのアドレスは、３４番
地以下であるので、アドレス判別回路２０６ は、メモ
リコントローラ２０８ に選択信号Ｓ１を送出する。こ
れにより、メモリコントローラ２０８ が起動して、バ
イト書き換え型ＥＥＰＲＯＭ３０にチップイネーブル信
号ＣＥを送出する。次いで、外部装置からリード信号Ｒ
Ｄが送出され、このリード信号ＲＤは、システムコント
ローラ２１２ を介してメモリコントローラ２０８ か
らバイト書き換え型ＥＥＰＲＯＭ４０にリード信号ＲＤ
１ として送出され、このリード信号ＲＤ１ に応導し
てヘッダ領域の管理データが順次データバッファ２０４
を介して外部装置に読み出されていく。
、外部装置からデータ管理情報を読み出すためのアドレ
スが順次送出される。このアドレスは、アドレスラッチ
回路２０２ にラッチされる。そのアドレスは、３４番
地以下であるので、アドレス判別回路２０６ は、メモ
リコントローラ２０８ に選択信号Ｓ１を送出する。こ
れにより、メモリコントローラ２０８ が起動して、バ
イト書き換え型ＥＥＰＲＯＭ３０にチップイネーブル信
号ＣＥを送出する。次いで、外部装置からリード信号Ｒ
Ｄが送出され、このリード信号ＲＤは、システムコント
ローラ２１２ を介してメモリコントローラ２０８ か
らバイト書き換え型ＥＥＰＲＯＭ４０にリード信号ＲＤ
１ として送出され、このリード信号ＲＤ１ に応導し
てヘッダ領域の管理データが順次データバッファ２０４
を介して外部装置に読み出されていく。
【００３９】外部装置は、読み込んだヘッダ領域の管理
情報に基づいて画像データの書き込みまたは読み出しを
行なう。管理情報の読み込みが終了すると、外部装置は
操作可能状態となる。
情報に基づいて画像データの書き込みまたは読み出しを
行なう。管理情報の読み込みが終了すると、外部装置は
操作可能状態となる。
【００４０】次いで、画像データの記録を行なう場合、
外部装置は、ＩＣメモリカード１に画像データを書き込
むためのアドレスを送出する。まず、第１画像データを
記録する場合、先頭アドレス「３５」を送出する。この
アドレスとともに、外部装置は、ライト信号ＷＲを送出
する。このライト信号ＷＲは、カード１にアドレスの読
み込みを行なわせるため制御信号である。
外部装置は、ＩＣメモリカード１に画像データを書き込
むためのアドレスを送出する。まず、第１画像データを
記録する場合、先頭アドレス「３５」を送出する。この
アドレスとともに、外部装置は、ライト信号ＷＲを送出
する。このライト信号ＷＲは、カード１にアドレスの読
み込みを行なわせるため制御信号である。
【００４１】システムコントローラ２１２ は、その信
号ＷＲに応導してアドレスラッチ回路２０２ にタイミ
ング信号を送出する。これにより、アドレスラッチ回路
２０２ は、アドレス「３５」をラッチする。
号ＷＲに応導してアドレスラッチ回路２０２ にタイミ
ング信号を送出する。これにより、アドレスラッチ回路
２０２ は、アドレス「３５」をラッチする。
【００４２】次いで、システムコントローラ２１２ は
、アドレス判別回路２０６ を起動する。これにより、
アドレス判別回路２０６ は、アドレスラッチ回路２０
６ にラッチされたアドレスを読み込んで、その値を判
別する。この場合、アドレス値が「３５」であるので、
アドレス判別回路２０６ はメモリコントローラ２１０
へ選択信号Ｓ２を送出する。
、アドレス判別回路２０６ を起動する。これにより、
アドレス判別回路２０６ は、アドレスラッチ回路２０
６ にラッチされたアドレスを読み込んで、その値を判
別する。この場合、アドレス値が「３５」であるので、
アドレス判別回路２０６ はメモリコントローラ２１０
へ選択信号Ｓ２を送出する。
【００４３】これにより、メモリコントローラ２１０
は、フラッシュ消去型ＥＥＰＲＯＭ４０へチップイネー
ブル信号ＣＥ２ を送出する。この結果、アドレスラッ
チ回路２０２ にラッチされたアドレスがフラッシュ消
去型ＥＥＰＲＯＭ４０へ読み込まれ、そのアドレスがア
クセスされる。
は、フラッシュ消去型ＥＥＰＲＯＭ４０へチップイネー
ブル信号ＣＥ２ を送出する。この結果、アドレスラッ
チ回路２０２ にラッチされたアドレスがフラッシュ消
去型ＥＥＰＲＯＭ４０へ読み込まれ、そのアドレスがア
クセスされる。
【００４４】次いで、メモリコントローラ２１２ は、
メモリコントローラ２１０ にフラッシュ消去型ＥＥＰ
ＲＯＭ４０のデータを消去させるための制御を行なう。 これにより、メモリコントローラ２１０ は、消去信号
ＥＥ２ を送出してフラッシュ消去型ＥＥＰＲＯＭ４０
のデータを消去させる。この間、システムコントロール
２１２ は、外部装置に動作中である旨を示すＢＵＳＹ
信号を送出して、データ送出を停止させる。
メモリコントローラ２１０ にフラッシュ消去型ＥＥＰ
ＲＯＭ４０のデータを消去させるための制御を行なう。 これにより、メモリコントローラ２１０ は、消去信号
ＥＥ２ を送出してフラッシュ消去型ＥＥＰＲＯＭ４０
のデータを消去させる。この間、システムコントロール
２１２ は、外部装置に動作中である旨を示すＢＵＳＹ
信号を送出して、データ送出を停止させる。
【００４５】消去が終了すると、システムコントローラ
４０は、ＢＵＳＹ信号を解除する。これにより、外部装
置から最初の８ビット分の画像データとともにライト信
号ＷＲが送出される。
４０は、ＢＵＳＹ信号を解除する。これにより、外部装
置から最初の８ビット分の画像データとともにライト信
号ＷＲが送出される。
【００４６】システムコントローラ２１２ は、ライト
信号ＷＲに応導して、データバッファ回路２０４ へタ
イミング信号を送出するとともに、ライト信号ＷＲをメ
モリコントローラ２１０ へ転送する。これにより、メ
モリコントローラ２１０ は、ＥＥＰＲＯＭ４０へライ
ト信号ＷＲ２ を送出する。この結果、外部装置から送
出された第１画像の最初の８ビットのデータが、データ
バッファ回路２０４ を介してデータ領域の第１画像デ
ータブロックへ書き込まれる。
信号ＷＲに応導して、データバッファ回路２０４ へタ
イミング信号を送出するとともに、ライト信号ＷＲをメ
モリコントローラ２１０ へ転送する。これにより、メ
モリコントローラ２１０ は、ＥＥＰＲＯＭ４０へライ
ト信号ＷＲ２ を送出する。この結果、外部装置から送
出された第１画像の最初の８ビットのデータが、データ
バッファ回路２０４ を介してデータ領域の第１画像デ
ータブロックへ書き込まれる。
【００４７】次いで、メモリコントローラ２１０ は、
アドレスのインクリメントを行ない、次の８ビット分の
第１画像データが外部装置から送られてくると、ライト
信号ＷＲ２ をＥＥＰＲＯＭ４０へ送出して、アドレス
「３６」にそのデータを書き込む。この動作が繰り返さ
れて第１画像データがＥＥＰＲＯＭ４０の第１画像ブロ
ックに記録される。
アドレスのインクリメントを行ない、次の８ビット分の
第１画像データが外部装置から送られてくると、ライト
信号ＷＲ２ をＥＥＰＲＯＭ４０へ送出して、アドレス
「３６」にそのデータを書き込む。この動作が繰り返さ
れて第１画像データがＥＥＰＲＯＭ４０の第１画像ブロ
ックに記録される。
【００４８】次いで、外部装置は、第１画像データ記録
に関する管理情報を書き換えるためのデータ処理を行な
う。この場合、まず、最終使用アドレスを書き換えるた
めのアドレス「１２」をライト信号ＷＲとともに送出す
る。これにより、システムコントローラ２１２ は、ラ
イト信号ＷＲに応導して、アドレスラッチ回路２０２
へタイミング信号を送出して、アドレス「１２」をラッ
チさせる。
に関する管理情報を書き換えるためのデータ処理を行な
う。この場合、まず、最終使用アドレスを書き換えるた
めのアドレス「１２」をライト信号ＷＲとともに送出す
る。これにより、システムコントローラ２１２ は、ラ
イト信号ＷＲに応導して、アドレスラッチ回路２０２
へタイミング信号を送出して、アドレス「１２」をラッ
チさせる。
【００４９】次いで、システムコントローラ２１２ は
、アドレス判別回路２０６ を起動させ、アドレスラッ
チ回路２０２ にラッチされたアドレス「１２」を判別
させる。アドレス判別回路２０４ は、その値が３４以
下であるので、メモリコントローラ２０８ へ選択信号
Ｓ１を送出する。この結果、メモリコントローラ２０８
は、バイト書き換え型ＥＥＰＲＯＭ３０にチップイネ
ーブル信号ＣＥ１ を送出してＥＥＰＲＯＭ３０をアク
ティブとし、アドレスラッチ回路２０２ にラッチされ
たアドレスをＥＥＰＲＯＭ３０に供給する。
、アドレス判別回路２０６ を起動させ、アドレスラッ
チ回路２０２ にラッチされたアドレス「１２」を判別
させる。アドレス判別回路２０４ は、その値が３４以
下であるので、メモリコントローラ２０８ へ選択信号
Ｓ１を送出する。この結果、メモリコントローラ２０８
は、バイト書き換え型ＥＥＰＲＯＭ３０にチップイネ
ーブル信号ＣＥ１ を送出してＥＥＰＲＯＭ３０をアク
ティブとし、アドレスラッチ回路２０２ にラッチされ
たアドレスをＥＥＰＲＯＭ３０に供給する。
【００５０】次いで、メモリコントローラ２０８ は、
消去信号ＥＥ２ を送出する。これにより、前回の最終
使用アドレスが消去される。この消去の間に、システム
コントローラ２１２ は、外部装置へＢＵＳＹ信号を送
出して、データの送出を停止させている。消去が終了す
ると、外部装置は、最終使用アドレス、この場合「６５
８５」の始めのバイトをライト信号ＷＲとともに送出す
る。システムコントローラ２１２ は、ライト信号ＷＲ
をメモリコントローラ２０８ へ転送するとともに、デ
ータバッファ回路２０４ へタイミング信号を送出する
。これにより最終使用アドレスがデータバッファ回路２
０４ へ保持されるとともに、メモリコントローラ２０
８からＥＥＰＲＯＭ３０へライト信号ＷＲ１ が送出さ
れる。この結果、データバッファ回路２０４ を介して
外部装置から読み込まれた最終使用アドレス「６５８５
」の最初のバイトがヘッダ領域の１２番地に書き込まれ
る。次いで、アドレスがメモリコントローラ２０８ に
てインクリメントされ、最終使用アドレス「６５８５」
の２バイト目が外部装置から送られてくると、その情報
を１３番地に書き込む。
消去信号ＥＥ２ を送出する。これにより、前回の最終
使用アドレスが消去される。この消去の間に、システム
コントローラ２１２ は、外部装置へＢＵＳＹ信号を送
出して、データの送出を停止させている。消去が終了す
ると、外部装置は、最終使用アドレス、この場合「６５
８５」の始めのバイトをライト信号ＷＲとともに送出す
る。システムコントローラ２１２ は、ライト信号ＷＲ
をメモリコントローラ２０８ へ転送するとともに、デ
ータバッファ回路２０４ へタイミング信号を送出する
。これにより最終使用アドレスがデータバッファ回路２
０４ へ保持されるとともに、メモリコントローラ２０
８からＥＥＰＲＯＭ３０へライト信号ＷＲ１ が送出さ
れる。この結果、データバッファ回路２０４ を介して
外部装置から読み込まれた最終使用アドレス「６５８５
」の最初のバイトがヘッダ領域の１２番地に書き込まれ
る。次いで、アドレスがメモリコントローラ２０８ に
てインクリメントされ、最終使用アドレス「６５８５」
の２バイト目が外部装置から送られてくると、その情報
を１３番地に書き込む。
【００５１】以下同様に、外部装置から画像記録済枚数
データ「１」 が送られて、１４番地の枚数が「１」
となる。次に、画像１のスタードアドレスが送出されて
、上記と同様にヘッダ領域の１５，１６ 番地が書き込
まれる。すなわち１５，１６ 番地に、画像１のスター
トアドレス「３５」が書き込まれる。また、画像１のエ
ンドアドレス「６５８５」が１７番地および１８番地に
書き込まれる。
データ「１」 が送られて、１４番地の枚数が「１」
となる。次に、画像１のスタードアドレスが送出されて
、上記と同様にヘッダ領域の１５，１６ 番地が書き込
まれる。すなわち１５，１６ 番地に、画像１のスター
トアドレス「３５」が書き込まれる。また、画像１のエ
ンドアドレス「６５８５」が１７番地および１８番地に
書き込まれる。
【００５２】次いで、第２画像データを書き込むための
アドレスが外部装置から送られてくると、上記と同様に
ラッチしたアドレスをアドレス判別回路２０６にて判別
してメモリコントローラ２１０ が起動され、第２画像
データブロックに２番目の画像データが書き込まれる。 この場合も上記と同様に、画像データの書き込みの後に
、ヘッダ領域の最終使用アドレス、画像記録済枚数、画
像２のスタートアドレスおよびエンドアドレスの書き換
えがそれぞれ行なわれる。以下同様に、第３画像データ
〜第１０画像データの書き込みの度毎に、そのヘッダ領
域の書き換えが行なわれる。
アドレスが外部装置から送られてくると、上記と同様に
ラッチしたアドレスをアドレス判別回路２０６にて判別
してメモリコントローラ２１０ が起動され、第２画像
データブロックに２番目の画像データが書き込まれる。 この場合も上記と同様に、画像データの書き込みの後に
、ヘッダ領域の最終使用アドレス、画像記録済枚数、画
像２のスタートアドレスおよびエンドアドレスの書き換
えがそれぞれ行なわれる。以下同様に、第３画像データ
〜第１０画像データの書き込みの度毎に、そのヘッダ領
域の書き換えが行なわれる。
【００５３】このように本実施例においては、画像デー
タを書き込むためのデータ領域をフラッシュ型ＥＥＰＲ
ＯＭ４０に形成し、その管理情報を記録するためのヘッ
ダ領域をバイト書き換え型ＥＥＰＲＯＭ３０に形成した
ので、バイト単位の書き換えが必要なヘッダ領域を必要
な部分のみデータの書き込みの後に書き換えることがで
き、外部装置は必要な部分のみ更新してヘッダ領域に書
き込むことができる。
タを書き込むためのデータ領域をフラッシュ型ＥＥＰＲ
ＯＭ４０に形成し、その管理情報を記録するためのヘッ
ダ領域をバイト書き換え型ＥＥＰＲＯＭ３０に形成した
ので、バイト単位の書き換えが必要なヘッダ領域を必要
な部分のみデータの書き込みの後に書き換えることがで
き、外部装置は必要な部分のみ更新してヘッダ領域に書
き込むことができる。
【００５４】また、この場合、ＩＣメモリカード１の価
格を決定するデータ領域のメモリ素子がフラッシュ型Ｅ
ＥＰＲＯＭ３０にて構成されているので、従来のＳＲＡ
Ｍのものに較べてかなり安価なものとなる。
格を決定するデータ領域のメモリ素子がフラッシュ型Ｅ
ＥＰＲＯＭ３０にて構成されているので、従来のＳＲＡ
Ｍのものに較べてかなり安価なものとなる。
【００５５】なお、上記実施例においてヘッダ領域およ
びデータ領域が図２および図３のように構成されていた
が、本発明はこれに限るものではなく、たとえば画像デ
ータをデータ領域の任意の空き番地にランダムに記録す
るようにしてもよく、この場合、一枚分の画像データを
分散してもよく、そのためヘッダ領域にはそれらの接続
情報等を記憶するようにしてもよい。また、画像データ
に限ることなく、文字データやその他のデータでもよい
。
びデータ領域が図２および図３のように構成されていた
が、本発明はこれに限るものではなく、たとえば画像デ
ータをデータ領域の任意の空き番地にランダムに記録す
るようにしてもよく、この場合、一枚分の画像データを
分散してもよく、そのためヘッダ領域にはそれらの接続
情報等を記憶するようにしてもよい。また、画像データ
に限ることなく、文字データやその他のデータでもよい
。
【００５６】
【発明の効果】本発明に係るＩＣメモリカードによれば
、管理データ等の少なくともバイト書き換えを行なけれ
ばならない従データを第１の記憶素子に記憶して、画像
データ等の大容量の主データを第２の記憶素子に記憶し
て、それらデータを異なる記憶素子に分けて記憶するよ
うに構成したので、そのＩＣメモリカードの第２の記憶
素子に、フラッシュＥＥＰＲＯＭ等の安価な大容量の記
憶素子を用いることにより、ＩＣメモリカードを安価に
構成することができる。この場合、第１の記憶素子をバ
イト書き換え型のＥＥＰＲＯＭにて構成すると、ＳＲＡ
Ｍと同様に、管理データ等の少なくともバイト書き換え
を行なうデータを効率良く書き換え、記録することがで
きる。したがって、ＳＲＡＭを用いたＩＣメモリカ−ド
に較べて、安価でしかもデータ書き換えに不都合のない
ＩＣメモリカードを実現することができるという効果を
奏する。
、管理データ等の少なくともバイト書き換えを行なけれ
ばならない従データを第１の記憶素子に記憶して、画像
データ等の大容量の主データを第２の記憶素子に記憶し
て、それらデータを異なる記憶素子に分けて記憶するよ
うに構成したので、そのＩＣメモリカードの第２の記憶
素子に、フラッシュＥＥＰＲＯＭ等の安価な大容量の記
憶素子を用いることにより、ＩＣメモリカードを安価に
構成することができる。この場合、第１の記憶素子をバ
イト書き換え型のＥＥＰＲＯＭにて構成すると、ＳＲＡ
Ｍと同様に、管理データ等の少なくともバイト書き換え
を行なうデータを効率良く書き換え、記録することがで
きる。したがって、ＳＲＡＭを用いたＩＣメモリカ−ド
に較べて、安価でしかもデータ書き換えに不都合のない
ＩＣメモリカードを実現することができるという効果を
奏する。
【図１】本発明によるＩＣメモリカードの一実施例を示
すブロック図である。
すブロック図である。
【図２】本発明の実施例における管理領域のフォーマッ
ト例を示す概念図である。
ト例を示す概念図である。
【図３】本発明の実施例におけるデータ領域のフォーマ
ット例を示す概念図である。
ット例を示す概念図である。
１ メモリカード
１０ メモリ部
２０ 制御部
２２ コネクタ
３０ 管理領域（バイト書換型ＥＥＰＲＯＭ）４０
データ領域（フラッシュ型ＥＥＰＲＯＭ）２０２ ア
ドレスラッチ回路 ２０４ データバッファ ２０６ アドレス判別回路 ２０８，２１０ メモリコントローラ ２１２ システムコントローラ
データ領域（フラッシュ型ＥＥＰＲＯＭ）２０２ ア
ドレスラッチ回路 ２０４ データバッファ ２０６ アドレス判別回路 ２０８，２１０ メモリコントローラ ２１２ システムコントローラ
Claims (6)
- 【請求項１】 記録すべき主データと、この主データ
に付随して記録される少なくとも１バイト単位にて書き
換えが必要な従データとを外部装置から読み込んで、こ
れらデータを記憶するためのＩＣメモリカードにおいて
、該ＩＣメモリカードは、前記主データを記録するため
の第１のメモリ領域が形成された大容量の第１の記憶素
子と、前記従データを記録するための第２のメモリ領域
が形成されたバイト単位の書き換えが可能な第２の記憶
素子と、これら記憶素子に、前記外部装置から送られて
くる各データをそれぞれのメモリ領域に分けて書き込み
および読み出すための制御を行なう制御部とを備えてい
ることを特徴とするＩＣメモリカード。 - 【請求項２】 請求項１に記載のＩＣメモリカードに
おいて、前記制御部は、従データに対応するアドレスが
外部装置から送られてきた場合に、この送られてきたア
ドレスの値を判別して前記第２の記憶素子を選択し、該
記憶素子のメモリ領域の所定のアドレスをアクセスして
、その従データの書き込みまたは読み出すためのアドレ
ス制御を行ない、前記主データに対応するアドレスが外
部装置から送られてきた場合に、このアドレス値を判別
して前記第２の記憶素子を選択し、該記憶素子のメモリ
領域の所定のアドレスをアクセスして、その主データを
書き込みまたは読み出すためのアドレス制御を行なうこ
とを特徴とするＩＣメモリカード。 - 【請求項３】 請求項２に記載のＩＣメモリカードに
おいて、前記第１の記憶素子のメモリ領域と、第２の記
憶素子のメモリ領域の論理アドレスは、第１の記憶素子
から第２の記憶素子または第２の記憶素子から第１の記
憶素子に連続して付され、外部装置は、該論理アドレス
を用いてデータの格納先を指定して、前記制御部は、該
論理アドレスにてそのアドレス制御を行なうことを特徴
とするＩＣメモリカード。 - 【請求項４】 請求項１に記載のＩＣメモリカードに
おいて、前記第１の記憶素子は、フラッシュ消去型のＥ
ＥＰＲＯＭにて構成されていることを特徴とするＩＣメ
モリカード。 - 【請求項５】 請求項１に記載のＩＣメモリカードに
おいて、前記第２の記憶素子は、バイト書き換え型のＥ
ＥＰＲＯＭにて構成されていることを特徴とするＩＣメ
モリカード。 - 【請求項６】 請求項１に記載のＩＣメモリカードに
おいて、前記主データは画像データであり、前記従デー
タは、前記画像データの記録先番地等をそれぞれの主デ
ータに対応して記録するためのデータ管理情報であるこ
とを特徴とするＩＣメモリカード。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3043969A JPH04263386A (ja) | 1991-02-18 | 1991-02-18 | Ｉｃメモリカード |
| US08/361,476 US5724544A (en) | 1991-02-18 | 1994-12-22 | IC memory card utilizing dual eeproms for image and management data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3043969A JPH04263386A (ja) | 1991-02-18 | 1991-02-18 | Ｉｃメモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04263386A true JPH04263386A (ja) | 1992-09-18 |
Family
ID=12678541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3043969A Pending JPH04263386A (ja) | 1991-02-18 | 1991-02-18 | Ｉｃメモリカード |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5724544A (ja) |
| JP (1) | JPH04263386A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0793980A (ja) * | 1993-09-24 | 1995-04-07 | Toshiba Emi Ltd | データ記録再生装置 |
| WO2005043394A1 (ja) * | 2003-10-31 | 2005-05-12 | Matsushita Electric Industrial Co., Ltd. | 情報記録媒体、情報記録媒体に対するアクセス装置及びアクセス方法 |
| JP2005332502A (ja) * | 2004-05-20 | 2005-12-02 | Renesas Technology Corp | 半導体装置およびｉｃカード |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6549974B2 (en) * | 1992-06-22 | 2003-04-15 | Hitachi, Ltd. | Semiconductor storage apparatus including a controller for sending first and second write commands to different nonvolatile memories in a parallel or time overlapped manner |
| JP3167931B2 (ja) * | 1996-07-15 | 2001-05-21 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | Ｐｃカード及び周辺機器 |
| JP3689213B2 (ja) | 1997-01-21 | 2005-08-31 | ローム株式会社 | 非接触型ｉｃカード |
| US6243809B1 (en) * | 1998-04-30 | 2001-06-05 | Compaq Computer Corporation | Method of flash programming or reading a ROM of a computer system independently of its operating system |
| JP3423243B2 (ja) * | 1999-03-26 | 2003-07-07 | 三洋電機株式会社 | デジタルカメラ |
| JP2001022650A (ja) * | 1999-07-08 | 2001-01-26 | Mitsubishi Electric Corp | 半導体不揮発性記憶装置 |
| JP3249959B2 (ja) * | 1999-10-12 | 2002-01-28 | 株式会社ソニー・コンピュータエンタテインメント | 可搬型記憶装置及びメモリカード |
| DE60116135T2 (de) * | 2000-10-16 | 2006-07-13 | Italdata Ingegneria Dell'idea S.P.A. | Peripheriegerät zum erfassen von biometrischen und persönlichen daten, insbesondere zum vorbereiten von erkennungsdokumenten |
| EP1324207B1 (en) * | 2001-12-11 | 2007-02-14 | Matsushita Electric Industrial Co., Ltd. | Ic card and data processing method therefor |
| KR100704037B1 (ko) * | 2005-04-15 | 2007-04-04 | 삼성전자주식회사 | 이종의 비휘발성 메모리를 가지는 데이터 저장장치와 그의구동 방법 |
| JP2007140733A (ja) * | 2005-11-16 | 2007-06-07 | Renesas Technology Corp | 半導体処理装置及び半導体集積回路 |
| EP2175378A1 (en) * | 2008-10-13 | 2010-04-14 | Vodafone Holding GmbH | Provision of data stored in a memory card to a user device |
| US9829951B2 (en) * | 2011-12-13 | 2017-11-28 | Intel Corporation | Enhanced system sleep state support in servers using non-volatile random access memory |
| CN105099621B (zh) * | 2015-06-29 | 2018-05-22 | 珠海市魅族科技有限公司 | 通信方法和通信设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62280991A (ja) * | 1986-05-30 | 1987-12-05 | Tokyo Electric Co Ltd | 情報記憶カ−ド |
| JPH01258091A (ja) * | 1987-12-30 | 1989-10-16 | Toshiba Corp | メモリカード |
| JPH02166772A (ja) * | 1988-11-21 | 1990-06-27 | Intel Corp | 基板上に消去可能なｅｐｒｏｍセルとフラツシユｅｐｒｏｍセルを同時に製造する方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4654829A (en) * | 1984-12-17 | 1987-03-31 | Dallas Semiconductor Corporation | Portable, non-volatile read/write memory module |
| FR2591008B1 (fr) * | 1985-11-30 | 1991-05-17 | Toshiba Kk | Dispositif electronique portatif |
| US4907231A (en) * | 1987-05-06 | 1990-03-06 | Fuji Photo Film Co., Ltd. | Memory cartridge-connectable electronic device such as electronic still video camera |
| JPH0752388B2 (ja) * | 1988-08-03 | 1995-06-05 | 三菱電機株式会社 | Ｉｃメモリカード |
| US5200600A (en) * | 1988-08-29 | 1993-04-06 | Hitachi Maxell, Ltd. | IC card and method for writing information therein |
| JPH03232029A (ja) * | 1989-12-08 | 1991-10-16 | Fuji Photo Film Co Ltd | メモリカードの記憶管理方式 |
-
1991
- 1991-02-18 JP JP3043969A patent/JPH04263386A/ja active Pending
-
1994
- 1994-12-22 US US08/361,476 patent/US5724544A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62280991A (ja) * | 1986-05-30 | 1987-12-05 | Tokyo Electric Co Ltd | 情報記憶カ−ド |
| JPH01258091A (ja) * | 1987-12-30 | 1989-10-16 | Toshiba Corp | メモリカード |
| JPH02166772A (ja) * | 1988-11-21 | 1990-06-27 | Intel Corp | 基板上に消去可能なｅｐｒｏｍセルとフラツシユｅｐｒｏｍセルを同時に製造する方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0793980A (ja) * | 1993-09-24 | 1995-04-07 | Toshiba Emi Ltd | データ記録再生装置 |
| WO2005043394A1 (ja) * | 2003-10-31 | 2005-05-12 | Matsushita Electric Industrial Co., Ltd. | 情報記録媒体、情報記録媒体に対するアクセス装置及びアクセス方法 |
| JPWO2005043394A1 (ja) * | 2003-10-31 | 2007-11-29 | 松下電器産業株式会社 | 情報記録媒体、情報記録媒体に対するアクセス装置及びアクセス方法 |
| JP4722704B2 (ja) * | 2003-10-31 | 2011-07-13 | パナソニック株式会社 | 情報記録媒体、情報記録媒体に対するアクセス装置及びアクセス方法 |
| US8185705B2 (en) | 2003-10-31 | 2012-05-22 | Panasonic Corporation | Information recording medium, information recording medium accessing apparatus and accessing method |
| JP2005332502A (ja) * | 2004-05-20 | 2005-12-02 | Renesas Technology Corp | 半導体装置およびｉｃカード |
Also Published As
| Publication number | Publication date |
|---|---|
| US5724544A (en) | 1998-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5548741A (en) | IC memory card system having a host processor selectively operable with an IC memory card including either an SRAM or an EEPROM | |
| US5905993A (en) | Flash memory card with block memory address arrangement | |
| US6996660B1 (en) | Memory device and method for storing and reading data in a write-once memory array | |
| US8327068B2 (en) | Memory module, memory controller, nonvolatile storage, nonvolatile storage system, and memory read/write method | |
| JPH04263386A (ja) | Ｉｃメモリカード | |
| JP3016490B2 (ja) | Ｉｃメモリカード | |
| KR19990007270A (ko) | 메모리 관리 방법 | |
| JPH1185609A (ja) | 半導体記憶装置及びそのデータ管理方法 | |
| TW530305B (en) | Flash memory capable of changing bank configuration | |
| US5829014A (en) | Method of supervising storage of data in a memory card having EEPROM and a memory card system using the same | |
| JP2584120B2 (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| JPH11272569A (ja) | フラッシュメモリを使用した外部記憶装置のデータ回復方式 | |
| JP3017524B2 (ja) | Ｉｃメモリカードにおけるデータ記録方法およびｉｃメモリカードシステム | |
| US20050204115A1 (en) | Semiconductor memory device, memory controller and data recording method | |
| JP3117244B2 (ja) | Ｅｅｐｒｏｍの制御装置 | |
| JPH05150913A (ja) | フラツシユメモリを記憶媒体としたシリコンデイスク | |
| JP2584119B2 (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| JPH0756780A (ja) | メモリカード装置 | |
| JP3099908B2 (ja) | Ｅｅｐｒｏｍの制御装置 | |
| JPH04313882A (ja) | メモリカードの記録管理方式 | |
| JP3070994B2 (ja) | メモリカードの記憶管理方式 | |
| JPH04222997A (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| JPH04307647A (ja) | メモリカードの記憶管理方式 | |
| JPH06139131A (ja) | メモリカード装置 | |
| JPH0546459A (ja) | メモリカード装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980609 |