JPH09305497A - 記録再生装置およびそのコントローラ、データ保護方法 - Google Patents

Abstract

(57)【要約】 【課題】 フラッシュメモリにおける消去ディスターブ
を防ぐこと。 【解決手段】 ファイルシステム101への電源投入時
に、フラッシュメモリ102，103のECCエラー検出を行
う。また、ホストへのデータの読み出し時にエラーが発
見された場合には、当該エラーの発見されたセクタと共
通のソース線に繋がっている他のセクタ（つまり、同一
マット内の他のセクタ）を対象としてエラー検出を行
う。さらには、各セクタの累計消去時間（あるいは、回
数）をカウントし、いずれかのセクタが保証消去回数に
到達した場合には、当該セクタと共通のソース線に繋が
っている同一マット内の全セクタについてECCエラー検
出を行う。このようなエラー検出は、ＥＣＣ検出回路10
42およびＥＣＣ生成回路1041を併用して行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、読み出しを行うこ
との少ないデータについても適宜エラーの発生を監視す
ることでエラーの累積を防止しデータ保護を図った記録
再生装置を提供することを目的とする。

【０００２】

【従来の技術】記録媒体からデータを読み出し、転送す
る際には、様々な要因により、データにエラーが発生す
る場合がある。従来から磁気ディスク装置においては、
データ転送を高信頼化するために、データエラーチェッ
クとエラー訂正の為の冗長ビットを付加して記録し、磁
気ディスク装置と計算機の間に設けた磁気ディスクコン
トローラにおいて、データに付加した冗長ビットを利用
し、磁気記録媒体から読み出されたデータのエラーを検
査、訂正する手法が用いられている。磁気ディスク装置
の場合、問題となるエラーは、記録媒体からの読み出し
ミスといったデータの転送中に発生することが主であ
る。従って、データ読み出しの際のエラー検出手段によ
るエラーのチェックで充分データを保護することができ
る。

【０００３】磁気ディスクに取り入れられているこの種
の技術としては、米国特許第4,494,234号及び、第4,50
4,948号等が挙げられる。

【０００４】

【発明が解決しようとする課題】フラッシュメモリをは
じめとする書き換え可能な不揮発性半導体メモリにおい
て問題となる不良特性の消去ディスターブについて説明
する。

【０００５】先ず、フラッシュメモリのデータ消去につ
いて、図１５を用いて説明する。

【０００６】フラッシュメモリでは、ソース線209に電
圧を印加することにより、データの消去を行う。しか
し、このままでは、ソース線209を共有している同一マ
ット216内の全セクタ(201〜204)のデータが消去されて
しまう。そのため、この時、消去を行いたくないセクタ
は、それぞれのワード線に電圧を印加することにより、
ソース線に印加された電圧を相殺する。例えば、セクタ
201のデータのみを消去する場合は、ソース線209とワー
ド線(206〜208)に電圧を印加すればよい。

【０００７】次に、消去ディスターブについて、図１５
を用いて説明する。マット216内のセクタ201は消去を行
わず、その他のセクタで消去を行う場合、先に説明した
通り、ワード線205に電圧を印加し、ソース線に印加さ
れた電圧の影響を受けないようにする。しかし、極僅か
の影響は受けている為、セクタ201以外のセクタの消去
処理が続いた場合、セクタ201のデータにエラーが発生
する場合がある。つまり、殆どデータの書き換えを行わ
ないセクタについては、同一マット216内の頻繁にデー
タを書き換える他セクタの影響によりエラーを生じる場
合がある。この様な不良を”消去ディスターブ”と呼
ぶ。

【０００８】ところで、従来のデータ保護方式では、デ
ータの読み出し時においてのみECCエラー検出処理を行
っている。そのため、アクセス頻度の少ないセクタであ
ってもエラーが発生するような記録媒体に対しては、エ
ラーの早期発見は困難であり、 ＥＣＣを用いても訂正
不可能なエラーに発展してしまう可能性が高い。従っ
て、フラッシュメモリ等の書き換え可能な不揮発性半導
体メモリを記録媒体とする記録再生装置に関しては、従
来のデータ保護方式では、万全であるとは言えない。半
導体メモリの高集積化に伴い、消去ディスターブをはじ
め、経年変化により現れるエラーは増加すると予測され
る。

【０００９】本発明は、読み出しを行うことの少ないデ
ータについても適宜エラーの発生を監視することでエラ
ーの累積を防止しデータ保護を図った記録再生装置を提
供することを目的とする。

【００１０】

【課題を解決するための手段】本発明では、通常の、ホ
ストへのデータの読み出し時以外にもデータのエラー検
出処理を行うことで、訂正不可能なエラーに発展する前
にデータのエラーを発見し訂正する。具体的には、以下
の様な三つの場合にデータのECCエラー検出及び訂正を
行う。

【００１１】第一に、ファイルシステムの電源投入時
に、部分あるいは全セクタを対象にECCエラー検出を行
い、エラーを発見次第データの訂正を行う。

【００１２】第二に、ホストへのデータの読み出し時の
ECCエラー検出の際に、エラーの発見されたセクタと共
通のソース線に繋がっているすべてのセクタを対象にEC
Cエラー検出を行い、エラーを発見次第データの訂正を
行う。

【００１３】第三に、各セクタのデータを消去する度に
消去の回数をカウントアップしていき、保証消去時間よ
り求められる保証消去回数に達したら、当該セクタ及び
当該セクタと共通のソース線につながっているすべての
セクタを対象にECCエラー検出を行い、エラーを発見次
第データの訂正を行う。

【００１４】ところで、各セクタの保証消去回数は以下
の数１により表すことが可能である。

【００１５】

【数１】

【００１６】また、ホストへのデータの読み出し時以外
に行うECCエラー検出に関しては、ECC検出回路とともに
ECC生成回路も併用してECCエラー検出を行う。

【００１７】本発明の構成をより詳細に述べれば以下の
通りである。

【００１８】本発明の第１の態様としては、書き換え可
能な記憶媒体に対し、ホスト装置からの指示に従ってデ
ータの消去，書き込みおよび読み出しを行う記憶装置に
おいて、上記記憶手段に書き込むデータにエラー訂正符
号を付加するECC生成手段と、上記記憶手段から読み出
されたデータに付加されているエラー訂正符号を用い
て、当該読み出されたデータにおけるエラーの有無を検
出するECCエラー検出処理を行うエラー検出手段と、上
記エラー検出手段がエラーを検出した場合、当該エラー
を訂正する訂正手段と、上記ECC生成手段、上記エラー
検出手段および上記訂正手段を制御するECC制御手段
と、上記記憶媒体へのデータの消去・書き込み、およ
び、上記記憶媒体からのデータの読み出しを制御する制
御手段と、を備え、上記ECC制御手段は、その時ホスト
からデータの読み出しを指示されていないアドレスのデ
ータについても、別途定められた機会に上記エラー検出
手段に上記ECCエラー検出処理を行わせるものであるこ
と、を特徴とする記録再生装置が提供される。

【００１９】上記ECC制御手段は、電源投入時に上記記
憶媒体の少なくとも一部の記憶領域について上記エラー
検出手段に上記ECCエラー検出処理を行わせるものであ
ることが好ましい。

【００２０】上記記憶媒体は、記憶領域が所定のセクタ
毎に管理されており、且つ、ソース線に所定の電圧を印
加することで当該ソース線に接続されているセクタの記
憶内容を消去可能な構成を有する書換可能な不揮発性メ
モリであり、データの消去の累計量を上記セクタ毎に計
測する計測手段を備え、上記ECC制御手段は、上記累計
量があらかじめ定められた基準量を越えた場合には、当
該基準量を越えたセクタと共通のソース線に繋がってい
る他のセクタについて上記エラー検出手段に上記ECCエ
ラー検出処理を行わせるものであることが好ましい。

【００２１】上記計測手段は、上記セクタ毎の累計消去
回数を計測するものであり、上記基準量は、消去を行っ
た回数で定義されていることが好ましい。

【００２２】上記記憶媒体は、記憶領域が所定のセクタ
毎に管理されており、且つ、ソース線に所定の電圧を印
加することで当該ソース線に接続されているセクタの記
憶内容を消去可能な構成を有する書換可能な不揮発性メ
モリであり、上記ECC制御手段は、上記ホストへのデー
タの読み出し時に行った上記ECCエラー検出処理によっ
てエラーが発見された場合には、当該エラーの発見され
たデータの格納されていたセクタと共通のソース線に繋
がっている他のセクタについて上記エラー検出手段に上
記ECCエラー検出処理を行わせるものであることが好ま
しい。

【００２３】上記記憶媒体を複数備え、上記ECC制御手
段は、その時ホストからデータの読み出しを指示されて
いないアドレスのデータについて上記ECCエラー検出処
理を行わせる場合には、上記ECC検出回路とともにECC生
成回路も併用して上記ECCエラー検出処理を行わせるも
のであることが好ましい。

【００２４】本発明の第２の態様としては、書き換え可
能な記憶媒体に対し、ホスト装置からの指示に従ってデ
ータの消去，書き込みおよび読み出しを行う記録再生装
置のコントローラにおいて、上記記憶手段に書き込むデ
ータにエラー訂正符号を付加するECC生成手段と、上記
記憶手段から読み出されたデータに付加されているエラ
ー訂正符号を用いて、当該読み出されたデータにおける
エラーの有無を検出するECCエラー検出処理を行うエラ
ー検出手段と、上記エラー検出手段がエラーを検出した
場合、当該エラーを訂正する訂正手段と、上記ECC生成
手段、上記エラー検出手段および上記訂正手段を制御す
るECC制御手段と、上記記憶媒体へのデータの消去・書
き込み、および、上記記憶媒体からのデータの読み出し
を制御する制御手段と、を備え、上記ECC制御手段は、
ホストからデータの読み出しを指示されていないアドレ
スのデータについても、別途定められた機会に上記エラ
ー検出手段に上記ECCエラー検出処理を行わせるもので
あること、を特徴とする記録再生装置のコントローラが
提供される。

【００２５】本発明の第３の態様としては、書換可能な
不揮発性の半導体メモリを記憶媒体とした記録再生装置
におけるデータ保護方法において、電源投入時に、上記
記憶媒体の少なくとも一部のセクタを対象にECCエラー
検出を行うことを特徴とする記録再生装置におけるデー
タ保護方法が提供される。

【００２６】本発明の第４の態様としては、書換可能な
不揮発性の半導体メモリを記憶媒体とした記録再生装置
におけるデータ保護方法において、ホストへのデータの
読み出し時のECCエラー検出の際にエラーが発見された
場合には、当該セクタと共通のソース線に繋がっている
他のセクタを対象にECCエラー検出を行うことを特徴と
する記録再生装置におけるデータ保護方法が提供され
る。

【００２７】本発明の第５の態様としては、書換可能な
不揮発性の半導体メモリを記憶媒体とした記録再生装置
におけるデータ保護方法において、上記記憶媒体のデー
タを消去した回数を各セクタ毎にカウントし、そのカウ
ント値が別途定められた回数に達すると、当該セクタ及
び当該セクタと共通のソース線に繋がっている他のセク
タを対象にECCエラー検出を行うことを特徴とする記録
再生装置におけるデータ保護方法が提供される。

【００２８】上述した構成における作用を説明する。

【００２９】制御手段は、記憶媒体へのデータの消去・
書き込み、および、上記記憶媒体からのデータの読み出
しを制御する。

【００３０】この時、ＥＣＣ生成手段は、記憶手段に書
き込むデータにエラー訂正符号を付加する。エラー検出
手段は、記憶手段から読み出されたデータに付加されて
いるエラー訂正符号を用いて、当該読み出されたデータ
におけるエラーの有無を検出する処理（ECCエラー検出
処理）を行う。

【００３１】ECC制御手段は、その時ホストからデータ
の読み出しを指示されていないアドレスのデータについ
ても、別途定められた機会に、エラー検出手段にECCエ
ラー検出処理を行わせる。例えば、電源投入時に記憶媒
体の少なくとも一部の記憶領域についてECCエラー検出
処理を行わせる。また、記憶媒体が書換可能な不揮発性
メモリである場合には、計測手段によってデータの消去
に要した時間の累計時間（消去回数の累計回数でもよ
い）をセクタ毎に計測し、この累計時間（累計回数）が
あらかじめ定められた限界時間（限界の回数）を越えた
場合には、当該限界時間を越えたセクタおよび当該セク
タと共通のソース線に繋がっている他のセクタについて
ECCエラー検出処理を行わせる。さらには、ホストへの
データの読み出し時に行ったECCエラー検出処理によっ
てエラーが発見された場合には、当該エラーの発見され
たデータの格納されていたセクタと共通のソース線に繋
がっている他のセクタについてECCエラー検出処理を行
わせる。

【００３２】エラー検出手段がエラーを検出した場合、
訂正手段は当該エラーを訂正する。

【００３３】なお、記憶媒体を複数備えているのであれ
ば、その時ホストからデータの読み出しを指示されてい
ないアドレスのデータについてECCエラー検出処理を行
わせる場合には、エラー検出回路とともにECC生成回路
も併用してECCエラー検出処理を行わせる。

【００３４】

【発明の実施の形態】本発明の実施形態を図面を用いて
説明する。

【００３５】本実施形態の記録再生装置（以下、”ファ
イルシステム”と呼ぶ）の全体構成を図１に示す。

【００３６】このファイルシステム101は、フラッシュ
メモリグループ１０２，103、インタフェースＬＳＩ10
4、マイコン105、データバッファ106を備えている。ま
た、前記各ユニット間を繋ぐ、制御信号線108，アドレ
スバス109，データバス110を備えている。

【００３７】フラッシュメモリグループ102，103は、デ
ータを記憶するための記録媒体である。既に述べたとお
り、フラッシュメモリでは、同じソース線につながって
いるセクタは、同じマットに属する（言い換えれば、接
続されているソース線に基づいてセクタを分類したの
が、マットである）。

【００３８】なお、フラッシュメモリグループ102とフ
ラッシュメモリグループ103との２つのグループに分け
ているのは、主としてアクセス速度の向上のためであ
る。

【００３９】このフラッシュメモリグループ102,103内
に設定されている各セクタに格納されるデータ（セクタ
データ）の構成を図２に示した。各セクタは、情報デー
タを記憶する領域802と、管理情報を記憶する領域803と
が設けられている。後述するとおり、本実施形態ではこ
の管理情報を記憶する領域803に当該セクタを消去した
回数を格納するようになっている。

【００４０】インタフェースLSI104は、ファイルシステ
ム101における、システムバス107とのインタフェース制
御を行うLSIである。このインタフェースLSI104は、内
部にＥＣＣECC生成回路1041及びECC検出回路1042等を備
えており、データ入出力のみならずＥＣＣの付加、エラ
ー検出等に関する処理を司っている。このインタフェー
スLSI104の詳細な構成については、この後、図３を用い
て説明する。

【００４１】マイコン105は、ファイルシステム101のコ
ントローラの役割を担うものである。このマイコン105
は、内部に備える中央処理装置(CPU1051)によって、ホ
ストから送られて来た命令を解釈し、解釈結果に応じて
フラッシュメモリグループ102,103へのデータの書き込
み、フラッシュメモリ102，103からのデータの読み出
し、及びデータバッファ106への読み書きを制御してい
る。このマイコン105はエラー訂正のための各種プログ
ラム等を備えている。このエラー訂正処理の概要につい
ては、後ほど図６を用いて説明する。

【００４２】データバッファ106は、フラッシュメモリ
グループ102，103のデータをECC生成回路1041及びECC検
出回路1042に流す際（あるいはシステムから送られて来
たデータにECCを付加した後、フラッシュメモリグルー
プ102，103にデータを書き込む際）に、データのバッフ
ァの役目を担う補助メモリである。

【００４３】次にインタフェースLSI104について、図３
を用いて詳細に説明する。

【００４４】ここではエラー訂正符号をリード・ソロモ
ン符号とし、ECC処理は１セクタ（512バイト）単位に行
うこととする。またシンボル長１０ビット、訂正シンボ
ル数は２シンボルであるとする。なお、この図には、イ
ンタフェースLSI104とフラッシュメモリグループ102、10
3等とをつなぐアドレスバス、データバスについては描
いていない。

【００４５】ECC生成回路1041は、ホストから送られて
くるデータに、エラー訂正符号としてリード・ソロモン
符号を付加する回路である。このＥＣＣ生成回路1041
は、１セクタあたりに、４シンボルのエラー訂正符号を
付加したデータ（以下、”符号語”と呼ぶ）をフラッシ
ュメモリグループ102，103に書き込むように構成されて
いる。

【００４６】さらに本実施形態のECC生成回路1041は、
フラッシュメモリグループ102，103から読み出されたデ
ータ（符号語）にエラー訂正符号として付加されている
リード・ソロモン符号を用いて、読み出しデータのエラ
ーの有無を判断する為のシンドローム501を算出する機
能も備えている（図４参照）。シンドローム501(GS0〜G
S3)が全て零である場合は、チェックを行ったセクタデ
ータにエラーが発生していない。それ以外の場合は、チ
ェックしたセクタデータに何らかのエラーが発生してい
る。但し、このＥＣＣ生成回路1041によって算出される
シンドローム501によって分かるのはエラーの有無だけ
である。後述するエラー検出回路1042の求めるシンドロ
ーム401とは異なり、シンドローム501ではエラーの位置
を特定できない。従って、エラーを検出した場合には、
エラーのあったセクタのアドレスを一旦マイコン105に
記録しておき、後ほど改めて当該セクタをECC検出回路1
042によってシンドローム401(S0〜S3)を算出するように
なっている。エラーの訂正は、このシンドローム401を
用いてを行われる。

【００４７】このＥＣＣ生成回路1041がシンドロームを
計算するのは、読み出し時以外の時にエラー検出を行う
場合のみである。後述するとおり、読み出し時のシンド
ローム算出は、ＥＣＣ検出回路1042のみが行う。

【００４８】ECC検出回路1042は、フラッシュメモリグ
ループ102，103から読み出されたデータ（符号語）にエ
ラー訂正符号として付加されているリード・ソロモン符
号を用いて、読み出しデータのエラーの有無を判断する
為のシンドローム401（S0〜S3）を算出する回路であ
る。シンドローム401が全て零である場合は、フラッシ
ュメモリグループ102，103から読み出されたデータには
エラーが発生していない。エラーのなかった時には、読
み出した符号語から冗長データを除いた上で、得られた
情報データのみをホストに転送する。シンドローム401
に零でない値が含まれる場合は、フラッシュメモリグル
ープ102，103から読み出されたデータにエラーが発生し
ている。この場合には、エラーを訂正すべく、ＥＣＣ検
出回路1042は算出したシンドローム401をマイコン105に
送る。

【００４９】ECC制御部305は、ECC生成回路1041及びECC
検出回路1042へのデータの入出力およびその動作を制御
するものである。例えば、このECC制御部305は、システ
ムバス107を通してホストから送られてくるデータや、
フラッシュメモリグループ102，103からのデータを、マ
イコン105の命令に従ってECC生成回路1041及びECC検出
回路1042に処理させている。

【００５０】ところで、先に記した通りデータのエラー
検出は、一般的にはホストからの要求に応えてデータを
読み出した時だけ行われる。しかし、本実施形態のＥＣ
Ｃ制御部305は、これに加えて以下の場面Ａ，Ｂ，Ｃに
おいてもＥＣＣ検出回路1042，ＥＣＣ生成路1041にエラ
ー検出を行わせるようになっている。

【００５１】［場面Ａ］ 電源投入時 ファイルシステム101に電源が投入された時には、フラ
ッシュメモリグループ102，103の一部（あるいは全セク
タ）のECCエラー検出を行わせる。この電源投入時のECC
エラー検出の実行指示は、マイコン105からECC制御部30
5に出されるようになっている。

【００５２】［場面Ｂ］ 読み出し時にエラーの発見さ
れた場合 ホストへのデータの読み出し時のECCエラー検出におい
てエラーが発見された場合には、当該エラーの発見され
たセクタと共通のソース線に繋がっている他のセクタ
（つまり、同一マット内の他のセクタ）を対象にECCエ
ラー検出を行わせる。

【００５３】［場面Ｃ］ 保証消去時間に達した場合 各セクタ毎の累計消去時間をカウントしておき、この累
計消去時間がフラッシュメモリの各セクタ毎の保証消去
時間に達した場合には、そのセクタ及び当該セクタと共
通のソース線に繋がっている他のセクタ（つまり、同一
マット内の他のセクタ）を対象としてECCエラー検出を
行わせる。但し、実際には“時間”で管理するのは困難
であるため、保証消去時間に対応した回数（以下“保証
消去回数”）および累計消去回数で管理するようにして
もよい。なお、この消去回数のカウント自体は、フラッ
シュメモリ制御部304が行っている。

【００５４】以上説明したホストへのデータの読み出し
時以外のECCエラー検出は、ECC検出回路1042およびECC
生成回路1041を併用することで、処理に要する時間の短
縮化を図っている。

【００５５】フラッシュメモリ制御部304は、フラッシ
ュメモリグループ102，103へ送られる命令、またフラッ
シュメモリグループ102，103との間で取り交わされるデ
ータの制御を行うユニットである。また、本実施形態の
フラッシュメモリ制御部304は、フラッシュメモリのマ
ット構成（いずれのセクタがソース線を共有している
か）を記載したテーブル（図５参照），保証消去時間に
関する情報をあらかじめ格納されたメモリを内蔵してい
る。本実施形態では保証消去時間に関する情報として、
実際の時間ではなく、下記数２で示される保証消去回数
を格納されている。これは回数の方が管理が容易だから
である。フラッシュメモリ制御部304は、内部にカウン
タを備えており、該カウンタを用いて上述したセクタ毎
の消去回数のカウントし、これをフラッシュメモリの管
理情報801（図２参照）の一部として格納するようにな
っている。上述のＥＣＣ制御部305は、このフラッシュ
メモリ制御部304に必要に応じて問い合わせることで、
上述したエラー検出処理等に必要な情報を得るようにな
っている。

【００５６】

【数２】

【００５７】システムインタフェース部301はホストと
の間で取り交わされる命令及びデータの制御を行うユニ
ットである。

【００５８】マイコンインタフェース部302はマイコン1
05との間で取り交わされる命令及びデータの制御を行う
ユニットである。

【００５９】データバッファ制御部303は、データバッ
ファ106へ送られる命令、及びデータバッファ106との間
で取り交わされるデータの制御を行うユニットである。

【００６０】次に、マイコン105によるエラー訂正の概
要について図６を用いて説明する。

【００６１】マイコン105は、内部のＲＯＭ1052にエラ
ー訂正機能を実現するための各種処理プログラム、デー
タを備えている。エラー訂正は、ＣＰＵ1051がこのプロ
グラムを実行することで行われる。エラー訂正処理のア
ルゴリズムは、以下において述べる、（１）誤り位置多
項式係数の算出402、（２）誤り値多項式係数の算出40
3、（３）誤り位置i及び誤り値Eiの算出404、の３つに
分けられる。

【００６２】（１） 誤り位置多項式の係数算出アルゴ
リズム402 シンドローム401をアルゴリズム402に代入し、誤り位置
多項式の係数4021(Δ0〜Δ2)を算出する。そして、その
値を誤り位置i及び誤り値Ei算出アルゴリズム404に転送
する。

【００６３】（２） 誤り評価多項式係数の算出アルゴ
リズム403 シンドローム401をアルゴリズム403に代入し、誤り評価
多項式の係数4031(Φ0〜Φ1)を算出する。そして、その
値を誤り位置i及び誤り値Ei算出アルゴリズム404に転送
する。

【００６４】（３） 誤り位置i及び誤り値Eiの算出ア
ルゴリズム404 誤り位置多項式係数の算出アルゴリズム402から転送さ
れる誤り位置多項式係数4021、及び誤り評価多項式係数
の算出アルゴリズム403から転送される誤り評価多項式
係数4031に基づいて、誤り位置i及び誤り値Ei4041を算
出する。そして、その値を用いて、誤りのあったデータ
を訂正する。ホストには訂正されたデータを転送する。

【００６５】次に上述した各場面でのエラー検出動作を
説明する。

【００６６】上述の場面ＢにおいてECCエラー検出を行
う場合の動作について図７を用いて説明する。

【００６７】インタフェースLSI104のフラッシュメモリ
制御部304は、フラッシュメモリグループ102,103からセ
クタデータの読み出しを開始する（ステップ601）。ECC
検出回路1042は、読み出されたデータに対してECCエラ
ー検出処理を実行し（ステップ602）、その結果に基づ
いてエラーの有無を判断する（ステップ603）。判断の
結果、エラーがあった場合には、ステップ608に進む。

【００６８】ステップ608において、マイコン105は、Ｅ
ＣＣエラー訂正を実行するとともに、当該セクタのアド
レスをＲＡＭ1053に記憶する。このアドレスは、この
後、フラッシュメモリ制御部304に格納される。ステッ
プ608の後は、ステップ604に進む。

【００６９】ステップ603において、エラーがなかった
場合には、そのままステップ604に進む。

【００７０】ステップ604において、フラッシュメモリ
制御部304は、ホストへのデータの読み出しが完了した
か否かを判定する。該判定の結果、読み出しが完了して
いなかった場合には、再びステップ601に戻り同様の処
理を繰り返す。一方読み出しが完了していた場合には、
ステップ605に進む。

【００７１】ステップ605において、マイコン105は、フ
ァイルシステム101がレディ状態になるのを待つ。レデ
ィ状態に入ると、インタフェースLSI104のＥＣＣ制御部
305およびフラッシュメモリ制御部304はステップ606以
降の処理、すなわち、ホストへのデータの読み出し時に
エラー訂正を行ったセクタと同一マット内にある他セク
タに対するECCエラー検出処理を行わせる。この場合、
フラッシュメモリ制御部304は、先ず、ECCエラー検出の
対象となるマットが２群のフラッシュメモリグループに
渡っているか否かを、内部に有するマット構成に関する
情報と、上述のステップ608における処理で記録された
アドレスとに基づいて判定する（ステップ606）。

【００７２】このステップ606における判定の結果、エ
ラー検出の対象となるマットが２群（フラッシュメモリ
群102，103）に渡っていた場合には、ステップ609に進
む。ステップ609において、ＥＣＣ制御部305は、ECC生
成回路1041とECC検出回路1042を併用してECCエラー検出
処理を行わせる。なお、ECC生成回路1041およびECC検出
回路1042のいずれが、フラッシュメモリグループ102，1
03のうちのいずれを担当するかを別途決定する必要があ
る。この担当の決定処理については、後ほど図９を用い
て説明する。また、ＥＣＣ生成回路1041によるエラー検
出の動作についても後ほど図１０を用いて説明する。

【００７３】ステップ606における判定の結果、一方の
フラッシュメモリグループ内にのみECCエラー検出の対
象となるマットが存在する場合には、ステップ607に進
む。ＥＣＣ制御部305は、ECC検出回路1042のみにECCエ
ラー検出を行わせる。

【００７４】なお、上述のステップ６０６の処理は、マ
イコン105で行うようにしてもよい。但し、その場合に
は、インタフェースLSI104からマイコン105へエラー位
置を示す情報を送るようにする必要がある。

【００７５】次に、上述の場面ＣにおいてECCエラー検
出を行う場合の動作について図８を用いて説明する。

【００７６】インタフェースLSI104のフラッシュメモリ
制御部304は、データの消去を開始（ステップ701）する
と、各セクタの消去動作を終える度にセクタのデータ消
去回数をカウントアップする。そして、そのカウント値
（累計消去回数）を各セクタの管理情報領域801（図２
参照）に記録する（ステップ702）。

【００７７】続いて、フラッシュメモリ制御部304はそ
のカウント値（累計消去回数）が保証消去回数に到達し
たかどうかを判定する（ステップ703）。該判定の結
果、保証消去回数に到達している場合は、ステップ708
に進み、マイコン105に当該セクタのアドレスを報告す
る。この後は、ステップ704に進む。

【００７８】ステップ703における判定の結果、保証消
去回数に到達していない場合には、そのままステップ70
4に進む。

【００７９】ステップ704において、フラッシュメモリ
制御部304は、消去対象セクタの消去処理が完了したか
否かを判定する（ステップ704）。該判定の結果、消去
処理が完了していない場合にはステップ701に戻り同様
の処理を繰り返す。一方、消去処理が完了していた場合
には、ステップ705に進む。

【００８０】ステップ705において、マイコン105は、フ
ァイルシステム101がレディ状態になるのを待つ。レデ
ィ状態に入ると、ＥＣＣ制御部305はステップ706以降の
処理、すなわち、保証消去回数に達したセクタと同じマ
ットに属するすべてのセクタに対するECCエラー検出処
理を行わせる。この場合、フラッシュメモリ制御部304
は、先ず、ECCエラー検出の対象となるマットが２群の
フラッシュメモリグループに渡っているか否かを、内部
に有するマット構成に関する情報と、上述のステップ70
8において記録されたアドレスとに基づいて判定する
（ステップ706）。

【００８１】このステップ706における判定の結果、エ
ラー検出の対象となるマットが２群に渡っていた場合に
は、ステップ709に進む。ステップ709において、ＥＣＣ
制御部305は、ECC生成回路1041とECC検出回路1042を併
用してECCエラー検出処理を行わせる。なお、ECC生成回
路1041およびECC検出回路1042のいずれが、フラッシュ
メモリグループ102，103のうちのいずれを担当するかを
別途決定する必要がある。この担当の決定処理について
は、後ほど図９を用いて説明する。また、ＥＣＣ生成回
路1041によるエラー検出の動作についても後ほど図１０
を用いて説明する。

【００８２】ステップ706における判定の結果、一方の
フラッシュメモリグループ内にのみECCエラー検出の対
象となるマットが存在する場合には、ステップ707に進
む。ECC制御部305は、ECC検出回路1042のみにECCエラー
検出を行わせる。

【００８３】なお、ステップ702および703の処理は、マ
イコン105によって行うようにしてもよい。その場合に
は、消去回数のカウント値をフラッシュメモリ制御部30
4からマイコン105に報告するようにする必要がある。

【００８４】次に、図７におけるステップ609および図
８におけるステップ709において行われる、担当の決定
処理について図９を用いて説明する。

【００８５】マイコン105は、先ず、ECCエラー検出を行
うべきマットが、フラッシュメモリグループ102とフラ
ッシュメモリグループ103とのどちらに、より多く含ま
れているかを判定する（ステップ901）。

【００８６】ステップ901における判定の結果、フラッ
シュメモリグループ102の方にECCエラー検出を行うべき
セクタが多く含まれている場合には、フラッシュメモリ
グループ102のエラー検出をECC検出回路1042に、また、
フラッシュメモリグループ103のエラー検出をECC生成回
路1041に行わせることを決定し、その旨をＥＣＣ制御部
305に指示する（ステップ903） 一方、ステップ901における判定の結果、フラッシュメ
モリグループ103の方に、ECCエラー検出を行うべきセク
タが多く含まれている場合には、フラッシュメモリグル
ープ103のECCエラー検出をECC検出回路1042に、また、
フラッシュメモリグループ102のＥＣＣエラー検出をECC
生成回路1041に行わせることを決定し、その旨をＥＣＣ
制御部305に指示する（ステップ902） 次に、ECC生成回路1041によるECCエラー検出処理の動作
について図１０を用いて説明する。

【００８７】ECC生成回路1041はセクタデータのECCエラ
ー検出を開始する（ステップ1001）。そして、生成した
シンドローム501(GS0〜GS3)に基づいて、エラーの有無
を判定する（ステップ1002）。この判定の基準は先に記
した通り、シンドローム501が全て零であるか否かであ
る。零である場合はエラーは存在しないということを意
味し、それ以外の場合は何らかのエラーが発生している
ことを示している。

【００８８】ステップ1002における判定の結果エラーを
発見した場合にはステップ1008に進む。このステップ10
08において、エラーの発見されたセクタアドレスは、Ｅ
ＣＣ制御部305を介してフラッシュメモリ制御部304に報
告される。フラッシュメモリ制御部304は、エラーの発
見されたセクタアドレスを記録するとともに、マイコン
インタフェース部302を通じてマイコン105に報告する。
この後は、ステップ1003に進む。

【００８９】なお、ステップ1002における判定の結果、
エラーを発見しなかった場合には、そのままステップ10
03に進む。

【００９０】ステップ1003において、ＥＣＣ制御部305
は、ＥＣＣ生成回路1041が担当しているフラッシュメモ
リグループの全セクタについてECCエラー検出が完了し
たか否かを判定する。該判定の結果、完了していなけれ
ば、ステップ1001に戻り同様の処理を繰り返えす。完了
している場合には、ステップ1004に進む。

【００９１】ステップ1004において、ＥＣＣ制御部305
は、ECC生成回路1041によるECCエラー検出処理と並行し
て行われているECC検出回路1042によるECCエラー検出処
理が完了するまで待機状態となる。ECC検出回路1042に
よるECCエラー検出処理が完了すると、ＥＣＣ制御部305
はＥＣＣ生成回路1041の発見したエラーについて、改め
てECC検出回路1042によるECCエラー検出を行わせる。そ
して、このエラー検出によって得られたシンドローム40
1を復号アルゴリズム(402、403、404)に入力する（ステ
ップ1005）。マイコン105はこのシンドローム401を上述
したアルゴリズム402,403,404に従って処理すること
で、エラーを訂正する（ステップ1006）。なお、ECC検
出回路1042によるECCエラー検出処理およびマイコン105
によるエラー訂正処理については、図６を用いて既に説
明したとおりである。

【００９２】この後、マイコン105は全セクタの訂正が
完了したか否かを判定する（ステップ1007）。全セクタ
の訂正が完了していなければ、ステップ1005に戻り同様
の処理を繰り返す。全セクタの訂正が完了していれば、
ECCエラー検出及び発見したエラーの訂正処理を終了す
る。

【００９３】以上説明した実施形態によれば、ホストへ
のデータの読み出し時以外においてもECCエラー検出を
実行するため、長期間読み出しを行わないセクタのデー
タについてもエラーの累積による訂正不可能なエラーの
発生を防止するファイルシステムを実現できる。また、
ホストへのデータの読み出し時以外のECCエラー検出の
時間についても最小限の時間に抑えることができる。

【００９４】上述した実施形態では、ECC生成回路1041
の生成するシンドロームはそのままではエラー訂正に用
いることができなかった。しかし、ECC生成回路1041、
あるいは、エラー訂正回路（マイコン105）に上述のシ
ンドローム501をエラー訂正の可能なように変換するた
めの処理回路（あるいは、プログラム）を設けてもよ
い。この変換のアルゴリズムを図１１〜図１４に示し
た。図１１はこの変換処理の概要であり、図１２〜図１
４は、Ｔ［０］，Ｔ［１］，Ｔ［２］を求める処理の詳
細である。このようにすれば、ECC生成回路1041によっ
てエラーの発見されたセクタについて改めてECC検出回
路1042によって改めてシンドロームを計算する必要がな
いため処理速度が速くなる。

【００９５】本発明によるエラー検出および訂正の対象
となるフラッシュメモリは、ファイルシステムから着脱
可能に構成してもよい。

【００９６】上記実施形態では、消去時間を実測する代
わりに消去回数を用いていた。しかし、消去に要した累
計時間を実際に測定し、これを用いるようにしてもよ
い。

【００９７】上記実施形態では、エラーの見つかったセ
クタ（あるいは、累計消去回数が保証消去回数に達した
セクタ）と同じソース線に接続されているすべてのセク
タについて、ECCエラー検出を行うようにしていた。し
かし、同じソース線に接続されているセクタのうちの少
なくとも一部のセクタについてECCエラー検出を行うよ
うにしてもよい。例えば、一つのマットに属するセクタ
が非常に多い場合には、これをさらに半分づつに分け
て、エラーの見つかる度毎に（あるいは、累計消去回数
が保証消去回数に達したセクタが見つかる毎に）、交互
にＥＣＣエラー検出を行うようにすることも考えられ
る。

【００９８】上記実施形態では記憶媒体としてフラッシ
ュメモリを用いていた。しかし、本発明は、当該データ
の読み出しが行われていない間に、当該データへの誤り
が蓄積してゆく可能性のある記憶媒体のすべてに適用可
能である。

【００９９】特許請求の範囲において言う”記憶媒体”
とは、本実施形態においてはフラッシュメモリグループ
102,103に相当する。”ECC生成手段”とは、ECC生成回
路1041に相当する。"エラー検出手段”とは、ECC検出回
路1042に相当する。”訂正手段”とは、マイコン105に
相当する。“ECC制御手段”とは、ECC制御部305、マイ
コン105に相当する。”制御手段”とは、インタフェー
スLSI104（特に、フラッシュメモリ制御部304）に相当
する。”計測手段”とは、フラッシュメモリ制御部304
に相当する。“累計量”とは、累計消去回数に相当す
る。“基準量”とは、保証消去時間、保証消去回数に相
当する。但し、上記各部は互いに密接に連携して動作す
るものであり、ここで述べた定義は厳密なものではな
い。

【０１００】

【発明の効果】以上説明した通り本発明による装置で
は、ホストへのデータの読み出し以外にも効果的にデー
タのECCエラー検出を行うことにより、ホストへの読み
出しの頻度の低いデータへのエラーの累積を避け、それ
らのデータ中に訂正不可能なエラーが発生することを防
止できる。また、ホストへのデータの読み出し時以外の
ECCエラー検出については、ECC検出回路とECC生成回路
とを併用しているため、処理に要する時間が短い。

【図面の簡単な説明】

【図１】本発明の第１の実施形態であるファイルシステ
ム101の全体構成を示すブロック図である。

【図２】フラッシュメモリグループ102,103内における
セクタのデータ構成を示す図である。

【図３】インタフェースLSI104の内部構成を示すブロッ
ク図である。

【図４】ECC生成回路1041によるECCエラー検出を示すブ
ロック図である。

【図５】マット構成を記載したテーブルを示す図であ
る。

【図６】エラー検出からエラー訂正に至る処理の概要を
示すブロック図である。

【図７】ホストへのデータの読み出し時にエラーを発見
したセクタと同一マット内の他セクタを対象とするECC
エラー検出処理を示すフローチャートである。

【図８】各セクタの累計消去回数が記録媒体の保証消去
回数に到達した場合に、当該セクタと同一マット内の全
セクタを対象とするECCエラー検出処理を示すフローチ
ャートである。

【図９】ホストへのデータの読み出し時以外のECC検出
において、ECCエラー検出の対象となるマットが二つの
フラッシュメモリグループに渡っている場合における担
当を決定する処理を示すフローチャートである。

【図１０】ECC生成回路1041によるECCエラー検出処理を
示すフローチャートである。

【図１１】シンドローム変換処理の概要を示すフローチ
ャートである。

【図１２】シンドローム変換処理におけるＴ［０］を求
める処理を示すフローチャートである。

【図１３】シンドローム変換処理におけるＴ［１］を求
める処理を示すフローチャートである。

【図１４】シンドローム変換処理におけるＴ［２］を求
める処理を示すフローチャートである。

【図１５】フラッシュメモリのセル方式を示す模式図で
ある。

【符号の説明】

101…マット、 106…セクタ、 102…フラッシュメモ
リグループ、 103…フラッシュメモリグループ、 104
…インタフェースLSI、 105…マイコン、 106…デー
タバッファ、 301…システムインタフェース部、 302
…マイコンインタフェース部、 303…データバッファ
制御部、 304…フラッシュメモリ制御部、305…ECC制
御部、 401…シンドローム、 501…シンドローム、
801…セクタデータ、 802…情報データ、 803…管理
情報、 1041…ECC生成回路、 1042…ECC検出回路、
1051…CPU、 1052…ROM、 1053…ＲＡＭ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 清 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (10)

【特許請求の範囲】
1. 【請求項１】書き換え可能な記憶媒体に対し、ホスト装
   置からの指示に従ってデータの消去，書き込みおよび読
   み出しを行う記憶装置において、 上記記憶手段に書き込むデータにエラー訂正符号を付加
   するECC生成手段と、 上記記憶手段から読み出されたデータに付加されている
   エラー訂正符号を用いて、当該読み出されたデータにお
   けるエラーの有無を検出するECCエラー検出処理を行う
   エラー検出手段と、 上記エラー検出手段がエラーを検出した場合、当該エラ
   ーを訂正する訂正手段と、 上記ECC生成手段、上記エラー検出手段および上記訂正
   手段を制御するECC制御手段と、 上記記憶媒体へのデータの消去・書き込み、および、上
   記記憶媒体からのデータの読み出しを制御する制御手段
   と、を備え、 上記ECC制御手段は、その時ホストからデータの読み出
   しを指示されていないアドレスのデータについても、別
   途定められた機会に上記エラー検出手段に上記ECCエラ
   ー検出処理を行わせるものであること、 を特徴とする記録再生装置。
2. 【請求項２】上記ECC制御手段は、電源投入時に上記記
   憶媒体の少なくとも一部の記憶領域について上記エラー
   検出手段に上記ECCエラー検出処理を行わせるものであ
   ること、 を特徴とする請求項１記載の記憶装置。
3. 【請求項３】上記記憶媒体は、記憶領域が所定のセクタ
   毎に管理されており、且つ、ソース線に所定の電圧を印
   加することで当該ソース線に接続されているセクタの記
   憶内容を消去可能な構成を有する書換可能な不揮発性メ
   モリであり、 データの消去の累計量を上記セクタ毎に計測する計測手
   段を備え、 上記ECC制御手段は、上記累計量があらかじめ定められ
   た基準量を越えた場合には、当該基準量を越えたセクタ
   と共通のソース線に繋がっている他のセクタについて上
   記エラー検出手段に上記ECCエラー検出処理を行わせる
   ものであること、 を特徴とする請求項１または２記載の記録再生装置。
4. 【請求項４】上記計測手段は、上記セクタ毎の累計消去
   回数を計測するものであり、 上記基準量は、消去を行った回数で定義されているこ
   と、 を特徴とする請求項３記載の記録再生装置。
5. 【請求項５】上記記憶媒体は、記憶領域が所定のセクタ
   毎に管理されており、且つ、ソース線に所定の電圧を印
   加することで当該ソース線に接続されているセクタの記
   憶内容を消去可能な構成を有する書換可能な不揮発性メ
   モリであり、 上記ECC制御手段は、上記ホストへのデータの読み出し
   時に行った上記ECCエラー検出処理によってエラーが発
   見された場合には、当該エラーの発見されたデータの格
   納されていたセクタと共通のソース線に繋がっている他
   のセクタについて上記エラー検出手段に上記ECCエラー
   検出処理を行わせるものであること、 を特徴とする請求項１、２、３または４記載の記録再生
   装置。
6. 【請求項６】上記記憶媒体を複数備え、 上記ECC制御手段は、その時ホストからデータの読み出
   しを指示されていないアドレスのデータについて上記EC
   Cエラー検出処理を行わせる場合には、上記ECC検出回路
   とともにECC生成回路も併用して上記ECCエラー検出処理
   を行わせるものであること、 を特徴とする請求項１、２、３、４または５記載の記録
   再生装置。
7. 【請求項７】書き換え可能な記憶媒体に対し、ホスト装
   置からの指示に従ってデータの消去，書き込みおよび読
   み出しを行う記録再生装置のコントローラにおいて、 上記記憶手段に書き込むデータにエラー訂正符号を付加
   するECC生成手段と、 上記記憶手段から読み出されたデータに付加されている
   エラー訂正符号を用いて、当該読み出されたデータにお
   けるエラーの有無を検出するECCエラー検出処理を行う
   エラー検出手段と、 上記エラー検出手段がエラーを検出した場合、当該エラ
   ーを訂正する訂正手段と、 上記ECC生成手段、上記エラー検出手段および上記訂正
   手段を制御するECC制御手段と、 上記記憶媒体へのデータの消去・書き込み、および、上
   記記憶媒体からのデータの読み出しを制御する制御手段
   と、を備え、 上記ECC制御手段は、ホストからデータの読み出しを指
   示されていないアドレスのデータについても、別途定め
   られた機会に上記エラー検出手段に上記ECCエラー検出
   処理を行わせるものであること、 を特徴とする記録再生装置のコントローラ。
8. 【請求項８】書換可能な不揮発性の半導体メモリを記憶
   媒体とした記録再生装置におけるデータ保護方法におい
   て、 電源投入時に、上記記憶媒体の少なくとも一部のセクタ
   を対象にECCエラー検出を行うこと、 を特徴とする記録再生装置におけるデータ保護方法。
9. 【請求項９】書換可能な不揮発性の半導体メモリを記憶
   媒体とした記録再生装置におけるデータ保護方法におい
   て、 ホストへのデータの読み出し時のECCエラー検出の際に
   エラーが発見された場合には、当該セクタと共通のソー
   ス線に繋がっている他のセクタを対象にECCエラー検出
   を行うこと、 を特徴とする記録再生装置におけるデータ保護方法。
10. 【請求項１０】書換可能な不揮発性の半導体メモリを記
    憶媒体とした記録再生装置におけるデータ保護方法にお
    いて、 上記記憶媒体のデータを消去した回数を各セクタ毎にカ
    ウントし、そのカウント値が別途定められた回数に達す
    ると、当該セクタ及び当該セクタと共通のソース線に繋
    がっている他のセクタを対象にECCエラー検出を行うこ
    と、 を特徴とする記録再生装置におけるデータ保護方法。