KR20090127834A - 집적 회로 디바이스를 테스트하는 시스템 및 방법 - Google Patents

집적 회로 디바이스를 테스트하는 시스템 및 방법 Download PDF

Info

Publication number
KR20090127834A
KR20090127834A KR1020090051108A KR20090051108A KR20090127834A KR 20090127834 A KR20090127834 A KR 20090127834A KR 1020090051108 A KR1020090051108 A KR 1020090051108A KR 20090051108 A KR20090051108 A KR 20090051108A KR 20090127834 A KR20090127834 A KR 20090127834A
Authority
KR
South Korea
Prior art keywords
test
integrated circuit
data
circuit device
controller
Prior art date
Application number
KR1020090051108A
Other languages
English (en)
Other versions
KR101149270B1 (ko
Inventor
보스코 천 상 라이
서니 라이밍 창
홍 리앙 찬
유 쿠엔 람
로렌스 와이 체웅 호
Original Assignee
킹타이거 테크놀로지 (캐나다) 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 킹타이거 테크놀로지 (캐나다) 인크. filed Critical 킹타이거 테크놀로지 (캐나다) 인크.
Publication of KR20090127834A publication Critical patent/KR20090127834A/ko
Application granted granted Critical
Publication of KR101149270B1 publication Critical patent/KR101149270B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams
    • G01R31/307—Contactless testing using electron beams of integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31704—Design for test; Design verification
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31707—Test strategies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine

Abstract

여기에 기재된 실시예는 집적 회로 디바이스가 사용될 애플리케이션 환경을 대표하는 환경 내에서 집적 회로 디바이스를 테스트하기 위한 시스템 및 방법에 관한 것이다. 적어도 하나의 실시예에서, 테스트 시스템은 애플리케이션 시스템의 제1 기준 집적 회로 디바이스와 프로세서 사이의 적어도 하나의 커플링에 연결되어 있는 컨트롤러를 포함하며, 제1 컨트롤러는 적어도 하나의 커플링을 통하여 전송된 제1 테스트 데이터를 탭핑하고, 제2 기준 집적 회로 디바이스에 제2 테스트 데이터를 전송하고 - 제2 테스트 데이터는 제1 테스트 데이터의 적어도 일부를 포함함 - , 그에 전송된 제2 테스트 데이터에 응답하여 제2 기준 집적 회로 디바이스로부터 기준 응답 데이터를 수신하고, 적어도 하나의 피시험 집적 회로 디바이스에 제2 테스트 데이터를 전송하고, 적어도 하나의 피시험 집적 회로 디바이스에 연결된 적어도 하나의 비교기에 기준 응답 데이터를 전송하도록 구성된다.

Description

집적 회로 디바이스를 테스트하는 시스템 및 방법{SYSTEMS AND METHODS FOR TESTING INTEGRATED CIRCUIT DEVICES}
기재된 실시예는 집적 회로 디바이스(integrated circuit device)를 테스트하기 위한 시스템 및 방법에 관한 것이다. 보다 상세하게는, 기재된 실시예는 집적 회로 디바이스가 사용될 애플리케이션 환경(예컨대, 개인용 컴퓨터)을 대표하는 환경 내에서 집적 회로 디바이스를 테스트하기 위한 시스템 및 방법에 관한 것이다.
집적 회로 디바이스는 통상적으로 시판되거나 그의 의도한 용도로 사용되기 전에 엄격한 테스트를 받게 된다. 특히, 각각의 집적 회로 디바이스는 제조자에 의해 결정되고 설정된 바와 같은 그 디바이스 유형에 대한 특정 사양(specification)이 충족되는지 여부를 판정하도록 테스트된다.
집적 회로 디바이스의 완전한 테스트는 기능 테스트(functional testing)는 물론 애플리케이션 특정 테스트(application-specific testing)를 포함할 수 있다. 기능 테스트는 일반적으로 집적 회로 디바이스가 특정 기능을 제대로 수행하고 제조자의 사양을 충족시키는지 여부를 테스트한다. 예를 들어, 집적 회로 디바이스가 메모리 모듈 또는 메모리 디바이스와 같은 메모리 컴포넌트이거나 이를 포함하는 경우, 기능 테스트는 메모리 모듈 또는 메모리 디바이스가 구현되는 방식에 관계없이 메모리의 셀에 기록되는 디지털 값이 나중에 에러 없이 검색될 것인지 여부를 테스트할 수 있다.
기능 테스트는 또한 집적 회로 디바이스의 특정 임계(critical) 동작 특성이 허용가능한 값 범위 내에 속하는지 여부를 테스트할 수 있다. 이들 임계 동작 특성은 예를 들어 전력 소모, 대기 전류, 누설 전류, 전압 레벨 및 액세스 시간과 같은 특성을 포함할 수 있다. 허용가능한 범위는 디바이스의 제조자에 의해 또는 대응하는 적합한 표준에 의해 동등하게 설정될 수 있다.
기능 테스트는 일반적으로 피시험(under test) 집적 회로 디바이스가 의도한 사용 또는 애플리케이션 동안 실패할 가능성이 있는지 여부를 발견하고자 하는 것이지만, 이는 통상적으로 집적 회로 디바이스가 이 목적을 위해 특수 설계된 특정 기능 세트를 어떻게 실행하는지 검증(verify)하도록 집적 회로 디바이스를 테스트하는 것을 수반한다.
집적 회로 디바이스의 기능 테스트가 수행되는 공지된 테스트 시스템의 하나의 예가 르블랑크(LeBlanc) 등의 이름으로 미국 특허 번호 제6,055,653호에 기재되어 있다. 기능 테스트를 수행하도록 구성되는 공지된 테스트 시스템은 통상적으로 테스트 데이터를 생성하고 그 테스트 데이터를 기준(reference) 집적 회로 디바이스 및 하나 이상의 피시험 집적 회로 디바이스 둘 다에 전송하는 테스트 프로세서를 포함한다. 기준 집적 회로 디바이스 및 피시험 집적 회로 디바이스는 각각 테스트 데이터에 응답하여 응답 데이터를 생성한다. 기준 집적 회로 디바이스에 의해 생성되는 응답 데이터는 기준 응답 데이터로 부를 수 있는 반면, 피시험 집적 회로 디바이스에 의해 생성되는 응답 데이터는 테스트 응답 데이터로 부를 수 있다. 소정의 피시험 집적 회로 디바이스에 대한 테스트 응답 데이터는 기준 응답 데이터에 대하여 비교된다. 데이터가 일치하는 경우, 그 소정의 집적 회로 디바이스는 유효(valid) 데이터를 생성한 것으로 간주될 수 있지만, 그렇지 않은 경우에는 그 소정의 집적 회로 디바이스가 어떠한 종류의 실패를 겪은 것으로 간주될 수 있다.
집적 회로 디바이스의 완전한 테스트는 또한 애플리케이션 특정 테스트를 수반할 수 있다. 애플리케이션 특정 테스트 동안, 집적 회로 디바이스는 그것들의 거동 실패(behavioral failure)를 검출하기 위하여 그들 시스템 거동의 테스트를 받게 될 수 있다. 거동 실패는 집적 회로 디바이스가 실제 애플리케이션 시스템 내에서 동작될 때 발생하는 실패의 유형이다. 예를 들어, 거동 실패는 보통의 개인용 컴퓨터(PC) 동작에서 수행되는 메모리 디바이스 또는 메모리 모듈에의 특정 커맨드 또는 액세스 시퀀스의 결과로서 일어나는 실패일 수 있다.
기능 테스트가 거동 실패를 검출할 것이라는 경우가 반드시 그러한 것은 아니다. 기능 테스트의 경우, 피시험 집적 회로 디바이스의 동작이 반드시 디바이스가 그의 의도한 애플리케이션 동안 거동할 방식을 나타내는 것은 아니다. 따라서, 집적 회로 디바이스의 완전하고 철저한 테스트는 기능 테스트 이외에도 애플리케이션 특정 테스트를 요구할 수 있다.
집적 회로 디바이스의 애플리케이션 특정 테스트가 수행되는 공지된 테스트 시스템의 하나의 예가 라이(Lai)의 이름으로 미국 특허 출원 번호 제09/678,397호 에 기재되어 있다. 애플리케이션 특정 테스트를 수행하도록 구성되는 테스트 시스템은 통상적으로 기준 집적 회로 디바이스 및 애플리케이션 프로세서를 구비한 애플리케이션 시스템을 포함한다. 애플리케이션 프로세서는 애플리케이션 작업을 운용하며, 동작시 프로세서는 기준 집적 회로 디바이스에 커맨드를 보낸다. 커맨드에 응답하여, 기준 집적 회로 디바이스는 기준 응답 데이터를 생성하고 그것을 다시 프로세서에 보낸다. 하나 이상의 피시험 집적 회로 디바이스의 테스트를 용이하게 하기 위해, 프로세서와 기준 집적 회로 디바이스 사이의 통신 라인이 탭핑(tap)되며, 그리하여 기준 집적 회로 디바이스에 보내졌던 커맨드의 복사본이 또한 피시험 집적 회로 디바이스에도 보내지고, 프로세서에 보내졌던 기준 응답 데이터의 복사본이 또한 비교기에도 보내진다. 각각의 피시험 집적 회로 디바이스는 기준 집적 회로 디바이스와 동일한 커맨드를 수신하고, 커맨드에 응답하여 테스트 응답 데이터를 생성한다. 각각의 피시험 집적 회로 디바이스에 의해 생성된 테스트 응답 데이터는 비교기에 보내진다. 그러면, 비교기는 기준 응답 데이터를 테스트 응답 데이터와 비교하고, 비교에 기초하여 테스트 결과가 생성될 수 있다. 특히, 기준 응답 데이터가 소정의 피시험 집적 회로 디바이스에 의해 생성된 테스트 응답 데이터와 일치하는 경우, 집적 회로 디바이스가 유효 데이터를 생성한 것으로 간주될 수 있고, 그렇지 않은 경우에는 집적 회로 디바이스가 어떠한 종류의 실패를 겪은 것으로 간주될 수 있다.
여기에 개시된 실시예는 일반적으로 집적 회로 디바이스를 테스트하기 위한 시스템 및 방법에 관한 것이다.
하나의 넓은 양상에서, 집적 회로 디바이스를 테스트하기 위한 테스트 시스템이 제공되며, 본 테스트 시스템은 애플리케이션 시스템의 프로세서 - 상기 프로세서는 제1 테스트 데이터가 상기 애플리케이션 시스템 내에 제공된 제1 기준 집적 회로 디바이스에 상기 프로세서와 상기 제1 기준 집적 회로 디바이스 사이의 적어도 하나의 커플링(coupling)을 통하여 전송되도록 애플리케이션 작업을 수행하도록 구성됨 - ; 상기 적어도 하나의 커플링에 연결되는 제1 컨트롤러 - 상기 제1 컨트롤러는, 상기 적어도 하나의 커플링을 통하여 전송되는 상기 제1 테스트 데이터를 탭핑(tap)하고, 제2 기준 집적 회로 디바이스에 제2 테스트 데이터 - 상기 제2 테스트 데이터는 상기 제1 테스트 데이터의 적어도 일부를 포함함 - 를 전송하고, 그에 전송된 상기 제2 테스트 데이터에 응답하여 상기 제2 기준 집적 회로 디바이스로부터 기준 응답 데이터를 수신하고, 적어도 하나의 피시험 집적 회로 디바이스에 상기 제2 테스트 데이터를 전송하고, 상기 적어도 하나의 피시험 집적 회로 디바이스에 연결되는 적어도 하나의 비교기에 상기 기준 응답 데이터를 전송하도록 구성됨 - ; 및 적어도 하나의 비교기를 포함하고, 상기 적어도 하나의 비교기는, 상기 제1 컨트롤러로부터 상기 기준 응답 데이터를 수신하고, 그에 전송된 상기 제2 테 스트 데이터에 응답하여 상기 적어도 하나의 피시험 집적 회로 디바이스에 의해 생성된 테스트 응답 데이터를 수신하고, 상기 테스트 응답 데이터와 상기 기준 응답 데이터를 비교하고, 상기 테스트 응답 데이터와 상기 기준 응답 데이터의 적어도 하나의 비교로부터 적어도 하나의 테스트 결과를 생성하도록, 구성된다.
다른 넓은 양상에서, 집적 회로 디바이스를 테스트하기 위한 테스트 시스템이 제공되며, 본 테스트 시스템은, 애플리케이션 시스템의 프로세서 - 상기 프로세서는, 제1 테스트 데이터가 상기 애플리케이션 시스템 내에 제공된 제1 기준 집적 회로 디바이스에 상기 프로세서와 상기 제1 기준 집적 회로 디바이스 사이의 적어도 하나의 커플링을 통하여 전송되고, 상기 제1 기준 집적 회로 디바이스에 전송된 상기 제1 테스트 데이터에 응답하여 제1 기준 응답 데이터가 상기 제1 기준 집적 회로 디바이스에 의해 생성되고 상기 적어도 하나의 커플링을 통하여 상기 프로세서에 전송되도록, 애플리케이션 작업을 수행하도록 구성됨 - ; 상기 적어도 하나의 커플링에 연결되는 제1 컨트롤러 - 상기 제1 컨트롤러는, 상기 적어도 하나의 커플링을 통하여 전송된 상기 제1 테스트 데이터 및 상기 제1 기준 응답 데이터를 탭핑하고, 테스트 구성 설정의 값으로부터 테스트 모드를 식별하고 - 상기 테스트 구성 설정은 제1 테스트 모드, 제2 테스트 모드 및 제3 테스트 모드로 구성된 테스트 모드 그룹 중 적어도 2개의 테스트 모드 사이의 선택을 허용하도록 구성 가능함 - , 상기 제1 테스트 모드가 식별되는 경우, 제2 기준 집적 회로 디바이스에 상기 제1 테스트 데이터를 전송하고, 그에 전송된 상기 제1 테스트 데이터에 응답하여 상기 제2 기준 집적 회로 디바이스로부터 제2 기준 응답 데이터를 수신하고, 적어도 하 나의 피시험 집적 회로 디바이스에 상기 제1 테스트 데이터를 전송하고, 상기 적어도 하나의 피시험 집적 회로 디바이스에 연결되는 적어도 하나의 비교기에 상기 제2 기준 응답 데이터를 전송하고, 상기 제2 모드가 식별되는 경우, 추가의 테스트 데이터를 생성하고, 상기 제2 기준 집적 회로 디바이스에 제2 테스트 데이터를 전송하고 - 상기 제2 테스트 데이터는 상기 제1 테스트 데이터의 적어도 일부와, 상기 추가의 테스트 데이터를 포함함 - , 그에 전송된 상기 제2 테스트 데이터에 응답하여 상기 제2 기준 집적 회로 디바이스로부터 제3 기준 응답 데이터를 수신하고, 적어도 하나의 피시험 집적 회로 디바이스에 상기 제2 테스트 데이터를 전송하고, 상기 적어도 하나의 피시험 집적 회로 디바이스에 연결되는 적어도 하나의 비교기에 상기 제3 기준 응답 데이터를 전송하고, 상기 제3 테스트 모드가 식별되는 경우, 상기 적어도 하나의 피시험 집적 회로 디바이스에 상기 제1 테스트 데이터를 전송하고, 상기 적어도 하나의 피시험 집적 회로 디바이스에 연결되는 적어도 하나의 비교기에 상기 제1 기준 응답 데이터를 전송하도록, 구성됨 - ; 및 적어도 하나의 비교기를 포함하고, 상기 적어도 하나의 비교기는, 상기 제1 컨트롤러로부터 상기 제1 기준 응답 데이터, 상기 제2 기준 응답 데이터, 및 상기 제3 기준 응답 데이터 중 하나를 수신하고, 그에 전송된 상기 제1 테스트 데이터 및 상기 제2 테스트 데이터 중 하나에 응답하여 상기 적어도 하나의 피시험 집적 회로 디바이스에 의해 생성된 테스트 응답 데이터를 수신하고, 상기 테스트 응답 데이터와, 상기 제1 컨트롤러로부터 수신된 상기 제1 기준 응답 데이터, 상기 제2 기준 응답 데이터 및 상기 제3 기준 응답 데이터 중 하나를 비교하고, 상기 테스트 응답 데이터와, 상기 제1 컨트롤러로부터 수신된 상기 제1 기준 응답 데이터, 상기 제2 기준 응답 데이터 및 상기 제3 기준 응답 데이터 중 하나의 적어도 하나의 비교로부터 적어도 하나의 테스트 결과를 생성하도록, 구성된다.
본 발명에 따르면, 집적 회로 디바이스를 테스트하기 위한 시스템 및 방법을 제공할 수 있다.
여기에 기재된 시스템 및 방법의 실시예의 보다 양호한 이해를 위하여 그리고 그것들이 실행될 수 있는 방식을 보다 명확하게 나타내기 위해, 예로서 첨부 도면을 참조할 것이다.
피시험 집적 회로 디바이스(102)의 기능 테스트를 수행하기 위한 공지된 테스트 시스템(100)이 도시되어 있는 도 1을 참조한다. 테스트 시스템(100)은 통신 채널(108)을 통하여 하나 이상의 테스트 모듈(106)에 연결되어 있는 프로세서(104)를 포함한다.
프로세서(104)는 통신 채널(108)을 사용하여 테스트 모듈(106)에 전송되는 테스트 데이터를 생성한다. 피시험 집적 회로 디바이스(102)가 메모리 디바이스 또는 메모리 모듈인 경우에, 테스트 데이터는 피시험 집적 회로 디바이스(102)의 저장 소자를 테스트하는데 사용될 테스트 벡터 패턴을 포함할 수 있다.
예를 들어, 테스트 패턴은 피시험 집적 회로 디바이스(102)의 각각에 대해 다음 동작들을 수행하기 위한 명령에 대응할 수 있다:
샘플 테스트 알고리즘
1) 처음부터 마지막 메모리 어드레스까지, 기록 "0";
2) 처음부터 마지막 메모리 어드레스까지, 판독 "0", 기록 "1";
3) 처음부터 마지막 메모리 어드레스까지, 판독 "1", 기록 "0";
4) 처음부터 마지막 메모리 어드레스까지, 판독 "0".
각각의 테스트 모듈(106)은 하나 이상의 피시험 집적 회로 디바이스(102), 기준 집적 회로 디바이스(110) 및 비교기(112)를 포함한다. 도 1에 도시된 예에서, 각각의 테스트 모듈(106)은 2개의 피시험 집적 회로 디바이스(102)를 포함한다. 피시험 집적 회로 디바이스(102)는 메모리 디바이스, 하나보다 많은 수의 메모리 디바이스를 포함하는 메모리 모듈, 애플리케이션 특정 집적 회로(ASIC; application-specific integrated circuit) 디바이스, 하나보다 많은 수의 ASIC 디바이스를 포함하는 ASIC 모듈, 또는 기타 집적 회로 디바이스를 포함할 수 있다. 소정의 테스트 시스템에 있어서, 피시험 집적 회로 디바이스(102)는 전부 동일한 유형으로 이루어질 수 있다. 기준 집적 회로 디바이스(110)도 또한 통상적으로 피시험 집적 회로 디바이스(102)와 동일한 유형으로 이루어지며, 통상적으로 이미 "양호한" 디바이스로 완전히 테스트되고 확인되었을 것이다.
테스트의 완료 후에, 피시험 집적 회로 디바이스(102)는 컨트롤러(예컨대, 예를 들어 메모리 컨트롤러)를 포함할 수 있는 칩셋 및 프로세서를 포함한 마더보드를 포함하는 컴퓨터 시스템에 사용하기 위한 것으로 의도될 수 있다. 그러나, 기능 테스트 목적을 위하여, 피시험 집적 회로 디바이스(102)는 일반적으로 컴퓨터 시스템의 다른 컴포넌트에 관계없이 테스트된다.
피시험 집적 회로 디바이스(102) 및 기준 집적 회로 디바이스(110)의 각각은 통신 채널(108)을 통하여 프로세서(104)에 의해 생성된 테스트 데이터를 수신하고, 이에 응답하여 응답 데이터를 생성한다. 피시험 집적 회로 디바이스(102)에 의해 생성된 응답 데이터는 보다 구체적으로 테스트 응답 데이터로 부를 수 있는 반면에, 기준 집적 회로 디바이스(110)에 의해 생성된 응답 데이터는 보다 구체적으로 기준 응답 데이터로 부를 수 있다. 기준 응답 데이터 및 테스트 응답 데이터는 각각 통신 채널(114 및 116)을 사용하여 비교기(112)에 전송된다.
비교기(112)는 피시험 집적 회로 디바이스(102)의 각각으로부터 수신된 테스트 응답 데이터가 대응하는 기준 집적 회로 디바이스(110)에 의해 생성된 기준 응답 데이터와 일치하는지 여부를 판정하도록 구성된다. 그 다음, 비교기(112)는 테스트 결과로서 통신 채널(118)을 통해 비교의 결과를 출력한다. 비교기(112)가 특정 피시험 집적 회로 디바이스(102)로부터 수신된 테스트 응답 데이터와 기준 응답 데이터 사이에 일치한다고 판정하는 경우, 대응하는 피시험 집적 회로 디바이스(102)는, 적어도 그 특정 테스트 벡터 패턴에 대하여, 유효 데이터를 생성한 것이다. 반면에, 특정 피시험 집적 회로 디바이스(102)로부터 수신된 테스트 응답 데이터와 기준 응답 데이터가 일치하지 않는 경우, 대응하는 피시험 집적 회로 디바이스(102)는 어떠한 종류의 실패를 겪은 것일 수 있다.
기능 테스트에서는, 일반적으로 특수 설계된 테스트 절차를 사용하여, 피시험 집적 회로 디바이스의 특정 기능이 테스트된다. 대조적으로, 애플리케이션 특정 테스트가 피시험 집적 회로 디바이스에 적용되는 경우에는, 거동 실패를 검출하기 위하여, 피시험 집적 회로 디바이스가 결국 그의 의도한 애플리케이션 환경에 사용될 때 노출될 수 있는 바와 동일한 시스템 상호작용을 받도록 의도된다.
이제 피시험 집적 회로 디바이스(202)(예를 들어, 메모리 디바이스)의 애플리케이션 특정 테스트를 수행하기 위한 공지된 테스트 시스템(200)이 도시되어 있는 도 2를 참조한다. 테스트 시스템(200)은 하나 이상의 테스트 모듈(206)에 연결되어 있는 애플리케이션 시스템(204)을 포함한다. 도 2에 도시된 예에서, 테스트 시스템(200)은 2개의 테스트 모듈(206)을 포함한다.
애플리케이션 시스템은 피시험 집적 회로 디바이스(202)를 사용할 수 있는 시스템, 제품, 장비 또는 디바이스를 포함할 수 있다. 피시험 집적 회로 디바이스(202)가 메모리 디바이스 또는 다수의 메모리 디바이스로 구성되는 메모리 모듈인 경우, 애플리케이션 시스템은 예를 들어 PC, 어플라이언스(appliance), PC용 비디오 카드, 디지털 TV, MP3 플레이어, 카메라, 음성 녹음기, 서브어셈블리, 서버, 네트워킹 장비, 휴대폰, 정보 어플라이언스, 또는 메모리 디바이스나 메모리 모듈을 사용하는 기타 전자 제품을 포함할 수 있다. 애플리케이션 시스템(204)은 하드웨어 및 소프트웨어 컴포넌트를 포함할 수 있고, "기성품(off-the-shelf)"이거나 고객 맞춤형(custom-designed)일 수 있다.
도 2에 도시된 예에서, 애플리케이션 시스템(204)은 신호 버스를 통하여 기준 집적 회로 디바이스(210)에 연결되어 있는 애플리케이션 프로세서(208)를 포함한다. 신호 버스는 일반적으로 애플리케이션 프로세서(208)에 의해 생성된 데이터 신호를 기준 집적 회로 디바이스(210)에 전송하고 기준 집적 회로 디바이스(210)에 의해 생성된 데이터 신호를 다시 애플리케이션 프로세서(208)에 전송하도록 집합적으로 사용되는 하나 이상의 병렬 와이어를 포함한다. 신호 버스의 와이어 각각은 단방향성(unidirectional) 또는 양방향성(bidirectional)일 수 있다는 것을 이해할 수 있을 것이다. 단방향성인 와이어를 통해, 데이터는 한 방향으로만, 즉 프로세서(208)로부터 기준 집적 회로 디바이스(210)로, 또는 집적 회로 디바이스(210)로부터 애플리케이션 프로세서(208)로, 흐른다. 양방향성인 와이어를 통해서는, 데이터가 어느 방향으로든 흐를 수 있다.
예를 들어, 기준 집적 회로 디바이스(210)가 DDR-SDRAM(double data rate synchronous dynamic random access memory) 디바이스를 포함하는 경우에, 통상적으로, 커맨드 및 어드레스 와이어는 단방향성이고, 데이터 와이어는 양방향성이다. 그러나, 신호 버스가 일반적으로 단방향성 와이어 단독, 양방향성 와이어 단독, 또는 단방향성 및 양방향성 와이어 양자의 어떠한 조합을 포함할 수 있다는 것을 이해할 수 있을 것이다.
여기에 기재된 실시예를 보다 잘 이해할 수 있도록 돕기 위해, 애플리케이션 프로세서(208)와 기준 집적 회로 디바이스(210) 사이에 데이터를 전송하는데 사용되는 신호 버스는 도면(보다 구체적으로, 도 2 내지 도 4)에서 논리적으로 2개의 개별 통신 채널(212 및 214)로서 나타낼 것이다. 제1 통신 채널(212)은 데이터 신호가 애플리케이션 프로세서(208)로부터 기준 집적 회로 디바이스(210)에 전송되는 신호 버스의 하나 이상의 와이어를 나타낸다. 바꾸어 말하면, 제1 통신 채널(212) 은 기준 집적 회로 디바이스(210)에의 입력을 수송한다. 대조적으로, 제2 통신 채널(214)은 데이터 신호가 기준 집적 회로 디바이스(210)로부터 프로세서(208)에 의해 수신되는 신호 버스의 하나 이상의 와이어를 나타낸다. 바꾸어 말하면, 제2 통신 채널(214)은 기준 집적 회로 디바이스(210)에 의해 생성되는 출력을 수송한다. 도면에서는 신호 버스가 기준 집적 회로 디바이스(210)에 대한 입력 및 출력을 수송하는 2개의 통신 채널(212, 214)로서 나타나지만, 상기 설명한 바와 같이 신호 버스는 단방향성 및/또는 양방향성 와이어의 총 집합에 의해 물리적으로 구현된다. 따라서, 신호 버스의 소정의 양방향성 와이어가 애플리케이션 프로세서(208)로부터 기준 집적 회로 디바이스(210)에 데이터 신호를 전송할 때에는 제1 통신 채널(212)에 속하는 것으로 간주될 수 있으며, 동일한 신호 버스의 양방향성 와이어가 기준 집적 회로 디바이스(210)로부터 애플리케이션 프로세서(208)에 데이터 신호를 전송할 때에는 제2 통신 채널(214)에 속하는 것으로 간주될 수 있다는 것을 이해할 수 있을 것이다.
도면에 나타낸 바와 동일한 통신 채널의 논리적 표현이 또한 기준 집적 회로 디바이스 및/또는 피시험 집적 회로 디바이스에 대한 입력 및/또는 출력을 수송하는 다른 와이어에도 적용될 수 있다는 것을 이해할 수 있을 것이다.
애플리케이션 시스템(204)의 정상적인 동작 코스 동안, 애플리케이션 프로세서(208)는 애플리케이션 작업을 실행하고, 기준 집적 회로 디바이스(210)에 전송될, 일반적으로 여기에서 테스트 데이터로 부르는 데이터를 생성한다. 테스트 데이터는 제1 통신 채널(212)을 사용하여 애플리케이션 프로세서(208)로부터 기준 집적 회로 디바이스(210)에 전송된다. 애플리케이션 프로세서(208)로부터 수신된 테스트 데이터에 응답하여, 기준 집적 회로 디바이스(210)는 기준 응답 데이터를 생성한다. 그러면, 기준 응답 데이터는 제2 통신 채널(214)을 사용하여 기준 집적 회로 디바이스(210)로부터 다시 애플리케이션 프로세서(208)에 전송된다.
테스트 시스템(200)에서의 피시험 집적 회로 디바이스(202)의 애플리케이션 특정 테스트를 용이하게 하기 위해, 통신 채널(212 및 214)(즉, 기준 집적 회로 디바이스(210)에 대한 입력 및 출력을 각각 수송하는 신호 버스의 와이어)은 각각 탭핑 접속(216 및 218)을 사용하여 직접적으로 탭핑된다. 통상적으로, 탭핑 접속(216)은 제1 통신 채널(212)을 포함하는 와이어의 수와 동일한 수의 와이어를 탭핑하며, 그리하여 제1 통신 채널(212)을 통하여 전송된 테스트 데이터가 탭핑 접속(216)을 통해 재생성(reproduce)된다. 마찬가지로, 탭핑 접속(218)은 통상적으로 제2 통신 채널(214)을 포함하는 와이어의 수와 동일한 수의 와이어를 탭핑하며, 그리하여 제2 통신 채널(214)을 통하여 전송된 기준 응답 데이터는 탭핑 접속(218)을 통해 재생성된다. 탭핑 접속(216 및 218)은 통신 채널(220 및 222)에 연결되며, 이는 통상적으로 테스트 모듈(206)에 테스트 데이터 및 기준 응답 데이터를 전송하도록 각각 제1 통신 채널(212) 및 제2 통신 채널(214)과 동일한 수의 와이어를 포함한다.
앞서 설명한 바와 같이, 통신 채널(212 및 214)의 일부 와이어는 테스트 시스템의 물리적 구현에서 양방향성일 수 있고, 하나의 구현에서 이들 양방향성 와이어는 탭핑 접속(216 및 218)으로 나타낸 2개의 물리적 탭핑 접속을 사용하여 탭핑 될 수 있다. 그러나, 변형 구현예에서, 테스트 시스템은 양방향성 와이어에 대해 어느 소정 시각에 탭핑 접속(216 또는 218) 중 하나만 개방시키도록 동작하는 스위치(도시되지 않음)를 포함할 수 있다.
각각의 테스트 모듈(206)은 하나 이상의 피시험 집적 회로 디바이스(202) 및 비교기(224)를 포함한다. 도 2에 도시된 예에서, 각각의 테스트 모듈(206)은 2개의 피시험 집적 회로 디바이스(202)를 포함한다. 통신 채널(220)은 피시험 집적 회로 디바이스(202)에 접속되고, 애플리케이션 프로세서(208)에 의해 생성되며 애플리케이션 시스템(204) 내의 기준 집적 회로 디바이스(210)에 보내지는 테스트 데이터의 복사본을 피시험 집적 회로 디바이스(202)의 각각으로 향하게 하는데 사용된다. 따라서, 테스트 데이터가 애플리케이션 프로세서(208)로부터 기준 집적 회로 디바이스(210)에 전송될 때, 테스트 데이터는 또한 피시험 집적 회로 디바이스(202)에 전송될 것이다. 예를 들어, 피시험 집적 회로 디바이스(202)가 메모리 디바이스 또는 메모리 모듈을 포함하고 테스트 데이터가 첨부 데이터를 갖는 기록 커맨드를 포함하는 경우, 기준 집적 회로 디바이스(210)에 기록될 데이터는 또한 피시험 집적 회로 디바이스(202) 각각에도 기록될 것이다.
마찬가지로, 테스트 데이터가 판독 커맨드를 포함하는 경우에, 기준 집적 회로 디바이스(210)는 애플리케이션 프로세서(208)에 다시 전송되도록 채널(214)을 통해 기준 응답 데이터를 출력할 것이다. 그러나, 기준 응답 데이터의 복사본은 탭핑 접속(218) 및 통신 채널(222)을 사용하여 비교기(224)로 다시 향하게 된다. 피시험 집적 회로 디바이스(202)는 기준 집적 회로 디바이스(210)와 동일한 판독 커 맨드를 수신할 것이기 때문에, 피시험 집적 회로 디바이스(202)의 각각은 또한 판독 커맨드에 응답하여 테스트 응답 데이터를 출력할 것이다. 테스트 응답 데이터는 피시험 집적 회로 디바이스(202) 각각으로부터 대응하는 비교기(224)에 대응하는 통신 채널(226)을 통해 전송될 것이다.
각각의 비교기(224)는 피시험 집적 회로 디바이스(202)에 의해 생성된 테스트 응답 데이터를 기준 집적 회로 디바이스(210)에 의해 생성된 기준 응답 데이터와 비교하고, 통신 채널(228)을 통해 각각의 피시험 집적 회로 디바이스(202)에 대한 테스트 결과를 출력한다. 비교기(224)가 특정 피시험 집적 회로 디바이스(202)로부터 수신된 테스트 응답 데이터와 기준 응답 데이터 사이에 일치한다고 판정하는 경우, 대응하는 피시험 집적 회로 디바이스(202)는, 적어도 그 특정 테스트 데이터에 대하여, 유효 데이터를 생성한 것이다. 반면에, 특정 피시험 집적 회로 디바이스(202)로부터 수신된 테스트 응답 데이터과 기준 응답 데이터가 일치하지 않는 경우, 대응하는 피시험 집적 회로 디바이스(202)는 어떠한 종류의 실패를 겪은 것일 수 있다.
기준 집적 회로 디바이스(210)는 피시험 집적 회로 디바이스(202)에 의해 생성된 응답 데이터와의 비교를 위한 예상 응답 데이터를 제공하는데 사용될 때 피시험 집적 회로 디바이스(202)에 대한 기준 디바이스로서 작용한다. 따라서, 기준 집적 회로 디바이스(210)는, 피시험 집적 회로 디바이스(202)와 동일한 유형이거나, 또는 피시험 집적 회로 디바이스(202)와 기능적으로 동등한, 통상적으로 이미 알고있는(known) "양호한" 적격의 집적 회로 디바이스이다. 예를 들어, 피시험 집적 회 로 디바이스(202)가 DDR SDRAM 디바이스를 포함하는 경우에, 기준 집적 회로 디바이스(210)는 통상적으로 이미 알고있는 "양호한" DDR SDRAM 디바이스를 포함한다.
테스트 시스템(200)과 같은 집적 회로 디바이스의 애플리케이션 특정 테스트를 수행하기 위한 테스트 시스템에 있어서, 피시험 집적 회로 디바이스(202)는 최소한으로 방해없는(obtrusive) 방식으로(예를 들어, 기준 집적 회로 디바이스(210)를 직접 교체하지 않음으로써) 애플리케이션 시스템(204)의 기준 집적 회로 디바이스(210)와 애플리케이션 프로세서(208) 사이의 상호작용에 유리하게 노출되고, 그리하여 피시험 집적 회로 디바이스(202)는 그것들이 사용될 환경을 근접하게 시뮬레이트하는 방식으로 동작된다.
일반적으로, 애플리케이션 시스템(204)의 기능이 피시험 집적 회로 디바이스(202)의 품질에 의해서도 또는 테스트를 용이하게 하도록 이루어지는 탭핑 접속에 의해서도 영향받지 않도록, 집적 회로 디바이스의 애플리케이션 특정 테스트가 수행되는 시스템을 설계하는 것이 바람직하다.
테스트 시스템의 물리적 구현에서 기준 집적 회로 디바이스 또는 피시험 집적 회로 디바이스에 대한 입력 데이터 및/또는 출력 데이터를 수송하는 일부 와이어가 공유될 수 있다는 것을 이해할 수 있을 것이다. 예를 들어, 테스트 시스템의 물리적 구현에서 통신 채널(220 및 226)의 일부 와이어는 예를 들어 양방향성일 수 있다. 테스트 모듈(206)은 하나 이상의 단독형(standalone) 컴포넌트로 구현될 수 있는, 피시험 집적 회로 디바이스(202)에 연결되는 추가의 컨트롤러(도시되지 않음)를 포함할 수 있다. 추가의 컨트롤러의 기능은 대안으로서 하나 이상의 비교 기(224)와 함께 통합될 수 있다.
이제 적어도 하나의 실시예에 따라 집적 회로 디바이스(202)의 애플리케이션 특정 테스트를 수행하기 위한 테스트 시스템(300)이 도시되어 있는 도 3을 참조한다. 테스트 시스템(300)은 애플리케이션 시스템(204), 기준 모듈(240) 및 하나 이상의 테스트 모듈(206)을 포함한다. 도 3에 도시된 예에서, 테스트 시스템(300)은 2개의 테스트 모듈(206)을 포함한다.
도 3에 도시된 예에서, 애플리케이션 시스템(204)은, 도 2에 도시된 바와 같이 그리고 도 2를 참조하여 앞서 설명한 바와 같이, 제1 통신 채널(212) 및 제2 통신 채널(214)로 논리적으로 나타낸 신호 버스를 통하여 기준 집적 회로 디바이스(210)에 연결되어 있는 애플리케이션 프로세서(208)를 포함한다.
도 2의 테스트 시스템(200)과 유사한 방식으로, 테스트 시스템(300)의 애플리케이션 시스템(204)의 정상적으로 동작 코스 동안, 애플리케이션 프로세서(208)는 애플리케이션 작업을 실행하고, 기준 집적 회로 디바이스(210)에 전송될, 여기에서 일반적으로 테스트 데이터로 부르는 데이터를 생성한다. 테스트 데이터는 애플리케이션 프로세서(208)로부터 기준 집적 회로 디바이스(210)에 제1 통신 채널(212)을 사용하여 전송된다. 애플리케이션 프로세서(208)로부터 수신된 테스트 데이터에 응답하여, 기준 집적 회로 디바이스(210)는 기준 응답 데이터를 생성한다. 그러면, 기준 응답 데이터는 기준 집적 회로 디바이스(210)로부터 다시 애플리케이션 프로세서(208)로 제2 통신 채널(214)을 사용하여 전송된다.
피시험 집적 회로 디바이스(202)의 애플리케이션 특정 테스트를 용이하게 하 기 위해, 애플리케이션 시스템(204) 내의 적어도 하나의 통신 채널에 대한 탭핑 접속이 이루어진다.
적어도 하나의 실시예에 따르면, 제1 통신 채널(212)은 탭핑 접속(216)을 사용하여 직접적으로 탭핑된다. 탭핑 접속은 제1 통신 채널(212)을 포함하는 와이어의 수와 동일한 수의 와이어를 탭핑할 수 있으며, 그리하여 제1 통신 채널(212)을 통하여 전송된 테스트 데이터는 탭핑 접속(216)을 통해 재생성된다. 그러나, 탭핑 접속(216)은 대안으로서 제1 통신 채널(212)을 포함하는 와이어의 수보다 적은 수의 와이어를 가질 수 있다. 일반적으로, 제1 통신 채널(212)을 통하여 전송된 테스트 데이터 전부가 탭핑될 수 있지만, 테스트 데이터가 전송되는 제1 통신 채널(212)의 와이어의 일부만 탭핑하는 것이 바람직할 수 있다.
예를 들어, 기준 집적 회로 디바이스(210)가 메모리 디바이스이고 제1 통신 채널(212)의 와이어 각각이 테스트 데이터의 특정 데이터 세그먼트(예컨대, 커맨드 세그먼트(예컨대, 판독/기록), 어드레스 세그먼트, 및 데이터 세그먼트)에 대응하는 경우, 원하는 세그먼트에 대응하는 이들 와이어만 탭핑될 수 있다. 하나의 예시적인 실시예에서, 테스트 데이터의 커맨드 세그먼트에 대응하는 제1 통신 채널(212)의 와이어만 탭핑 접속(216)을 사용하여 탭핑된다.
탭핑 접속(216)은 기준 모듈(240)에 탭핑 접속(216)에 의해 탭핑되어 있는 제1 통신 채널(212)을 통하여 전송된 테스트 데이터의 일부 또는 테스트 데이터의 복사본을 전송하도록 통신 채널(220)에 연결된다. 여기에 기재된 예시적인 실시예에서, 기준 모듈(240)의 컴포넌트들은 애플리케이션 시스템(240)의 외부에 상주한 다.
적어도 하나의 변형 실시예에서, 애플리케이션 시스템(204)에서의 제2 통신 채널(214)도 또한 탭핑된다. 도 3에 도시된 예에서, 제2 통신 채널(214)은 탭핑 접속(218)을 사용하여 탭핑된다. 탭핑 접속(218)은 제2 통신 채널(214)을 포함하는 와이어의 수와 동일한 수의 와이어를 탭핑할 수 있으며, 그리하여 제2 통신 채널(214)을 통하여 다시 애플리케이션 프로세서(208)에 전송된 기준 응답 데이터가 탭핑 접속(218)을 통해 재생성될 것이다. 탭핑 접속(218)은 기준 모듈(240)에 기준 응답 데이터의 복사본을 전송하도록 통신 채널(222)에 연결된다.
통신 채널(214)이 탭핑되지 않은 실시예에서, 도 3에 도시된 바와 같은 탭핑 접속(218) 및 통신 채널(222)은 선택적으로 시스템(300)에 제공되지 않을 수 있다.
기준 모듈(240)의 사용은, 애플리케이션 시스템(204)의 기준 집적 회로 디바이스(210)에 대한 입력(전체 또는 부분적으로) 및 출력 둘 다가 탭핑될 수 있거나, 또는 기준 집적 회로 디바이스(210)에의 입력(전체 또는 부분적으로)만 탭핑될 수 있다는 점에서, 공지된 시스템(예컨대, 도 2의 시스템(200))과 비교하여 향상된 유연성을 제공할 수 있다. 일부 구성에서, 기준 집적 회로 디바이스(210)에의 입력만 탭핑하는 것이 바람직할 수 있다. 예를 들어, 애플리케이션 시스템(204) 내의 통신 채널에 대해 이루어진 탭핑 접속의 수를 감소시키는 것이 바람직할 수 있다. 또한, 일부 경우에, 기준 집적 회로 디바이스(210)에 대한 입력 및 출력 둘 다가 아니라 기준 집적 회로 디바이스(210)에의 입력만 탭핑함으로써 시스템(300)을 구현하는 것이 보다 용이할 수 있다.
도 3을 다시 참조하면, 기준 모듈(240)은 적어도 하나의 통신 채널을 통하여 컨트롤러(244)에 연결되어 있는 제2 기준 집적 회로 디바이스(242)를 포함한다. 이 예에서는, 통신 채널(246 및 248)이 도시되어 있다. 기준 모듈(240)의 통신 채널(246)은 기준 모듈(240)의 컨트롤러(244)로부터 제2 기준 집적 회로 디바이스(242)에 데이터를 전송하는데 사용되는 신호 버스(예컨대, 하나 이상의 병렬 와이어를 포함함)를 나타낸다. 기준 모듈(240)의 통신 채널(248)은 제2 기준 집적 회로 디바이스(242)로부터 컨트롤러(244)에 데이터를 전송하는데 사용되는 신호 버스(예컨대, 하나 이상의 병렬 와이어를 포함함)를 나타낸다.
일부 실시예에서는, 테스트 시스템의 물리적 구현에서 제2 기준 집적 회로 디바이스(242)에 대하여 입력 데이터 및/또는 출력 데이터를 수송하는 일부 와이어가 공유될 수 있다. 예를 들어, 물리적 구현에서 통신 채널(246및 248)의 일부 와이어는 양방향성일 수 있다.
하나의 실시예에서, 기준 모듈(240)은 3개의 예시적인 테스트 모드 중 하나로 동작할 수 있다. 기준 모듈(240)이 동작할 모드는 테스트 구성 설정의 값에 기초하여 결정될 수 있다. 테스트 구성 설정은 구성 가능(configurable)할 수 있다. 예를 들어, 테스트 구성 설정의 값은 사용자(예를 들어, 테스트 엔지니어)에 의해 설정 및/또는 변경될 수 있고, 테스트 시스템(300)은 테스트 구성 설정의 이러한 사용자 구성을 용이하게 하도록 구성된 스위치 및/또는 사용자 인터페이스(도시되지 않음)를 제공할 수 있다. 구성 설정은 추가적으로 또는 대안으로서 테스트 시스템(300)에 연결된 소프트웨어 애플리케이션(도시되지 않음), 하드웨어 컨트롤(도시 되지 않음), 또는 테스트 구성 설정을 자동으로 구성하는 일부 기타 수단에 의해 제어될 수 있다. 변형 실시예에서, 기준 모듈(240)은 아래에 설명되는 3가지 테스트 모드 중 2개의 미리 정의된 테스트 모드의 어느 하나로 동작할 수 있다. 변형 실시예에서, 기준 모듈(240)은 아래에 설명되는 3가지 테스트 모드 중 하나의 미리 정의된 테스트 모드로만 동작하도록 구성될 수 있으며, 여기서 테스트 모드는 고정되고 테스트 구성 설정의 값에 기초하여 결정되지 않는다. 보다 명확하게는, 시스템(300)은 다양한 실시예에서 아래의 예시적인 테스트 모드 중 하나, 아래의 2개의 예시적인 테스트 모드의 조합, 또는 아래의 모든 3가지 예시적인 테스트 모드에서의 동작을 가능하게 하도록 구성될 수 있다.
제1 예시적인 테스트 모드에서, 컨트롤러(244)는 통신 채널(220)을 통하여 애플리케이션 시스템(204)의 애플리케이션 프로세서(208)에 의해 생성된 테스트 데이터의 복사본을 수신하고, 통신 채널(246)을 통하여 제2 기준 집적 회로 디바이스(242)에 테스트 데이터를 재전송한다. 컨트롤러(244)로부터 수신된 테스트 데이터에 응답하여, 제2 기준 집적 회로 디바이스(242)는 제2 기준 응답 데이터를 생성한다. 제2 기준 응답 데이터는 제2 통신 채널(248)을 사용하여 제2 기준 집적 회로 디바이스(242)로부터 다시 컨트롤러(244)로 전송된다. 그러면, 컨트롤러(244)는 통신 채널(250및 252)을 각각 사용하여 테스트 모듈(206)에 애플리케이션 시스템(204)의 애플리케이션 프로세서(208)에 의해 생성된 테스트 데이터 및 기준 모듈(240)의 제2 기준 집적 회로 디바이스(242)에 의해 생성된 제2 기준 응답 데이터 둘 다의 복사본을 전송한다. 따라서, 이 예시적인 테스트 모드에서, 애플리케이션 시스템(204)의 기준 집적 회로 디바이스(210)에의 입력 및 기준 모듈(240)의 제2 기준 집적 회로 디바이스(242)로부터의 출력 전부 피시험 집적 회로 디바이스(202)를 테스트하는데 사용된다.
제2 예시적인 테스트 모드에서, 컨트롤러(244)는 통신 채널(220)을 통하여 애플리케이션 시스템(204)의 애플리케이션 프로세서(208)에 의해 생성된 테스트 데이터의 복사본, 또는 그의 일부를 수신하고, 추가의 테스트 데이터를 생성한다.
애플리케이션 시스템(204)의 애플리케이션 프로세서(208)에 의해 생성된 테스트 데이터는 각각의 명령이 다수의 데이터 구조 세그먼트로 나뉘어져 있는 일련의 명령들(예를 들어, 판독 및 기록 명령)을 포함할 수 있다. 예를 들어, 피시험 집적 회로 디바이스(202)가 메모리 디바이스를 포함하는 경우에, 각각의 명령은 커맨드 세그먼트(예를 들어, 판독/기록), 어드레스 세그먼트 및 데이터 세그먼트를 포함할 수 있으며, 커맨드 세그먼트는 메모리 디바이스가 어드레스 세그먼트에서 지정된 메모리 어드레스에서의 데이터를 판독할지 아니면 어드레스 세그먼트에서 지정된 메모리 어드레스에 데이터 세그먼트에서 지정된 데이터를 기록할지 지정한다.
일부 실시예에서, 커맨드 세그먼트는 판독 및 기록에 더하여 다른 명령들을 지원할 수 있다. 예를 들어, 피시험 집적 회로 디바이스(202)가 DDR SDRAM 디바이스인 경우에, 커맨드 세그먼트는 다음 명령들, 즉 예로서 판독, 기록, 리프레시(refresh), 뱅크 활성(bank activate) 및 프리차지(pre-charge)로 제공되는 것들 중 하나 이상과 연관되는 신호를 포함할 수 있다. 다른 실시예에서, 각각의 명령은 클록 신호를 제공하기 위한 클록 세그먼트를 더 포함할 수 있다.
이 예시적인 테스트 모드에서, 컨트롤러(244)는 애플리케이션 시스템(204)으로부터 획득한 테스트 데이터의 적어도 일부와, 컨트롤러(244)에 의해 생성된 추가의 테스트 데이터를 사용하여 새로운 테스트 데이터를 생성하도록 구성된다. 예를 들어, 새로운 테스트 데이터는 애플리케이션 시스템(204)의 애플리케이션 프로세서(208)에 의해 생성된 테스트 데이터의 복수의 데이터 구조 세그먼트 중 하나 이상에서의 데이터, 또는 애플리케이션 시스템(204)의 애플리케이션 프로세서(208)에 의해 생성된 테스트 데이터의 하나 이상의 데이터 구조 세그먼트 중 일부에서의 데이터를 사용하여 생성될 수 있다. 예를 들어, 컨트롤러(244)는 새로운 테스트 데이터의 커맨드 세그먼트를 애플리케이션 시스템(204)의 애플리케이션 프로세서(208)에 의해 생성된 테스트 데이터의 커맨드 세그먼트에서의 데이터로 채우도록(populate) 그리고 새로운 테스트 데이터의 어드레스 및 데이터 세그먼트를 컨트롤러(244)에 의해 생성된 추가의 테스트 데이터로 채우도록 구성될 수 있다. 대안으로서, 컨트롤러(244)는 새로운 테스트 데이터의 커맨드 및 어드레스 세그먼트를 애플리케이션 시스템(204)의 애플리케이션 프로세서(208)에 의해 생성된 테스트 데이터의 커맨드 및 어드레스 세그먼트에서의 데이터로 채우도록 그리고 새로운 테스트 데이터의 데이터 세그먼트만 컨트롤러(244)에 의해 생성된 추가의 테스트 데이터로 채우도록 구성될 수 있다. 부가의 예로서, 커맨드 세그먼트가 특정 시간 간격에 걸쳐 다수의 커맨드를 나타내는 신호를 포함하는 경우에, 컨트롤러(244)는 새로운 테스트 데이터의 커맨드 세그먼트의 일부만 애플리케이션 시스템(204)의 프로세 서(208)에 의해 생성된 테스트 데이터의 커맨드 세그먼트의 일부로 채우는 동시에, 새로운 테스트 데이터의 커맨드 세그먼트의 나머지 부분을 채울 데이터를 생성하도록 구성될 수 있다.
전술한 예에서, 새로운 테스트 데이터는 애플리케이션 시스템(204)의 애플리케이션 프로세서(208)에 의해 생성된 테스트 데이터의 일부를 제공하지 못하지만, 컨트롤러(244)에 의해 생성된 추가의 테스트 데이터는 테스트 데이터의 손실 부분을 대신하는 데이터를 포함한다. 전술한 예는 단시 예로써 제공된 것이며, 변형 실시예에서 애플리케이션 시스템(204)의 애플리케이션 프로세서(208)에 의해 생성된 테스트 데이터 및 컨트롤러(244)에 의해 생성된 추가의 테스트 데이터의 기타 조합이 가능하다는 것을 이해할 수 있을 것이다.
새로운 테스트 데이터를 생성할 수 있는 컨트롤러(244)의 능력은 집적 회로 디바이스의 애플리케이션 특정 테스트를 개선할 수 있는데, 테스트 시스템 오퍼레이터(예를 들어, 테스트 엔지니어)가 원하는 바에 따라 애플리케이션 시스템(204)의 프로세서(208)에 의해 생성된 특정 데이터를 대신할 추가의 테스트 데이터를 생성하도록 컨트롤러(244)를 구성할 수 있게 해주기 때문이다. 이는 공지된 애플리케이션 특정 테스트 시스템에 비교하여 볼 때 보다 우수한 유연성을 제공할 수 있다. 예를 들어, 시스템 오퍼레이터는 통상적으로 애플리케이션 시스템(204)에서 실패를 야기할 명령을 포함하는 새로운 테스트 데이터를 생성하도록 컨트롤러(244)를 구성할 수 있다. 여기에 기재된 적어도 하나의 실시예에 따르면, 이러한 새로운 테스트 데이터는 애플리케이션 시스템(204)의 고장(crashing) 없이 피시험 집적 회로 디바 이스(202)를 테스트하는데 사용될 수 있다.
제2 예시적인 테스트 모드를 다시 참조하여, 새로운 테스트 데이터가 컨트롤러(244)에 의해 생성되면, 새로운 테스트 데이터는 제1 통신 채널(246)을 사용하여 제2 기준 집적 회로 디바이스(242)에 전송된다. 컨트롤러(244)로부터 수신된 새로운 테스트 데이터에 응답하여, 제2 기준 집적 회로 디바이스(242)는 제2 기준 응답 데이터를 생성한다. 제2 기준 집적 회로 디바이스(242)는 제2 기준 응답 데이터를 다시 컨트롤러(244)에 제2 통신 채널(248)을 사용하여 전송한다. 그러면, 컨트롤러(244)는 통신 채널(250 및 252)을 각각 사용하여 테스트 모듈(206)에 컨트롤러(244)에 의해 생성된 새로운 테스트 데이터와 제2 기준 집적 회로 디바이스(242)에 의해 생성된 제2 기준 응답 데이터를 둘 다 전송한다. 따라서, 제2 예시적인 테스트 모드에서, 기준 모듈(240)의 컨트롤러(244)에 의해 생성된 추가의 테스트 데이터와 조합된 애플리케이션 시스템(204)의 기준 집적 회로 디바이스(210)에의 입력 전부는 아닌 일부와, 기준 모듈(240)의 제2 기준 집적 회로 디바이스(242)로부터의 출력이 피시험 집적 회로 디바이스(202)를 테스트하는데 사용된다.
상기 설명한 제1 및 제2 예시적인 테스트 모드에서, 반드시 애플리케이션 시스템(204)의 제2 통신 채널(214)이 탭핑 접속(218)을 사용하여 탭핑되어야 하는 것은 아닌데, 기준 모듈(240)의 제2 기준 집적 회로 디바이스(242)로부터 수신된 제2 기준 응답 데이터가 피시험 집적 회로 디바이스(202)를 테스트하는데 사용되기 때문이다. 테스트 시스템(300)의 구현에서 탭핑 접속(218) 및 통신 채널(222)이 제공되는 경우에(예를 들어, 컨트롤러(244)가 테스트 엔지니어의 선택으로 아래에 설명 한 제3 예시적인 테스트 모드로 동작하도록 구성되는 경우), 컨트롤러(244)에 의해 그를 통해 수신 가능한 애플리케이션 시스템(204)의 기준 집적 회로 디바이스(210)에 의해 생성된 기준 응답 데이터는 제1 및 제2 예시적인 테스트 모드에서 무시될 수 있다. 변형 실시예에서, 태핑 접속(218)은 예를 들어 스위치(도시되지 않음)를 사용하여 제1 및 제2 예시적인 테스트 모드에서 비활성으로 설정될 수 있다.
예로써 도 3에 도시된 바와 같이 탭핑 접속(218)을 사용하여 통신 채널(214)이 탭핑되는 경우에만 동작 가능한 제3 예시적인 테스트 모드에서, 컨트롤러(244)는 각각 통신 채널(220 및 222)을 통하여 애플리케이션 시스템(204)의 애플리케이션 프로세서(208)에 의해 생성된 테스트 데이터의 복사본과 애플리케이션 시스템(204)의 기준 집적 회로 디바이스(210)에 의해 생성된 기준 응답 데이터의 복사본을 수신한다. 그러면, 컨트롤러(244)는 각각 통신 채널(250 및 252)을 사용하여 테스트 모듈(206)에 애플리케이션 시스템(204)의 애플리케이션 프로세서(208)에 의해 생성된 테스트 데이터의 복사본 및 애플리케이션 시스템(204)의 기준 집적 회로 디바이스(210)에 의해 생성된 기준 응답 데이터를 재전송한다. 따라서, 이 예시적인 테스트 모드에서는 애플리케이션 시스템(204)의 기준 집적 회로 디바이스(210)에 대한 입력과 출력 둘 다 피시험 집적 회로 디바이스(202)를 테스트하는데 사용된다.
이제 도 3에 도시된 테스트 모듈(206)을 참조하면, 각각의 테스트 모듈(206)은 하나 이상의 피시험 집적 회로 디바이스(202) 및 비교기(224)를 포함한다. 도 3에 도시된 예에서, 각각의 테스트 모듈(206)은 2개의 피시험 집적 회로 디바이 스(202)를 포함한다. 여기에 기재된 예시적인 실시예에서, 각각의 테스트 모듈(206)의 컴포넌트들은 애플리케이션 시스템(204)의 외부에 상주한다. 통상적으로, 각각의 테스트 모듈(206)의 컴포넌트들은 또한 기준 모듈(240)의 외부에도 상주할 것이다.
각각의 피시험 집적 회로 디바이스(202)는 통신 채널(250)을 통하여 기준 모듈(240)의 컨트롤러(244)에 의해 출력되는 테스트 데이터를 수신한다. 예를 들어, 기준 모듈이 상기 설명한 제1 또는 제3 예시적인 테스트 모드에서 동작하는 경우, 컨트롤러(244)는 애플리케이션 시스템(204)의 애플리케이션 프로세서(208)에 의해 생성된 테스트 데이터의 복사본을 출력한다. 그러나, 기준 모듈(240)이 상기 설명한 제2 예시적인 테스트 모드에서 동작하고 있는 경우, 기준 모듈(240)의 컨트롤러(244)는 부분적으로 컨트롤러(244)에 의해 생성된 새로운 테스트 데이터를 출력한다. 컨트롤러(244)로부터 수신된 테스트 데이터에 응답하여, 각각의 피시험 집적 회로 디바이스(202)는 테스트 응답 데이터를 생성한다. 테스트 응답 데이터는 통신 채널(226)을 사용하여 각각의 피시험 집적 회로 디바이스(202)로부터 대응하는 비교기(224)에 전송된다.
각각의 비교기(224)는 또한 통신 채널(252)을 통하여 컨트롤러(244)로부터 기준 응답 데이터를 수신한다. 예를 들어, 기준 모듈(240)이 상기 설명한 제1 또는 제2 예시적인 테스트 모드에서 동작하고 있는 경우, 컨트롤러(244)는 기준 모듈(240)의 제2 기준 집적 회로 디바이스(242)에 의해 생성된 제2 기준 응답 데이터를 출력한다. 그러나, 기준 모듈이 상기 설명한 제3 예시적인 테스트 모드에서 동 작하고 있는 경우, 컨트롤러(244)는 애플리케이션 시스템(204)의 기준 집적 회로 디바이스(210)에 의해 생성된 기준 응답 데이터를 출력한다.
각각의 비교기(224)는 각각의 피시험 집적 회로 디바이스(202)로부터 수신된 테스트 응답 데이터가 기준 집적 회로 디바이스(예를 들어, 제3 예시적인 테스트 모드 하에서는 애플리케이션 시스템(204)의 기준 집적 회로 디바이스(210), 또는 제1 또는 제2 예시적인 테스트 모드 하에서는 기준 모듈(240)의 제2 기준 집적 회로 디바이스(242))에 의해 생성된 기준 응답 데이터와 일치하는지 여부를 판정하도록 구성된다. 그 다음, 비교기(224)는 테스트 결과로서 통신 채널(228)을 통해 비교의 결과를 출력한다. 비교기(224)가 특정 피시험 집적 회로 디바이스(202)로부터 수신된 테스트 응답 데이터와 기준 응답 데이터 사이에 일치한다고 판정하는 경우, 대응하는 피시험 집적 회로 디바이스(202)는, 적어도 그 특정 테스트 데이터에 대하여, 유효 데이터를 생성한 것이다. 반면에, 특정 피시험 집적 회로 디바이스(202)로부터 수신된 테스트 응답 데이터와 기준 응답 데이터가 일치하지 않는 경우에, 대응하는 피시험 집적 회로 디바이스(202)는 어떠한 종류의 실패를 겪은 것일 수 있다.
비교기(224)는, 예를 들어 FPGA(field programmable gate arrays), ASIC 또는 당해 기술 분야에서의 숙련자에 의해 공지된 기타 적합한 컴포넌트를 사용하여 구현되는 일련의 배타적 논리(exclusive-or) 게이트와 같은 논리 디바이스를 포함할 수 있다.
본 설명에서 앞서 기재한 바와 마찬가지로, 테스트 시스템의 물리적 구현에 서 피시험 집적 회로 디바이스에 대한 입력 데이터 및/또는 출력 데이터를 수송하는 일부 와이어는 공유될 수 있다. 예를 들어, 물리적 구현에서 통신 채널(250 및 226)의 일부 와이어는 양방향성일 수 있다. 테스트 모듈(206)은 하나 이상의 단독형 컴포넌트에서 구현될 수 있는, 피시험 집적 회로 디바이스(202)에 연결되어 있는 추가의 컨트롤러(도시되지 않음)를 포함할 수 있다. 추가의 컨트롤러의 기능은 대안으로서 하나 이상의 비교기(224)와 함께 통합될 수 있다.
채용될 테스트 모드에 따라, 제1 또는 제2 기준 집적 회로 디바이스(210, 242)는 피시험 집적 회로 디바이스(202)에 대한 기준 디바이스로서 작용할 수 있는데, 각각이 피시험 집적 회로 디바이스(202)에 의해 생성된 응답 데이터와의 비교를 위한 예상 응답 데이터를 제공하는데 사용될 수 있기 때문이다. 따라서, 제1 및 제2 기준 집적 회로 디바이스(210, 242)는 둘 다 통상적으로, 피시험 집적 회로 디바이스(202)와 동일한 유형이거나, 또는 피시험 집적 회로 디바이스(202)와 기능적으로 동등한, 이미 알고있는 "양호한" 적격의 집적 회로 디바이스이다. 예를 들어, 피시험 집적 회로 디바이스(202)가 DDR SDRAM 디바이스를 포함하는 경우에, 제1 및 제2 기준 집적 회로 디바이스(210, 242)의 각각은 통상적으로 이미 알고 있는 "양호한" DDR SDRAM 디바이스를 포함한다.
통신 채널(228)을 통해 출력되는 테스트 결과는 예를 들어 마이크로컨트롤러(도시되지 않음)에 의해 수집될 수 있다. 이어서, 마이크로컨트롤러는 예를 들어 출력 디바이스, 에러 로깅 유닛, 별도의 애플리케이션 시스템, 마이크로프로세서, 디스플레이, 발광 다이오드(LED) 세트, 하나 이상의 에러 표시자(예를 들어, 시각 적 표시자, 청각적 표시자, 이들 조합), 또는 이들 요소들 중 하나 이상에 접속되어 있는 전자 컴포넌트에 그 테스트 결과를 제공할 수 있다.
이제 적어도 하나의 다른 실시예에 따라 피시험 집적 회로 디바이스(202)의 애플리케이션 특정 테스트를 수행하기 위한 테스트 시스템(400)이 도시되어 있는 도 4를 참조한다. 테스트 시스템(400)은 애플리케이션 시스템(204), 기준 모듈(240), 및 하나 이상의 테스트 모듈(206)을 포함한다. 이 예에서, 시스템(400)의 애플리케이션 시스템(204) 및 기준 모듈(240)은 각각 테스트 시스템(300)(도 3)의 애플리케이션 시스템(204) 및 기준 모듈(240)을 참조하여 설명한 그들 대응하는 요소와 동일한 컴포넌트를 포함하며 동일한 방식으로 동작한다. 따라서, 테스트 시스템(400)의 컴포넌트 및 기능의 많은 것들이 도 3의 테스트 시스템(300)을 참조하여 앞서 설명하였으며, 보다 상세한 사항은 도 3의 설명에 기재되어 있다.
도 3의 시스템(300)과 도 4의 테스트 시스템(400) 사이의 주요 차이점은 테스트 모듈(206) (보다 구체적으로 도 4에서는 206a 및 206b임)의 구성에 놓여 있다. 테스트 시스템(400)에서, 각각의 테스트 모듈(206a, 206b)은 비교기(224a, 224b)와 하나 이상의 피시험 집적 회로 디바이스(202a, 202b) 뿐만 아니라, 각각의 테스트 모듈(206a, 206b)과 연관된 컨트롤러(260a, 260b)를 포함한다. 각각의 개별 테스트 모듈(206a, 206b)에 대한 컨트롤러(206a, 206b)의 추가는, 테스트 시스템(300)의 테스트 모듈(206)과 유사한 방식으로 테스트 모듈(206a, 206b) 전부가 기준 모듈(240)에 병렬 접속되어 있는 대신에, 테스트 모듈(206a, 206b)이 다같이 데이지 체인(daisy-chained)될 수 있게 해준다. 이 구성은 기준 모듈(240)의 컨트 롤러(244)로부터 전송될 기준 응답 데이터 및 테스트 데이터에 대한 신호 경로의 길이를 감소시킬 수 있다. 이 구성은 또한 기준 모듈(240)과 테스트 모듈(들) 사이에 전송되는 신호의 강도의 감소를 가능하게 할 수 있다. 구체적으로, 이 예에서, 기준 모듈(240)로부터 테스트 모듈(들)로 전송되는 신호가 더 이상 병렬로 다수의 테스트 모듈에 분산되지 않고 하나의 테스트 모듈(206a)에만 분산되기 때문에, 신호 강도가 감소될 수 있다. 기준 모듈(240)로부터 테스트 모듈(들)에 전송되는 신호 강도의 감소를 수용할 수 있는 능력은 고주파수 환경에서 특히 중요할 수 있다. 이 구성은 또한 각각의 테스트 모듈(206a, 206b)에 기준 모듈(240)의 컨트롤러(244)에 의해 테스트 데이터 및 기준 응답 데이터의 병렬 분산을 수용하도록 테스트 시스템을 구성하는 것과 연관된 비용을 감소시킬 수도 있지만, 동시에 도 4의 테스트 시스템의 "데이지 체인" 구성에서 추가의 컨트롤러를 제공하는 것의 상대 비용에 대하여 고려해야 할 필요가 있을 수 있다.
도 4에 도시된 바와 같이, 제1 테스트 모듈(206a)의 컨트롤러(260a)는 통신 채널(250 및 252)을 통하여 기준 모듈(240)의 컨트롤러(244)에 직접적으로 연결되어 있다. 기준 모듈(240)의 컨트롤러(244)는 통신 채널(250)을 통하여 제1 테스트 모듈(206a)의 컨트롤러(260a)에 테스트 데이터를 전송한다. 예를 들어, 기준 모듈(240)이 앞서 설명한 바와 같은 제1 또는 제3 예시적인 테스트 모드에서 동작하고 있는 경우, 통신 채널(250)을 통하여 전송된 테스트 데이터는 애플리케이션 프로세서(208)에 의해 생성된 테스트 데이터를 포함한다. 그러나, 기준 모듈(240)이 앞서 설명한 바와 같은 제2 예시적인 테스트 모드에서 동작하고 있는 경우, 통신 채널(250)을 통하여 전송된 테스트 데이터는 컨트롤러(244)에 의해 생성된 새로운 테스트 데이터를 포함한다.
기준 모듈(240)의 컨트롤러(244)는 또한 통신 채널(252)을 통하여 제1 테스트 모듈(206a)의 컨트롤러(260a)에 기준 응답 데이터를 전송한다. 예를 들어, 기준 모듈(240)이 앞서 설명한 바와 같은 제1 및 제2 예시적인 테스트 모드에서 동작하고 있는 경우, 통신 채널(252)을 통하여 전송된 기준 응답 데이터는 기준 모듈(240)의 제2 기준 집적 회로 디바이스(242)에 의해 생성된 기준 응답 데이터를 포함한다. 그러나, 기준 모듈(240)이 앞서 설명한 바와 같은 제3 예시적인 테스트 모드에서 동작하고 있는 경우, 통신 채널(252)을 통하여 전송된 기준 응답 데이터는 애플리케이션 시스템(204)의 기준 집적 회로 디바이스(210)에 의해 생성된 기준 응답 데이터이다.
그 다음, 제1 테스트 모듈(206a)의 컨트롤러(260a)는 기준 모듈(240)의 컨트롤러(244)로부터 수신된 테스트 데이터를 제1 테스트 모듈(206a)의 각각의 피시험 집적 회로 디바이스(202a)에 통신 채널(262a)을 사용하여 전송한다. 컨트롤러(260a)로부터 수신된 테스트 데이터에 응답하여, 각각의 피시험 집적 회로 디바이스(202a)는 테스트 응답 데이터를 생성한다. 테스트 응답 데이터는 제1 테스트 모듈(206a)의 각각의 피시험 집적 회로 디바이스(202a)로부터 제1 테스트 모듈(206a)의 비교기(224a)에 통신 채널(226a)을 사용하여 전송된다.
본 설명에서 앞서 기재한 바와 마찬가지로, 테스트 시스템의 물리적 구현에서 피시험 집적 회로 디바이스에 대한 입력 데이터 및/또는 출력 데이터를 수송하 는 일부 와이어는 공유될 수 있다. 예를 들어, 물리적 구현에서 통신 채널(226a 및 262a)의 일부 와이어는 양방향성일 수 있다. 테스트 모듈(206a)은 하나 이상의 단독형 컴포넌트에서 구현될 수 있는 피시험 집적 회로 디바이스(202a)에 연결되어 있는 추가의 컨트롤러(도시되지 않음)를 포함할 수 있다. 추가의 컨트롤러의 기능은 대안으로서 하나 이상의 비교기(224a) 및/또는 컨트롤러(260a)와 함께 통합될 수 있다. 변형 실시예에서 하나 이상의 비교기(224a) 및 컨트롤러(260a)의 기능의 일부 또는 전부가 통합될 수 있다.
제1 테스트 모듈(206a)의 비교기(224a)는 또한 통신 채널(264a)을 통하여 컨트롤러(260a)로부터 기준 응답 데이터를 수신한다. 도 3의 비교기(224)에 관련하여 마찬가지로 설명한 방식으로, 제1 테스트 모듈(206a)의 비교기(224a)는 컨트롤러(260a)로부터 수신된 기준 응답 데이터에 대하여 제1 테스트 모듈(206a)의 각각의 피시험 집적 회로 디바이스(202a)에 의해 생성된 테스트 응답 데이터를 비교하여 일치하는 것이 있는지 여부를 판정한다.
컨트롤러(260a)는 다른 테스트 모듈에서의 컨트롤러에 접속될 수 있다. 도 4에 도시된 예에서, 제2 테스트 모듈(206b)의 컨트롤러(260b)는 통신 채널(266a 및 268a)을 통하여 제1 테스트 모듈(206a)의 컨트롤러(260a)에 직접적으로 연결되어 있다. 제2 테스트 모듈(206b)의 컨트롤러(260b)는 통신 채널(268a)을 통하여 제1 테스트 모듈(206a)의 컨트롤러(260a)로부터 테스트 데이터를 그리고 통신 채널(266a)을 통하여 제1 테스트 모듈(206a)의 컨트롤러(260a)로부터 기준 응답 데이터를 수신한다. 이 예시적인 실시예에서, 제1 테스트 모듈(206a)의 컨트롤러(260a) 로부터 제2 테스트 모듈(206b)의 컨트롤러(260b)에 의해 수신된 테스트 데이터 및 기준 응답 데이터는 기준 모듈(240)의 컨트롤러(244)로부터 제1 테스트 모듈(206a)의 컨트롤러(260a)에 의해 수신된 테스트 데이터 및 기준 응답 데이터와 동일한 것이다.
제2 테스트 모듈(206b)의 컨트롤러(260b)는 제1 테스트 모듈(206a)의 컨트롤러(260a)로부터 수신된 테스트 데이터를 제2 테스트 모듈(206b)의 각각의 피시험 집적 회로 디바이스(202b)에 통신 채널(262b)을 사용하여 전송한다. 컨트롤러(260b)로부터 수신된 테스트 데이터에 응답하여, 제2 테스트 모듈(206b)의 각각의 피시험 집적 회로 디바이스(202b)는 테스트 응답 데이터를 생성한다. 테스트 응답 데이터는 통신 채널(226b)을 사용하여 제2 테스트 모듈(206b)의 각각의 피시험 집적 회로 디바이스(202b)로부터 제2 테스트 모듈(206b)의 비교기(224b)에 전송된다.
본 설명에서 앞서 기재한 바와 마찬가지로, 테스트 시스템의 물리적 구현에서 피시험 집적 회로 디바이스에 대한 입력 데이터 및/또는 출력 데이터를 수송하는 일부 와이어는 공유될 수 있다. 예를 들어, 물리적 구현에서 통신 채널(226b 및 262b)의 일부 와이어는 양방향성일 수 있다. 테스트 모듈(206b)은 하나 이상의 단독형 컴포넌트에서 구현될 수 있는 피시험 집적 회로 디바이스(202b)에 연결되어 있는 추가의 컨트롤러(도시되지 않음)를 포함할 수 있다. 추가의 컨트롤러의 기능은 대안으로서 하나 이상의 비교기(224b) 및/또는 컨트롤러(260b)와 함께 통합될 수 있다. 변형 실시예에서 하나 이상의 비교기(224b) 및 컨트롤러(260b)의 기능의 일부 또는 전부가 통합될 수 있다. 도 4에 명시적으로 도시되지 않은 다른 데이지 체인된 테스트 모듈에서 유사한 특징들이 구현될 수 있다는 것을 이해할 수 있을 것이다.
제2 테스트 모듈(206b)의 비교기(224b)는 또한 통신 채널(264b)을 통하여 제2 테스트 모듈(206b)의 컨트롤러(260b)로부터 기준 응답 데이터를 수신한다. 제1 테스트 모듈(206a)의 비교기(224a)에 대하여 마찬가지로 설명한 방식으로, 제2 테스트 모듈(206b)의 비교기(224b)는 컨트롤러(260b)로부터 수신된 기준 응답 데이터에 대하여 제2 테스트 모듈(206b)의 각각의 피시험 집적 회로 디바이스(202b)에 의해 생성된 테스트 응답 데이터를 비교하여 일치하는 것이 있는지 여부를 판정한다.
제3 테스트 모듈(도시되지 않음)은 통신 채널(266b 및 268b)을 사용하여 제2 테스트 모듈(206b)의 컨트롤러(260b)에 컨트롤러(도시되지 않음)를 연결함으로써 테스트 시스템(400)에 선택적으로 추가될 수 있다. 제4 테스트 모듈은 마찬가지의 방식으로 제3 테스트 모듈에 선택적으로 연결될 수 있다. 추가의 테스트 모듈이 마찬가지의 방식으로 데이지 체인 형식으로 선택적으로 연결될 수 있다는 것을 이해할 수 있을 것이다.
이제 적어도 하나의 실시예에 따라 집적 회로 디바이스를 테스트하는 방법에서 수행되는 동작들을 도시하는 흐름도가 전반적으로 500으로서 도시되어 있는 도 5를 참조한다. 피시험 집적 회로 디바이스(예를 들어, 도 3의 피시험 집적 회로 디바이스(202), 도 4의 피시험 집적 회로 디바이스(202a, 202b))는 메모리 디바이스, 복수의 메모리 디바이스를 포함하는 메모리 모듈, ASIC 디바이스, 복수의 ASIC 디 바이스를 포함하는 ASIC 모듈, 또는 기타 집적 회로 디바이스를 포함할 수 있다. 여기에 설명된 실시예의 특징 중 일부는 (예컨대, 도 3 및 도 4에 관련하여) 본 설명에서 앞서 기재하였을 수 있다.
502에서, 애플리케이션 시스템(예컨대, 도 3 및 도 4의 애플리케이션 시스템(204))의 애플리케이션 프로세서(예컨대, 도 3 및 도 4의 애플리케이션 프로세서(208))와 기준 집적 회로 디바이스(예컨대, 도 3 및 도 4의 기준 집적 회로 디바이스(210)) 사이의 통신 채널(예컨대, 도 3 및 도 4의 제1 통신 채널(212))이 애플리케이션 프로세서로부터 기준 집적 회로 디바이스에 전송된 테스트 데이터를 검색하도록 탭핑된다. 애플리케이션 프로세서가 애플리케이션 작업을 실행할 때 테스트 데이터가 애플리케이션 프로세서에 의해 생성되는 경우에 애플리케이션 프로세서 및 기준 집적 회로 디바이스는 애플리케이션 시스템의 일부이다.
504에서, 502에서 통신 채널의 탭핑에 의해 검색된 테스트 데이터로부터 기준 모듈의 컨트롤러(예컨대, 도 3 및 도 4의 기준 모듈(240)의 컨트롤러(244))에 의해 새로운 테스트 데이터가 생성된다. 적어도 하나의 실시예(예컨대, 앞서 설명한 제1 또는 제3 예시적인 테스트 모드)에서, 새로운 테스트 데이터는 502에서 통신 채널의 탭핑에 의해 검색된 테스트 데이터와 동일한 것이다. 적어도 하나의 다른 실시예(예컨대, 앞서 설명한 제2 예시적인 테스트 모드)에서, 새로운 테스트 데이터는 502에서 통신 채널의 탭핑에 의해 검색된 테스트 데이터의 일부만, 그리고 그 뿐 아니라 컨트롤러에 의해 생성된 추가의 테스트 데이터를 포함한다. 애플리케이션 시스템의 프로세서에 의해 생성된 테스트 데이터는 예를 들어 각각의 명령이 다수의 데이터 구조 세그먼트로 나뉘어져 있는 일련의 명령들을 포함할 수 있다. 예를 들어, 피시험 집적 회로 디바이스가 메모리 디바이스를 포함하는 경우에, 각각의 명령은 커맨드 세그먼트(예컨대, 판독/기록), 어드레스 세그먼트 및 데이터 세그먼트를 포함할 수 있으며, 커맨드 세그먼트는 메모리 디바이스가 어드레스 세그먼트에서 지정된 메모리 어드레스에서의 데이터를 판독할지 아니면 어드레스 세그먼트에서 지정된 메모리 어드레스에 데이터 세그먼트에서 지정된 데이터를 기록할지 지정한다. 일부 실시예에서, 커맨드 세그먼트는 앞서 설명한 바와 같이 판독 및 기록 이외의 명령을 지원할 수 있다.
새로운 테스트 데이터는 예를 들어 애플리케이션 시스템에서의 애플리케이션 프로세서에 의해 생성된 테스트 데이터의 커맨드 세그먼트만 포함하고, 어드레스 및 데이터 세그먼트를 채우도록 컨트롤러에 의해 생성된 추가의 테스트 데이터를 포함할 수 있다. 일부 실시예에서, 각각의 명령은 클록 신호의 값을 제공하기 위한 클록 세그먼트를 더 포함할 수 있다.
일부 실시예에서, 새로운 테스트 데이터가 502에서 통신 채널의 탭핑에 의해 검색된 테스트 데이터와 동일한 것일지의 여부, 아니면 대신에 새로운 테스트 데이터가 502에서 통신 채널의 탭핑에 의해 검색된 테스트 데이터의 일부분만 포함하고 컨트롤러에 의해 생성된 추가의 테스트 데이터를 포함하는 것일지의 여부 판정은, 일반적으로 구성가능한 테스트 구성 설정의 값에 기초할 수 있는 기준 모듈 또는 테스트 시스템의 동작적 테스트 모드에 따라 좌우될 수 있다. 예를 들어, 테스트 시스템(300)(도 3) 또는 테스트 시스템(400)(도 4)을 사용하여 방법이 구현되는 경 우에, 테스트 엔지니어가 원하는 테스트 모드를 선택할 수 있게 해주도록 선택 스위치 또는 적합하게 프로그래밍된 사용자 인터페이스와 같은 선택 수단이 제공될 수 있다.
506에서, 선택적으로, 기준 모듈의 컨트롤러에 의해 생성된 새로운 테스트 데이터는 기준 모듈의 제2 기준 집적 회로 디바이스(예컨대, 도 3 및 도 4의 제2 기준 집적 회로 디바이스(242))에 전송된다. 적어도 하나의 실시예에서, 기준 모듈의 컴포넌트(예컨대, 컨트롤러(244) 및/또는 제2 기준 집적 회로 디바이스(242))는 애플리케이션 시스템의 외부에 상주한다. 제2 기준 집적 회로 디바이스는 피시험 집적 회로 디바이스에 의해 생성된 응답 데이터와의 비교를 위한 예상 응답 데이터를 제공하는데 사용될 때 피시험 집적 회로 디바이스에 대한 기준 디바이스로서 작용한다. 따라서, 제2 기준 집적 회로 디바이스는 통상적으로, 피시험 집적 회로 디바이스와 동일한 유형이거나, 또는 피시험 집적 회로 디바이스와 기능적으로 동등한, 이미 알고있는 "양호한" 적격의 집적 회로 디바이스를 포함한다. 506에서 기준 모듈의 컨트롤러에 의해 생성된 새로운 테스트 데이터가 제2 기준 집적 회로 디바이스에 전송되는 경우에(예컨대, 앞서 설명한 제1 및 제2 예시적인 테스트 모드에서), 508에서, 기준 응답 데이터는 506에서 그에 컨트롤러에 의해 전송된 새로운 테스트 데이터에 응답하여 제2 기준 집적 회로 디바이스로부터 수신된다.
대안으로서(예컨대, 앞서 설명한 제3 예시적인 테스트 모드에서), 507에서, 기준 응답 데이터는 애플리케이션 시스템 내의 기준 집적 회로 디바이스로부터 수신된 기준 응답 데이터가 전송되는 통신 채널의 탭핑을 통하여(예컨대, 도 3 및 도 4의 제2 통신 채널(214)을 통해) 기준 모듈의 컨트롤러에 의해 획득된다.
510에서, 기준 모듈의 컨트롤러에 의해 생성된 새로운 테스트 데이터는 하나 이상의 피시험 집적 회로 디바이스(예컨대, 도 3의 테스트 모듈(206)의 피시험 집적 회로 디바이스(202) 또는 도 4의 206a, 206b)에 전송된다. 따라서, 새로운 테스트 데이터가 기준 모듈의 제2 기준 집적 회로 디바이스에 전송된 경우(506에서), 제2 기준 집적 회로 디바이스와 피시험 집적 회로 디바이스는 둘 다 동일한 테스트 데이터를 수신할 것이다. 예를 들어, 기준 모듈의 제2 기준 집적 회로 디바이스 및 피시험 집적 회로 디바이스가 메모리 디바이스 또는 메모리 모듈을 포함하는 경우, 그리고 새로운 테스트 데이터가 기록 커맨드를 포함하는 경우, 기준 모듈의 제2 기준 집적 회로 디바이스와 피시험 집적 회로 디바이스는 둘 다 메모리에 동일한 데이터를 기록할 것이다.
적어도 하나의 실시예에서, 각각의 테스트 모듈의 컴포넌트(예컨대, 도 3의 비교기(224) 및/또는 피시험 집적 회로 디바이스(202), 도 4의 비교기(224a, 224b) 및/또는 컨트롤러(260a, 260b) 및/또는 피시험 집적 회로 디바이스(202a, 202b)) 는 애플리케이션 시스템(204)의 외부에 상주한다. 통상적으로, 각각의 테스트 모듈의 컴포넌트는 또한 기준 모듈의 외부에 상주할 것이다.
기준 모듈의 컨트롤러에 의해 생성된 새로운 테스트 데이터는 하나 이상의 피시험 집적 회로 디바이스에 직접적으로(예컨대, 도 3 참조), 또는 테스트 시스템의 하나 이상의 추가 컨트롤러를 통하여 간접적으로(예컨대, 도 4 참조) 전송될 수 있다.
동작시, 테스트 응답 데이터는 그에 전송된 새로운 테스트 데이터에 응답하여 하나 이상의 피시험 집적 회로 디바이스 각각에 의해 생성된다.
512에서, 기준 응답 데이터는 각각이 하나 이상의 피시험 집적 회로 디바이스에 연결되어 있는 하나 이상의 비교기(예컨대, 도 3의 비교기(224), 도 4의 비교기(224a, 224b))에 기준 모듈의 컨트롤러에 의해 전송된다. 적어도 하나의 실시예(예컨대, 앞서 설명한 제1 및 제2 예시적인 테스트 모드에서)에서, 기준 응답 데이터는 508에서 기준 모듈의 제2 기준 집적 회로 디바이스로부터 수신된다. 적어도 하나의 다른 실시예(예컨대, 앞서 설명한 제3 예시적인 테스트 모드에서)에서, 기준 응답 데이터는 애플리케이션 시스템의 기준 집적 회로 디바이스(예컨대, 도 3 및 도 4의 애플리케이션 시스템(204)의 기준 집적 회로 디바이스(210))에 의해 생성된 기준 응답 데이터의 탭핑된 복사본(예컨대, 507에서 획득됨)일 수 있다.
기준 응답 데이터는 하나 이상의 비교기에 직접적으로(예컨대, 도 3 참조), 또는 테스트 시스템의 하나 이상의 추가의 컨트롤러를 통하여 간접적으로(예컨대, 도 4 참조) 컨트롤러에 의해 전송될 수 있다.
514에서, 각각의 비교기는 피시험 집적 회로 디바이스로부터의 테스트 응답 데이터 뿐만 아니라 테스트 시스템의 컨트롤러(예컨대, 도 3의 컨트롤러(244), 도 4의 컨트롤러(260a 또는 260b))로부터의 기준 응답 데이터를 수신하고, 기준 응답 데이터와 테스트 응답 데이터를 비교하여 일치하는 것이 있는지 판정한다. 비교기가 특정 피시험 집적 회로 디바이스로부터 수신된 테스트 응답 데이터와 기준 응답 데이터 사이에 일치한다고 판정하는 경우, 대응하는 피시험 집적 회로 디바이스는, 적어도 그 특정 테스트 데이터에 대하여, 유효 데이터를 생성한 것이다. 반면에, 특정 피시험 집적 회로 디바이스로부터 수신된 테스트 응답 데이터와 기준 응답 데이터가 일치하지 않는 경우에, 대응하는 피시험 집적 회로 디바이스는 어떠한 종류의 실패를 겪은 것일 수 있다.
방법(500)의 동작들은 다수의 테스트 결과를 생성하도록 반복될 수 있고, 다수의 테스트 결과가 획득된 후에만 516에서 출력이 제공될 수 있다.
변형 실시예에서, 여기에 앞서 설명한 바와 같이, 테스트 구성 설정의 값은 새로운 테스트 데이터 및 기준 응답 데이터가 생성될 방식을 식별하도록 설정될 수 있다(도시되지 않은 동작).
이제 도 6a 및 도 6b를 참조하면, 적어도 하나의 예시적인 실시예에 따른 테스트 데이터의 예시적인 구조를 도시하는 개략도가 도시되어 있다.
앞서 설명한 제2 예시적인 테스트 모드에 대하여, 컨트롤러는 애플리케이션 시스템의 신호 버스를 탭핑함으로써 획득한 테스트 데이터의 적어도 일부와 컨트롤러에 의해 생성된 추가의 테스트 데이터를 사용하여 새로운 테스트 데이터를 생성하도록 구성된다. 앞서 언급한 바와 같이, 새로운 테스트 데이터는 애플리케이션 시스템의 애플리케이션 프로세서에 의해 생성된 테스트 데이터의 복수의 데이터 구조 세그먼트 중 하나 이상에서의 데이터를 또는 애플리케이션 시스템의 애플리케이션 프로세서에 의해 생성된 테스트 데이터의 하나 이상의 데이터 구조 세그먼트의 일부분에서의 데이터를 교체함으로써 생성될 수 있다. 예로써, 테스트 데이터는 커맨드 세그먼트, 어드레스 세그먼트, 및 데이터 세그먼트로 분할될 수 있다고 언급 하였다. 그러나, 변형 실시예에서, 테스트 데이터는 다른 방식으로 세그먼트화될 수 있다.
예를 들어, 도 6a는 각각의 명령이 일부 타이밍 세그먼트(이들 각각은 상이한 시간 길이로 이루어질 수 있음)를 차지하는 경우의 복수의 연속 명령(602, 604, 606 등)으로 분할될 수 있다는 것을 도시한다. 따라서, 제2 예시적인 테스트 모드에 대하여, 애플리케이션 시스템 내에 전송된 테스트 데이터와 상이한 타이밍 세그먼트를 차지하는 특정 선택된 명령이 피시험 집적 회로 디바이스를 테스트하는데 채용될 수 있으며, 대응하는 타이밍 세그먼트를 차지하는 나머지 명령은 컨트롤러에 의해 생성된 데이터를 사용하여 채워지고 피시험 집적 회로 디바이스를 테스트하는데 사용될 수 있다.
부가의 예로서, 도 6b는 앞서 설명한 바와 같이 테스트 데이터(600)가 커맨드 세그먼트(608), 어드레스 세그먼트(610), 및 데이터 세그먼트(612)를 포함하는 복수의 데이터 구조 세그먼트로 분할될 수 있다는 것을 도시한다. 따라서, 제2 예시적인 테스트 모드에 대하여, 애플리케이션 시스템 내에 전송된 테스트 데이터로부터 특정 선택된 데이터 구조 세그먼트가 피시험 집적 회로 디바이스를 테스트하는데 채용될 수 있으며, 나머지 데이터 구조 세그먼트는 컨트롤러에 의해 생성되는 데이터를 사용하여 채워지며 피시험 집적 회로 디바이스를 테스트하는데 사용된다.
적어도 하나의 변형 실시예에서, 제2 예시적인 테스트 모드에 대하여, 다수의 타이밍 세그먼트를 차지하는 명령으로(예컨대, 도 6a에서의 열에 의해 도시됨) 분할하는 것과, 그 다음 데이터 구조 세그먼트로(예컨대, 도 6b에서의 행에 의해 도시됨) 더 분할하는 것의 조합이 고려될 수 있다. 예를 들어, 애플리케이션 시스템 내에 전송된 테스트 데이터의 특정 선택된 명령으로부터의 특정 선택된 데이터 구조 세그먼트가 피시험 집적 회로 디바이스를 테스트하는데 채용될 수 있으며, 나머지 데이터 구조 세그먼트 및 나머지 명령은 컨트롤러에 의해 생성된 데이터를 사용하여 채워지고 피시험 집적 회로 디바이스를 테스트하는데 사용될 수 있다. 당해 기술 분야에서의 숙련자라면, 제2 예시적인 테스트 모드에 대하여, 잠재적으로 전술한 예에 대하여 설명된 바와 동일한 결과를 제공하면서, 데이터 구조 세그먼트로(예컨대, 도 6b에서의 행에 의해 도시됨) 분할하는 것과, 그 다음 다수의 타이밍 세그먼트를 차지하는 명령으로(예컨대, 도 6a에서의 열에 의해 도시됨) 더 분할하는 것의 조합이 고려될 수 있다는 것을 이해할 수 있을 것이다.
당해 기술 분야에서의 숙련자라면, 여기에 설명된 테스트 시스템에서의 특정 컴포넌트의 기능이 단일 물리적 컴포넌트에 의해 제공되어야 하는 것은 아니고, 다수의 컴포넌트에 의해 제공될 수 있다는 것을 이해할 수 있을 것이다. 예를 들어, 비교기의 기능은 단일 컴포넌트 또는 다수의 전자 컴포넌트에 의해 제공될 수 있다. 마찬가지로, 컨트롤러의 기능은 단일 컴포넌트 또는 다수의 전자 컴포넌트에 의해 제공될 수 있다.
당해 기술 분야에서의 숙련자라면, 여기에 설명된 테스트 시스템은 설명을 용이하게 하기 위하여 도면에 명시적으로 기재되거나 도시되지 않은 추가의 컴포넌트를 (예컨대, 테스트 모듈 또는 기준 모듈에) 포함할 수 있다는 것을 더 이해할 수 있을 것이다. 이러한 컴포넌트들이 여기에 설명된 실시예의 이해에 결정적인 것 은 아니며 이의 물리적 구현에서 채용될 수 있다는 것을 이해할 수 있을 것이다.
당해 기술 분야에서의 숙련자라면, 여기에 설명된 테스트 시스템의 각각이, 테스트 응답 데이터와 기준 응답 데이터의 비교가 정확하다는 것을 보장하도록, 테스트 시스템의 디바이스 내에(예컨대, 컨트롤러 및/또는 비교기 내에) 통합되거나 테스트 시스템 내의 별도의 컴포넌트 내에, 타이밍의 목적으로 고정 길이 또는 가변 길이 버퍼 및/또는 기타 소자와 같은 추가의 동기식 및/또는 비동기식 지연 소자를 포함할 수 있다는 것을 더 이해할 수 있을 것이다.
당해 기술 분야에서의 숙련자라면, 여기에 설명된 테스트 시스템이 예로써 기준 모듈(예컨대, 도 3 및 도 4의 기준 모듈(240)) 및 테스트 모듈(예컨대, 도 3의 테스트 모듈(206), 도 4의 테스트 모듈(206a, 206b))의 모든 컴포넌트를 애플리케이션 시스템(예컨대, 도 3 및 도 4의 애플리케이션 시스템(204)) 외부에 상주하는 것으로서 도시하지만, 변형 실시예에서 기준 모듈 및/또는 테스트 모듈의 하나 이상의 컴포넌트가 애플리케이션 시스템 내에 제공될 수 있다는 것을 더 이해할 수 있을 것이다. 또한, 변형 실시예에서 기준 모듈의 하나 이상의 컴포넌트는 테스트 모듈 내에 제공될 수 있다.
여기에서 사용될 때, 단어 "및/또는"은 포함적 의미(inclusive-or)를 나타내는 것으로 의도된다. 즉, "X 및/또는 Y"는 X 또는 Y 또는 둘 다를 의미하는 것으로 의도된다. 또한, "X, Y, 및/또는 Z"는 X 또는 Y 또는 Z 또는 이들의 임의의 조합을 의미하는 것으로 의도된다.
여기에 설명된 실시예 중 임의의 실시예에 따라 집적 회로 디바이스를 테스 트하는 방법의 단계들은 컴퓨터 판독가능 매체 상에 저장되어 있는 실행 가능한 소프트웨어 명령으로서 제공될 수 있다.
여기에 설명된 실시예는 다수의 예로써 도시되고 설명되었다. 기재된 실시예에 대한 변경 및 수정이 첨부한 청구범위에 정의되는 바와 같이 기재된 실시예의 본질 및 범위로부터 벗어나지 않고서 이루어질 수 있다는 것이 당해 기술 분야에서의 숙련자에게 명백할 것이다.
도 1은 집적 회로 디바이스의 기능 테스트를 수행하기 위한 공지된 테스트 시스템의 블록도.
도 2는 집적 회로 디바이스의 애플리케이션 특정 테스트를 수행하기 위한 공지된 테스트 시스템의 블록도.
도 3은 적어도 하나의 실시예에 따른 집적 회로 디바이스의 애플리케이션 특정 테스트를 수행하기 위한 테스트 시스템의 블록도.
도 4는 적어도 하나의 다른 실시예에 따른 집적 회로 디바이스의 애플리케이션 특정 테스트를 수행하기 위한 테스트 시스템의 블록도.
도 5는 적어도 하나의 예시적인 실시예에 따라 집적 회로 디바이스를 테스트하는 방법에서 수행되는 동작들을 도시하는 흐름도.
도 6a 및 도 6b는 적어도 하나의 예시적인 실시예에 따른 테스트 데이터의 예시적인 구조를 도시하는 개략도.

Claims (28)

  1. 집적 회로 디바이스를 테스트하기 위한 테스트 시스템으로서,
    애플리케이션 시스템의 프로세서 - 상기 프로세서는 제1 테스트 데이터가 상기 애플리케이션 시스템 내에 제공된 제1 기준 집적 회로 디바이스에 상기 프로세서와 상기 제1 기준 집적 회로 디바이스 사이의 적어도 하나의 커플링(coupling)을 통하여 전송되도록 애플리케이션 작업을 수행하도록 구성됨 - ;
    상기 적어도 하나의 커플링에 연결되는 제1 컨트롤러 - 상기 제1 컨트롤러는,
    상기 적어도 하나의 커플링을 통하여 전송되는 상기 제1 테스트 데이터를 탭핑(tap)하고,
    제2 기준 집적 회로 디바이스에 제2 테스트 데이터를 전송하고 - 상기 제2 테스트 데이터는 상기 제1 테스트 데이터의 적어도 일부를 포함함 - ,
    그에 전송된 상기 제2 테스트 데이터에 응답하여 상기 제2 기준 집적 회로 디바이스로부터 기준 응답 데이터를 수신하고,
    적어도 하나의 피시험(under test) 집적 회로 디바이스에 상기 제2 테스트 데이터를 전송하고,
    상기 적어도 하나의 피시험 집적 회로 디바이스에 연결되는 적어도 하나의 비교기에 상기 기준 응답 데이터를 전송하도록,
    구성됨 - ; 및
    적어도 하나의 비교기를 포함하고,
    상기 적어도 하나의 비교기는,
    상기 제1 컨트롤러로부터 상기 기준 응답 데이터를 수신하고,
    그에 전송된 상기 제2 테스트 데이터에 응답하여 상기 적어도 하나의 피시험 집적 회로 디바이스에 의해 생성된 테스트 응답 데이터를 수신하고,
    상기 테스트 응답 데이터와 상기 기준 응답 데이터를 비교하고,
    상기 테스트 응답 데이터와 상기 기준 응답 데이터의 적어도 하나의 비교로부터 적어도 하나의 테스트 결과를 생성하도록,
    구성되는 것인 집적 회로 디바이스의 테스트 시스템.
  2. 청구항 1에 있어서,
    상기 제2 테스트 데이터는 상기 제1 테스트 데이터의 전부를 포함하는 것인 집적 회로 디바이스의 테스트 시스템.
  3. 청구항 1에 있어서,
    상기 제1 컨트롤러는 추가의 테스트 데이터를 생성하도록 더 구성되고, 상기 제2 테스트 데이터는 상기 제1 테스트 데이터의 적어도 제1 부분, 및 상기 추가의 테스트 데이터를 포함하는 것인 집적 회로 디바이스의 테스트 시스템.
  4. 청구항 3에 있어서,
    상기 제2 테스트 데이터는 상기 제1 테스트 데이터의 제2 부분을 제공하지 못하고, 상기 추가의 테스트 데이터는 상기 제1 테스트 데이터의 제2 부분을 대신하는 데이터를 포함하는 것인 집적 회로 디바이스의 테스트 시스템.
  5. 청구항 4에 있어서,
    상기 제1 테스트 데이터는 데이터 구조 세그먼트의 그룹을 포함하며, 상기 그룹은 커맨드 세그먼트, 어드레스 세그먼트 및 데이터 세그먼트를 포함하고, 상기 추가의 테스트 데이터는 상기 그룹의 적어도 하나의 세그먼트의 적어도 일부를 대신하는 데이터를 포함하는 것인 집적 회로 디바이스의 테스트 시스템.
  6. 청구항 5에 있어서,
    상기 추가의 테스트 데이터는 상기 제1 테스트 데이터에서의 상기 커맨드 세그먼트의 적어도 일부를 대신하는 커맨드 데이터를 포함하는 것인 집적 회로 디바이스의 테스트 시스템.
  7. 청구항 5에 있어서,
    상기 그룹은 클록 세그먼트를 더 포함하는 것인 집적 회로 디바이스의 테스트 시스템.
  8. 청구항 4에 있어서,
    상기 제1 컨트롤러에 의해 생성될 상기 추가의 테스트 데이터는 테스트 구성 설정의 값에 기초하여 식별되는 것인 집적 회로 디바이스의 테스트 시스템.
  9. 청구항 1에 있어서,
    상기 적어도 하나의 피시험 집적 회로 디바이스는 상기 애플리케이션 시스템의 외부에 상주하는 것인 집적 회로 디바이스의 테스트 시스템.
  10. 청구항 9에 있어서,
    상기 적어도 하나의 피시험 집적 회로 디바이스에 연결되는 상기 적어도 하나의 비교기는 상기 애플리케이션 시스템의 외부에 상주하는 것인 집적 회로 디바이스의 테스트 시스템.
  11. 청구항 1에 있어서,
    상기 제2 기준 집적 회로 디바이스는 상기 애플리케이션 시스템의 외부에 상주하는 것인 집적 회로 디바이스의 테스트 시스템.
  12. 청구항 11에 있어서,
    상기 제1 컨트롤러는 상기 애플리케이션 시스템의 외부에 상주하는 것인 집적 회로 디바이스의 테스트 시스템.
  13. 청구항 1에 있어서,
    상기 제1 컨트롤러 및 상기 적어도 하나의 비교기에 연결되는 제2 컨트롤러를 더 포함하고,
    상기 제1 컨트롤러는 상기 적어도 하나의 피시험 집적 회로 디바이스에 상기 제2 테스트 데이터를 상기 제2 컨트롤러를 통하여 전송하도록 구성되고,
    상기 제1 컨트롤러는 상기 적어도 하나의 피시험 집적 회로 디바이스에 연결되는 상기 적어도 하나의 비교기에 상기 기준 응답 데이터를 상기 제2 컨트롤러를 통하여 전송하도록 구성되고,
    상기 제2 컨트롤러는,
    상기 제1 컨트롤러로부터 상기 제2 테스트 데이터 및 상기 기준 응답 데이터를 수신하고,
    상기 적어도 하나의 비교기에 상기 기준 응답 데이터를 전송하고,
    상기 적어도 하나의 피시험 집적 회로 디바이스에 상기 제2 테스트 데이터를 전송하도록,
    구성되는 것인 집적 회로 디바이스의 테스트 시스템.
  14. 청구항 13에 있어서,
    상기 적어도 하나의 피시험 집적 회로 디바이스, 그에 연결되는 상기 적어도 하나의 비교기, 및 상기 제2 컨트롤러는 상기 애플리케이션 시스템의 외부에 상주하는 것인 집적 회로 디바이스의 테스트 시스템.
  15. 청구항 13에 있어서,
    상기 제2 컨트롤러 및 적어도 하나의 추가의 비교기에 연결되는 제3 컨트롤러를 더 포함하고,
    상기 제2 컨트롤러는 적어도 하나의 추가의 피시험 집적 회로 디바이스에 상기 제2 테스트 데이터를 상기 제3 컨트롤러를 통하여 전송하도록 더 구성되고,
    상기 제2 컨트롤러는 상기 적어도 하나의 추가의 비교기에 상기 기준 응답 데이터를 상기 제3 컨트롤러를 통하여 전송하도록 더 구성되고,
    상기 제3 컨트롤러는,
    상기 제2 컨트롤러로부터 상기 제2 테스트 데이터 및 상기 기준 응답 데이터를 수신하고,
    상기 적어도 하나의 추가의 비교기에 상기 기준 응답 데이터를 전송하고,
    상기 적어도 하나의 추가의 피시험 집적 회로 디바이스에 상기 제2 테스트 데이터를 전송하도록,
    구성되고,
    상기 적어도 하나의 추가의 비교기는,
    상기 제3 컨트롤러로부터 상기 기준 응답 데이터를 수신하고,
    그에 전송된 상기 제2 테스트 데이터에 응답하여 상기 적어도 하나의 추가의 피시험 집적 회로 디바이스에 의해 생성된 제2 테스트 응답 데이터를 수신 하고,
    상기 제2 테스트 응답 데이터와 상기 기준 응답 데이터를 비교하고,
    상기 제2 테스트 응답 데이터와 상기 기준 응답 데이터의 적어도 하나의 비교로부터 적어도 하나의 제2 테스트 결과를 생성하도록,
    구성되는 것인 집적 회로 디바이스의 테스트 시스템.
  16. 청구항 1에 있어서,
    상기 적어도 하나의 피시험 집적 회로 디바이스는 메모리 디바이스를 포함하는 것인 집적 회로 디바이스의 테스트 시스템.
  17. 청구항 1에 있어서,
    상기 적어도 하나의 피시험 집적 회로 디바이스는 복수의 메모리 디바이스를 포함하는 메모리 모듈을 포함하는 것인 집적 회로 디바이스의 테스트 시스템.
  18. 청구항 1에 있어서,
    상기 적어도 하나의 피시험 집적 회로 디바이스는 애플리케이션 특정(application-specific) 집적 회로를 포함하는 것인 집적 회로 디바이스의 테스트 시스템.
  19. 청구항 1에 있어서,
    상기 적어도 하나의 집적 회로 디바이스는 복수의 애플리케이션 특정 집적 회로를 포함하는 모듈을 포함하는 것인 집적 회로 디바이스의 테스트 시스템.
  20. 집적 회로 디바이스를 테스트하기 위한 방법으로서,
    애플리케이션 작업이 수행되는 애플리케이션 시스템 내에 제공된 제1 기준 집적 회로 디바이스에 전송되는 제1 테스트 데이터를 탭핑하고,
    제2 기준 집적 회로 디바이스에 제2 테스트 데이터 - 상기 제2 테스트 데이터는 상기 제1 테스트 데이터의 적어도 일부를 포함함 - 를 전송하고;
    그에 전송된 상기 제2 테스트 데이터에 응답하여 상기 제2 기준 집적 회로 디바이스로부터 기준 응답 데이터를 수신하고;
    적어도 하나의 피시험 집적 회로 디바이스에 상기 제2 테스트 데이터를 전송하고;
    그에 전송된 상기 제2 테스트 데이터에 응답하여 상기 적어도 하나의 피시험 집적 회로 디바이스에 의해 생성된 테스트 응답 데이터를 수신하고;
    상기 테스트 응답 데이터와 상기 기준 응답 데이터를 비교하고;
    상기 테스트 응답 데이터와 상기 기준 응답 데이터의 적어도 하나의 비교로부터 적어도 하나의 테스트 결과를 생성하는 것을 포함하는 집적 회로 디바이스의 테스트 방법.
  21. 청구항 20에 있어서,
    상기 제2 테스트 데이터는 상기 제1 테스트 데이터의 전부를 포함하는 것인 집적 회로 디바이스의 테스트 방법.
  22. 청구항 20에 있어서,
    추가의 테스트 데이터를 생성하는 것을 더 포함하고,
    상기 제2 테스트 데이터는 상기 제1 테스트 데이터의 적어도 제1 부분과, 상기 추가의 테스트 데이터를 포함하는 것인 집적 회로 디바이스의 테스트 방법.
  23. 청구항 22에 있어서,
    상기 제2 테스트 데이터는 상기 제1 테스트 데이터의 제2 부분을 제공하지 못하고, 상기 추가의 테스트 데이터는 상기 제1 테스트 데이터의 제2 부분을 대신하는 데이터를 포함하는 것인 집적 회로 디바이스의 테스트 방법.
  24. 청구항 23에 있어서,
    상기 제1 테스트 데이터는 데이터 구조 세그먼트의 그룹을 포함하며, 상기 그룹은 커맨드 세그먼트, 어드레스 세그먼트, 및 데이터 세그먼트를 포함하고, 상기 추가의 테스트 데이터는 상기 그룹의 적어도 하나의 세그먼트의 적어도 일부를 대신하는 데이터를 포함하는 것인 집적 회로 디바이스의 테스트 방법.
  25. 청구항 24에 있어서,
    상기 추가의 테스트 데이터는 상기 제1 테스트 데이터에서의 상기 커맨드 세그먼트의 적어도 일부를 대신하는 커맨드 데이터를 포함하는 것인 집적 회로 디바이스의 테스트 방법.
  26. 청구항 24에 있어서,
    상기 그룹은 클록 세그먼트를 더 포함하는 것인 집적 회로 디바이스의 테스트 방법.
  27. 청구항 22에 있어서,
    테스트 구성 설정의 값에 기초하여 생성될 상기 추가의 테스트 데이터를 식별하는 것을 더 포함하는 집적 회로 디바이스의 테스트 방법.
  28. 집적 회로 디바이스를 테스트하기 위한 테스트 시스템으로서,
    애플리케이션 시스템의 프로세서 - 상기 프로세서는,
    제1 테스트 데이터가 상기 애플리케이션 시스템 내에 제공된 제1 기준 집적 회로 디바이스에 상기 프로세서와 상기 제1 기준 집적 회로 디바이스 사이의 적어도 하나의 커플링을 통하여 전송되고,
    상기 제1 기준 집적 회로 디바이스에 전송된 상기 제1 테스트 데이터에 응답하여 제1 기준 응답 데이터가 상기 제1 기준 집적 회로 디바이스에 의해 생성되고 상기 적어도 하나의 커플링을 통하여 상기 프로세서에 전송되도록,
    애플리케이션 작업을 수행하도록 구성됨 - ;
    상기 적어도 하나의 커플링에 연결되는 제1 컨트롤러 - 상기 제1 컨트롤러는,
    상기 적어도 하나의 커플링을 통하여 전송된 상기 제1 테스트 데이터 및 상기 제1 기준 응답 데이터를 탭핑하고,
    테스트 구성 설정의 값으로부터 테스트 모드를 식별하고 - 상기 테스트 구성 설정은 제1 테스트 모드, 제2 테스트 모드 및 제3 테스트 모드로 구성된 테스트 모드 그룹 중 적어도 2개의 테스트 모드 사이의 선택을 허용하도록 구성 가능함 - ,
    상기 제1 테스트 모드가 식별되는 경우,
    제2 기준 집적 회로 디바이스에 상기 제1 테스트 데이터를 전송하고,
    그에 전송된 상기 제1 테스트 데이터에 응답하여 상기 제2 기준 집적 회로 디바이스로부터 제2 기준 응답 데이터를 수신하고,
    적어도 하나의 피시험 집적 회로 디바이스에 상기 제1 테스트 데이터를 전송하고,
    상기 적어도 하나의 피시험 집적 회로 디바이스에 연결되는 적어도 하나의 비교기에 상기 제2 기준 응답 데이터를 전송하고,
    상기 제2 모드가 식별되는 경우,
    추가의 테스트 데이터를 생성하고,
    상기 제2 기준 집적 회로 디바이스에 제2 테스트 데이터를 전송하고 - 상기 제2 테스트 데이터는 상기 제1 테스트 데이터의 적어도 일부와, 상기 추가의 테스트 데이터를 포함함 - ,
    그에 전송된 상기 제2 테스트 데이터에 응답하여 상기 제2 기준 집적 회로 디바이스로부터 제3 기준 응답 데이터를 수신하고,
    적어도 하나의 피시험 집적 회로 디바이스에 상기 제2 테스트 데이터를 전송하고,
    상기 적어도 하나의 피시험 집적 회로 디바이스에 연결되는 적어도 하나의 비교기에 상기 제3 기준 응답 데이터를 전송하고,
    상기 제3 테스트 모드가 식별되는 경우,
    상기 적어도 하나의 피시험 집적 회로 디바이스에 상기 제1 테스트 데이터를 전송하고,
    상기 적어도 하나의 피시험 집적 회로 디바이스에 연결되는 적어도 하나의 비교기에 상기 제1 기준 응답 데이터를 전송하도록,
    구성됨 - ; 및
    적어도 하나의 비교기를 포함하고,
    상기 적어도 하나의 비교기는,
    상기 제1 컨트롤러로부터 상기 제1 기준 응답 데이터, 상기 제2 기준 응답 데이터, 및 상기 제3 기준 응답 데이터 중 하나를 수신하고,
    그에 전송된 상기 제1 테스트 데이터 및 상기 제2 테스트 데이터 중 하나에 응답하여 상기 적어도 하나의 피시험 집적 회로 디바이스에 의해 생성된 테스트 응답 데이터를 수신하고,
    상기 테스트 응답 데이터와, 상기 제1 컨트롤러로부터 수신된 상기 제1 기준 응답 데이터, 상기 제2 기준 응답 데이터 및 상기 제3 기준 응답 데이터 중 하나를 비교하고,
    상기 테스트 응답 데이터와, 상기 제1 컨트롤러로부터 수신된 상기 제1 기준 응답 데이터, 상기 제2 기준 응답 데이터 및 상기 제3 기준 응답 데이터 중 하나의 적어도 하나의 비교로부터 적어도 하나의 테스트 결과를 생성하도록,
    구성되는 것인 집적 회로 디바이스의 테스트 시스템.
KR1020090051108A 2008-06-09 2009-06-09 집적 회로 디바이스를 테스트하는 시스템 및 방법 KR101149270B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/135,656 2008-06-09
US12/135,656 US7848899B2 (en) 2008-06-09 2008-06-09 Systems and methods for testing integrated circuit devices

Publications (2)

Publication Number Publication Date
KR20090127834A true KR20090127834A (ko) 2009-12-14
KR101149270B1 KR101149270B1 (ko) 2012-05-25

Family

ID=41401063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090051108A KR101149270B1 (ko) 2008-06-09 2009-06-09 집적 회로 디바이스를 테스트하는 시스템 및 방법

Country Status (3)

Country Link
US (1) US7848899B2 (ko)
KR (1) KR101149270B1 (ko)
TW (1) TWI424176B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8572433B2 (en) 2010-03-10 2013-10-29 Texas Instruments Incorporated JTAG IC with commandable circuit controlling data register control router
US8405415B2 (en) * 2009-09-10 2013-03-26 Advantest Corporation Test apparatus synchronous module and synchronous method
KR101374465B1 (ko) * 2010-07-07 2014-03-18 가부시키가이샤 어드밴티스트 시험 장치 및 시험 방법
US8918686B2 (en) * 2010-08-18 2014-12-23 Kingtiger Technology (Canada) Inc. Determining data valid windows in a system and method for testing an integrated circuit device
KR101855802B1 (ko) * 2011-06-24 2018-05-10 삼성전자주식회사 패턴합성기기 및 이를 포함하는 반도체 테스트 시스템
US9003256B2 (en) 2011-09-06 2015-04-07 Kingtiger Technology (Canada) Inc. System and method for testing integrated circuits by determining the solid timing window
US8724408B2 (en) 2011-11-29 2014-05-13 Kingtiger Technology (Canada) Inc. Systems and methods for testing and assembling memory modules
US8861374B2 (en) * 2012-03-30 2014-10-14 Cisco Technology, Inc. Methods and apparatus for compensating for time-based sampling by sample packet elimination during export of sampled packets
US9117552B2 (en) 2012-08-28 2015-08-25 Kingtiger Technology(Canada), Inc. Systems and methods for testing memory
CN103076524B (zh) * 2012-12-31 2015-03-04 中国科学院微电子研究所 一种辐射效应测试方法、装置及系统
US20140304529A1 (en) * 2013-04-08 2014-10-09 Ford Meazell System and Method for Battery Power Transfer Between Mobile Devices
US9858177B2 (en) 2015-10-30 2018-01-02 International Business Machines Corporation Automated test generation for multi-interface enterprise virtualization management environment
TWI637177B (zh) * 2016-12-23 2018-10-01 台灣福雷電子股份有限公司 用於測試半導體元件之系統及方法
US10572373B2 (en) 2017-04-20 2020-02-25 International Business Machines Corporation Automated test generation for multi-interface and multi-platform enterprise virtualization management environment
KR102131954B1 (ko) * 2019-02-15 2020-07-09 유피이(주) 집적 회로 디바이스에 대한 테스트를 수행하기 위한 장치 및 방법
CN112464613B (zh) 2019-09-09 2023-09-15 瑞昱半导体股份有限公司 数字电路鲁棒性验证方法及系统
US11650893B2 (en) * 2020-03-31 2023-05-16 Advantest Corporation Multiple name space test systems and methods
CN112255527A (zh) * 2020-09-24 2021-01-22 胜达克半导体科技(上海)有限公司 一种测试组件及集成电路测试机
CN112382334A (zh) * 2020-11-06 2021-02-19 润昇系统测试(深圳)有限公司 用于行动内存的测试装置以及测试方法
CN114089161A (zh) * 2021-11-19 2022-02-25 浙江大学 一种基于Zynq芯片的自动化故障注入系统及方法

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001818A (en) 1975-10-22 1977-01-04 Storage Technology Corporation Digital circuit failure detector
US4379259A (en) 1980-03-12 1983-04-05 National Semiconductor Corporation Process of performing burn-in and parallel functional testing of integrated circuit memories in an environmental chamber
CA1163721A (en) 1980-08-18 1984-03-13 Milan Slamka Apparatus for the dynamic in-circuit testing of electronic digital circuit elements
JPS6238600A (ja) 1985-08-14 1987-02-19 Fujitsu Ltd 半導体記憶装置
US4965799A (en) 1988-08-05 1990-10-23 Microcomputer Doctors, Inc. Method and apparatus for testing integrated circuit memories
DE58909354D1 (de) 1989-05-31 1995-08-24 Siemens Ag Verfahren und Vorrichtung zum internen Paralleltest von Halbleiterspeichern.
US5375228A (en) 1991-02-04 1994-12-20 Analog Devices, Inc. Real-time signal analysis apparatus and method for digital signal processor emulation
US6055661A (en) 1994-06-13 2000-04-25 Luk; Fong System configuration and methods for on-the-fly testing of integrated circuits
JP3605150B2 (ja) 1994-08-22 2004-12-22 株式会社アドバンテスト アドレスパターン発生器
DE4436559C2 (de) 1994-10-13 1998-07-02 Heidelberger Druckmasch Ag Vorrichtung zum Zuführen von Druckplatten
US5619430A (en) 1995-10-10 1997-04-08 Microchip Technology Inc. Microcontroller with on-chip linear temperature sensor
US5720031A (en) 1995-12-04 1998-02-17 Micron Technology, Inc. Method and apparatus for testing memory devices and displaying results of such tests
DE19647159A1 (de) 1996-11-14 1998-06-04 Siemens Ag Verfahren zum Testen eines in Zellenfelder unterteilten Speicherchips im laufenden Betrieb eines Rechners unter Einhaltung von Echtzeitbedingungen
US5995915A (en) 1997-01-29 1999-11-30 Advanced Micro Devices, Inc. Method and apparatus for the functional verification of digital electronic systems
US6002623A (en) 1997-02-12 1999-12-14 Micron Technology, Inc. Semiconductor memory with test circuit
US5844913A (en) 1997-04-04 1998-12-01 Hewlett-Packard Company Current mode interface circuitry for an IC test device
US6014759A (en) 1997-06-13 2000-01-11 Micron Technology, Inc. Method and apparatus for transferring test data from a memory array
FR2764991B1 (fr) 1997-06-24 1999-09-03 Sgs Thomson Microelectronics Procede de test fonctionnel et circuit comprenant des moyens de mise en oeuvre du procede
US5995424A (en) 1997-07-16 1999-11-30 Tanisys Technology, Inc. Synchronous memory test system
US5794175A (en) 1997-09-09 1998-08-11 Teradyne, Inc. Low cost, highly parallel memory tester
EP0913837A1 (de) 1997-11-03 1999-05-06 Siemens Aktiengesellschaft Verfahren zur Prüfung der Busanschlüsse von beschreib- und lesbaren integrierten, elektronischen Schaltkreisen, insbesondere von Speicherbausteinen
US6029262A (en) 1997-11-25 2000-02-22 Mosaid Technologies Incorporated Graphical editor for defining memory test sequences
US6327556B1 (en) * 1998-02-21 2001-12-04 Adaptec, Inc. AT-speed computer model testing methods
US5959914A (en) 1998-03-27 1999-09-28 Lsi Logic Corporation Memory controller with error correction memory test application
US6058055A (en) 1998-03-31 2000-05-02 Micron Electronics, Inc. System for testing memory
US6178526B1 (en) 1998-04-08 2001-01-23 Kingston Technology Company Testing memory modules with a PC motherboard attached to a memory-module handler by a solder-side adaptor board
US6055653A (en) 1998-04-27 2000-04-25 Compaq Computer Corporation Method and apparatus for testing gang memory modules
US6134690A (en) 1998-06-25 2000-10-17 Cisco Technology, Inc. Computerized automation system and method
US6425095B1 (en) 1998-08-14 2002-07-23 Advantest Corporation Memory testing apparatus
US6275962B1 (en) 1998-10-23 2001-08-14 Teradyne, Inc. Remote test module for automatic test equipment
US6018484A (en) 1998-10-30 2000-01-25 Stmicroelectronics, Inc. Method and apparatus for testing random access memory devices
US6324665B1 (en) 1998-11-03 2001-11-27 Agilent Technologies, Inc. Event based fault diagnosis
US6313657B1 (en) 1998-12-24 2001-11-06 Advantest Corporation IC testing apparatus and testing method using same
US6389525B1 (en) 1999-01-08 2002-05-14 Teradyne, Inc. Pattern generator for a packet-based memory tester
US6452411B1 (en) 1999-03-01 2002-09-17 Formfactor, Inc. Efficient parallel testing of integrated circuit devices using a known good device to generate expected responses
KR100363080B1 (ko) 1999-06-15 2002-11-30 삼성전자 주식회사 단일 칩 병렬 테스팅 장치 및 방법
US6615379B1 (en) 1999-12-08 2003-09-02 Intel Corporation Method and apparatus for testing a logic device
US6910146B2 (en) * 1999-12-31 2005-06-21 Intel Corporation Method and apparatus for improving timing margin in an integrated circuit as determined from recorded pass/fail indications for relative phase settings
US6574759B1 (en) 2000-01-18 2003-06-03 Rambus Inc. Method for verifying and improving run-time of a memory test
US6701474B2 (en) 2000-06-28 2004-03-02 Cadence Design Systems, Inc. System and method for testing integrated circuits
US6851076B1 (en) 2000-09-28 2005-02-01 Agilent Technologies, Inc. Memory tester has memory sets configurable for use as error catch RAM, Tag RAM's, buffer memories and stimulus log RAM
TW580578B (en) 2000-10-03 2004-03-21 Concord Idea Corp System and method for testing integrated circuit devices
TW494516B (en) 2001-03-14 2002-07-11 Winbond Electronics Corp Semiconductor multi-die testing system with automatic identification functions
JP2003059297A (ja) 2001-08-08 2003-02-28 Mitsubishi Electric Corp 半導体記憶装置およびそれを用いた半導体モジュール
US6714828B2 (en) 2001-09-17 2004-03-30 Formfactor, Inc. Method and system for designing a probe card
US6880118B2 (en) 2001-10-25 2005-04-12 Sun Microsystems, Inc. System and method for testing operational transmissions of an integrated circuit
KR100441684B1 (ko) * 2001-12-03 2004-07-27 삼성전자주식회사 반도체 집적 회로를 위한 테스트 장치
US7085980B2 (en) 2002-05-02 2006-08-01 International Business Machines Corporation Method and apparatus for determining the failing operation of a device-under-test
US6590799B1 (en) * 2002-05-29 2003-07-08 Agilent Technologies, Inc. On-chip charge distribution measurement circuit
US6754117B2 (en) 2002-08-16 2004-06-22 Micron Technology, Inc. System and method for self-testing and repair of memory modules
KR100487946B1 (ko) 2002-08-29 2005-05-06 삼성전자주식회사 반도체 테스트 시스템 및 이 시스템의 테스트 방법
US7119567B2 (en) 2002-09-12 2006-10-10 Infineon Technologies North America Corp. System and method for testing one or more dies on a semiconductor wafer
US7131046B2 (en) 2002-12-03 2006-10-31 Verigy Ipco System and method for testing circuitry using an externally generated signature
US7209851B2 (en) * 2003-02-14 2007-04-24 Advantest America R&D Center, Inc. Method and structure to develop a test program for semiconductor integrated circuits
DE10338079B4 (de) 2003-08-19 2007-05-16 Infineon Technologies Ag Testanordnung zum Testen von Halbleiterschaltungschips
JP4332392B2 (ja) 2003-09-12 2009-09-16 株式会社アドバンテスト 試験装置
US6996749B1 (en) 2003-11-13 2006-02-07 Intel Coporation Method and apparatus for providing debug functionality in a buffered memory channel
US7242209B2 (en) * 2004-05-03 2007-07-10 Dft Microsystems, Inc. System and method for testing integrated circuits
US7362089B2 (en) * 2004-05-21 2008-04-22 Advantest Corporation Carrier module for adapting non-standard instrument cards to test systems
US7539912B2 (en) 2005-12-15 2009-05-26 King Tiger Technology, Inc. Method and apparatus for testing a fully buffered memory module

Also Published As

Publication number Publication date
US7848899B2 (en) 2010-12-07
TWI424176B (zh) 2014-01-21
US20090306925A1 (en) 2009-12-10
TW200951465A (en) 2009-12-16
KR101149270B1 (ko) 2012-05-25

Similar Documents

Publication Publication Date Title
KR101149270B1 (ko) 집적 회로 디바이스를 테스트하는 시스템 및 방법
CN112331253B (zh) 一种芯片的测试方法、终端和存储介质
CN106571166B (zh) 一种可定制流程的mt29f系列nand flash测试老炼系统
US20180174665A1 (en) Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic
US8356215B2 (en) Testing apparatus and method for analyzing a memory module operating within an application system
CN101458971A (zh) 一种嵌入式存储器的测试系统及测试方法
KR100780962B1 (ko) 다이나믹 ｏｄｔ 모드 테스트 방법 및 그 방법을 사용하는ｏｄｔ 모드 테스트 회로
CN114530188A (zh) 一种半导体测试方法、系统及存储介质
JP2004510171A (ja) 集積回路デバイスをテストするシステム及び方法
US20140047289A1 (en) Failure detection apparatus for solid state drive tester
US20230195994A1 (en) Chip design verification system, chip design verification method, and computer readable recording media with stored program
CN212303083U (zh) 缺陷修复电路和存储器
CN102013274B (zh) 一种存储器的自检测电路和方法
KR20140136204A (ko) 반도체 시스템
CN104094357A (zh) 执行并行存储测试的装置和方法
US8341477B2 (en) Test board having a plurality of test modules and a test system having the same
US9013931B2 (en) Semiconductor memory device and method for testing the same
EP2772861A1 (en) Semiconductor test device and semiconductor test method
KR101295413B1 (ko) 낸드형 플래시 메모리 테스트장치 및 방법
US8782475B2 (en) PRBS test memory interface considering DDR burst operation
CN104134464A (zh) 地址线测试系统及方法
CN106571165B (zh) 一种ddr器件读写信号的测试方法及装置
KR101429257B1 (ko) 메모리 테스터에서 레이트 및 타이밍 발생장치
JP4874391B2 (ja) 試験装置
CN103185847B (zh) 辅助测试装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150213

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160425

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180413

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190508

Year of fee payment: 8