JP2004510171A - 集積回路デバイスをテストするシステム及び方法 - Google Patents
集積回路デバイスをテストするシステム及び方法 Download PDFInfo
- Publication number
- JP2004510171A JP2004510171A JP2002533313A JP2002533313A JP2004510171A JP 2004510171 A JP2004510171 A JP 2004510171A JP 2002533313 A JP2002533313 A JP 2002533313A JP 2002533313 A JP2002533313 A JP 2002533313A JP 2004510171 A JP2004510171 A JP 2004510171A
- Authority
- JP
- Japan
- Prior art keywords
- test
- integrated circuit
- controller
- memory
- application system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 408
- 238000000034 method Methods 0.000 title claims abstract description 92
- 238000010079 rubber tapping Methods 0.000 claims description 39
- 230000004044 response Effects 0.000 claims description 25
- 238000004891 communication Methods 0.000 claims description 11
- 238000010998 test method Methods 0.000 claims description 11
- 238000004088 simulation Methods 0.000 claims description 3
- 238000009227 behaviour therapy Methods 0.000 description 42
- 230000006399 behavior Effects 0.000 description 33
- 238000010586 diagram Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 8
- 238000012546 transfer Methods 0.000 description 7
- 230000003542 behavioural effect Effects 0.000 description 6
- 230000002457 bidirectional effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007474 system interaction Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
ここで開示される発明は、メモリ・チップを含む集積回路デバイスをテストするシステム及び方法である。テストされるデバイスは、挙動テストを施される。その場合、アプリケーション・システム内の信号のコピーが、テストされるデバイス、又はテストされるデバイスへ接続された電子コンポーネントへ導かれる。それによって、テストされるデバイスは、アプリケーション・システムの動作条件のもとでテストされることができる。この動作条件は、テストされるデバイスが最終的に使用される実際のアプリケーション環境に類似した条件であることが好ましい。所望ならば、パターン・テスト及び／又はパラメータ・テストを含む従来型テストも、テストされるデバイスの上で実行されても良い。
Description
【０００１】
【発明の属する技術分野】
本発明は、集積回路デバイスをテストするシステム及び方法に関する。更に具体的には、本発明は、集積回路デバイスが使用されるアプリケーション環境（例えば、パーソナル・コンピュータ即ちＰＣ）を表す環境で、集積回路デバイスのテストを可能にするシステム及び方法に関する。
【０００２】
【従来の技術】
一般的に、集積回路デバイスは、販売される前又は意図された使用の前に厳しいテストを受ける。例えば、各々の集積回路デバイスは、当該タイプのデバイスに対して製造者により決定された仕様を満たすかどうかを決定するためにテストされる。
【０００３】
商業用途で使用される前に一般的にテストされる集積回路デバイスの１つの例は、メモリ・チップである。メモリ・チップは、当該タイプのチップについて製造者によって指定された仕様を満たすかどうかを決定するためにテストされるだけでなく、一般的に、他の従来型のテスト、例えば、パターン・テスト及びパラメータ・テストも受ける。メモリ・チップのパターン・テストは、その機能性を検査するため、メモリ・チップ内の各々のメモリ・セルを働かせる組織的方法である。パラメータ・テストは、コンポーネントの動作パラメータ、例えば、電力消費、スタンバイ電流、漏れ電流、電圧レベル、及びアクセスタイムを検査する。
【０００４】
従来型テストは、コンポーネントの機能性を検査して、テストされるチップが、意図された使用のもとで障害を起こすかどうかを明らかにするために使用される。メモリ・チップの上で実行される大部分の従来型テストは、例えば、パラメータ障害、ハード障害（例えば、１又は０へのメモリ・セルの固着）、ソフト障害（例えば、メモリ・セル間のクロストーク又はリンケージ）、及びリフレッシュ障害を、様々な程度で検出することに成功するが、従来型テスト・システム及び方法は、挙動障害を容易に検出しない。挙動障害は、メモリ・チップが実際のアプリケーション・システムで使用されるときに発生する障害である（例えば、通常のＰＣ動作において、特定のコマンド又はアクセス・シーケンスの実行結果によって発見される障害である）。従来型テスト・システム及び方法が、そのような障害を検出するのは非常に困難である。なぜなら、使用されるテストは、意図されたアプリケーションのもとでメモリ・チップがどのように振る舞うかを真に表示しないからである。事実、従来型テストのみを受けたメモリ・チップは、実際のアプリケーション環境では決して動作しないだろう。
【０００５】
集積回路デバイス、特に集積回路メモリ・デバイスをテストするシステム及び方法は、従来技術でよく知られている。例えば、米国特許第５，７９４，１７５号は、半導体メモリ・チップの大型アレイを並列にテストすることができる半導体デバイスのテスト機器を開示する。テスト・パターンが生成され、続いてメモリ・チップへ書き込まれて読み出される。メモリ・チップに障害があるかどうかを決定するため、予想された値と、メモリ・チップから読み出されたデータの実際の値とが比較される。
【０００６】
米国特許第５，９５９，９１４号は、テスト・データをメモリ・デバイスとの間で転送することのできるコントローラを含む装置を開示する。コントローラは、メモリ・デバイスへ書き込まれるデータ・パターンを生成することができ、それらのメモリ・デバイスからデータを読み出すことができる。メモリ・デバイスから読み出されたデータは、それらのメモリ・デバイスへ書き込まれたデータと比較され、２組のデータの間の不一致によって表示されるエラーに関する情報を記憶又は出力することができる。
【０００７】
米国特許第４，９６５，７９９号は、ＤＲＡＭチップの機能性及び最大動作速度をテストする方法及び装置を開示する。この方法において、データ・ビット・パターンが生成され、メモリ・デバイスのメモリ・セルへ書き込まれる。記憶され、続いて読み出されたパターンは、最初に生成されたパターンと比較され、もし読み出されたパターンと生成されたパターンとの間に差異が存在すれば、例えば、一連の発光ダイオード（ＬＥＤ）によって適切な表示が提供される。
【０００８】
米国特許第４，３７９，２５９号は、多数の集積回路メモリ・チップを同時にテストするプロセス及びシステムを開示する。具体的には、この特許は、多数の個々のメモリ・チップが多数のメモリ・ボードの１つに取り付けられ、続いて各々のボードがＰＣドライバ・カードへ接続される方法に関する。パターン・テスト及びチップの仕様テストが、メモリ・チップの上で実行される。
【０００９】
これらの従来技術のシステム及び方法は、集積回路デバイスをテストしてパターン・テスト及びデバイス仕様テストによって発見される普通の障害の多くを効果的に検出するが、これらの従来型テスト・システム及び方法は、挙動障害を効果的に検出しない。なぜなら、テスト環境が、テストされる特定のデバイスが最終的に使用される実際のアプリケーション環境とは、異なっている可能性があるからである。例えば、テストされるデバイスは、全ての従来型テストに合格するかも知れないが、「現実世界」の動作条件のもとでは（例えば、Ｗｉｎｄｏｗｓ（登録商標）のセットアップの間に）障害を起こすかも知れないからである。
【００１０】
例えば、メモリ・チップの上で挙動テストを実行する１つの可能な方法は、アプリケーション・システム（例えば、ＰＣ）の中でメモリ・チップを直接使用することである。しかし、テストされるメモリ・チップをアプリケーション・システムの中に直接組み込んで、このような挙動テストを実行することは、多くの欠点を有する。第１に、テストされるメモリ・チップは、一般的に、テスト・プログラム自身又はその一部分を記憶する必要があり、従って、メモリ・チップの全体のメモリ空間を効率的にテストすることができない。第２に、テストされるメモリ・チップに障害があると、全体のアプリケーション・システムがクラッシュし、メモリ・チップの更なるテストが妨害され、次のメモリ・チップをテストする前にシステムを再スタートしなければならない。もし多数のメモリ・チップがテストされるのであれば、これは非効率的なテスト方法である。第３に、このような方式では、１つのアプリケーション・システムを使用して多数のメモリ・デバイスの上で挙動テストを同時に実行することは困難である。第４に、テスト・プログラムの実行中に、テストされるメモリ・チップの上で実行される動作シーケンスは、「現実世界」の動作条件のもとでＰＣ内のメモリ・チップの上で実行される動作シーケンスを真に表すものではない。第５に、アプリケーション・システム内でメモリ・チップを直接テストすることは、通常、テスト・モードで動作している間に、メモリのクリティカル及びスタンダード・パラメータ（例えば、セットアップ時間、保持時間、ＶＯＬ、ＶＯＨなど）を柔軟には変更させないであろう。
【００１１】
従って、集積回路デバイスが最終的に使用される実際のアプリケーション環境を表す環境で、集積回路デバイスをテストするシステム及び方法の必要性が存在する。
【００１２】
更に、そのデバイスの仕様の範囲で、またその意図されたアプリケーション環境で使用されるときに生じる条件のもとで、デバイスの動作能力をテストすることのできる集積回路デバイスのテスト・システム及び方法の必要性が存在する。
【００１３】
更にまた、例えば、メモリ・チップを含む集積回路デバイスのテスト・システム及び方法であって、従来型テスト方法（例えば、パターン・テスト）及び挙動テストとを単一のプロセスへ組み合わせることによって、デバイスの障害を、より効果的にテストするシステム及び方法の必要性が存在する。
【００１４】
【課題を解決するための手段】
本発明は、メモリ・チップを含む集積回路デバイスをテストするシステム及び方法である。テストされるデバイスは、挙動テストを受ける。その挙動テストにおいて、アプリケーション・システム内の信号のコピーが、テストされるデバイスへ導かれるか、テストされるデバイスに接続された電子コンポーネントへ導かれる。これによって、デバイスが最終的に使用される実際のアプリケーション環境と同じ動作条件のもとで、デバイスをテストすることができる。
【００１５】
更に具体的には、本発明は、アプリケーション・システム内のデバイスへ送信された信号が、テストされるデバイスへも送信される集積回路デバイスのテスト方法を提供する。これらの２つのデバイスの信号への応答が決定され、続いてそれらの応答が比較される。
【００１６】
更に、本発明は、アプリケーション・システム内のデバイスへ接続された第１のコントローラへ送信された信号が、テストされるデバイスへ接続された第２のコントローラへも送信される集積回路デバイスのテスト方法を提供する。これらの２つのコントローラの信号への応答が決定され、続いてそれらの応答が比較される。
【００１７】
本発明は、更に、テストされるデバイスが、従来型テスト及び挙動テストの双方を受ける集積回路デバイスのテスト・システム及び方法を提供する。
【００１８】
本発明は、更に、テストされるデバイス、アプリケーション・システムの中で動作するデバイス、デバイスをアプリケーション・システム内の他のコンポーネントへ接続するシステム接続、テストされるデバイスへ接続された一組のテスト・コンポーネントであってシステム接続によって搬送された信号のコピーを、テストされるデバイスへ導くように構成されたテスト・コンポーネント、テストされるデバイス及びアプリケーション・システム内のデバイスによる信号への応答を比較するように構成された比較器を具備する集積回路デバイスのテスト・システムを提供する。
【００１９】
本発明は、更に、テストされるデバイスであってテスト・コントローラへ接続されたデバイス、システム・コントローラへ接続されたアプリケーション・システムの中で動作するデバイス、システム・コントローラをアプリケーション・システム内の他のコンポーネントへ接続して入力をシステム・コントローラへ提供することのできるシステム接続、システム接続によって搬送された信号のコピーを、テスト・コントローラへ導くように構成されたテスト・コンポーネント、及びテスト・コントローラ及びシステム・コントローラの信号への応答を比較するように構成された比較器を含む集積回路デバイスのテスト・システムを提供する。
【００２０】
【発明の実施の形態】
本発明を、より良く理解するため、及び本発明がどのように実施されるかをより明瞭に示すため、ここで添付の図面を参照する。
【００２１】
説明を明瞭にするため、本発明を詳細に説明する前に、典型的な従来型メモリ・デバイス・テスト・システム及びアプリケーション・システムの様相について、図１及び図２Ａを参照しながら簡単に説明する。
【００２２】
図１を参照すると、集積回路メモリ・デバイスの典型的な従来技術の従来型テスト・システムが、概略的に１０で示される。システム１０は、テスト・パターン発生器１２を含む。テスト・パターン発生器１２は、今後はＤＵＴと呼ばれる「テストされるデバイス」１４であるメモリの記憶エレメントをテストするときに使用されるテスト・パターンを生成することができる。テスト・パターン発生器１２は、例えば、アドレス線、データ線、及び／又は制御線によって、一組の１つ又は複数のドライバ及び／又はロジック・デバイス１６へ接続されても良い。テスト・パターン発生器１２は、テスト・パターン発生器１２を１つ又は複数のドライバ及び／又はロジック・デバイス１６の集合へ接続する線によって搬送される信号を出力する。
【００２３】
例えば、テスト・パターン発生器１２の出力は、ＤＵＴ１４の上で次の動作を実行する命令に対応しても良い。
【００２４】
サンプル・テスト・アルゴリズム：
１）最初のメモリ・アドレスから最後のメモリ・アドレスまで、「０」を書き込む。
【００２５】
２）最初のメモリ・アドレスから最後のメモリ・アドレスまで、「０」を読み出して「１」を書き込む。
【００２６】
３）最初のメモリ・アドレスから最後のメモリ・アドレスまで、「１」を読み出して「０」を書き込む。
【００２７】
４）最初のメモリ・アドレスから最後のメモリ・アドレスまで、「０」を読み出す。
【００２８】
１つ又は複数のドライバ及び／又はロジック・デバイス１６の集合は、テスト・パターン発生器１２によって提供された出力を、特定のＤＵＴ１４と互換性のある信号の集合へ変換する。例えば、テスト・パターン発生器１２によって提供されたリニア・メモリ・アドレス・ナンバーを、ＤＵＴ１４のアドレス方法と両立するフォーマットへ変換する（例えば、アドレス識別子を、対応する一連のバンク、行、及び列の識別子へ変換する）ため、第１のロジック・デバイスが必要となるかも知れない。更に、アドレス・パラメータ（例えば、バンク、行、及び列の識別子によって表される）を、ＤＵＴ１４へ接続された一連のアドレス線によって搬送されることができ、かつＤＵＴ１４によって理解されることのできるアドレス識別子へフォーマットするため、第２のロジック・デバイスが必要となるかも知れない。本質的に、第１及び第２のロジック・デバイスの目的は、テスト・パターン発生器１２からの情報を、特定のＤＵＴ１４によって理解されることのできる一連のコマンドへ変換することである。次に、これらのロジック・デバイスからの出力は、ドライバへ導かれても良い。ドライバは、ＤＵＴ１４へインタフェースを提供し、テスト・パターン発生器１２によって提供された命令に対応する信号をＤＵＴ１４へ導く。ドライバは、指定された動作パラメータ（例えば、信号の大きさ、ＶＯＬ、ＶＯＨ、上昇時間、下降時間、保持時間、セットアップ時間など）を変化させながら、ＤＵＴ１４へ信号を提供するようにプログラムされることができる。
【００２９】
要するに、ドライバ及び／又はロジック・デバイス１６の集合は、テスト・パターン発生器１２によって生成されたテスト・パターンを、ＤＵＴ１４と互換性のあるフォーマットでＤＵＴ１４へ印加するように機能する。
【００３０】
テスト・パターン発生器１２によって生成された「読み出し」命令に応答して、データはＤＵＴ１４から読み出され、続いてデータ受信器１８へ出力される。比較器２０は、テスト・パターン発生器１２によって提供された予想読み出しデータを、データ受信器１８に記憶されたＤＵＴ１４からの読み出しデータと比較する。
【００３１】
比較器２０は、テスト・パターン発生器１２の命令が、ドライバ及び／又はロジック・デバイス１６の集合、ＤＵＴ１４，及びデータ受信器１８を通って比較器２０へ渡されることから生じる遅延に適応するようにプログラム又は設計され得ることは、当業者に明らかであろう。代替的に、パターン発生器１２によって提供されるデータ及びデータ受信器１８に記憶されて比較されるデータが同期することを保証するため、他の電子コンポーネントが、テスト・パターン発生器１２と比較器２０との間に挿入されても良い。
【００３２】
テスト・パターン発生器１２からのデータ及びデータ受信器１８からのデータが比較器２０によって比較され、決定された比較結果は、出力モジュール２１へ出力される。出力モジュール２１は、比較の結果をエラー・ログ・ユニット２２へリダイレクトすることができる。エラー・ログ・ユニット２２は、発見されたエラーのレコードを記憶しても良い。出力モジュール２１は、更に、比較の結果を、ディスプレイ２３（例えば、エラー情報をビジュアル・ディスプレイ又は発光ダイオードの集合を介して提供する）又は他の出力デバイスへリダイレクトしても良い。もしデータ受信器１８に記憶されたデータが、テスト・パターン発生器１２によって指示された予想データに対応しないならば、エラーが検出されるであろう。
【００３３】
図２Ａを参照すると、典型的なメモリ・アプリケーション・システム２５の幾つかのコンポーネントが示される。図２Ａにおいて、典型的なメモリ・アプリケーション・システム２５は、アプリケーション・システム・コンポーネント２６を含む。アプリケーション・システム・コンポーネント２６は、バスＡ２８，バスＢ２９，及びバスＣ３０によってターゲット・メモリ・デバイス２７（即ち、システム・メモリ）へ接続されたメモリ・コントローラを含む。バスＡ２８は単方向性信号バス（１つ又は複数の並列ワイヤ）を表す。このバスは、メモリ・コントローラを含むアプリケーション・システム・コンポーネント２６からの信号をターゲット・メモリ・デバイス２７へ転送するために使用される。バスＢ２９は双方向性信号バス（１つ又は複数の並列ワイヤ）を表す。このバスは、メモリ・コントローラを含むアプリケーション・システム・コンポーネント２６からの信号をターゲット・メモリ・デバイス２７へ転送し、ターゲット・メモリ・デバイス２７からの信号を、メモリ・コントローラを含むアプリケーション・システム・コンポーネント２６へ転送するために使用される。バスＣ３０は単方向性信号バス（１つ又は複数の並列ワイヤ）を表す。このバスは、ターゲット・メモリ・デバイス２７からの信号を、メモリ・コントローラを含むアプリケーション・システム・コンポーネント２６へ転送するために使用される。典型的なメモリ・アプリケーション・システム２５の正規動作の進行中に、信号は、バスＡ２８及びバスＢ２９を使用して、メモリ・コントローラを含むアプリケーション・システム・コンポーネント２６からターゲット・メモリ・デバイス２７へ送信され（例えば、メモリ・デバイスへデータを書き込むとき）、バスＢ２９及びバスＣ３０を使用して、ターゲット・メモリ・デバイス２７からメモリ・コントローラを含むアプリケーション・システム・コンポーネント２６へ送信される（例えば、メモリ・デバイスからデータを読み出すとき）。
【００３４】
明細書及び特許請求の範囲において、アプリケーションとは、テストされるコンポーネントを使用することのできるシステム、製品、機器、又はデバイスである。もしテストされるコンポーネントがメモリ・チップであれば、アプリケーションは、コンピュータ、器械、ＰＣ用のビデオ・カード、ディジタル・テレビ、ＭＰ３プレーヤ、カメラ、ボイス・レコーダ、サブアセンブリ、サーバ、ネットワーク機器、携帯電話、情報器械、又はメモリ・チップを使用する任意の他の電子製品であっても良い。アプリケーション・システムは、アプリケーションを含むハードウェア及びソフトウェアであり、「既製品」又は特注品であっても良い。コンポーネントとは、単一の集積回路チップ、又はアセンブリ又は例えばプリント回路基板上の集積回路のグループであっても良い。更に、コンポーネントは、例えば、裸のシリコン・ダイ、アセンブルされたダイ、パッケージされた集積回路、スタックされた集積回路、又はこれらを相互に接続したものであっても良い。
【００３５】
本発明の要件は、テストされる集積回路デバイスの上で挙動テストを実行することである。テストされる集積回路デバイスは、例えば、メモリ・アプリケーション・システムの中のメモリ・デバイスであっても良い。一般的に、挙動テストが、テストされるデバイスへ施されるとき、テストされるデバイスは、意図されたアプリケーション環境で最終的に使用されるときに受けるシステム・インタラクションと同じシステム・インタラクションを受ける。
【００３６】
例えば、挙動テストは、アプリケーション特定の障害を検出するように試みることができる。アプリケーション特定障害は、アプリケーションが、或る条件のもとでのみ、予想されたように機能しないときに起こる。そのような条件とは、例えば、アプリケーション環境（即ち、アプリケーションの電気的動作に影響するシステム、製品、機器、又はデバイスの条件であって、例えば、温度、湿度、信号のレベルと強さ、電磁干渉、漏話、暗騒音、及び信号雑音を含む）、又は特定のタイプのハードウェア又はソフトウェアを有するアプリケーションの動作に関連した条件である。例えば、もしコンポーネントによって、アプリケーション・システム、例えば、ＰＣが、所与のソフトウェア・プログラムのインストール中にのみ、又は所与のブランドの周辺ハードウェア・デバイス（例えば、特定のブランドのビデオ・カード）の動作中にのみ障害を起こすならば、これはアプリケーション特定障害として分類されることができる。
【００３７】
更なる例として、挙動テストは、アクセス挙動障害を検出するように試みることができる。全てのアプリケーション・システムは、そのコンポーネント（例えば、メモリ・チップ）にアクセスするため固有の方法を有する。アプリケーション・システムを構成するように動作するハードウェア及びソフトウェアの組み合わせは、そのコンポーネントへの独特のアクセス・シーケンスを作り出すことができる。もしコンポーネントが、この独特のアクセス・シーケンスのもとで意図されたように動作できないならば、これはアクセス挙動障害として分類される。従って、コンポーネントは、全ての従来型テストに合格しても、アクセス挙動障害を起こすかも知れない。例えば、もしメモリ・チップが従来型テストに合格しても、ＰＣが、ＣＰＵ処理割り込みの間に同じデータを同じメモリ・アドレスへ継続的に書き込むときにだけ障害を起こすならば、これはアクセス挙動障害として分類されるであろう。
【００３８】
ここで図２Ｂを参照すると、そこには本発明に従って作られた挙動テスト・システムの基本的構成が示される。図２Ｂにおいて、バス２８、２９、３０上の信号のコピーを多数のテスト・コンポーネント３２へリダイレクトするため、バス２８、２９、３０はタッピング接続３１を使用してタップされる。テスト・コンポーネント３２は、接続バス３４、３５、３６を介して、テストされるデバイス３３と通信する。接続バス３４、３５、３６の集合は、バス２８、２９、３０がターゲット・メモリ・デバイス２７との間でデータを転送するのと同じように、テストされるデバイス３３との間でデータを転送する。
【００３９】
テスト・コンポーネント３２は、バス２８及び２９上でターゲット・メモリ・デバイス２７によって受け取られている信号のコピーを、バス３４及び３５を使用して、テストされるデバイス３３へ導くように構成される。従って、データがターゲット・メモリ・デバイス２７へ書き込まれているとき、そのデータは、テストされるデバイス３３へも書き込まれる。
【００４０】
ターゲット・メモリ・デバイス２７が読み出し命令を受け取ると、ターゲット・メモリ・デバイス２７は、バス３０及び／又は２９を介して信号を送信することによってデータをメモリ・コントローラへ出力する。これらの出力のコピーは、タッピング接続３１を介してテスト・コンポーネント３２へ導かれることができる。
【００４１】
テストされるデバイス３３は、ターゲット・メモリ・デバイス２７と同じ読み出し命令を受け取るので（テスト・コンポーネント３２は、ターゲット・メモリ・デバイス２７へ提供されている同じ信号を、テストされるデバイス３３へ提供するように構成されているので）、テストされるデバイス３３は、テスト・コンポーネント３２へ接続されたバス３６及び／又は３５を介して信号を送信することによって、データを出力する。
【００４２】
バス２９及び３０上のターゲット・メモリ・デバイス２７からの出力、及びバス３５及び３６上のテストされるデバイス３３からの出力は、テスト・コンポーネント３２によって受け取られる。テスト・コンポーネント３２は、エラー・ログ・ユニット３７を含んでよい。エラー・ログ・ユニット３７は、例えば、ターゲット・メモリ・デバイス２７からの出力と、テストされるデバイス３３からの出力とを比較し（例えば、一連の排他的ＯＲゲートを使用して）、比較の結果を出力するロジック・デバイスであっても良い。従って、もしテストされるデバイス３３がターゲット・メモリ・デバイス２７と同じように動作するならば、それぞれのデバイスからの出力は同じになるであろう。もしそれらの出力が異なれば、エラーはエラー・ログ・ユニットによって検出される。好ましくは、ターゲット・メモリ・デバイス２７は、このアプリケーションに適切なチップとして以前にテストされた「良好な」チップである。なぜなら、テストされるデバイス３３の機能性が、ターゲット・メモリ・デバイス２７の機能性と比較されているからである。このようにして、ターゲット・メモリ・デバイス２７は、基準デバイスとして働く。
【００４３】
テスト・コンポーネント３２は、更に、接続、トランシーバ、及び他のロジック・デバイス、及び／又は電子コンポーネント（例えば、コマンド・デコーダ、双方向性バスを一時的にラッチし、コマンド・デコーダがそのバス上の信号の方向を決定する時間を与え、テストされるデバイス又はエラー・ログ・ユニットへ信号をリダイレクトするために使用される双方向性入力バッファ）を含み、アプリケーション・システム２５におけるバス２８、２９、３０上のターゲット・メモリ・デバイス２７への信号が、テストされるデバイス３３へリダイレクトされるのを容易にし、ターゲット・メモリ・デバイス２７からの出力信号及びテストされるデバイス３３からの出力信号を読み出し、それらの信号を比較する。
【００４４】
ここで図２Ｃを参照すると、パーソナル・コンピュータ（ＰＣ）の典型的なシステム・アーキテクチャが、概略的に３８で示される。これは、メモリ・アプリケーション・システムの１つの例であって、もしテストされるメモリ・デバイスがそのシステムの中で実際に動作することができるタイプのシステムであれば、メモリ・デバイスがテストされても良い。
【００４５】
この典型的な構成におけるメモリ・アプリケーション・システム３８は、システム・バス４４によってメモリ・コントローラ／グラフィックス・コントローラ・ハブ４２（以降、「システム・メモリ・コントローラ」と呼ぶ）へ接続されたプロセッサ・チップ４０を含む。システム・メモリ・コントローラ４２は１つ又は複数のコントローラ・チップを含む。これらのコントローラ・チップは、メモリ・バス４８を介して接続されたシステム・メモリ４６を含む様々な接続済みデバイスを制御する。メモリ・バス４８は、一般的に、並列ワイヤの複数のセットを含む。それらのワイヤの或るものは、システム・メモリ４６へ送信されている信号のみを搬送し（図２Ａ及び図２ＢのバスＡ２８におけるように）、或るものは、システム・メモリ４６から送信されている信号のみを搬送し（図２Ａ及び図２ＢのバスＣ３０におけるように）、或るものは、双方の方向へ送信される信号を搬送する（図２Ａ及び図２ＢのバスＢ２９におけるように）。メモリ・アプリケーション・システム３８は、更に、コントローラ・チップを含んでよい。このコントローラ・チップは、１つ又は複数のビデオ・デバイス接続５２ａ及び５２ｂを介して、１つ又は複数のビデオ・コントローラ又はデバイス５０を制御する（例えば、ＡＧＰバスによってメモリ・コントローラ／グラフィックス・コントローラ・ハブ４２へ接続されたＡＧＰグラフィックス・コントローラ）。ビデオ・デバイス接続は、単方向性（例えば、ビデオ・デバイス接続５２ａ）又は双方向性（例えば、ビデオ・デバイス接続５２ｂ）であっても良い。
【００４６】
システム・メモリ・コントローラ４２は、更に、ハブ・インタフェース５６によってＩ／Ｏコントローラ・ハブ５４へ接続される。Ｉ／Ｏコントローラ・ハブ５４は、１つ又は複数のＩ／Ｏ接続６０を介して１つ又は複数の周辺デバイス・コントローラ又は周辺デバイス５８と通信するため１つ又は複数のコントローラ・チップを含む。Ｉ／Ｏ接続６０は、単方向性又は双方向性であっても良い。
【００４７】
ビデオ・デバイス接続５２ａ、５２ｂ及びＩ／Ｏ接続６０の各々は、シングルワイヤ、並列ワイヤのセット（例えば、バス）、又はコントローラ・ハブ４２、５４の間のワイヤレス通信を可能にし、知られているように、デバイス５０、５８を接続する電子コンポーネントを含んでよい。
【００４８】
システム・メモリ・コントローラ４２及び接続済みＩ／Ｏコントローラ・ハブ５４は、パッケージ６２として市販されているかも知れない（例えば、Ｉｎｔｅｌ（登録商標）８１５チップセット）。
【００４９】
図３から図５は、本発明に従って作られた挙動テスト・システムの幾つかの好ましい実施形態を示す。これらのシステムは、実際に動作しているＰＣの中でシステム・メモリ４６として使用されているメモリ・デバイスと同じタイプのメモリ・デバイスをテストするとき使用されることができる。前述したように、ＰＣは、本発明を適用可能なメモリ・アプリケーション・システム３８の１つの例である。有利なことに、テストされるメモリ・デバイスは、強制の程度を最小にして（例えば、システム・メモリ４６を、テストされるメモリ・デバイスで直接置換しないで）システム・メモリ４６とメモリ・アプリケーション・システム３８の他のコンポーネントとの間のインタラクションを受け、その間に、テストされるメモリ・デバイスは、それが最終的に使用される（即ち、類似のアプリケーション・システムを使用する）環境と極度に近い環境で作動される。これは、挙動テスト・システムを実現するため、アドオン・テスト・デバイス（これは、具体的には、ハードウェア・コンポーネント、回路、及びソフトウェアの組み合わせである）をアプリケーション・システムへ組み合わせることによって実行されることができる。
【００５０】
挙動テスト・システムは、ハードウェア（機器、１つ又は複数の電子デバイス、回路など）及びソフトウェアを含むことができ、１つ又は複数のテストされるデバイスを分析するように設計される。挙動テスト・システムは、テストされるデバイスが挙動テスト・システムの中に存在しないときでもアプリケーション・システムが完全に機能し、アプリケーション・システムの機能が、テストされるデバイスの品質又はテスト結果によって影響されないように設計されるのが有利である。例えば、ＰＣ（又はマザーボード）は、それ自身メモリ・モジュールの挙動テスト・システムとして機能することはできない。なぜなら、テストされるメモリ・モジュールは、ＰＣが動作するようにインストールされなければならず、欠陥モジュールは、ＰＣの誤作動を生じるかも知れないからである。更に、好ましくは、テストされる欠陥モジュールは、挙動テスト・システムの誤作動を生じることはなく、その代わりに、挙動テスト・システムが障害の原因を検出及び表示するように構成される。
【００５１】
ここで図３を参照すると、本発明の基本的実施形態を表す挙動テスト・システムの好ましい実施形態が、概略的に１１８で示される。挙動テスト・システム１１８は、メモリ・アプリケーション・システム３８内の接続によって搬送されている信号のコピーを、挙動テスト・システム１１８のテスト・コンポーネント１１９へ提供するように、メモリ・アプリケーション・システム３８（例えば、図２Ｃに示される）の上に構築することによって構成される。テスト・コンポーネント１１９は、メモリ・アプリケーション・システム３８へ接続される単一のアドオン・テスト・デバイスへ予め組み合わせられても良い。
【００５２】
本発明のこの実施形態において、システム・メモリ・コントローラ４２とシステム・メモリ４６とを接続するメモリ・バス４８は、直接タップされる。タッピング接続１２０は、１２１においてメモリ・バス４８に対して行われ、好ましくは、メモリ・バス４８を構成するアクティブ・ワイヤの数と同じ数のワイヤを有し（即ち、システム・メモリ４６によって使用されないかシステム・メモリ４６の動作に影響しないメモリ・バスのワイヤは、無視されても良い）、従って本質的に、メモリ・バス４８によって搬送された信号は、タッピング接続１２０の上に再生される。タッピング接続１２０は、更に、１つ又は複数のトランシーバ２２へ接続される。タップされているメモリ・バス４８によって搬送された信号の信号レベルと互換性のあるトランシーバ１２２は、タッピング接続１２０によって搬送された信号を強め、これらの信号を、中間接続１２４を介して制御ロジック・デバイス１２３へ再送信する。好ましくは、トランシーバ１２２は、メモリ・バス４８によって搬送されている信号の劣化が最小になるように、高い入力インピーダンスを有する。トランシーバ１２２は単方向性であり、テスト・システム１１９からの信号が、メモリ・アプリケーション・システム３８のコンポーネントの間の通信を干渉しないようにするのが有利である。
【００５３】
システム・メモリ・コントローラ４２が、データをシステム・メモリ４６へ書き込もうとするとき、制御ロジック・デバイス１２３は、メモリ・バス４８によって搬送されて書き込み動作に対応する信号のコピーをドライバ１２４へ導く。ドライバ１２４は、テストされるメモリ・デバイス（ＤＵＴ）１２５へ同じデータが書き込まれるようにする。同様に、システム・メモリ・コントローラ４２が、システム・メモリ４６からデータを読み出そうとするとき、読み出し動作に対応する信号が、ドライバ１２４を介してＤＵＴ１２５へ導かれる。続いて、ＤＵＴ１２５からの読み出しデータが、データ受信器１３６へ出力される。メモリ・バス４８によって搬送されたシステム・メモリ４６からの読み出しデータは、制御ロジック・デバイス１２３へ導かれ、制御ロジック・デバイス１２３及びデータ受信器１３６の双方へ接続された比較器１３８は、２つのメモリ・デバイス即ちシステム・メモリ４６及びＤＵＴ１２５から読み出されたデータの２つのセットの間に相違点があるかどうかを決定する。
【００５４】
システム・メモリ４６は基準デバイスとして動作する。なぜなら、それは、ＤＵＴ１２５から得られたデータ又は結果と比較される予想データ又は結果を提供するために使用されるからである。従って、システム・メモリ４６は、好ましくは、ＤＵＴ１２５と同じタイプであるかＤＵＴ１２５と機能的に同等の、既知の「良好な」完全品質デバイスである。
【００５５】
比較器１３８によって決定された比較の結果は、マイクロコントローラ１３９へ出力されることができる。マイクロコントローラ１３９は、出力を、接続１４０を介してメモリ・アプリケーション・システム３８自身へ導くか、他の出力デバイス、エラー・ログ・ユニット、別個のアプリケーション・システム、マイクロプロセッサ、ディスプレイ、発光ダイオード（ＬＥＤ）の集合、１つ又は複数のエラー・インディケータ（例えば、ビジュアル・インディケータ、聴覚インディケータ、これらの組み合わせ）、又はこれらの要素の１つ又は複数へ接続された電子コンポーネントなどへ導くことができる。
【００５６】
図４Ａを参照すると、本発明の挙動テスト・システムの他の好ましい実施形態が、概略的に１６８で示される。挙動テスト・システム１６８は、後で説明されるように、１つ又は複数のアプリケーション・システム接続（例えば、４４、５２ｂ、５６）によって搬送されている信号の１つ又は複数のコピーを、挙動テスト・システム１６８のテスト・コンポーネント１６９へ提供するように、既存のメモリ・アプリケーション・システム３８の上に構築することによって構成される。テスト・コンポーネント１６９は、メモリ・アプリケーション・システム３８へ接続される単一のアドオン・テスト・デバイスの中へ予め組み込まれても良い。上述したように、メモリ・アプリケーション・システム３８内の各々のシステム接続は、単方向性又は双方向性であってよく、各々のシステム接続は、単一のワイヤ、並列ワイヤのセット、又は接続されたデバイスの間でワイヤレス通信を可能にする電子コンポーネントを含んでよい。
【００５７】
更に具体的には、挙動テスト・システム１６８は、最初に、システム・バス４４上を搬送されている信号のコピーを検索する手段を提供することによって構成される。これは、システム・バス４４をタップし、例えば、第１のタッピング接続１７２を含む一連のワイヤを１７０で接続することによって行われることができる。好ましくは、第１のタッピング接続１７２におけるワイヤの実際の数は、システム・バス４４内のアクティブ・ワイヤの数と同じであろう（使用されないワイヤは無視することができる）。従って本質的に、システム・バス４４によって搬送された信号は、第１のタッピング接続１７２の上で再生される。第１のタッピング接続１７２は、更に、１つ又は複数のトランシーバ１７４へ接続される。好ましくは、トランシーバ１７４は、システム・バス４４によって搬送されている信号の劣化が最小になるよう、高入力インピーダンスを有する。
【００５８】
同様に、ビデオ・デバイス接続５２ｂと同じ数のアクティブ・ワイヤ（使用されないワイヤは無視することができる）を含む第２のタッピング接続１７８を１７６で接続することによって、例えばＡＧＰバスであるビデオ・デバイス接続５２ｂへの接続が行われる。従って、本質的にビデオ・デバイス接続５２ｂによって搬送された信号が、第２のタッピング接続１７８の上に再生される。再び、第２のタッピング接続１７８が、１つ又は複数のトランシーバ１７４へ接続される。
【００５９】
同様に、第３のタッピング接続１８２が、ハブ・インタフェース・バス５６へ１８０で接続される。従って、ハブ・インタフェース・バス５６によって搬送された信号は、第３のタッピング接続１８２の上で再生されることができる。再び、第３のタッピング接続１８２が、更に、１つ又は複数のトランシーバ１７４へ接続される。
【００６０】
トランシーバ１７４は単方向性であり、テスト・コンポーネント１６９からの信号が、メモリ・アプリケーション・システム３８のコンポーネントの間の通信を干渉しないようにするのが有利である。トランシーバ１７４は、更に、他のテスト・コンポーネント１６９へ転送されている信号を強めることができる。
【００６１】
本質的には、この実施形態における本発明の挙動テスト・システムの構成は、一連のタッピング接続をメモリ・アプリケーション・システム３８の様々な接続へ接続することが必要である。より具体的には、システム・メモリ４６へ接続されたシステム・メモリ・コントローラ４２との間で入力又は出力を提供するメモリ・アプリケーション・システムの接続（メモリ・バス４８、及びオプションとして、システム・メモリ・コントローラ４２からの出力のみを搬送していて関係のない選択された単方向性ワイヤ／接続を除く）へ、タッピング接続を接続することが必要である。図４Ａは、３つのタッピング接続だけを示すが、タッピング接続の数は、システム・メモリ・コントローラ４２へ接続されたデバイスの実際の数に従って変更されるであろう。
【００６２】
タッピング接続１７２、１７８、１８２を確立することによって、システム・メモリ・コントローラ４２との間の入力及び出力は、今やコピーされてよく、続いてリダイレクトされても良い。タッピング接続１７２、１７８、１８２によって搬送された信号は、トランシーバ１７４を介して導かれる。タップされているバス４４、５２ｂ、５６によって搬送された信号の信号ロジック・レベルと互換性のあるトランシーバ１７４は（例えば、システム・バス４４内で使用されるロジックはＧＴＬ＋であってよく、ビデオ・デバイス接続５２ｂ内で使用されるロジックはＰＣＩであってよく、ハブ・インタフェース・バス５６内で使用されるロジックはＬＶＴＴＬであっても良い）、タッピング接続１７２、１７８、１８２によって搬送された信号を強めて、これらの信号を、中間接続１８３、１８４、１８５（これらは、タッピング接続１７２、１７８、１８２によって搬送された信号のコピーを搬送する）を介してロジック・デバイス１９０へ再送信する。
【００６３】
ロジック・デバイス１９０は、知られているように、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、離散的ロジックデバイス、特定用途向け集積回路（ＡＳＩＣ）、又は任意のプログラム可能電子デバイスを使用して実現されても良い。ロジック・デバイス１９０は、中間接続１８３、１８４、１８５によって搬送された入力を検査し、中間接続１８３、１８４、１８５の上にある信号が、命令又はデータがシステム・メモリ・コントローラ４２へ送信されていることを示すかどうかを決定する。もし送信されていれば、ロジック・デバイス１９０は、中間接続１８３、１８４、１８５の上の信号のコピーを、テスト・コントローラ接続１９４、１９６、１９８を介してテスト・コントローラ１９２へ送信する。
【００６４】
好ましくは、テスト・コントローラ１９２は、システム・メモリ・コントローラ４２と機能的に同等であり、メモリ・アプリケーション・システム３８のシステム・メモリ・コントローラ４２と全く同じタイプのデバイスである（即ち、同じロット番号及び日付コードを有する）。従って、テスト・コントローラ１９２は、メモリ・アプリケーション・システム３８のシステム・メモリ・コントローラ４２と全く同じように振る舞うであろう。システム・メモリ・コントローラ４２及びテスト・コントローラ１９２の双方は、「良好な」完全品質デバイスであることが好ましい。
【００６５】
従って、テスト・コントローラ１９２は、メモリ・アプリケーション・システム３８内のシステム・メモリ・コントローラ４２へ送信されている信号と論理的に同じ信号を、テスト・コントローラ接続１９４、１９６、１９８を介して受け取る。テスト・コントローラ１９２は、ＤＵＴ接続２０２を介して、テストされるメモリ・デバイス（ＤＵＴ）２００と通信する。こうして、ＤＵＴ２００は、メモリ・アプリケーション・システム３８のシステム・メモリ４６が、メモリ・バス４８を介してシステム・メモリ・コントローラ４２から命令を受け取るのと同じように、ＤＵＴ接続２０２を介してテスト・コントローラ１９２から命令を受け取る。
【００６６】
単方向性トランシーバ１７４及びロジック・デバイス１９０の組み合わせは、テスト・コントローラ１９２及びＤＵＴ２００を、メモリ・アプリケーション・システム３８から効果的に分離することが有利である。
【００６７】
前述したように、システム・メモリ・コントローラ４２への入力は、テスト・コントローラ１９２へ効果的に導かれる。従って、メモリの「書き込み」サイクルにおいて、データは、システム・メモリ４６へ書き込まれるのと同じように、ＤＵＴ２００へ書き込まれる。メモリの「読み出し」サイクルにおいて、ＤＵＴ２００から読み出されたデータは、もしＤＵＴ２００がシステム・メモリ４６と同じように実行したとすれば、システム・メモリ４６から読み出されたデータと同じでなければならない。言い換えれば、もしシステム・メモリ・コントローラ４２及びテスト・コントローラ１９２が同じように機能し、同じタイプであれば、システム・メモリ・コントローラ４２からの出力（メモリ・バス４８の接続線を除く接続線の上の）は、テスト・コントローラ１９２からの出力（ＤＵＴ接続２０２の接続線を除き対応する接続線上の）と同じでなければならない。メモリ・アプリケーション・システム３８の接続４４、５２ｂ、５６によって搬送された出力信号は、タッピング接続１７２（及び１８３）、１７８（及び１８４）、及び１８２（及び１８５）へもコピーされるから、ロジック・デバイス１９０は、システム・メモリ・コントローラ４２からの出力（接続１８３、１８４、１８５の上の）を、テスト・コントローラ１９２からの出力（対応する接続１９４、１９６、１９８の上の）と比較することができる。ロジック・デバイス１９０は、システム・メモリ・コントローラ４２へ接続されたデータ線上の出力と、テスト・コントローラ１９２へ接続されたデータ線上の対応する出力とを比較するだけである。次に、ロジック・デバイス１９０は、比較の結果及び他の出力を、マイクロコントローラ接続２０６を介して、例えば、マイクロコントローラ２０４へ導くことができる。
【００６８】
ここでも、基準デバイスとして働くシステム・メモリ４６は、ＤＵＴ２００と同じタイプであるかＤＵＴ２００と機能的に同等な既知の「良好な」完全品質デバイスであることが好ましい。
【００６９】
マイクロコントローラ２０４は、引き続き比較の結果を入力周辺デバイス５８への接続２０８を介してメモリ・アプリケーション・システム３８自身へ提供するか、他の出力デバイス、エラー・ログ・ユニット、別個のアプリケーション・システム、ディスプレイ、ＬＥＤの集合、１つ又は複数のインディケータ（例えば、ビジュアル・インディケータ、聴覚インディケータ、これらの組み合わせ）、又はこれらの要素の１つ又は複数へ接続された電子コンポーネントなどへ提供しても良い。
【００７０】
ロジック・デバイス１９０は、更に、前述した挙動テスト・モードから異なったテスト・モードへ切り替わるようにプログラムされても良い。例えば、他のテスト・モードとしては、従来型テストがＤＵＴ２００の上で実行されるようなモードを含んでも良い。従来型テストは、パターン・テスト及びパラメータ・テストを含む。ロジック・デバイス１９０自身は、テスト・パターンを生成し、パターン・テスト・モードと挙動テスト・モードとを切り替え、テスト・パターン入力又はアプリケーション・システム入力に応答するテスト・コントローラ１９２によって受け取られた信号を比較し、必要な場合にトランシーバ１７４によって受け取られた信号を強め、及び／又は、発見されたエラーをログするようにプログラムされることができる。
【００７１】
マイクロコントローラ２０４は、ロジック・デバイス１９０のテスト・モードの選択を制御するように使用されることができる。更に、テスト・モード間の切り替えに関するマイクロコントローラ２０４の機能は、例えば、手作業によって制御されるか、マイクロコントローラ２０４へ接続された出力デバイス５８を介して、メモリ・アプリケーション・システム３８自身によって制御されることができる。
【００７２】
トランシーバ１７４、ロジック・デバイス１９０，コントローラ・チップ１９２、ＤＵＴ２００，マイクロコントローラ２０４、及びこれらのコンポーネントを接続する大部分の接続を含む挙動テスト・システム１６８の中のテスト・コンポーネント１６９は、テスト・ボードへ取り付けられても良い。前に指摘したように、テスト・コンポーネント１１９は、メモリ・アプリケーション・システム３８へ接続されるアドオン・テスト・デバイスの中へ予め組み合わせられても良い。従って、接続は、前述したように、メモリ・アプリケーション・システム３８の適切な接続へ行われても良い。代替的に、前に説明されて図４Ａに示された発明の実施形態は、図４Ｂに示されるように、予め製造された２つの回路ボードを使用して実現されても良い。もし類似のコンポーネントを有する２つの動作するアプリケーション・システム３８が利用可能であれば、第２のアプリケーション・システムのシステム・メモリをＤＵＴ２００で置換し、第１のアプリケーション・システムの中の適切な接続をタップすることによって双方のアプリケーション・システムからのシステム・メモリ・コントローラをロジック・デバイスへ接続し（及び、必要に応じてトランシーバ又は他の電子コンポーネントを設け）、システム・メモリ・コントローラからＤＵＴ２００への接続を例外として、第２のアプリケーション・システムのシステム・メモリ・コントローラ（これは、今や、テスト・コントローラとして効果的に働く）と第２のアプリケーション・システムの全ての他のコンポーネントとの間の接続を切り離すことによって、第２のアプリケーション・システムをアドオン・テスト・デバイスへ変換することができる。ロジック・デバイス１９０は、図４Ａと同じように、トランシーバ１７４及びマイクロコントローラ２０４へ接続される。第２のアプリケーション・システムのシステム・メモリ・コントローラ４２は、本質的に、図４Ａのテスト・コントローラ１９２のように働く。図４Ｂに示される挙動テスト・システムは、図４Ａの一般的な挙動テスト・システムの他の実施形態よりも比較的に構成が容易であるかも知れない。なぜなら、テスト・コントローラ及びメモリ・デバイスは、既にボード上に取り付けられているからである。
【００７３】
図５を参照すると、本発明の他の実施形態が、概略的に２１８で示される。この実施形態は、図３の挙動テスト・システム１１８が、ＤＵＴ１２５の挙動テストだけでなく、ＤＵＴ１２５もパターン・テストを受けるように修正されている点で、図３に関して説明した本発明の実施形態を拡張したものである。図５において、テスト・コンポーネント１１９は、今や、接続１２４を介してメモリ・アプリケーション・システム３８から入力を受け取る入力選択器２２０を含む。テスト・パターン発生器２２２も、入力選択器２２０へ接続される。
【００７４】
マイクロコントローラ１３９は、パターン・テスト・モードと挙動テスト・モードとの間で切り替えるように入力選択器２２０へ命令するために使用されても良い。更に具体的には、入力選択器２２０は、制御ロジック及びドライバ・デバイス２２０を介して、テスト・パターンか、メモリ・アプリケーション・システム３８から生じた入力をＤＵＴ１２５へ提供することができる。この点に関して、マイクロコントローラ１３９は、例えば、手作業で制御されるか、マイクロコントローラ１３９へ接続された出力デバイス５８を介して、メモリ・アプリケーション・システム３８自身によって制御されても良い。双方の場合に、入力選択器２２０へ接続された比較器１３８は、（データ受信器１３６を介する）ＤＵＴ１２５の出力を、入力選択器２２０によって提供される予想データ値のセットと比較することができる。
【００７５】
本発明の様々な実施形態の挙動テスト・システムは、比較される信号セットの間で適正な比較が行われることを保証するため、挙動テスト・システムの様々なコンポーネントの間の伝搬遅延を考慮に入れて設計されなければならないことは、当業者には明らかであろう。これは、通常、挙動テスト・システムの全てのコンポーネントが１つのクロック信号へ同期される場合に必要となる。
【００７６】
図６を参照すると、本発明の実施形態に従ってメモリ・デバイスをテストする方法のステップが示される。この方法はステップ２５０から始まる。
【００７７】
メモリ・デバイスをテストする方法は、テスト・モードが選択されるステップ２５２へ進む。図６に示された本発明の実施形態において、パターン・テスト・モード又は挙動テスト・モードのみが選択されてよく、所与の時点では、１つだけのモードが選択されても良い。しかし、本発明の他の実施形態では、他の従来型テストの実行モードを含む他のテスト・モードが方法に組み込まれても良いことが、当業者には明らかであろう。
【００７８】
ステップ２５４において、もしパターン・テスト・モードが選択されたとすれば（例えば、マイクロコントローラ２０４（図４Ａ）又は１３９（図５）によって）、方法ステップのフローはステップ２５５へ進む。ステップ２５５では、テストされるメモリ・デバイス（ＤＵＴ）へパターン・テストが適用される
パターン・テストは、全ての生成されたテスト・パターンが印加されるか、全ての予め選択されたテスト・パターンが印加されてしまうまで、指定された持続時間の間継続しても良い。ステップ２５６において、もしＤＵＴが更なるテストを施されるのであれば、方法ステップのフローは、他のテスト・モードが選択されるステップ２５２へ戻る。さもなければ、方法ステップのフローは、テスト方法の終わりをマークするステップ２５７へ進む。
【００７９】
ステップ２５４において、もしパターン・テスト・モードが選択されなかったならば、ステップ２５８が実行される。ステップ２５８では、挙動テスト・モードが選択されたかどうかを、コントローラが決定する。もし選択されたのであれば、方法ステップのフローは、挙動テストが実行されるステップ２６０へ進む。即ち、アプリケーション・システムから発生した入力がＤＵＴへ印加される。挙動テストが完了したとき（例えば、指定された持続時間の後か、手作業によって終了したときか、予め指定されたイベントが発生したとき）、方法ステップのフローは、前述したステップ２５６へ進む。
【００８０】
図７Ａ及び図７Ｂは、挙動テストがＤＵＴの上で実行される挙動テスト方法の２つの代替の実施形態を表す。挙動テストは、図６のステップ２６０で実行されても良い。
【００８１】
図７Ａを参照すると、図４Ａの挙動テスト・システム１６８に類似したアーキテクチャを有する挙動テスト・システムを使用して実行される挙動テスト方法が、ステップ３００ａから始まる。
【００８２】
ステップ３１０ａにおいて、システム・メモリへ接続されたシステム・メモリ・コントローラへ送信されている全ての信号（好ましくは、メモリ・バス上をシステム・メモリ・コントローラへ送信されている信号は除外される）のコピーが、１つ又は複数のテスト・コンポーネントを介して、ＤＵＴへ接続されたテスト・コントローラへリダイレクトされる。
【００８３】
ステップ３２０ａにおいて、例えば、ロジック・デバイスを使用して、システム・メモリ・コントローラによって送信される信号（好ましくは、システム・メモリ・コントローラから出力される信号であって、システム・メモリへの出力を含まない信号）が、テスト・コントローラによって送信される信号（好ましくは、テスト・コントローラから出力される信号であって、ＤＵＴへの出力を含まない信号）と比較される。
【００８４】
ステップ３３０ａにおいて、比較の結果は、例えば、マイクロコントローラ、又は１つ又は複数の他の出力デバイス又は電子コンポーネントへ直接出力される。
【００８５】
ステップ３４０ａにおいて、もし挙動テストが終了すべきであるとの表示があれば、方法ステップのフローは、方法の終了をマークするステップ３５０ａへ進む。さもなければ、方法ステップのフローは、方法ステップが繰り返されるステップ３１０ａへ進む。
【００８６】
図７Ｂを参照すると、本発明に従った挙動テスト方法の他の実施形態が、ステップ３００ｂで始まる。挙動テストが実行される挙動テスト方法のこの実施形態は、図５の挙動テスト・システム２１８（又は、図３の挙動テスト・システム１１８）と類似したアーキテクチャを有する挙動テスト・システムで使用されることができる。
【００８７】
ステップ３１０ｂで、システム・メモリへ送信されている全ての信号のコピーが、１つ又は複数のテスト・コンポーネントを介して、テストされるメモリ・デバイス（ＤＵＴ）へリダイレクトされる。
【００８８】
ステップ３２０ｂで、システム・メモリから読み出されたデータのコピーが、ＤＵＴから読み出されたデータと比較される。
【００８９】
データは、ステップ３１０ｂでシステム・メモリ及びＤＵＴへ複数回書き込まれてよく、その後、データはステップ３２０ｂでシステム・メモリ又はＤＵＴから読み出される。
【００９０】
ステップ３３０ｂで、図７Ａのステップ３３０ａと同じように、比較の結果が出力される。
【００９１】
ステップ３４０ｂで、もし挙動テストを終了すべきであるとの表示が存在すれば、方法ステップのフローは、方法の終了をマークするステップ３５０ｂへ進む。さもなければ、方法ステップのフローは、方法のステップが繰り返されるステップ３１０ｂへ進む。
【００９２】
ＤＵＴは、システム・メモリがアプリケーション・システム内の実際の動作環境で動作するのと同じ動作及び動作順序を実行するのが有利である。
【００９３】
図３又は図５のシステムは、図４Ａのシステムよりも構成が容易であるが、図３及び図５のＤＵＴ１２５は、システム・メモリへ接続されたコントローラのタイプから独立した信号を受け取ることが注目される。メモリ・デバイスは、取り付けられたコントローラのタイプに依存して異なるように動作するから（コントローラ・チップの出力とメモリ・デバイスへの入力との間に、インピーダンスのミスマッチがあるため）、ＤＵＴへ導かれている信号の幾つかの特性は、システム・メモリへ送信されている信号と正確に同じではないかも知れない。なぜなら、図３及び図５のＤＵＴは、コントローラへ接続されないからである。例えば、コントローラ及び接続されたメモリ・デバイス間のインピーダンス・ミスマッチは、信号が所望の電圧レベルをアンダシュート又はオーバシュートしてメモリ・デバイスへ送信される原因となる。所望の電圧レベルからのこれらの偏差は、或る場合には、メモリ・デバイスの出力にエラーを生じる。従って、コントローラがＤＵＴへ接続される図４Ａのシステムは、もしテスト・コントローラ１９２がシステム・メモリ・コントローラ４２と実質的に同じように振る舞うならば、より大きな正確度の挙動テストを提供するであろう。このような場合は、テスト・コントローラ１９２及びシステム・メモリ・コントローラ４２が機能的に同等であり、同じタイプであるような場合（例えば、同じロット番号及び日付コードを有する場合）であろう。
【００９４】
ここで説明されるシステム内の幾つかのデバイス、例えば、テスト・パターン発生器、データ受信器、及び比較器は、所望の機能を実行するようにプログラムされるマイクロプロセッサ、又は代替的に、チップ上で実現される状態マシーン、メモリ・デバイスへ接続されるロジック回路、これらの組み合わせ、又は既知の適切な実施形態を使用して実現されても良い。
【００９５】
テストされるメモリ・デバイスは、単一のメモリ・チップ、多数のメモリ・チップ、又はメモリ・モジュールから構成されても良いことが、当業者には明らかであろう。
【００９６】
本発明の変形の実施形態において、予想データと、テストされるデバイスから得られたデータとの間の比較（図７Ａのステップ３２０ａ及び図７Ｂのステップ３２０ｂで実行されるような）の結果は、エラー・ログ・ユニットの中にログされても良い。
【００９７】
本発明の変形の実施形態において、メモリ・バスのワイヤへワイヤを直接接続して図３又は図５のメモリ・バスをタップする代わりに、１つ又は複数のシステム・メモリ・モジュールがボード上に取り付けられても良い。更に、このボード上でドライバがメモリ・バスの制御線、アドレス線、及びデータ線へ接続される。これらのドライバは、一連のトランシーバ及び／又はドライバへのケーブル（例えば、ＬＶＤＳケーブル）を介して、それらの線の上の信号を駆動し、信号をテスト・コンポーネントへ導く。メモリ・バスをタップするそのような代替の配列及び装置の１つは、図８に示される。
【００９８】
本発明の変形の実施形態において、テストされるデバイスへ施されるテストの信頼性、正確性、及び範囲は、選択されたテスト・コンポーネント、及びテストされるデバイスに関して、様々な動作パラメータを変更する手段を設けることによって更に改善されても良い。この実施形態において、異なった動作パラメータの或る範囲のもとでパラメータ・テストが実行される。このテストは、それらの範囲の極値で実行されるテストを含む。挙動テスト・システムは、別個のテスト・モードでパラメータ・テストが実行されるように構成されても良い。
【００９９】
例えば、図９を参照すると、パラメータ制御デバイス４００が、図５の挙動テスト・システムへ付け加えられている。例えば、ＶＤＤ、ＶＤＤＱ、ＶＴＴ、ＶＲＥＦを含む多数の動作パラメータを変更するため、パラメータ制御デバイス４００をＤＵＴ１２５へ接続することができる。更に、例えば、セットアップ／保持時間、ドライバの強さ、スキューレート、信号の上昇／下降時間、ＶＯＬ、ＶＯＨを含む多数の動作パラメータを変更するため、パラメータ制御デバイス４００を、ＤＵＴ１２５へ接続されたドライバ２２４へ接続することができる。例えば、読み出しストローブ・タイミング、ＶＩＨ、ＶＩＬを含む多数の動作パラメータを変更するため、パラメータ制御デバイス４００をデータ受信器１３６へ接続することができる。動作パラメータを、テスト・コンポーネントが現実のアプリケーション・システムの中で直面するパラメータの範囲内で変更することによって、テストされるデバイスの更に包括的なテストを達成することができる。
【０１００】
本発明の変形の実施形態において、テストされるデバイスへ施されるテストの信頼性、正確性、及び範囲は、挙動テスト・システムが動作する様々な電気的操作条件（例えば、温度、湿度）を変更する手段を設けることによって、更に改善されても良い。この実施形態において、異なった動作条件の範囲でテストが実行される挙動テストが実行される。このテストは、それらの範囲の極値で実行されるテストを含む。このテスト方法は、環境テストと呼ばれても良い。
【０１０１】
本発明の変形の実施形態において、挙動テスト・システムの幾つかのコンポーネントに関して、コンポーネントの機能は、説明で指定された特定のコンポーネントによって実行される必要はないことが、当業者には明らかであろう。例えば、図４Ａのロジック・デバイス１９０の機能は、幾つかの電子コンポーネントによって実行されてもよく、単一の電子デバイスによって実行されることに限定される必要はないことが、当業者には明らかであろう。更なる例として、本明細書で説明された幾つかのデバイスの機能は、より少ない数（少なくとも１つ）の電子コンポーネントによって実行されるように組み合わせられても良いことが、当業者には明らかであろう。
【０１０２】
本発明の変形の実施形態において、メモリ・アプリケーション・システムは、パーソナル・コンピュータに限定されず、例えば、ビデオ・ゲーム、ボイス・レコーダ、ネットワーク・サーバ、ディジタル・テレビ、ＭＰ３プレーヤ、カメラ、携帯電話、メモリ・デバイスを使用するマイクロプロセッサ・ベース・デバイス、又は事実上メモリ・デバイスを使用する任意の電子デバイス、システム、又はボックスであっても良い。
【０１０３】
本発明の変形実施形態のシステムを示す図１０を参照すると、アプリケーション・システムからのタップされた信号を、テスト・コンポーネントの複数のセットへ供給することができ、１つ又は複数のトランシーバ及び／又はロジック・デバイスの助けを借りて、多くのデバイスを並列及び同時にテストすることができる。
【０１０４】
本発明の変形の実施形態において、テストされるデバイスは、製造ラインから直接出て来たテスト前の集積回路デバイスであるか、以前に、障害を有するものとして分類されるか、または製造者によって不合格とされた集積回路デバイスである。デバイスは、厳格な一般的仕様を満たさないため製造者によって最初は不合格とされても、そのデバイスは、それほど厳格ではない仕様を満たすデバイスを使用する特定のアプリケーションには適しているかも知れない。従って、テストされるデバイスへ挙動テストを施し、デバイスの意図されたアプリケーションに特に適した範囲で、様々な動作パラメータを変更しながらテストを施すことによって、以前に障害を起こすか不合格とされたデバイスは挙動テストに合格し、特別のアプリケーションに適していることが分かるかも知れない。従って、挙動テストは、以前に障害を起こすか不合格とされたデバイスを再分類するために有用である。このように、本発明は、以前に障害を起こすか不合格とされたデバイスをテストして、そのようなデバイスが特別のアプリケーションのもとでは正常に機能する可能性を保証するために使用される方法及びシステムを提供する。
【０１０５】
本発明の変形の実施形態において、本明細書で説明されたシステム及び方法は、メモリ・アプリケーション・システムにおけるメモリ・デバイス（例えば、ＳＤＲＡＭ、ＳＲＡＭ、ＤＲＡＭ、ＥＤＯＲＡＭなど）のテストに限定されない。本発明は、更に、プロセッサ・チップ、特定用途向け集積回路（ＡＳＩＣ）チップ、データ通信デバイス、コンポーネント、ボックス、又は事実上、任意のアプリケーション・システムにおける任意のタイプの集積回路デバイスをテストするように構成されても良い。本発明は、アプリケーション・システムの中で動作しているシステム電子コンポーネントであってテストされるデバイスに類似したコンポーネントを位置決めし、そのシステム電子コンポーネントへ送信されている信号を搬送している接続をタップし、それらの信号のコピーを、テストされるデバイスへ導き、システム電子コンポーネントから送信された信号を、テストされるデバイスから送信された信号と比較し、テストされるデバイスが適正に働くかどうかを決定することによって、一般的に応用されても良い。
【０１０６】
代替的に、本発明は、アプリケーション・システム内のシステム電子コンポーネントへ接続されたシステム・コントローラ又は１つ又は複数の他の電子コンポーネントを位置決めし、そのシステム・コントローラ又は１つ又は複数の電子コンポーネントとの間を送信される信号を搬送する接続をタップし、それらの信号のコピーを、テストされるデバイスへ接続されたテスト・コントローラ又は１つ又は複数のテスト・コンポーネントへ導き（ここで、テスト・コントローラ又は１つ又は複数のテスト・コンポーネントは、システム・コントローラ又は１つ又は複数の電子コンポーネントと同じタイプであり、また同じ機能を有する）、システム・コントローラ又は１つ又は複数の電子コンポーネントによって送信された信号を、テスト・コントローラ又は１つ又は複数のテスト・コンポーネントによって送信された信号と比較し、テストされるデバイスが予想されたように実行するかどうかを決定することによって、応用されても良い。
【０１０７】
本発明の変形の実施形態において、本発明の挙動テスト・システムは、最初に、テストされるデバイス上で従来型テストのみが実行される従来型テスト・システムを修正することによって構成されても良い。例えば、本発明の挙動テスト・システムを構成するため、図１に示される従来技術の従来型テスト・システムのテスト・パターン発生器は、アプリケーション・システムからの入力を提供できる１つ又は複数のコンポーネント又はデバイスによって置換されても良い。
【０１０８】
本発明の変形の実施形態において、本発明の挙動テスト・システム及び方法は、デバイスがテストされる間にアプリケーション・システムが動作することを必要とせずに、実際のアプリケーション・システムから発生する信号を使用して、デバイスをテストできるように修正されても良い。例えば、本発明の好ましい実施形態に従って、適切なシステム接続をタップし、それらの接続の上にある信号のコピーを、テストされるデバイス（又は、テストされるデバイスへ接続されたコントローラ又は他のコンポーネント）へ導くことによって、テストされるデバイス（又は、テストされるデバイスへ接続されたコントローラ又は他のコンポーネント）へ印加されるアプリケーション・システム内のシステム接続上の信号は、メモリ又は記憶装置の中に記憶されても良い。本質的に、アプリケーション・システムによって生成されたテスト信号は、後で使用するためメモリ又は記憶装置の中にキャプチャ又は記録される。次に、記憶されたテスト信号は、例えば、ドライバ又はロジック・デバイスを使用して、テストされるデバイスへ印加されても良い。その結果、本発明のこれらの変形実施形態において、アプリケーション・システムは、デバイスをテストする間、必ずしも挙動テスト・システムの一部分である必要はない。しかし、実際のアプリケーション・システムから発生する信号が、デバイスをテストするために使用され、テストされるデバイスは依然として挙動テストを施される。テストされるデバイスは、意図されたアプリケーション環境で最終的に使用されるときの必要動作条件を表す条件を与えられる。本発明に従って設計された挙動テスト・システムの変形実施形態の例は、図１１Ａ、図１１Ｂ、図１１Ｃ、及び図１１Ｄに示される。これらの例は、それぞれ図３、図４Ａ、図５、及び図９のシステムの修正である。本発明のこれらの変形実施形態において、アプリケーション・システムによって生成された信号は、接続されたアプリケーション・システムからではなく、メモリ・デバイス４１０からテスト・コンポーネントによって受け取られる。しかし、メモリ・デバイス４１０は、実際のアプリケーション・システムから生成された信号を、テスト・コンポーネント１１９（図１１Ａ、図１１Ｃ、図１１Ｄ）又は１６９（図１１Ｂ）へ提供し、テストされるデバイス１２５（図１１Ａ、図１１Ｃ、図１１Ｄ）又はテスト・コントローラ１９２（図１１Ｂ）へ印加されるようにし、テストされるデバイス１２５又はテスト・コントローラ１９２の出力と比較されるようにする。マイクロコントローラ１３９（図１１Ａ、図１１Ｃ、図１１Ｄ）又は２０４（図１１Ｂ）は、Ｉ／Ｏ接続４１１を介して、他のデバイスから入力を受け取り、出力を提供しても良い。
【０１０９】
本発明の変形の実施形態において、アプリケーション・システム内の実際の信号を表すテスト信号は、シミュレーション・デバイスによってモデル化又はシミュレートされてよく、続いてメモリ又は記憶装置の中に記憶されても良い。記憶されたテスト信号は、例えば、ドライバ又はロジック・デバイスを使用して、テストされるデバイスへ印加されても良い。
【０１１０】
当業者に明らかであるように、本発明から逸脱することなく、ここで説明されたシステム及び方法の他の様々な修正及び適合化が可能である。本発明の範囲はクレイムで定義される。
【図面の簡単な説明】
【図１】
従来技術における、集積回路メモリ・デバイスの典型的な従来型テスト・システムを示す概略図である。
【図２Ａ】
従来技術における、メモリ・アプリケーション・システムの幾つかのコンポーネントを示す概略図である。
【図２Ｂ】
従来技術における、挙動テスト・システムの基本的アーキテクチャを示す概略図である。
【図２Ｃ】
従来技術における、典型的なＰＣアプリケーション・システムの幾つかのコンポーネントを示す概略図である。
【図３】
本発明の好ましい実施形態を示す概略図である。
【図４Ａ】
本発明の他の好ましい実施形態を示す概略図である。
【図４Ｂ】
２つの回路ボードを使用して実現された図４Ａの実施形態を示す概略図である。
【図５】
本発明の他の好ましい実施形態を示す概略図である。
【図６】
メモリ・チップをテストする方法で実行されるステップを示すフローチャートである。
【図７Ａ】
メモリ・チップが挙動テストを受ける方法の代替的実施形態におけるステップを示すフローチャートである。
【図７Ｂ】
メモリ・チップが挙動テストを受ける方法の代替的実施形態におけるステップを示すフローチャートである。
【図８】
本発明の変形の実施形態においてメモリ・バスをタップする配列及び装置を示す図である。
【図９】
パラメータ制御デバイスが使用される本発明の実施形態を示す概略図である。
【図１０】
テストされる多数のデバイスが並列にテストされる本発明の変形の実施形態を示す概略図である。
【図１１Ａ】
テスト・コンポーネントへ供給されるアプリケーション信号が、メモリ・デバイスの中に記憶される本発明の変形の実施形態を示す概略図である。
【図１１Ｂ】
テスト・コンポーネントへ供給されるアプリケーション信号が、メモリ・デバイスの中に記憶される本発明の変形の実施形態を示す概略図である。
【図１１Ｃ】
テスト・コンポーネントへ供給されるアプリケーション信号が、メモリ・デバイスの中に記憶される本発明の変形の実施形態を示す概略図である。
【図１１Ｄ】
テスト・コンポーネントへ供給されるアプリケーション信号が、メモリ・デバイスの中に記憶される本発明の変形の実施形態を示す概略図である。
【発明の属する技術分野】
本発明は、集積回路デバイスをテストするシステム及び方法に関する。更に具体的には、本発明は、集積回路デバイスが使用されるアプリケーション環境（例えば、パーソナル・コンピュータ即ちＰＣ）を表す環境で、集積回路デバイスのテストを可能にするシステム及び方法に関する。
【０００２】
【従来の技術】
一般的に、集積回路デバイスは、販売される前又は意図された使用の前に厳しいテストを受ける。例えば、各々の集積回路デバイスは、当該タイプのデバイスに対して製造者により決定された仕様を満たすかどうかを決定するためにテストされる。
【０００３】
商業用途で使用される前に一般的にテストされる集積回路デバイスの１つの例は、メモリ・チップである。メモリ・チップは、当該タイプのチップについて製造者によって指定された仕様を満たすかどうかを決定するためにテストされるだけでなく、一般的に、他の従来型のテスト、例えば、パターン・テスト及びパラメータ・テストも受ける。メモリ・チップのパターン・テストは、その機能性を検査するため、メモリ・チップ内の各々のメモリ・セルを働かせる組織的方法である。パラメータ・テストは、コンポーネントの動作パラメータ、例えば、電力消費、スタンバイ電流、漏れ電流、電圧レベル、及びアクセスタイムを検査する。
【０００４】
従来型テストは、コンポーネントの機能性を検査して、テストされるチップが、意図された使用のもとで障害を起こすかどうかを明らかにするために使用される。メモリ・チップの上で実行される大部分の従来型テストは、例えば、パラメータ障害、ハード障害（例えば、１又は０へのメモリ・セルの固着）、ソフト障害（例えば、メモリ・セル間のクロストーク又はリンケージ）、及びリフレッシュ障害を、様々な程度で検出することに成功するが、従来型テスト・システム及び方法は、挙動障害を容易に検出しない。挙動障害は、メモリ・チップが実際のアプリケーション・システムで使用されるときに発生する障害である（例えば、通常のＰＣ動作において、特定のコマンド又はアクセス・シーケンスの実行結果によって発見される障害である）。従来型テスト・システム及び方法が、そのような障害を検出するのは非常に困難である。なぜなら、使用されるテストは、意図されたアプリケーションのもとでメモリ・チップがどのように振る舞うかを真に表示しないからである。事実、従来型テストのみを受けたメモリ・チップは、実際のアプリケーション環境では決して動作しないだろう。
【０００５】
集積回路デバイス、特に集積回路メモリ・デバイスをテストするシステム及び方法は、従来技術でよく知られている。例えば、米国特許第５，７９４，１７５号は、半導体メモリ・チップの大型アレイを並列にテストすることができる半導体デバイスのテスト機器を開示する。テスト・パターンが生成され、続いてメモリ・チップへ書き込まれて読み出される。メモリ・チップに障害があるかどうかを決定するため、予想された値と、メモリ・チップから読み出されたデータの実際の値とが比較される。
【０００６】
米国特許第５，９５９，９１４号は、テスト・データをメモリ・デバイスとの間で転送することのできるコントローラを含む装置を開示する。コントローラは、メモリ・デバイスへ書き込まれるデータ・パターンを生成することができ、それらのメモリ・デバイスからデータを読み出すことができる。メモリ・デバイスから読み出されたデータは、それらのメモリ・デバイスへ書き込まれたデータと比較され、２組のデータの間の不一致によって表示されるエラーに関する情報を記憶又は出力することができる。
【０００７】
米国特許第４，９６５，７９９号は、ＤＲＡＭチップの機能性及び最大動作速度をテストする方法及び装置を開示する。この方法において、データ・ビット・パターンが生成され、メモリ・デバイスのメモリ・セルへ書き込まれる。記憶され、続いて読み出されたパターンは、最初に生成されたパターンと比較され、もし読み出されたパターンと生成されたパターンとの間に差異が存在すれば、例えば、一連の発光ダイオード（ＬＥＤ）によって適切な表示が提供される。
【０００８】
米国特許第４，３７９，２５９号は、多数の集積回路メモリ・チップを同時にテストするプロセス及びシステムを開示する。具体的には、この特許は、多数の個々のメモリ・チップが多数のメモリ・ボードの１つに取り付けられ、続いて各々のボードがＰＣドライバ・カードへ接続される方法に関する。パターン・テスト及びチップの仕様テストが、メモリ・チップの上で実行される。
【０００９】
これらの従来技術のシステム及び方法は、集積回路デバイスをテストしてパターン・テスト及びデバイス仕様テストによって発見される普通の障害の多くを効果的に検出するが、これらの従来型テスト・システム及び方法は、挙動障害を効果的に検出しない。なぜなら、テスト環境が、テストされる特定のデバイスが最終的に使用される実際のアプリケーション環境とは、異なっている可能性があるからである。例えば、テストされるデバイスは、全ての従来型テストに合格するかも知れないが、「現実世界」の動作条件のもとでは（例えば、Ｗｉｎｄｏｗｓ（登録商標）のセットアップの間に）障害を起こすかも知れないからである。
【００１０】
例えば、メモリ・チップの上で挙動テストを実行する１つの可能な方法は、アプリケーション・システム（例えば、ＰＣ）の中でメモリ・チップを直接使用することである。しかし、テストされるメモリ・チップをアプリケーション・システムの中に直接組み込んで、このような挙動テストを実行することは、多くの欠点を有する。第１に、テストされるメモリ・チップは、一般的に、テスト・プログラム自身又はその一部分を記憶する必要があり、従って、メモリ・チップの全体のメモリ空間を効率的にテストすることができない。第２に、テストされるメモリ・チップに障害があると、全体のアプリケーション・システムがクラッシュし、メモリ・チップの更なるテストが妨害され、次のメモリ・チップをテストする前にシステムを再スタートしなければならない。もし多数のメモリ・チップがテストされるのであれば、これは非効率的なテスト方法である。第３に、このような方式では、１つのアプリケーション・システムを使用して多数のメモリ・デバイスの上で挙動テストを同時に実行することは困難である。第４に、テスト・プログラムの実行中に、テストされるメモリ・チップの上で実行される動作シーケンスは、「現実世界」の動作条件のもとでＰＣ内のメモリ・チップの上で実行される動作シーケンスを真に表すものではない。第５に、アプリケーション・システム内でメモリ・チップを直接テストすることは、通常、テスト・モードで動作している間に、メモリのクリティカル及びスタンダード・パラメータ（例えば、セットアップ時間、保持時間、ＶＯＬ、ＶＯＨなど）を柔軟には変更させないであろう。
【００１１】
従って、集積回路デバイスが最終的に使用される実際のアプリケーション環境を表す環境で、集積回路デバイスをテストするシステム及び方法の必要性が存在する。
【００１２】
更に、そのデバイスの仕様の範囲で、またその意図されたアプリケーション環境で使用されるときに生じる条件のもとで、デバイスの動作能力をテストすることのできる集積回路デバイスのテスト・システム及び方法の必要性が存在する。
【００１３】
更にまた、例えば、メモリ・チップを含む集積回路デバイスのテスト・システム及び方法であって、従来型テスト方法（例えば、パターン・テスト）及び挙動テストとを単一のプロセスへ組み合わせることによって、デバイスの障害を、より効果的にテストするシステム及び方法の必要性が存在する。
【００１４】
【課題を解決するための手段】
本発明は、メモリ・チップを含む集積回路デバイスをテストするシステム及び方法である。テストされるデバイスは、挙動テストを受ける。その挙動テストにおいて、アプリケーション・システム内の信号のコピーが、テストされるデバイスへ導かれるか、テストされるデバイスに接続された電子コンポーネントへ導かれる。これによって、デバイスが最終的に使用される実際のアプリケーション環境と同じ動作条件のもとで、デバイスをテストすることができる。
【００１５】
更に具体的には、本発明は、アプリケーション・システム内のデバイスへ送信された信号が、テストされるデバイスへも送信される集積回路デバイスのテスト方法を提供する。これらの２つのデバイスの信号への応答が決定され、続いてそれらの応答が比較される。
【００１６】
更に、本発明は、アプリケーション・システム内のデバイスへ接続された第１のコントローラへ送信された信号が、テストされるデバイスへ接続された第２のコントローラへも送信される集積回路デバイスのテスト方法を提供する。これらの２つのコントローラの信号への応答が決定され、続いてそれらの応答が比較される。
【００１７】
本発明は、更に、テストされるデバイスが、従来型テスト及び挙動テストの双方を受ける集積回路デバイスのテスト・システム及び方法を提供する。
【００１８】
本発明は、更に、テストされるデバイス、アプリケーション・システムの中で動作するデバイス、デバイスをアプリケーション・システム内の他のコンポーネントへ接続するシステム接続、テストされるデバイスへ接続された一組のテスト・コンポーネントであってシステム接続によって搬送された信号のコピーを、テストされるデバイスへ導くように構成されたテスト・コンポーネント、テストされるデバイス及びアプリケーション・システム内のデバイスによる信号への応答を比較するように構成された比較器を具備する集積回路デバイスのテスト・システムを提供する。
【００１９】
本発明は、更に、テストされるデバイスであってテスト・コントローラへ接続されたデバイス、システム・コントローラへ接続されたアプリケーション・システムの中で動作するデバイス、システム・コントローラをアプリケーション・システム内の他のコンポーネントへ接続して入力をシステム・コントローラへ提供することのできるシステム接続、システム接続によって搬送された信号のコピーを、テスト・コントローラへ導くように構成されたテスト・コンポーネント、及びテスト・コントローラ及びシステム・コントローラの信号への応答を比較するように構成された比較器を含む集積回路デバイスのテスト・システムを提供する。
【００２０】
【発明の実施の形態】
本発明を、より良く理解するため、及び本発明がどのように実施されるかをより明瞭に示すため、ここで添付の図面を参照する。
【００２１】
説明を明瞭にするため、本発明を詳細に説明する前に、典型的な従来型メモリ・デバイス・テスト・システム及びアプリケーション・システムの様相について、図１及び図２Ａを参照しながら簡単に説明する。
【００２２】
図１を参照すると、集積回路メモリ・デバイスの典型的な従来技術の従来型テスト・システムが、概略的に１０で示される。システム１０は、テスト・パターン発生器１２を含む。テスト・パターン発生器１２は、今後はＤＵＴと呼ばれる「テストされるデバイス」１４であるメモリの記憶エレメントをテストするときに使用されるテスト・パターンを生成することができる。テスト・パターン発生器１２は、例えば、アドレス線、データ線、及び／又は制御線によって、一組の１つ又は複数のドライバ及び／又はロジック・デバイス１６へ接続されても良い。テスト・パターン発生器１２は、テスト・パターン発生器１２を１つ又は複数のドライバ及び／又はロジック・デバイス１６の集合へ接続する線によって搬送される信号を出力する。
【００２３】
例えば、テスト・パターン発生器１２の出力は、ＤＵＴ１４の上で次の動作を実行する命令に対応しても良い。
【００２４】
サンプル・テスト・アルゴリズム：
１）最初のメモリ・アドレスから最後のメモリ・アドレスまで、「０」を書き込む。
【００２５】
２）最初のメモリ・アドレスから最後のメモリ・アドレスまで、「０」を読み出して「１」を書き込む。
【００２６】
３）最初のメモリ・アドレスから最後のメモリ・アドレスまで、「１」を読み出して「０」を書き込む。
【００２７】
４）最初のメモリ・アドレスから最後のメモリ・アドレスまで、「０」を読み出す。
【００２８】
１つ又は複数のドライバ及び／又はロジック・デバイス１６の集合は、テスト・パターン発生器１２によって提供された出力を、特定のＤＵＴ１４と互換性のある信号の集合へ変換する。例えば、テスト・パターン発生器１２によって提供されたリニア・メモリ・アドレス・ナンバーを、ＤＵＴ１４のアドレス方法と両立するフォーマットへ変換する（例えば、アドレス識別子を、対応する一連のバンク、行、及び列の識別子へ変換する）ため、第１のロジック・デバイスが必要となるかも知れない。更に、アドレス・パラメータ（例えば、バンク、行、及び列の識別子によって表される）を、ＤＵＴ１４へ接続された一連のアドレス線によって搬送されることができ、かつＤＵＴ１４によって理解されることのできるアドレス識別子へフォーマットするため、第２のロジック・デバイスが必要となるかも知れない。本質的に、第１及び第２のロジック・デバイスの目的は、テスト・パターン発生器１２からの情報を、特定のＤＵＴ１４によって理解されることのできる一連のコマンドへ変換することである。次に、これらのロジック・デバイスからの出力は、ドライバへ導かれても良い。ドライバは、ＤＵＴ１４へインタフェースを提供し、テスト・パターン発生器１２によって提供された命令に対応する信号をＤＵＴ１４へ導く。ドライバは、指定された動作パラメータ（例えば、信号の大きさ、ＶＯＬ、ＶＯＨ、上昇時間、下降時間、保持時間、セットアップ時間など）を変化させながら、ＤＵＴ１４へ信号を提供するようにプログラムされることができる。
【００２９】
要するに、ドライバ及び／又はロジック・デバイス１６の集合は、テスト・パターン発生器１２によって生成されたテスト・パターンを、ＤＵＴ１４と互換性のあるフォーマットでＤＵＴ１４へ印加するように機能する。
【００３０】
テスト・パターン発生器１２によって生成された「読み出し」命令に応答して、データはＤＵＴ１４から読み出され、続いてデータ受信器１８へ出力される。比較器２０は、テスト・パターン発生器１２によって提供された予想読み出しデータを、データ受信器１８に記憶されたＤＵＴ１４からの読み出しデータと比較する。
【００３１】
比較器２０は、テスト・パターン発生器１２の命令が、ドライバ及び／又はロジック・デバイス１６の集合、ＤＵＴ１４，及びデータ受信器１８を通って比較器２０へ渡されることから生じる遅延に適応するようにプログラム又は設計され得ることは、当業者に明らかであろう。代替的に、パターン発生器１２によって提供されるデータ及びデータ受信器１８に記憶されて比較されるデータが同期することを保証するため、他の電子コンポーネントが、テスト・パターン発生器１２と比較器２０との間に挿入されても良い。
【００３２】
テスト・パターン発生器１２からのデータ及びデータ受信器１８からのデータが比較器２０によって比較され、決定された比較結果は、出力モジュール２１へ出力される。出力モジュール２１は、比較の結果をエラー・ログ・ユニット２２へリダイレクトすることができる。エラー・ログ・ユニット２２は、発見されたエラーのレコードを記憶しても良い。出力モジュール２１は、更に、比較の結果を、ディスプレイ２３（例えば、エラー情報をビジュアル・ディスプレイ又は発光ダイオードの集合を介して提供する）又は他の出力デバイスへリダイレクトしても良い。もしデータ受信器１８に記憶されたデータが、テスト・パターン発生器１２によって指示された予想データに対応しないならば、エラーが検出されるであろう。
【００３３】
図２Ａを参照すると、典型的なメモリ・アプリケーション・システム２５の幾つかのコンポーネントが示される。図２Ａにおいて、典型的なメモリ・アプリケーション・システム２５は、アプリケーション・システム・コンポーネント２６を含む。アプリケーション・システム・コンポーネント２６は、バスＡ２８，バスＢ２９，及びバスＣ３０によってターゲット・メモリ・デバイス２７（即ち、システム・メモリ）へ接続されたメモリ・コントローラを含む。バスＡ２８は単方向性信号バス（１つ又は複数の並列ワイヤ）を表す。このバスは、メモリ・コントローラを含むアプリケーション・システム・コンポーネント２６からの信号をターゲット・メモリ・デバイス２７へ転送するために使用される。バスＢ２９は双方向性信号バス（１つ又は複数の並列ワイヤ）を表す。このバスは、メモリ・コントローラを含むアプリケーション・システム・コンポーネント２６からの信号をターゲット・メモリ・デバイス２７へ転送し、ターゲット・メモリ・デバイス２７からの信号を、メモリ・コントローラを含むアプリケーション・システム・コンポーネント２６へ転送するために使用される。バスＣ３０は単方向性信号バス（１つ又は複数の並列ワイヤ）を表す。このバスは、ターゲット・メモリ・デバイス２７からの信号を、メモリ・コントローラを含むアプリケーション・システム・コンポーネント２６へ転送するために使用される。典型的なメモリ・アプリケーション・システム２５の正規動作の進行中に、信号は、バスＡ２８及びバスＢ２９を使用して、メモリ・コントローラを含むアプリケーション・システム・コンポーネント２６からターゲット・メモリ・デバイス２７へ送信され（例えば、メモリ・デバイスへデータを書き込むとき）、バスＢ２９及びバスＣ３０を使用して、ターゲット・メモリ・デバイス２７からメモリ・コントローラを含むアプリケーション・システム・コンポーネント２６へ送信される（例えば、メモリ・デバイスからデータを読み出すとき）。
【００３４】
明細書及び特許請求の範囲において、アプリケーションとは、テストされるコンポーネントを使用することのできるシステム、製品、機器、又はデバイスである。もしテストされるコンポーネントがメモリ・チップであれば、アプリケーションは、コンピュータ、器械、ＰＣ用のビデオ・カード、ディジタル・テレビ、ＭＰ３プレーヤ、カメラ、ボイス・レコーダ、サブアセンブリ、サーバ、ネットワーク機器、携帯電話、情報器械、又はメモリ・チップを使用する任意の他の電子製品であっても良い。アプリケーション・システムは、アプリケーションを含むハードウェア及びソフトウェアであり、「既製品」又は特注品であっても良い。コンポーネントとは、単一の集積回路チップ、又はアセンブリ又は例えばプリント回路基板上の集積回路のグループであっても良い。更に、コンポーネントは、例えば、裸のシリコン・ダイ、アセンブルされたダイ、パッケージされた集積回路、スタックされた集積回路、又はこれらを相互に接続したものであっても良い。
【００３５】
本発明の要件は、テストされる集積回路デバイスの上で挙動テストを実行することである。テストされる集積回路デバイスは、例えば、メモリ・アプリケーション・システムの中のメモリ・デバイスであっても良い。一般的に、挙動テストが、テストされるデバイスへ施されるとき、テストされるデバイスは、意図されたアプリケーション環境で最終的に使用されるときに受けるシステム・インタラクションと同じシステム・インタラクションを受ける。
【００３６】
例えば、挙動テストは、アプリケーション特定の障害を検出するように試みることができる。アプリケーション特定障害は、アプリケーションが、或る条件のもとでのみ、予想されたように機能しないときに起こる。そのような条件とは、例えば、アプリケーション環境（即ち、アプリケーションの電気的動作に影響するシステム、製品、機器、又はデバイスの条件であって、例えば、温度、湿度、信号のレベルと強さ、電磁干渉、漏話、暗騒音、及び信号雑音を含む）、又は特定のタイプのハードウェア又はソフトウェアを有するアプリケーションの動作に関連した条件である。例えば、もしコンポーネントによって、アプリケーション・システム、例えば、ＰＣが、所与のソフトウェア・プログラムのインストール中にのみ、又は所与のブランドの周辺ハードウェア・デバイス（例えば、特定のブランドのビデオ・カード）の動作中にのみ障害を起こすならば、これはアプリケーション特定障害として分類されることができる。
【００３７】
更なる例として、挙動テストは、アクセス挙動障害を検出するように試みることができる。全てのアプリケーション・システムは、そのコンポーネント（例えば、メモリ・チップ）にアクセスするため固有の方法を有する。アプリケーション・システムを構成するように動作するハードウェア及びソフトウェアの組み合わせは、そのコンポーネントへの独特のアクセス・シーケンスを作り出すことができる。もしコンポーネントが、この独特のアクセス・シーケンスのもとで意図されたように動作できないならば、これはアクセス挙動障害として分類される。従って、コンポーネントは、全ての従来型テストに合格しても、アクセス挙動障害を起こすかも知れない。例えば、もしメモリ・チップが従来型テストに合格しても、ＰＣが、ＣＰＵ処理割り込みの間に同じデータを同じメモリ・アドレスへ継続的に書き込むときにだけ障害を起こすならば、これはアクセス挙動障害として分類されるであろう。
【００３８】
ここで図２Ｂを参照すると、そこには本発明に従って作られた挙動テスト・システムの基本的構成が示される。図２Ｂにおいて、バス２８、２９、３０上の信号のコピーを多数のテスト・コンポーネント３２へリダイレクトするため、バス２８、２９、３０はタッピング接続３１を使用してタップされる。テスト・コンポーネント３２は、接続バス３４、３５、３６を介して、テストされるデバイス３３と通信する。接続バス３４、３５、３６の集合は、バス２８、２９、３０がターゲット・メモリ・デバイス２７との間でデータを転送するのと同じように、テストされるデバイス３３との間でデータを転送する。
【００３９】
テスト・コンポーネント３２は、バス２８及び２９上でターゲット・メモリ・デバイス２７によって受け取られている信号のコピーを、バス３４及び３５を使用して、テストされるデバイス３３へ導くように構成される。従って、データがターゲット・メモリ・デバイス２７へ書き込まれているとき、そのデータは、テストされるデバイス３３へも書き込まれる。
【００４０】
ターゲット・メモリ・デバイス２７が読み出し命令を受け取ると、ターゲット・メモリ・デバイス２７は、バス３０及び／又は２９を介して信号を送信することによってデータをメモリ・コントローラへ出力する。これらの出力のコピーは、タッピング接続３１を介してテスト・コンポーネント３２へ導かれることができる。
【００４１】
テストされるデバイス３３は、ターゲット・メモリ・デバイス２７と同じ読み出し命令を受け取るので（テスト・コンポーネント３２は、ターゲット・メモリ・デバイス２７へ提供されている同じ信号を、テストされるデバイス３３へ提供するように構成されているので）、テストされるデバイス３３は、テスト・コンポーネント３２へ接続されたバス３６及び／又は３５を介して信号を送信することによって、データを出力する。
【００４２】
バス２９及び３０上のターゲット・メモリ・デバイス２７からの出力、及びバス３５及び３６上のテストされるデバイス３３からの出力は、テスト・コンポーネント３２によって受け取られる。テスト・コンポーネント３２は、エラー・ログ・ユニット３７を含んでよい。エラー・ログ・ユニット３７は、例えば、ターゲット・メモリ・デバイス２７からの出力と、テストされるデバイス３３からの出力とを比較し（例えば、一連の排他的ＯＲゲートを使用して）、比較の結果を出力するロジック・デバイスであっても良い。従って、もしテストされるデバイス３３がターゲット・メモリ・デバイス２７と同じように動作するならば、それぞれのデバイスからの出力は同じになるであろう。もしそれらの出力が異なれば、エラーはエラー・ログ・ユニットによって検出される。好ましくは、ターゲット・メモリ・デバイス２７は、このアプリケーションに適切なチップとして以前にテストされた「良好な」チップである。なぜなら、テストされるデバイス３３の機能性が、ターゲット・メモリ・デバイス２７の機能性と比較されているからである。このようにして、ターゲット・メモリ・デバイス２７は、基準デバイスとして働く。
【００４３】
テスト・コンポーネント３２は、更に、接続、トランシーバ、及び他のロジック・デバイス、及び／又は電子コンポーネント（例えば、コマンド・デコーダ、双方向性バスを一時的にラッチし、コマンド・デコーダがそのバス上の信号の方向を決定する時間を与え、テストされるデバイス又はエラー・ログ・ユニットへ信号をリダイレクトするために使用される双方向性入力バッファ）を含み、アプリケーション・システム２５におけるバス２８、２９、３０上のターゲット・メモリ・デバイス２７への信号が、テストされるデバイス３３へリダイレクトされるのを容易にし、ターゲット・メモリ・デバイス２７からの出力信号及びテストされるデバイス３３からの出力信号を読み出し、それらの信号を比較する。
【００４４】
ここで図２Ｃを参照すると、パーソナル・コンピュータ（ＰＣ）の典型的なシステム・アーキテクチャが、概略的に３８で示される。これは、メモリ・アプリケーション・システムの１つの例であって、もしテストされるメモリ・デバイスがそのシステムの中で実際に動作することができるタイプのシステムであれば、メモリ・デバイスがテストされても良い。
【００４５】
この典型的な構成におけるメモリ・アプリケーション・システム３８は、システム・バス４４によってメモリ・コントローラ／グラフィックス・コントローラ・ハブ４２（以降、「システム・メモリ・コントローラ」と呼ぶ）へ接続されたプロセッサ・チップ４０を含む。システム・メモリ・コントローラ４２は１つ又は複数のコントローラ・チップを含む。これらのコントローラ・チップは、メモリ・バス４８を介して接続されたシステム・メモリ４６を含む様々な接続済みデバイスを制御する。メモリ・バス４８は、一般的に、並列ワイヤの複数のセットを含む。それらのワイヤの或るものは、システム・メモリ４６へ送信されている信号のみを搬送し（図２Ａ及び図２ＢのバスＡ２８におけるように）、或るものは、システム・メモリ４６から送信されている信号のみを搬送し（図２Ａ及び図２ＢのバスＣ３０におけるように）、或るものは、双方の方向へ送信される信号を搬送する（図２Ａ及び図２ＢのバスＢ２９におけるように）。メモリ・アプリケーション・システム３８は、更に、コントローラ・チップを含んでよい。このコントローラ・チップは、１つ又は複数のビデオ・デバイス接続５２ａ及び５２ｂを介して、１つ又は複数のビデオ・コントローラ又はデバイス５０を制御する（例えば、ＡＧＰバスによってメモリ・コントローラ／グラフィックス・コントローラ・ハブ４２へ接続されたＡＧＰグラフィックス・コントローラ）。ビデオ・デバイス接続は、単方向性（例えば、ビデオ・デバイス接続５２ａ）又は双方向性（例えば、ビデオ・デバイス接続５２ｂ）であっても良い。
【００４６】
システム・メモリ・コントローラ４２は、更に、ハブ・インタフェース５６によってＩ／Ｏコントローラ・ハブ５４へ接続される。Ｉ／Ｏコントローラ・ハブ５４は、１つ又は複数のＩ／Ｏ接続６０を介して１つ又は複数の周辺デバイス・コントローラ又は周辺デバイス５８と通信するため１つ又は複数のコントローラ・チップを含む。Ｉ／Ｏ接続６０は、単方向性又は双方向性であっても良い。
【００４７】
ビデオ・デバイス接続５２ａ、５２ｂ及びＩ／Ｏ接続６０の各々は、シングルワイヤ、並列ワイヤのセット（例えば、バス）、又はコントローラ・ハブ４２、５４の間のワイヤレス通信を可能にし、知られているように、デバイス５０、５８を接続する電子コンポーネントを含んでよい。
【００４８】
システム・メモリ・コントローラ４２及び接続済みＩ／Ｏコントローラ・ハブ５４は、パッケージ６２として市販されているかも知れない（例えば、Ｉｎｔｅｌ（登録商標）８１５チップセット）。
【００４９】
図３から図５は、本発明に従って作られた挙動テスト・システムの幾つかの好ましい実施形態を示す。これらのシステムは、実際に動作しているＰＣの中でシステム・メモリ４６として使用されているメモリ・デバイスと同じタイプのメモリ・デバイスをテストするとき使用されることができる。前述したように、ＰＣは、本発明を適用可能なメモリ・アプリケーション・システム３８の１つの例である。有利なことに、テストされるメモリ・デバイスは、強制の程度を最小にして（例えば、システム・メモリ４６を、テストされるメモリ・デバイスで直接置換しないで）システム・メモリ４６とメモリ・アプリケーション・システム３８の他のコンポーネントとの間のインタラクションを受け、その間に、テストされるメモリ・デバイスは、それが最終的に使用される（即ち、類似のアプリケーション・システムを使用する）環境と極度に近い環境で作動される。これは、挙動テスト・システムを実現するため、アドオン・テスト・デバイス（これは、具体的には、ハードウェア・コンポーネント、回路、及びソフトウェアの組み合わせである）をアプリケーション・システムへ組み合わせることによって実行されることができる。
【００５０】
挙動テスト・システムは、ハードウェア（機器、１つ又は複数の電子デバイス、回路など）及びソフトウェアを含むことができ、１つ又は複数のテストされるデバイスを分析するように設計される。挙動テスト・システムは、テストされるデバイスが挙動テスト・システムの中に存在しないときでもアプリケーション・システムが完全に機能し、アプリケーション・システムの機能が、テストされるデバイスの品質又はテスト結果によって影響されないように設計されるのが有利である。例えば、ＰＣ（又はマザーボード）は、それ自身メモリ・モジュールの挙動テスト・システムとして機能することはできない。なぜなら、テストされるメモリ・モジュールは、ＰＣが動作するようにインストールされなければならず、欠陥モジュールは、ＰＣの誤作動を生じるかも知れないからである。更に、好ましくは、テストされる欠陥モジュールは、挙動テスト・システムの誤作動を生じることはなく、その代わりに、挙動テスト・システムが障害の原因を検出及び表示するように構成される。
【００５１】
ここで図３を参照すると、本発明の基本的実施形態を表す挙動テスト・システムの好ましい実施形態が、概略的に１１８で示される。挙動テスト・システム１１８は、メモリ・アプリケーション・システム３８内の接続によって搬送されている信号のコピーを、挙動テスト・システム１１８のテスト・コンポーネント１１９へ提供するように、メモリ・アプリケーション・システム３８（例えば、図２Ｃに示される）の上に構築することによって構成される。テスト・コンポーネント１１９は、メモリ・アプリケーション・システム３８へ接続される単一のアドオン・テスト・デバイスへ予め組み合わせられても良い。
【００５２】
本発明のこの実施形態において、システム・メモリ・コントローラ４２とシステム・メモリ４６とを接続するメモリ・バス４８は、直接タップされる。タッピング接続１２０は、１２１においてメモリ・バス４８に対して行われ、好ましくは、メモリ・バス４８を構成するアクティブ・ワイヤの数と同じ数のワイヤを有し（即ち、システム・メモリ４６によって使用されないかシステム・メモリ４６の動作に影響しないメモリ・バスのワイヤは、無視されても良い）、従って本質的に、メモリ・バス４８によって搬送された信号は、タッピング接続１２０の上に再生される。タッピング接続１２０は、更に、１つ又は複数のトランシーバ２２へ接続される。タップされているメモリ・バス４８によって搬送された信号の信号レベルと互換性のあるトランシーバ１２２は、タッピング接続１２０によって搬送された信号を強め、これらの信号を、中間接続１２４を介して制御ロジック・デバイス１２３へ再送信する。好ましくは、トランシーバ１２２は、メモリ・バス４８によって搬送されている信号の劣化が最小になるように、高い入力インピーダンスを有する。トランシーバ１２２は単方向性であり、テスト・システム１１９からの信号が、メモリ・アプリケーション・システム３８のコンポーネントの間の通信を干渉しないようにするのが有利である。
【００５３】
システム・メモリ・コントローラ４２が、データをシステム・メモリ４６へ書き込もうとするとき、制御ロジック・デバイス１２３は、メモリ・バス４８によって搬送されて書き込み動作に対応する信号のコピーをドライバ１２４へ導く。ドライバ１２４は、テストされるメモリ・デバイス（ＤＵＴ）１２５へ同じデータが書き込まれるようにする。同様に、システム・メモリ・コントローラ４２が、システム・メモリ４６からデータを読み出そうとするとき、読み出し動作に対応する信号が、ドライバ１２４を介してＤＵＴ１２５へ導かれる。続いて、ＤＵＴ１２５からの読み出しデータが、データ受信器１３６へ出力される。メモリ・バス４８によって搬送されたシステム・メモリ４６からの読み出しデータは、制御ロジック・デバイス１２３へ導かれ、制御ロジック・デバイス１２３及びデータ受信器１３６の双方へ接続された比較器１３８は、２つのメモリ・デバイス即ちシステム・メモリ４６及びＤＵＴ１２５から読み出されたデータの２つのセットの間に相違点があるかどうかを決定する。
【００５４】
システム・メモリ４６は基準デバイスとして動作する。なぜなら、それは、ＤＵＴ１２５から得られたデータ又は結果と比較される予想データ又は結果を提供するために使用されるからである。従って、システム・メモリ４６は、好ましくは、ＤＵＴ１２５と同じタイプであるかＤＵＴ１２５と機能的に同等の、既知の「良好な」完全品質デバイスである。
【００５５】
比較器１３８によって決定された比較の結果は、マイクロコントローラ１３９へ出力されることができる。マイクロコントローラ１３９は、出力を、接続１４０を介してメモリ・アプリケーション・システム３８自身へ導くか、他の出力デバイス、エラー・ログ・ユニット、別個のアプリケーション・システム、マイクロプロセッサ、ディスプレイ、発光ダイオード（ＬＥＤ）の集合、１つ又は複数のエラー・インディケータ（例えば、ビジュアル・インディケータ、聴覚インディケータ、これらの組み合わせ）、又はこれらの要素の１つ又は複数へ接続された電子コンポーネントなどへ導くことができる。
【００５６】
図４Ａを参照すると、本発明の挙動テスト・システムの他の好ましい実施形態が、概略的に１６８で示される。挙動テスト・システム１６８は、後で説明されるように、１つ又は複数のアプリケーション・システム接続（例えば、４４、５２ｂ、５６）によって搬送されている信号の１つ又は複数のコピーを、挙動テスト・システム１６８のテスト・コンポーネント１６９へ提供するように、既存のメモリ・アプリケーション・システム３８の上に構築することによって構成される。テスト・コンポーネント１６９は、メモリ・アプリケーション・システム３８へ接続される単一のアドオン・テスト・デバイスの中へ予め組み込まれても良い。上述したように、メモリ・アプリケーション・システム３８内の各々のシステム接続は、単方向性又は双方向性であってよく、各々のシステム接続は、単一のワイヤ、並列ワイヤのセット、又は接続されたデバイスの間でワイヤレス通信を可能にする電子コンポーネントを含んでよい。
【００５７】
更に具体的には、挙動テスト・システム１６８は、最初に、システム・バス４４上を搬送されている信号のコピーを検索する手段を提供することによって構成される。これは、システム・バス４４をタップし、例えば、第１のタッピング接続１７２を含む一連のワイヤを１７０で接続することによって行われることができる。好ましくは、第１のタッピング接続１７２におけるワイヤの実際の数は、システム・バス４４内のアクティブ・ワイヤの数と同じであろう（使用されないワイヤは無視することができる）。従って本質的に、システム・バス４４によって搬送された信号は、第１のタッピング接続１７２の上で再生される。第１のタッピング接続１７２は、更に、１つ又は複数のトランシーバ１７４へ接続される。好ましくは、トランシーバ１７４は、システム・バス４４によって搬送されている信号の劣化が最小になるよう、高入力インピーダンスを有する。
【００５８】
同様に、ビデオ・デバイス接続５２ｂと同じ数のアクティブ・ワイヤ（使用されないワイヤは無視することができる）を含む第２のタッピング接続１７８を１７６で接続することによって、例えばＡＧＰバスであるビデオ・デバイス接続５２ｂへの接続が行われる。従って、本質的にビデオ・デバイス接続５２ｂによって搬送された信号が、第２のタッピング接続１７８の上に再生される。再び、第２のタッピング接続１７８が、１つ又は複数のトランシーバ１７４へ接続される。
【００５９】
同様に、第３のタッピング接続１８２が、ハブ・インタフェース・バス５６へ１８０で接続される。従って、ハブ・インタフェース・バス５６によって搬送された信号は、第３のタッピング接続１８２の上で再生されることができる。再び、第３のタッピング接続１８２が、更に、１つ又は複数のトランシーバ１７４へ接続される。
【００６０】
トランシーバ１７４は単方向性であり、テスト・コンポーネント１６９からの信号が、メモリ・アプリケーション・システム３８のコンポーネントの間の通信を干渉しないようにするのが有利である。トランシーバ１７４は、更に、他のテスト・コンポーネント１６９へ転送されている信号を強めることができる。
【００６１】
本質的には、この実施形態における本発明の挙動テスト・システムの構成は、一連のタッピング接続をメモリ・アプリケーション・システム３８の様々な接続へ接続することが必要である。より具体的には、システム・メモリ４６へ接続されたシステム・メモリ・コントローラ４２との間で入力又は出力を提供するメモリ・アプリケーション・システムの接続（メモリ・バス４８、及びオプションとして、システム・メモリ・コントローラ４２からの出力のみを搬送していて関係のない選択された単方向性ワイヤ／接続を除く）へ、タッピング接続を接続することが必要である。図４Ａは、３つのタッピング接続だけを示すが、タッピング接続の数は、システム・メモリ・コントローラ４２へ接続されたデバイスの実際の数に従って変更されるであろう。
【００６２】
タッピング接続１７２、１７８、１８２を確立することによって、システム・メモリ・コントローラ４２との間の入力及び出力は、今やコピーされてよく、続いてリダイレクトされても良い。タッピング接続１７２、１７８、１８２によって搬送された信号は、トランシーバ１７４を介して導かれる。タップされているバス４４、５２ｂ、５６によって搬送された信号の信号ロジック・レベルと互換性のあるトランシーバ１７４は（例えば、システム・バス４４内で使用されるロジックはＧＴＬ＋であってよく、ビデオ・デバイス接続５２ｂ内で使用されるロジックはＰＣＩであってよく、ハブ・インタフェース・バス５６内で使用されるロジックはＬＶＴＴＬであっても良い）、タッピング接続１７２、１７８、１８２によって搬送された信号を強めて、これらの信号を、中間接続１８３、１８４、１８５（これらは、タッピング接続１７２、１７８、１８２によって搬送された信号のコピーを搬送する）を介してロジック・デバイス１９０へ再送信する。
【００６３】
ロジック・デバイス１９０は、知られているように、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、離散的ロジックデバイス、特定用途向け集積回路（ＡＳＩＣ）、又は任意のプログラム可能電子デバイスを使用して実現されても良い。ロジック・デバイス１９０は、中間接続１８３、１８４、１８５によって搬送された入力を検査し、中間接続１８３、１８４、１８５の上にある信号が、命令又はデータがシステム・メモリ・コントローラ４２へ送信されていることを示すかどうかを決定する。もし送信されていれば、ロジック・デバイス１９０は、中間接続１８３、１８４、１８５の上の信号のコピーを、テスト・コントローラ接続１９４、１９６、１９８を介してテスト・コントローラ１９２へ送信する。
【００６４】
好ましくは、テスト・コントローラ１９２は、システム・メモリ・コントローラ４２と機能的に同等であり、メモリ・アプリケーション・システム３８のシステム・メモリ・コントローラ４２と全く同じタイプのデバイスである（即ち、同じロット番号及び日付コードを有する）。従って、テスト・コントローラ１９２は、メモリ・アプリケーション・システム３８のシステム・メモリ・コントローラ４２と全く同じように振る舞うであろう。システム・メモリ・コントローラ４２及びテスト・コントローラ１９２の双方は、「良好な」完全品質デバイスであることが好ましい。
【００６５】
従って、テスト・コントローラ１９２は、メモリ・アプリケーション・システム３８内のシステム・メモリ・コントローラ４２へ送信されている信号と論理的に同じ信号を、テスト・コントローラ接続１９４、１９６、１９８を介して受け取る。テスト・コントローラ１９２は、ＤＵＴ接続２０２を介して、テストされるメモリ・デバイス（ＤＵＴ）２００と通信する。こうして、ＤＵＴ２００は、メモリ・アプリケーション・システム３８のシステム・メモリ４６が、メモリ・バス４８を介してシステム・メモリ・コントローラ４２から命令を受け取るのと同じように、ＤＵＴ接続２０２を介してテスト・コントローラ１９２から命令を受け取る。
【００６６】
単方向性トランシーバ１７４及びロジック・デバイス１９０の組み合わせは、テスト・コントローラ１９２及びＤＵＴ２００を、メモリ・アプリケーション・システム３８から効果的に分離することが有利である。
【００６７】
前述したように、システム・メモリ・コントローラ４２への入力は、テスト・コントローラ１９２へ効果的に導かれる。従って、メモリの「書き込み」サイクルにおいて、データは、システム・メモリ４６へ書き込まれるのと同じように、ＤＵＴ２００へ書き込まれる。メモリの「読み出し」サイクルにおいて、ＤＵＴ２００から読み出されたデータは、もしＤＵＴ２００がシステム・メモリ４６と同じように実行したとすれば、システム・メモリ４６から読み出されたデータと同じでなければならない。言い換えれば、もしシステム・メモリ・コントローラ４２及びテスト・コントローラ１９２が同じように機能し、同じタイプであれば、システム・メモリ・コントローラ４２からの出力（メモリ・バス４８の接続線を除く接続線の上の）は、テスト・コントローラ１９２からの出力（ＤＵＴ接続２０２の接続線を除き対応する接続線上の）と同じでなければならない。メモリ・アプリケーション・システム３８の接続４４、５２ｂ、５６によって搬送された出力信号は、タッピング接続１７２（及び１８３）、１７８（及び１８４）、及び１８２（及び１８５）へもコピーされるから、ロジック・デバイス１９０は、システム・メモリ・コントローラ４２からの出力（接続１８３、１８４、１８５の上の）を、テスト・コントローラ１９２からの出力（対応する接続１９４、１９６、１９８の上の）と比較することができる。ロジック・デバイス１９０は、システム・メモリ・コントローラ４２へ接続されたデータ線上の出力と、テスト・コントローラ１９２へ接続されたデータ線上の対応する出力とを比較するだけである。次に、ロジック・デバイス１９０は、比較の結果及び他の出力を、マイクロコントローラ接続２０６を介して、例えば、マイクロコントローラ２０４へ導くことができる。
【００６８】
ここでも、基準デバイスとして働くシステム・メモリ４６は、ＤＵＴ２００と同じタイプであるかＤＵＴ２００と機能的に同等な既知の「良好な」完全品質デバイスであることが好ましい。
【００６９】
マイクロコントローラ２０４は、引き続き比較の結果を入力周辺デバイス５８への接続２０８を介してメモリ・アプリケーション・システム３８自身へ提供するか、他の出力デバイス、エラー・ログ・ユニット、別個のアプリケーション・システム、ディスプレイ、ＬＥＤの集合、１つ又は複数のインディケータ（例えば、ビジュアル・インディケータ、聴覚インディケータ、これらの組み合わせ）、又はこれらの要素の１つ又は複数へ接続された電子コンポーネントなどへ提供しても良い。
【００７０】
ロジック・デバイス１９０は、更に、前述した挙動テスト・モードから異なったテスト・モードへ切り替わるようにプログラムされても良い。例えば、他のテスト・モードとしては、従来型テストがＤＵＴ２００の上で実行されるようなモードを含んでも良い。従来型テストは、パターン・テスト及びパラメータ・テストを含む。ロジック・デバイス１９０自身は、テスト・パターンを生成し、パターン・テスト・モードと挙動テスト・モードとを切り替え、テスト・パターン入力又はアプリケーション・システム入力に応答するテスト・コントローラ１９２によって受け取られた信号を比較し、必要な場合にトランシーバ１７４によって受け取られた信号を強め、及び／又は、発見されたエラーをログするようにプログラムされることができる。
【００７１】
マイクロコントローラ２０４は、ロジック・デバイス１９０のテスト・モードの選択を制御するように使用されることができる。更に、テスト・モード間の切り替えに関するマイクロコントローラ２０４の機能は、例えば、手作業によって制御されるか、マイクロコントローラ２０４へ接続された出力デバイス５８を介して、メモリ・アプリケーション・システム３８自身によって制御されることができる。
【００７２】
トランシーバ１７４、ロジック・デバイス１９０，コントローラ・チップ１９２、ＤＵＴ２００，マイクロコントローラ２０４、及びこれらのコンポーネントを接続する大部分の接続を含む挙動テスト・システム１６８の中のテスト・コンポーネント１６９は、テスト・ボードへ取り付けられても良い。前に指摘したように、テスト・コンポーネント１１９は、メモリ・アプリケーション・システム３８へ接続されるアドオン・テスト・デバイスの中へ予め組み合わせられても良い。従って、接続は、前述したように、メモリ・アプリケーション・システム３８の適切な接続へ行われても良い。代替的に、前に説明されて図４Ａに示された発明の実施形態は、図４Ｂに示されるように、予め製造された２つの回路ボードを使用して実現されても良い。もし類似のコンポーネントを有する２つの動作するアプリケーション・システム３８が利用可能であれば、第２のアプリケーション・システムのシステム・メモリをＤＵＴ２００で置換し、第１のアプリケーション・システムの中の適切な接続をタップすることによって双方のアプリケーション・システムからのシステム・メモリ・コントローラをロジック・デバイスへ接続し（及び、必要に応じてトランシーバ又は他の電子コンポーネントを設け）、システム・メモリ・コントローラからＤＵＴ２００への接続を例外として、第２のアプリケーション・システムのシステム・メモリ・コントローラ（これは、今や、テスト・コントローラとして効果的に働く）と第２のアプリケーション・システムの全ての他のコンポーネントとの間の接続を切り離すことによって、第２のアプリケーション・システムをアドオン・テスト・デバイスへ変換することができる。ロジック・デバイス１９０は、図４Ａと同じように、トランシーバ１７４及びマイクロコントローラ２０４へ接続される。第２のアプリケーション・システムのシステム・メモリ・コントローラ４２は、本質的に、図４Ａのテスト・コントローラ１９２のように働く。図４Ｂに示される挙動テスト・システムは、図４Ａの一般的な挙動テスト・システムの他の実施形態よりも比較的に構成が容易であるかも知れない。なぜなら、テスト・コントローラ及びメモリ・デバイスは、既にボード上に取り付けられているからである。
【００７３】
図５を参照すると、本発明の他の実施形態が、概略的に２１８で示される。この実施形態は、図３の挙動テスト・システム１１８が、ＤＵＴ１２５の挙動テストだけでなく、ＤＵＴ１２５もパターン・テストを受けるように修正されている点で、図３に関して説明した本発明の実施形態を拡張したものである。図５において、テスト・コンポーネント１１９は、今や、接続１２４を介してメモリ・アプリケーション・システム３８から入力を受け取る入力選択器２２０を含む。テスト・パターン発生器２２２も、入力選択器２２０へ接続される。
【００７４】
マイクロコントローラ１３９は、パターン・テスト・モードと挙動テスト・モードとの間で切り替えるように入力選択器２２０へ命令するために使用されても良い。更に具体的には、入力選択器２２０は、制御ロジック及びドライバ・デバイス２２０を介して、テスト・パターンか、メモリ・アプリケーション・システム３８から生じた入力をＤＵＴ１２５へ提供することができる。この点に関して、マイクロコントローラ１３９は、例えば、手作業で制御されるか、マイクロコントローラ１３９へ接続された出力デバイス５８を介して、メモリ・アプリケーション・システム３８自身によって制御されても良い。双方の場合に、入力選択器２２０へ接続された比較器１３８は、（データ受信器１３６を介する）ＤＵＴ１２５の出力を、入力選択器２２０によって提供される予想データ値のセットと比較することができる。
【００７５】
本発明の様々な実施形態の挙動テスト・システムは、比較される信号セットの間で適正な比較が行われることを保証するため、挙動テスト・システムの様々なコンポーネントの間の伝搬遅延を考慮に入れて設計されなければならないことは、当業者には明らかであろう。これは、通常、挙動テスト・システムの全てのコンポーネントが１つのクロック信号へ同期される場合に必要となる。
【００７６】
図６を参照すると、本発明の実施形態に従ってメモリ・デバイスをテストする方法のステップが示される。この方法はステップ２５０から始まる。
【００７７】
メモリ・デバイスをテストする方法は、テスト・モードが選択されるステップ２５２へ進む。図６に示された本発明の実施形態において、パターン・テスト・モード又は挙動テスト・モードのみが選択されてよく、所与の時点では、１つだけのモードが選択されても良い。しかし、本発明の他の実施形態では、他の従来型テストの実行モードを含む他のテスト・モードが方法に組み込まれても良いことが、当業者には明らかであろう。
【００７８】
ステップ２５４において、もしパターン・テスト・モードが選択されたとすれば（例えば、マイクロコントローラ２０４（図４Ａ）又は１３９（図５）によって）、方法ステップのフローはステップ２５５へ進む。ステップ２５５では、テストされるメモリ・デバイス（ＤＵＴ）へパターン・テストが適用される
パターン・テストは、全ての生成されたテスト・パターンが印加されるか、全ての予め選択されたテスト・パターンが印加されてしまうまで、指定された持続時間の間継続しても良い。ステップ２５６において、もしＤＵＴが更なるテストを施されるのであれば、方法ステップのフローは、他のテスト・モードが選択されるステップ２５２へ戻る。さもなければ、方法ステップのフローは、テスト方法の終わりをマークするステップ２５７へ進む。
【００７９】
ステップ２５４において、もしパターン・テスト・モードが選択されなかったならば、ステップ２５８が実行される。ステップ２５８では、挙動テスト・モードが選択されたかどうかを、コントローラが決定する。もし選択されたのであれば、方法ステップのフローは、挙動テストが実行されるステップ２６０へ進む。即ち、アプリケーション・システムから発生した入力がＤＵＴへ印加される。挙動テストが完了したとき（例えば、指定された持続時間の後か、手作業によって終了したときか、予め指定されたイベントが発生したとき）、方法ステップのフローは、前述したステップ２５６へ進む。
【００８０】
図７Ａ及び図７Ｂは、挙動テストがＤＵＴの上で実行される挙動テスト方法の２つの代替の実施形態を表す。挙動テストは、図６のステップ２６０で実行されても良い。
【００８１】
図７Ａを参照すると、図４Ａの挙動テスト・システム１６８に類似したアーキテクチャを有する挙動テスト・システムを使用して実行される挙動テスト方法が、ステップ３００ａから始まる。
【００８２】
ステップ３１０ａにおいて、システム・メモリへ接続されたシステム・メモリ・コントローラへ送信されている全ての信号（好ましくは、メモリ・バス上をシステム・メモリ・コントローラへ送信されている信号は除外される）のコピーが、１つ又は複数のテスト・コンポーネントを介して、ＤＵＴへ接続されたテスト・コントローラへリダイレクトされる。
【００８３】
ステップ３２０ａにおいて、例えば、ロジック・デバイスを使用して、システム・メモリ・コントローラによって送信される信号（好ましくは、システム・メモリ・コントローラから出力される信号であって、システム・メモリへの出力を含まない信号）が、テスト・コントローラによって送信される信号（好ましくは、テスト・コントローラから出力される信号であって、ＤＵＴへの出力を含まない信号）と比較される。
【００８４】
ステップ３３０ａにおいて、比較の結果は、例えば、マイクロコントローラ、又は１つ又は複数の他の出力デバイス又は電子コンポーネントへ直接出力される。
【００８５】
ステップ３４０ａにおいて、もし挙動テストが終了すべきであるとの表示があれば、方法ステップのフローは、方法の終了をマークするステップ３５０ａへ進む。さもなければ、方法ステップのフローは、方法ステップが繰り返されるステップ３１０ａへ進む。
【００８６】
図７Ｂを参照すると、本発明に従った挙動テスト方法の他の実施形態が、ステップ３００ｂで始まる。挙動テストが実行される挙動テスト方法のこの実施形態は、図５の挙動テスト・システム２１８（又は、図３の挙動テスト・システム１１８）と類似したアーキテクチャを有する挙動テスト・システムで使用されることができる。
【００８７】
ステップ３１０ｂで、システム・メモリへ送信されている全ての信号のコピーが、１つ又は複数のテスト・コンポーネントを介して、テストされるメモリ・デバイス（ＤＵＴ）へリダイレクトされる。
【００８８】
ステップ３２０ｂで、システム・メモリから読み出されたデータのコピーが、ＤＵＴから読み出されたデータと比較される。
【００８９】
データは、ステップ３１０ｂでシステム・メモリ及びＤＵＴへ複数回書き込まれてよく、その後、データはステップ３２０ｂでシステム・メモリ又はＤＵＴから読み出される。
【００９０】
ステップ３３０ｂで、図７Ａのステップ３３０ａと同じように、比較の結果が出力される。
【００９１】
ステップ３４０ｂで、もし挙動テストを終了すべきであるとの表示が存在すれば、方法ステップのフローは、方法の終了をマークするステップ３５０ｂへ進む。さもなければ、方法ステップのフローは、方法のステップが繰り返されるステップ３１０ｂへ進む。
【００９２】
ＤＵＴは、システム・メモリがアプリケーション・システム内の実際の動作環境で動作するのと同じ動作及び動作順序を実行するのが有利である。
【００９３】
図３又は図５のシステムは、図４Ａのシステムよりも構成が容易であるが、図３及び図５のＤＵＴ１２５は、システム・メモリへ接続されたコントローラのタイプから独立した信号を受け取ることが注目される。メモリ・デバイスは、取り付けられたコントローラのタイプに依存して異なるように動作するから（コントローラ・チップの出力とメモリ・デバイスへの入力との間に、インピーダンスのミスマッチがあるため）、ＤＵＴへ導かれている信号の幾つかの特性は、システム・メモリへ送信されている信号と正確に同じではないかも知れない。なぜなら、図３及び図５のＤＵＴは、コントローラへ接続されないからである。例えば、コントローラ及び接続されたメモリ・デバイス間のインピーダンス・ミスマッチは、信号が所望の電圧レベルをアンダシュート又はオーバシュートしてメモリ・デバイスへ送信される原因となる。所望の電圧レベルからのこれらの偏差は、或る場合には、メモリ・デバイスの出力にエラーを生じる。従って、コントローラがＤＵＴへ接続される図４Ａのシステムは、もしテスト・コントローラ１９２がシステム・メモリ・コントローラ４２と実質的に同じように振る舞うならば、より大きな正確度の挙動テストを提供するであろう。このような場合は、テスト・コントローラ１９２及びシステム・メモリ・コントローラ４２が機能的に同等であり、同じタイプであるような場合（例えば、同じロット番号及び日付コードを有する場合）であろう。
【００９４】
ここで説明されるシステム内の幾つかのデバイス、例えば、テスト・パターン発生器、データ受信器、及び比較器は、所望の機能を実行するようにプログラムされるマイクロプロセッサ、又は代替的に、チップ上で実現される状態マシーン、メモリ・デバイスへ接続されるロジック回路、これらの組み合わせ、又は既知の適切な実施形態を使用して実現されても良い。
【００９５】
テストされるメモリ・デバイスは、単一のメモリ・チップ、多数のメモリ・チップ、又はメモリ・モジュールから構成されても良いことが、当業者には明らかであろう。
【００９６】
本発明の変形の実施形態において、予想データと、テストされるデバイスから得られたデータとの間の比較（図７Ａのステップ３２０ａ及び図７Ｂのステップ３２０ｂで実行されるような）の結果は、エラー・ログ・ユニットの中にログされても良い。
【００９７】
本発明の変形の実施形態において、メモリ・バスのワイヤへワイヤを直接接続して図３又は図５のメモリ・バスをタップする代わりに、１つ又は複数のシステム・メモリ・モジュールがボード上に取り付けられても良い。更に、このボード上でドライバがメモリ・バスの制御線、アドレス線、及びデータ線へ接続される。これらのドライバは、一連のトランシーバ及び／又はドライバへのケーブル（例えば、ＬＶＤＳケーブル）を介して、それらの線の上の信号を駆動し、信号をテスト・コンポーネントへ導く。メモリ・バスをタップするそのような代替の配列及び装置の１つは、図８に示される。
【００９８】
本発明の変形の実施形態において、テストされるデバイスへ施されるテストの信頼性、正確性、及び範囲は、選択されたテスト・コンポーネント、及びテストされるデバイスに関して、様々な動作パラメータを変更する手段を設けることによって更に改善されても良い。この実施形態において、異なった動作パラメータの或る範囲のもとでパラメータ・テストが実行される。このテストは、それらの範囲の極値で実行されるテストを含む。挙動テスト・システムは、別個のテスト・モードでパラメータ・テストが実行されるように構成されても良い。
【００９９】
例えば、図９を参照すると、パラメータ制御デバイス４００が、図５の挙動テスト・システムへ付け加えられている。例えば、ＶＤＤ、ＶＤＤＱ、ＶＴＴ、ＶＲＥＦを含む多数の動作パラメータを変更するため、パラメータ制御デバイス４００をＤＵＴ１２５へ接続することができる。更に、例えば、セットアップ／保持時間、ドライバの強さ、スキューレート、信号の上昇／下降時間、ＶＯＬ、ＶＯＨを含む多数の動作パラメータを変更するため、パラメータ制御デバイス４００を、ＤＵＴ１２５へ接続されたドライバ２２４へ接続することができる。例えば、読み出しストローブ・タイミング、ＶＩＨ、ＶＩＬを含む多数の動作パラメータを変更するため、パラメータ制御デバイス４００をデータ受信器１３６へ接続することができる。動作パラメータを、テスト・コンポーネントが現実のアプリケーション・システムの中で直面するパラメータの範囲内で変更することによって、テストされるデバイスの更に包括的なテストを達成することができる。
【０１００】
本発明の変形の実施形態において、テストされるデバイスへ施されるテストの信頼性、正確性、及び範囲は、挙動テスト・システムが動作する様々な電気的操作条件（例えば、温度、湿度）を変更する手段を設けることによって、更に改善されても良い。この実施形態において、異なった動作条件の範囲でテストが実行される挙動テストが実行される。このテストは、それらの範囲の極値で実行されるテストを含む。このテスト方法は、環境テストと呼ばれても良い。
【０１０１】
本発明の変形の実施形態において、挙動テスト・システムの幾つかのコンポーネントに関して、コンポーネントの機能は、説明で指定された特定のコンポーネントによって実行される必要はないことが、当業者には明らかであろう。例えば、図４Ａのロジック・デバイス１９０の機能は、幾つかの電子コンポーネントによって実行されてもよく、単一の電子デバイスによって実行されることに限定される必要はないことが、当業者には明らかであろう。更なる例として、本明細書で説明された幾つかのデバイスの機能は、より少ない数（少なくとも１つ）の電子コンポーネントによって実行されるように組み合わせられても良いことが、当業者には明らかであろう。
【０１０２】
本発明の変形の実施形態において、メモリ・アプリケーション・システムは、パーソナル・コンピュータに限定されず、例えば、ビデオ・ゲーム、ボイス・レコーダ、ネットワーク・サーバ、ディジタル・テレビ、ＭＰ３プレーヤ、カメラ、携帯電話、メモリ・デバイスを使用するマイクロプロセッサ・ベース・デバイス、又は事実上メモリ・デバイスを使用する任意の電子デバイス、システム、又はボックスであっても良い。
【０１０３】
本発明の変形実施形態のシステムを示す図１０を参照すると、アプリケーション・システムからのタップされた信号を、テスト・コンポーネントの複数のセットへ供給することができ、１つ又は複数のトランシーバ及び／又はロジック・デバイスの助けを借りて、多くのデバイスを並列及び同時にテストすることができる。
【０１０４】
本発明の変形の実施形態において、テストされるデバイスは、製造ラインから直接出て来たテスト前の集積回路デバイスであるか、以前に、障害を有するものとして分類されるか、または製造者によって不合格とされた集積回路デバイスである。デバイスは、厳格な一般的仕様を満たさないため製造者によって最初は不合格とされても、そのデバイスは、それほど厳格ではない仕様を満たすデバイスを使用する特定のアプリケーションには適しているかも知れない。従って、テストされるデバイスへ挙動テストを施し、デバイスの意図されたアプリケーションに特に適した範囲で、様々な動作パラメータを変更しながらテストを施すことによって、以前に障害を起こすか不合格とされたデバイスは挙動テストに合格し、特別のアプリケーションに適していることが分かるかも知れない。従って、挙動テストは、以前に障害を起こすか不合格とされたデバイスを再分類するために有用である。このように、本発明は、以前に障害を起こすか不合格とされたデバイスをテストして、そのようなデバイスが特別のアプリケーションのもとでは正常に機能する可能性を保証するために使用される方法及びシステムを提供する。
【０１０５】
本発明の変形の実施形態において、本明細書で説明されたシステム及び方法は、メモリ・アプリケーション・システムにおけるメモリ・デバイス（例えば、ＳＤＲＡＭ、ＳＲＡＭ、ＤＲＡＭ、ＥＤＯＲＡＭなど）のテストに限定されない。本発明は、更に、プロセッサ・チップ、特定用途向け集積回路（ＡＳＩＣ）チップ、データ通信デバイス、コンポーネント、ボックス、又は事実上、任意のアプリケーション・システムにおける任意のタイプの集積回路デバイスをテストするように構成されても良い。本発明は、アプリケーション・システムの中で動作しているシステム電子コンポーネントであってテストされるデバイスに類似したコンポーネントを位置決めし、そのシステム電子コンポーネントへ送信されている信号を搬送している接続をタップし、それらの信号のコピーを、テストされるデバイスへ導き、システム電子コンポーネントから送信された信号を、テストされるデバイスから送信された信号と比較し、テストされるデバイスが適正に働くかどうかを決定することによって、一般的に応用されても良い。
【０１０６】
代替的に、本発明は、アプリケーション・システム内のシステム電子コンポーネントへ接続されたシステム・コントローラ又は１つ又は複数の他の電子コンポーネントを位置決めし、そのシステム・コントローラ又は１つ又は複数の電子コンポーネントとの間を送信される信号を搬送する接続をタップし、それらの信号のコピーを、テストされるデバイスへ接続されたテスト・コントローラ又は１つ又は複数のテスト・コンポーネントへ導き（ここで、テスト・コントローラ又は１つ又は複数のテスト・コンポーネントは、システム・コントローラ又は１つ又は複数の電子コンポーネントと同じタイプであり、また同じ機能を有する）、システム・コントローラ又は１つ又は複数の電子コンポーネントによって送信された信号を、テスト・コントローラ又は１つ又は複数のテスト・コンポーネントによって送信された信号と比較し、テストされるデバイスが予想されたように実行するかどうかを決定することによって、応用されても良い。
【０１０７】
本発明の変形の実施形態において、本発明の挙動テスト・システムは、最初に、テストされるデバイス上で従来型テストのみが実行される従来型テスト・システムを修正することによって構成されても良い。例えば、本発明の挙動テスト・システムを構成するため、図１に示される従来技術の従来型テスト・システムのテスト・パターン発生器は、アプリケーション・システムからの入力を提供できる１つ又は複数のコンポーネント又はデバイスによって置換されても良い。
【０１０８】
本発明の変形の実施形態において、本発明の挙動テスト・システム及び方法は、デバイスがテストされる間にアプリケーション・システムが動作することを必要とせずに、実際のアプリケーション・システムから発生する信号を使用して、デバイスをテストできるように修正されても良い。例えば、本発明の好ましい実施形態に従って、適切なシステム接続をタップし、それらの接続の上にある信号のコピーを、テストされるデバイス（又は、テストされるデバイスへ接続されたコントローラ又は他のコンポーネント）へ導くことによって、テストされるデバイス（又は、テストされるデバイスへ接続されたコントローラ又は他のコンポーネント）へ印加されるアプリケーション・システム内のシステム接続上の信号は、メモリ又は記憶装置の中に記憶されても良い。本質的に、アプリケーション・システムによって生成されたテスト信号は、後で使用するためメモリ又は記憶装置の中にキャプチャ又は記録される。次に、記憶されたテスト信号は、例えば、ドライバ又はロジック・デバイスを使用して、テストされるデバイスへ印加されても良い。その結果、本発明のこれらの変形実施形態において、アプリケーション・システムは、デバイスをテストする間、必ずしも挙動テスト・システムの一部分である必要はない。しかし、実際のアプリケーション・システムから発生する信号が、デバイスをテストするために使用され、テストされるデバイスは依然として挙動テストを施される。テストされるデバイスは、意図されたアプリケーション環境で最終的に使用されるときの必要動作条件を表す条件を与えられる。本発明に従って設計された挙動テスト・システムの変形実施形態の例は、図１１Ａ、図１１Ｂ、図１１Ｃ、及び図１１Ｄに示される。これらの例は、それぞれ図３、図４Ａ、図５、及び図９のシステムの修正である。本発明のこれらの変形実施形態において、アプリケーション・システムによって生成された信号は、接続されたアプリケーション・システムからではなく、メモリ・デバイス４１０からテスト・コンポーネントによって受け取られる。しかし、メモリ・デバイス４１０は、実際のアプリケーション・システムから生成された信号を、テスト・コンポーネント１１９（図１１Ａ、図１１Ｃ、図１１Ｄ）又は１６９（図１１Ｂ）へ提供し、テストされるデバイス１２５（図１１Ａ、図１１Ｃ、図１１Ｄ）又はテスト・コントローラ１９２（図１１Ｂ）へ印加されるようにし、テストされるデバイス１２５又はテスト・コントローラ１９２の出力と比較されるようにする。マイクロコントローラ１３９（図１１Ａ、図１１Ｃ、図１１Ｄ）又は２０４（図１１Ｂ）は、Ｉ／Ｏ接続４１１を介して、他のデバイスから入力を受け取り、出力を提供しても良い。
【０１０９】
本発明の変形の実施形態において、アプリケーション・システム内の実際の信号を表すテスト信号は、シミュレーション・デバイスによってモデル化又はシミュレートされてよく、続いてメモリ又は記憶装置の中に記憶されても良い。記憶されたテスト信号は、例えば、ドライバ又はロジック・デバイスを使用して、テストされるデバイスへ印加されても良い。
【０１１０】
当業者に明らかであるように、本発明から逸脱することなく、ここで説明されたシステム及び方法の他の様々な修正及び適合化が可能である。本発明の範囲はクレイムで定義される。
【図面の簡単な説明】
【図１】
従来技術における、集積回路メモリ・デバイスの典型的な従来型テスト・システムを示す概略図である。
【図２Ａ】
従来技術における、メモリ・アプリケーション・システムの幾つかのコンポーネントを示す概略図である。
【図２Ｂ】
従来技術における、挙動テスト・システムの基本的アーキテクチャを示す概略図である。
【図２Ｃ】
従来技術における、典型的なＰＣアプリケーション・システムの幾つかのコンポーネントを示す概略図である。
【図３】
本発明の好ましい実施形態を示す概略図である。
【図４Ａ】
本発明の他の好ましい実施形態を示す概略図である。
【図４Ｂ】
２つの回路ボードを使用して実現された図４Ａの実施形態を示す概略図である。
【図５】
本発明の他の好ましい実施形態を示す概略図である。
【図６】
メモリ・チップをテストする方法で実行されるステップを示すフローチャートである。
【図７Ａ】
メモリ・チップが挙動テストを受ける方法の代替的実施形態におけるステップを示すフローチャートである。
【図７Ｂ】
メモリ・チップが挙動テストを受ける方法の代替的実施形態におけるステップを示すフローチャートである。
【図８】
本発明の変形の実施形態においてメモリ・バスをタップする配列及び装置を示す図である。
【図９】
パラメータ制御デバイスが使用される本発明の実施形態を示す概略図である。
【図１０】
テストされる多数のデバイスが並列にテストされる本発明の変形の実施形態を示す概略図である。
【図１１Ａ】
テスト・コンポーネントへ供給されるアプリケーション信号が、メモリ・デバイスの中に記憶される本発明の変形の実施形態を示す概略図である。
【図１１Ｂ】
テスト・コンポーネントへ供給されるアプリケーション信号が、メモリ・デバイスの中に記憶される本発明の変形の実施形態を示す概略図である。
【図１１Ｃ】
テスト・コンポーネントへ供給されるアプリケーション信号が、メモリ・デバイスの中に記憶される本発明の変形の実施形態を示す概略図である。
【図１１Ｄ】
テスト・コンポーネントへ供給されるアプリケーション信号が、メモリ・デバイスの中に記憶される本発明の変形の実施形態を示す概略図である。
Claims (84)
- テストされるデバイスである電子コンポーネントをテストする挙動テスト・システムであって、
（ａ）テスト信号が生成されるアプリケーション・システムであって、前記テスト信号はアプリケーション・システム内の基準デバイス及びテストされるデバイスの双方に印加され、基準デバイスはテストされるデバイスと同じタイプであるか機能的に同等である、アプリケーション・システムと、
（ｂ）アプリケーション・システム内のシステム接続へ接続されるタッピング接続であって、前記システム接続は基準デバイスへ接続される、タッピング接続と、
（ｃ）前記テスト信号をテストされるデバイスへ印加するために、前記タッピング接続へ接続される、テスト・コンポーネントと、
（ｄ）前記テスト信号に応答して基準デバイスから受け取られた信号を、テスト信号に応答して、テストされるデバイスから受け取られた信号と比較するデバイスと、
（ｅ）比較の結果を表示する手段と
を具備するシステム。 - 前記テスト・コンポーネントが、前記タッピング接続及び他のテスト・コンポーネントへ接続された少なくとも１つのトランシーバを含む、請求項１に記載のシステム。
- 前記少なくとも１つのトランシーバが、システム接続上を搬送されている信号の完全性に対する影響を最小にし、他のテスト・コンポーネント及びテストされるデバイスをアプリケーション・システムから分離するために使用される、請求項２に記載のシステム。
- システムが、更に、テストされるデバイスに従来型テストを施すためのデバイスを含む、請求項１に記載のシステム。
- テストされるデバイスへ従来型テストを施すための前記デバイスが、テスト・パターンを生成するデバイスである、請求項４に記載のシステム。
- テストされるデバイスへ従来型テストを施すための前記デバイスが、パラメータ制御デバイスである、請求項４に記載のシステム。
- テストされるデバイスである電子コンポーネントをテストする挙動テスト・システムであって、
（ａ）入力信号が生成されるアプリケーション・システムであって、前記入力信号はシステム・コントローラ及びテスト・コントローラの双方へ印加され、システム・コントローラがアプリケーション・システム内の基準デバイスへ接続され、前記システム・コントローラが、前記入力信号に応答して基準デバイスへ印加される第１のテスト信号を生成し、前記テスト・コントローラが、テストされるデバイスへ接続され、前記テスト・コントローラが、入力信号に応答して、テストされるデバイスへ印加される第２のテスト信号を生成し、基準デバイスが、テストされるデバイスと同じタイプであるか機能的に同等である、アプリケーション・システム
（ｂ）アプリケーション・システム内のシステム接続へ接続されるタッピング接続であって、前記システム接続が前記システム・コントローラへ接続される、タッピング接続と、
（ｃ）前記テスト信号を前記テスト・コントローラへ印加するため、前記タッピング接続へ接続されるテスト・コンポーネントと、
（ｄ）前記システム・コントローラからの入力信号に応答して受け取られた信号を、前記テスト・コントローラからの入力信号に応答して受け取られた信号と比較するデバイスと、
（ｅ）比較の結果を表示する手段と
を具備するシステム。 - 前記テスト・コンポーネントが、前記タッピング接続及び他のテスト・コンポーネントへ接続された少なくとも１つのトランシーバを含む、請求項７に記載のシステム。
- 前記少なくとも１つのトランシーバが、システム接続上を搬送されている信号の完全性に対する影響を最小にし、他のテスト・コンポーネント及びテストされるデバイスをアプリケーション・システムから分離するために使用される、請求項８に記載のシステム。
- テストされるデバイスへ従来型テストを施すためのデバイスを更に含む、請求項７に記載のシステム。
- テストされるデバイスへ従来型テストを施すための前記デバイスが、テスト・パターンを生成するデバイスである、請求項１０に記載のシステム。
- テストされるデバイスへ従来型テストを施すための前記デバイスが、パラメータ制御デバイスである、請求項１０に記載のシステム。
- 前記テスト・コントローラが、第２のアプリケーション・システムのシステム・コントローラである、請求項７に記載のシステム。
- 電子コンポーネントをテストする挙動テスト・システムであって、
（ａ）少なくとも１つのテスト信号が生成されるアプリケーション・システムと、
（ｂ）前記アプリケーション・システム内の基準デバイスと、
（ｃ）テストされるデバイスである電子コンポーネントと、
（ｄ）アプリケーション・システム及び電子コンポーネントへ接続されたテスト・コンポーネントであって、テスト・コンポーネントは、アプリケーション・システムから電子コンポーネントへ複数の信号を導くように構成され、電子コンポーネントが障害を起こす場合にアプリケーション・システムは障害を起こさない、テスト・コンポーネントと、
（ｅ）前記基準デバイスからの出力を、電子コンポーネントからの出力と比較する手段と
を具備するシステム。 - 前記電子コンポーネントが、メモリ・チップ、特定用途向け集積回路チップ、プロセッサ・チップ、データ通信デバイス、電子デバイスのうちの１つである、請求項１４に記載のシステム。
- 前記テスト・コンポーネントが少なくとも１つのトランシーバを含む、請求項１４に記載のシステム。
- 前記電子コンポーネントが、パーソナル・コンピュータ、ビデオ・ゲーム、ボイス・レコーダ、ネットワーク・サーバ、ディジタル・テレビ、ＭＰ３プレーヤ、カメラ、携帯電話、少なくとも１つのメモリ・チップを使用するマイクロプロセッサ・ベース・デバイス、少なくとも１つのメモリ・チップを使用する電子デバイス、少なくとも１つのメモリ・チップを使用する電子システム、少なくとも１つのメモリ・チップを使用する電子ボックスのうちの少なくとも１つで使用されるメモリ・チップである、請求項１５に記載のシステム。
- テストされるデバイスへ従来型テストを施すためのデバイスを更に含む、請求項１４に記載のシステム。
- テストされるデバイスへ従来型テストを施すための前記デバイスが、テスト・パターンを生成するデバイスである、請求項１８に記載のシステム。
- テストされるデバイスへ従来型テストを施すための前記デバイスが、パラメータ制御デバイスである、請求項１８に記載のシステム。
- 集積回路デバイスをテストする挙動テスト方法であって、
（ａ）第１の集積回路デバイスへ入力を提供し、ここで前記入力は、アプリケーション・システムの第２の集積回路デバイスへ伝えられた複数の信号のコピーを含み、
（ｂ）前記入力に応答して第１の集積回路デバイスによって提供された信号を、第２の集積回路デバイスへ伝えられた信号に応答して第２の集積回路デバイスによって提供された信号と比較する、
方法。 - 前記第１及び第２の集積回路デバイスの各々が、メモリ・チップ、特定用途向け集積回路チップ、プロセッサ・チップ、データ通信デバイス、電子コンポーネントのうちの１つである、請求項２１に記載の方法。
- 前記アプリケーション・システムが、パーソナル・コンピュータ、ビデオ・ゲーム、ボイス・レコーダ、ネットワーク・サーバ、ディジタル・テレビ、ＭＰ３プレーヤ、カメラ、携帯電話、少なくとも１つのメモリ・チップを使用するマイクロプロセッサ・ベース・デバイス、少なくとも１つのメモリ・チップを使用する電子デバイス、少なくとも１つのメモリ・チップを含む電子システム、少なくとも１つのメモリ・チップを含む電子ボックスのうちの１つである、請求項２２に記載の方法。
- 複数の第１の集積回路デバイスが並列にテストされる、請求項２２に記載の方法。
- テストされるデバイスへ従来型テストを施すステップを更に含む、請求項２１に記載の方法。
- テストされるデバイスへ従来型テストを施す前記ステップが、テストされるデバイスへテスト・パターンを印加することを含む、請求項２５に記載の方法。
- テストされるデバイスへ従来型テストを施す前記ステップが、少なくとも１つのテスト・コンポーネントの動作パラメータを修正することを含む、請求項２５に記載の方法。
- 前記第１の集積回路デバイスは、以前に、障害を有するものとして分類されたか製造者によって不合格とされたデバイスである、請求項２１に記載の方法。
- ステップ（ｂ）における比較の結果を出力するステップを更に含む、請求項２１に記載の方法。
- 前記比較の結果が、ディスプレイ、１つ又は複数の発光ダイオード、１つ又は複数のエラー・インディケータ、出力デバイスのうちの少なくとも１つの上に呈示される、請求項２９に記載の方法。
- 前記比較の結果が、メモリ・デバイス、記憶装置のうちの１つに記憶される、請求項２９に記載の方法。
- 前記比較の結果が、ロジック・デバイス、プロセッサ、アプリケーション・システム、マイクロコントローラ、ネットワークのうちの１つへ導かれる、請求項２９に記載の方法。
- 集積回路デバイスをテストする方法であって、
（ａ）第１の複数の信号を第１の集積回路デバイスへ送信し、ここで前記第１の集積回路デバイスは、テストされるデバイスであり、前記第１の複数の信号は、アプリケーション・システムの中で動作している第２の集積回路デバイスへ送信された第２の複数の信号と論理的に同じであり、
（ｂ）前記第１の複数の信号の少なくとも１つに対する、第１の集積回路デバイスによる第１の応答を決定し、
（ｃ）前記第２の複数の信号の少なくとも１つに対する、第２の集積回路デバイスによる第２の応答を決定し、
（ｄ）前記第１の応答及び第２の応答を比較する
ことを含む方法。 - 前記第１の複数の信号が、前記第２の集積回路デバイスと、前記アプリケーション・システムの中の他のコンポーネントとの間の接続をタップし、それらの接続によって搬送された信号をコピーすることによって得られる、請求項３３に記載の方法。
- 前記第１及び第２の集積回路デバイスの各々が、メモリ・チップ、特定用途向け集積回路チップ、プロセッサ・チップ、データ通信デバイス、電子コンポーネントのうちの１つである、請求項３４に記載の方法。
- 前記アプリケーション・システムが少なくとも１つの電子回路を含み、前記少なくとも１つの電子回路の１つが、前記第２の集積回路デバイスを含むか、それに接続される、請求項３５に記載の方法。
- 前記アプリケーション・システムが、パーソナル・コンピュータ、ビデオ・ゲーム、ボイス・レコーダ、ネットワーク・サーバ、ディジタル・テレビ、ＭＰ３プレーヤ、カメラ、携帯電話、少なくとも１つのメモリ・チップを使用するマイクロプロセッサ・ベース・デバイス、少なくとも１つのメモリ・チップを使用する電子デバイス、少なくとも１つのメモリ・チップを含む電子システム、少なくとも１つのメモリ・チップを含む電子ボックスのうちの１つである、請求項３６に記載の方法。
- ステップ（ｄ）における比較の結果を出力するステップを更に含む、請求項３３に記載の方法。
- 前記比較の結果が、ディスプレイ、１つ又は複数の発光ダイオード、１つ又は複数のエラー・インディケータ、出力デバイスのうちの少なくとも１つの上に呈示される、請求項３８に記載の方法。
- 前記比較の結果が、メモリ・デバイス、記憶装置のうちの１つに記憶される、請求項３８に記載の方法。
- 前記比較の結果が、ロジック・デバイス、プロセッサ、アプリケーション・システム、マイクロコントローラ、ネットワークのうちの１つへ導かれる、請求項３８に記載の方法。
- 複数の第１の集積回路デバイスが並列にテストされる、請求項３５に記載の方法。
- テストされるデバイスへ従来型テストを施すステップを更に含む、請求項３３に記載の方法。
- テストされるデバイスへ従来型テストを施す前記ステップが、テストされるデバイスへテスト・パターンを印加することを含む、請求項４３に記載の方法。
- テストされるデバイスへ従来型テストを施す前記ステップが、少なくとも１つのテスト・コンポーネントの動作パラメータを修正することを含む、請求項４３に記載の方法。
- 前記第１の集積回路デバイスは、以前に、障害を有するものとして分類されたか製造者によって不合格とされたデバイスである、請求項３３に記載の方法。
- 集積回路デバイスをテストする方法であって、
（ａ）第１の複数の信号を第１のコントローラへ送信し、ここで前記第１のコントローラは第１の集積回路デバイスへ接続され、前記第１の集積回路デバイスは、テストされるデバイスであり、前記第１の複数の信号は、第２のコントローラへ送信された第２の複数の信号と論理的に同じであり、前記第２のコントローラは第２の集積回路デバイスへ接続され、前記第２のコントローラ及び前記第２の集積回路デバイスはアプリケーション・システムの中で動作し、
（ｂ）前記第１の複数の信号の少なくとも１つに対する、第１のコントローラによる第１の応答を決定し、
（ｃ）前記第２の複数の信号の少なくとも１つに対する、第２のコントローラによる第２の応答を決定し、
（ｄ）前記第１の応答及び第２の応答を比較する
ことを含む方法。 - 前記第１及び第２のコントローラが機能的に同等である、請求項４７に記載の方法。
- 前記第１の複数の信号が、前記第２のコントローラと、前記アプリケーション・システム内の第２の集積回路デバイスではないコンポーネントとの間の少なくとも１つの接続をタップすることによって得られる、請求項４７に記載の方法。
- 前記第１及び第２の集積回路デバイスの各々が、メモリ・チップ、特定用途向け集積回路チップ、プロセッサ・チップ、データ通信デバイス、電子コンポーネントのうちの１つである、請求項４９に記載の方法。
- 前記アプリケーション・システムが少なくとも１つの電子回路を含み、前記少なくとも１つの電子回路のうちの１つが、前記第２の集積回路デバイスを含むか、それに接続される、請求項５０に記載の方法。
- 前記アプリケーション・システムが、パーソナル・コンピュータ、ビデオ・ゲーム、ボイス・レコーダ、ネットワーク・サーバ、ディジタル・テレビ、ＭＰ３プレーヤ、カメラ、携帯電話、少なくとも１つのメモリ・チップを使用するマイクロプロセッサ・ベース・デバイス、少なくとも１つのメモリ・チップを使用する電子デバイス、少なくとも１つのメモリ・チップを含む電子システム、少なくとも１つのメモリ・チップを含む電子ボックスのうちの１つである、請求項５０に記載の方法。
- ステップ（ｄ）における比較の結果を出力するステップを更に含む、請求項４７に記載の方法。
- 前記比較の結果が、ディスプレイ、１つ又は複数の発光ダイオード、１つ又は複数のエラー・インディケータ、出力デバイスのうちの少なくとも１つの上に呈示される、請求項５３に記載の方法。
- 前記比較の結果が、メモリ・デバイス、記憶装置のうちの１つに記憶される、請求項５３に記載の方法。
- 前記比較の結果が、ロジック・デバイス、プロセッサ、アプリケーション・システム、マイクロコントローラ、ネットワークのうちの１つへ導かれる、請求項５３に記載の方法。
- 複数の第１の集積回路デバイスが並列にテストされる、請求項５０に記載の方法。
- テストされるデバイスへ従来型テストを施すステップを更に含む、請求項４７に記載の方法。
- テストされるデバイスへ従来型テストを施す前記ステップが、テストされるデバイスへテスト・パターンを印加することを含む、請求項５８に記載の方法。
- テストされるデバイスへ従来型テストを施す前記ステップが、少なくとも１つのテスト・コンポーネントの動作パラメータを修正することを含む、請求項５８に記載の方法。
- 前記第１の集積回路デバイスは、以前に、障害を有するものとして分類されたか製造者によって不合格とされたデバイスである、請求項４７に記載の方法。
- 集積回路デバイスをテストするシステムであって、
（ａ）テストされるデバイスである第１の集積回路デバイスと、
（ｂ）アプリケーション・システムの中で動作している第２の集積回路デバイスと、
（ｃ）前記第２の集積回路デバイスを前記アプリケーション・システム内の他のコンポーネントへ接続する複数のシステム接続と、
（ｄ）前記第１の集積デバイス及び前記複数のシステム接続へ接続された複数のテスト・コンポーネントであって、前記複数のシステム接続によって搬送された信号を前記第１の集積回路デバイスへ導くように構成された複数のテスト・コンポーネントと、
（ｅ）前記信号への、第１及び第２の集積回路デバイスによる応答を比較する比較器と
を具備するシステム。 - 前記第１及び第２のの集積回路デバイスの各々が、メモリ・チップ、特定用途向け集積回路チップ、プロセッサ・チップ、データ通信デバイス、電子コンポーネントのうちの１つである、請求項６２に記載のシステム。
- 前記アプリケーション・システムが少なくとも１つの電子回路を含み、前記少なくとも１つの電子回路の１つが、前記第２の集積回路デバイスを含むか、それに接続される、請求項６３に記載のシステム。
- 前記アプリケーション・システムが、パーソナル・コンピュータ、ビデオ・ゲーム、ボイス・レコーダ、ネットワーク・サーバ、ディジタル・テレビ、ＭＰ３プレーヤ、カメラ、携帯電話、少なくとも１つのメモリ・チップを使用するマイクロプロセッサ・ベース・デバイス、少なくとも１つのメモリ・チップを使用する電子デバイス、少なくとも１つのメモリ・チップを含む電子システム、少なくとも１つのメモリ・チップを含む電子ボックスのうちの１つである、請求項６３に記載のシステム。
- テストされるデバイスへ従来型テストを施すためのデバイスを更に含む、請求項６２に記載のシステム。
- テストされるデバイスへ従来型テストを施すための前記デバイスが、テスト・パターンを生成するデバイスである、請求項６６に記載のシステム。
- テストされるデバイスへ従来型テストを施すための前記デバイスが、パラメータ制御デバイスである、請求項６６に記載のシステム。
- 入力選択器デバイスを更に含み、前記入力選択器デバイスが、テストされるデバイスへ従来型テストを施すための前記デバイスから前記第１の集積回路デバイスへ入力を提供すること及び複数のシステム接続によって搬送される信号を前記第１の集積回路デバイスへ提供することの間で切り替えるように構成される、請求項６６に記載のシステム。
- 前記比較器へ接続されたエラー・ログ・ユニットを更に含み、前記エラー・ログ・ユニットが、マイクロコントローラ、ネットワーク、ディスプレイ、１つ又は複数の発光ダイオード、１つ又は複数のエラー・インディケータ、プロセッサ、アプリケーション・システム、ロジック・デバイス、記憶装置、出力デバイス、メモリ・デバイスのうちの少なくとも１つへ比較の結果を導くように構成される、請求項６２に記載のシステム。
- 集積回路デバイスをテストするシステムであって、
（ａ）テストされるデバイスである第１の集積回路デバイスと、
（ｂ）前記第１の集積回路デバイスへ接続された第１のコントローラと、
（ｃ）アプリケーション・システムの中で動作している第２の集積回路デバイスと、
（ｄ）前記第２の集積回路デバイスへ接続された第２のコントローラであって、前記アプリケーション・システムの中で動作している第２のコントローラと、
（ｅ）前記第２のコントローラを、前記第２の集積回路デバイス以外の前記アプリケーション・システム内の他のコンポーネントへ接続する複数のシステム接続と、
（ｆ）少なくとも１つの電子コンポーネント及び接続を含む複数のテスト・コンポーネントであって、前記第１のコントローラ及び前記複数のシステム接続へ接続され、前記複数のシステム接続によって搬送された信号を前記第１のコントローラへ導くように構成されている複数のテスト・コンポーネントと、
（ｇ）前記第１及び第２のコントローラによる前記信号への応答を比較するように構成された比較器と
を具備するシステム。 - 前記第１及び第２のコントローラが機能的に同等である、請求項７１に記載のシステム。
- 前記第１及び第２の集積回路デバイスの各々が、メモリ・チップ、特定用途向け集積回路チップ、プロセッサ・チップ、データ通信デバイス、電子コンポーネントのうちの１つである、請求項７１に記載のシステム。
- 前記アプリケーション・システムが少なくとも１つの電子回路を含み、前記少なくとも１つの電子回路の１つが、前記第２の集積回路デバイスを含むか、それに接続される、請求項７３に記載のシステム。
- 前記アプリケーション・システムが、パーソナル・コンピュータ、ビデオ・ゲーム、ボイス・レコーダ、ネットワーク・サーバ、ディジタル・テレビ、ＭＰ３プレーヤ、カメラ、携帯電話、少なくとも１つのメモリ・チップを使用するマイクロプロセッサ・ベース・デバイス、少なくとも１つのメモリ・チップを使用する電子デバイス、少なくとも１つのメモリ・チップを含む電子システム、少なくとも１つのメモリ・チップを含む電子ボックスのうちの１つである、請求項７４に記載のシステム。
- テストされるデバイスへ従来型テストを施すためのデバイスを更に含む、請求項７１に記載のシステム。
- テストされるデバイスへ従来型テストを施すための前記デバイスが、テスト・パターンを生成するデバイスである、請求項７６に記載のシステム。
- テストされるデバイスへ従来型テストを施すための前記デバイスが、パラメータ制御デバイスである、請求項７６に記載のシステム。
- 入力選択器デバイスを更に含み、前記入力選択器デバイスが、テストされるデバイスへ従来型テストを施すための前記デバイスから入力を提供すること及び複数のシステム接続によって搬送されている信号を第１の集積回路デバイス及び第１のコントローラのうちの１つへ提供することの間で切り替えるように構成される、請求項７６に記載のシステム。
- 前記比較器に接続されたエラー・ログ・ユニットを更に含み、前記エラー・ログ・ユニットが、マイクロコントローラ、ネットワーク、ディスプレイ、１つ又は複数の発光ダイオード、１つ又は複数のエラー・インディケータ、プロセッサ、アプリケーション・システム、ロジック・デバイス、記憶装置、出力デバイス、メモリ・デバイスのうちの少なくとも１つへ比較の結果を導くように構成される、請求項７１に記載のシステム。
- 集積回路デバイスをテストするシステムであって、
（ａ）テスト・デバイスと、
（ｂ）テスト信号のための記憶装置と、
（ｃ）前記テスト・デバイス及び前記記憶装置へ接続された複数のテスト・コンポーネントであって、前記記憶装置に記憶された第１の複数の信号を前記テスト・デバイスへ導くように構成されたテスト・コンポーネントと、
（ｄ）前記テスト・デバイスの出力を、前記記憶装置に記憶された第２の複数の信号と比較する比較器と
を具備するシステム。 - 前記テスト信号が、
（ａ）アプリケーション・システムから発生し、アプリケーション・システムのコンポーネントへの入力及びアプリケーション・システムの前記コンポーネントからの出力を含むシステム信号であって、アプリケーション・システムの前記コンポーネントが、前記テスト・デバイスと同じタイプであるか機能的に同等であるシステム信号のコピー、又は
（ｂ）シミュレーション・デバイスによって生成され、アプリケーション・システムから発生したシステム信号をシミュレートするシミュレーション信号であって、前記システム信号は、アプリケーション・システムのコンポーネントへの入力及びアプリケーション・システムの前記コンポーネントからの出力を含み、アプリケーション・システムの前記コンポーネントは、前記テスト・デバイスと同じタイプであるか機能的に同等であるシミュレーション信号のうちの１つである、請求項８１に記載のシステム。 - 前記テスト・デバイスが集積回路デバイスであり、前記集積回路デバイスが、テストされるデバイスである、請求項８２に記載のシステム。
- 前記テスト・デバイスが、集積回路デバイスに接続されたコントローラであり、前記集積回路デバイスが、テストされるデバイスである、請求項８２に記載のシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US67839700A | 2000-10-03 | 2000-10-03 | |
| PCT/CA2001/001365 WO2002029824A2 (en) | 2000-10-03 | 2001-09-26 | System and method for testing integrated circuit devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004510171A true JP2004510171A (ja) | 2004-04-02 |
Family
ID=24722608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002533313A Pending JP2004510171A (ja) | 2000-10-03 | 2001-09-26 | 集積回路デバイスをテストするシステム及び方法 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JP2004510171A (ja) |
| AU (1) | AU2001293574A1 (ja) |
| CA (1) | CA2419939A1 (ja) |
| GB (1) | GB2382663A (ja) |
| TW (1) | TW580578B (ja) |
| WO (1) | WO2002029824A2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011029725A (ja) * | 2009-07-21 | 2011-02-10 | Sony Corp | 固体撮像装置 |
| TWI395960B (zh) * | 2006-11-27 | 2013-05-11 | Hon Hai Prec Ind Co Ltd | 資料傳輸測試設備及方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW548414B (en) | 2002-01-29 | 2003-08-21 | Via Tech Inc | Automatic integrated circuit overall machine testing system, apparatus and its method |
| US7363033B2 (en) | 2002-02-15 | 2008-04-22 | Telefonaktiebolaget Lm Ericsson (Publ) | Method of and system for testing equipment during manufacturing |
| US8079015B2 (en) | 2002-02-15 | 2011-12-13 | Telefonaktiebolaget L M Ericsson (Publ) | Layered architecture for mobile terminals |
| US7536181B2 (en) | 2002-02-15 | 2009-05-19 | Telefonaktiebolaget L M Ericsson (Publ) | Platform system for mobile terminals |
| US7415270B2 (en) | 2002-02-15 | 2008-08-19 | Telefonaktiebolaget L M Ericsson (Publ) | Middleware services layer for platform system for mobile terminals |
| TW567329B (en) * | 2002-07-30 | 2003-12-21 | Via Tech Inc | Auto system-level test apparatus and method |
| US7350211B2 (en) | 2002-09-23 | 2008-03-25 | Telefonaktiebolaget Lm Ericsson (Publ) | Middleware application environment |
| US7149510B2 (en) | 2002-09-23 | 2006-12-12 | Telefonaktiebolaget Lm Ericsson (Publ) | Security access manager in middleware |
| US7478395B2 (en) | 2002-09-23 | 2009-01-13 | Telefonaktiebolaget L M Ericsson (Publ) | Middleware application message/event model |
| DE60309128T2 (de) * | 2003-02-13 | 2007-02-01 | Matsushita Electric Industrial Co., Ltd., Kadoma | LSI-Testanordnung |
| DE102004021267B4 (de) | 2004-04-30 | 2008-04-17 | Infineon Technologies Ag | Verfahren zum Testen eines Speicherbausteins und Prüfanordnung |
| US20070058456A1 (en) * | 2005-09-09 | 2007-03-15 | Rico Srowik | Integrated circuit arrangement |
| US7539912B2 (en) | 2005-12-15 | 2009-05-26 | King Tiger Technology, Inc. | Method and apparatus for testing a fully buffered memory module |
| US7848899B2 (en) | 2008-06-09 | 2010-12-07 | Kingtiger Technology (Canada) Inc. | Systems and methods for testing integrated circuit devices |
| US8356215B2 (en) | 2010-01-19 | 2013-01-15 | Kingtiger Technology (Canada) Inc. | Testing apparatus and method for analyzing a memory module operating within an application system |
| US8918686B2 (en) | 2010-08-18 | 2014-12-23 | Kingtiger Technology (Canada) Inc. | Determining data valid windows in a system and method for testing an integrated circuit device |
| US9003256B2 (en) | 2011-09-06 | 2015-04-07 | Kingtiger Technology (Canada) Inc. | System and method for testing integrated circuits by determining the solid timing window |
| US8724408B2 (en) | 2011-11-29 | 2014-05-13 | Kingtiger Technology (Canada) Inc. | Systems and methods for testing and assembling memory modules |
| US9117552B2 (en) | 2012-08-28 | 2015-08-25 | Kingtiger Technology(Canada), Inc. | Systems and methods for testing memory |
| CN112363875B (zh) * | 2020-10-21 | 2023-04-07 | 海光信息技术股份有限公司 | 一种系统缺陷检测方法、设备、电子设备和存储介质 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4001818A (en) * | 1975-10-22 | 1977-01-04 | Storage Technology Corporation | Digital circuit failure detector |
| CA1163721A (en) * | 1980-08-18 | 1984-03-13 | Milan Slamka | Apparatus for the dynamic in-circuit testing of electronic digital circuit elements |
| US6055653A (en) * | 1998-04-27 | 2000-04-25 | Compaq Computer Corporation | Method and apparatus for testing gang memory modules |
-
2000
- 2000-10-13 TW TW89121386A patent/TW580578B/zh not_active IP Right Cessation
-
2001
- 2001-09-26 AU AU2001293574A patent/AU2001293574A1/en not_active Abandoned
- 2001-09-26 GB GB0304664A patent/GB2382663A/en not_active Withdrawn
- 2001-09-26 CA CA002419939A patent/CA2419939A1/en not_active Abandoned
- 2001-09-26 JP JP2002533313A patent/JP2004510171A/ja active Pending
- 2001-09-26 WO PCT/CA2001/001365 patent/WO2002029824A2/en active Application Filing
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI395960B (zh) * | 2006-11-27 | 2013-05-11 | Hon Hai Prec Ind Co Ltd | 資料傳輸測試設備及方法 |
| JP2011029725A (ja) * | 2009-07-21 | 2011-02-10 | Sony Corp | 固体撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU2001293574A1 (en) | 2002-04-15 |
| WO2002029824A2 (en) | 2002-04-11 |
| WO2002029824A3 (en) | 2003-05-01 |
| GB0304664D0 (en) | 2003-04-02 |
| TW580578B (en) | 2004-03-21 |
| GB2382663A (en) | 2003-06-04 |
| CA2419939A1 (en) | 2002-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004510171A (ja) | 集積回路デバイスをテストするシステム及び方法 | |
| KR101149270B1 (ko) | 집적 회로 디바이스를 테스트하는 시스템 및 방법 | |
| KR100858651B1 (ko) | 순차적 반도체 테스트 장치 | |
| US6801869B2 (en) | Method and system for wafer and device-level testing of an integrated circuit | |
| US6753693B2 (en) | Test apparatuses for semiconductor integrated circuits | |
| CN111381148B (zh) | 实现芯片测试的系统及方法 | |
| KR20010104362A (ko) | 교차-ｄｕｔ 및 내부-ｄｕｔ 비교를 이용한 집적 회로디바이스의 병렬 테스트 | |
| US7872488B2 (en) | Tester for testing semiconductor device | |
| KR20010104719A (ko) | 단일 테스터 채널을 이용하여 다수의 디바이스의 테스트를병행하기 위한 분산형 인터페이스 | |
| KR101039226B1 (ko) | 프로그래밍가능 진단 메모리 모듈 | |
| JPH11316264A (ja) | 半導体装置の並列テスト回路 | |
| JPS6237480B2 (ja) | ||
| CN1757193B (zh) | 高速串行接收器的自动眼形图老化测试技术 | |
| US7730369B2 (en) | Method for performing memory diagnostics using a programmable diagnostic memory module | |
| US20050216808A1 (en) | Method and circuit arrangement for testing electrical modules | |
| US7363565B2 (en) | Method of testing apparatus having master logic unit and slave logic unit | |
| US7202688B2 (en) | Output buffer circuit having signal path used for testing and integrated circuit and test method including the same | |
| US7096396B2 (en) | Test system for circuits | |
| CN208953666U (zh) | 芯片测试系统 | |
| US7134059B2 (en) | Pad connection structure of embedded memory devices and related memory testing method | |
| KR100829402B1 (ko) | 순차적 반도체 테스트 장치 | |
| KR100794147B1 (ko) | 반도체 소자 테스터 제어 장치 | |
| US6885961B2 (en) | Hybrid tester architecture | |
| US7178073B2 (en) | Test method and test apparatus for an electronic module | |
| RU2093885C1 (ru) | Устройство для имитации отказов и внутрисхемного тестирования элементов дискретной аппаратуры |