JPH1144710A - 方形波試験信号を使用するオシロスコープの自動校正 - Google Patents

方形波試験信号を使用するオシロスコープの自動校正

Info

Publication number
JPH1144710A
JPH1144710A JP10120582A JP12058298A JPH1144710A JP H1144710 A JPH1144710 A JP H1144710A JP 10120582 A JP10120582 A JP 10120582A JP 12058298 A JP12058298 A JP 12058298A JP H1144710 A JPH1144710 A JP H1144710A
Authority
JP
Japan
Prior art keywords
signal
digitizer
reference signal
delay
digitized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10120582A
Other languages
English (en)
Inventor
Joseph M Schachner
エム シェイクナー ジョセフ
Viktor Hungerbuehler
フンガービューラー ヴィクトール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lecroy Corp
Original Assignee
Lecroy Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lecroy Corp filed Critical Lecroy Corp
Publication of JPH1144710A publication Critical patent/JPH1144710A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/002—Testing or calibrating of apparatus covered by the other groups of this subclass of cathode ray oscilloscopes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【課題】 オシロスコープの自動校正を提供する。 【解決手段】 ディジタイザの自動校正は、ディジタイ
ザによってディジタル化される方形波試験信号を使用す
ることによって行われ、ディジタイザによるディジタル
化値出力の一時的な位置は試験信号のそれぞれの基準期
間と比較される。したがって、比較動作の結果は、マイ
クロプロセッサによって使用されて、ディジタイザに供
給されたクロック信号を調整するために時間遅れを計算
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、試験装置の校正、
特に、例えば、方形波試験信号を使用するオシロスコー
プのディジタイザの校正に関し、それによって調整のた
めの時間遅れは、ディジタル化された方形波試験信号に
基づいてマイクロプロセッサで計算される。
【０００２】
【従来の技術】例えば、サンプル・ホールド(Ｓ／Ｈ)回
路とアナログ／ディジタル(Ａ／Ｄ)変換器とを備えてい
るディジタイザはアナログ信号をディジタル形式に変換
することは周知である。入力アナログ信号の電圧の瞬時
の変化により、Ｓ／Ｈは、早めに特定の点でクロック信
号に応じて信号を周期的に信号をサンプルし、サンプル
された電圧値を保持(記憶)してＡ／Ｄ変換器に入力す
る。Ａ／Ｄ変換器は、サンプルされた電圧値をＳ／Ｈ回
路から受信し、所定の分解能に基づいてディジタル表示
（８ビット、16ビット等）を得る。少なくともナイキス
ト速度で変換されるならば、アナログ信号は、ディジタ
ル値で正確に表示され、それからディジタル信号処理要
素によって処理することができる。もちろん、前述のサ
ンプリング動作、ホールド動作および変換動作を実行す
る際のディジタイザの周波数が高くなればなるほど、入
力されたアナログ信号とそのディジタル表示との間の近
似は良好となる。
【０００３】速度および処理の休みない高度化に重点を
置く今日の高速空間領域では、多数のアナログ信号は、
アナログ信号をディジタル形式に変換するために非常に
高速なディジタイザが必要な周波数構成要素を有する。
このようなディジタイザは一般的に非常に高価で、所定
の用途に対して法外なコストであることもある。結果と
して、いくつかのディジタイザを使用することが提案さ
れた、それによってアナログ信号を示すディジタル値が
インタリーブ(時間多重化)される。例えば、周波数Ｆ/
２で作動するディジタイザは、時間ｔ1、ｔ3、ｔ5、ｔ
7...で入力アナログ信号を得て、アナログ信号それぞれ
のディジタル値Ｄ1、Ｄ3、Ｄ5を発生するのに対して、
周波数Ｆ/２で作動する他のディジタイザも、時間ｔ2、
ｔ4、ｔ6...でアナログ信号を得て、そのアナログ信号
のディジタル値Ｄ2、Ｄ4、Ｄ6を発生する。２つのディ
ジタイザは、異なる時間に変換のためのアナログ信号を
得て、特に、アナログ信号は、第１のディジタイザのサ
ンプリング動作の間に第２のディジタイザによってサン
プルされる（また、その逆に、第２のディジタイザのサ
ンプリング動作の間に第１のディジタイザによってサン
プルされる）。２つのディジタイザからのディジタル値
はインタリーブされるならば、アナログ信号はディジタ
ル値Ｄ1、Ｄ2、Ｄ3、Ｄ4、Ｄ5、Ｄ6、Ｄ7．．．として
示される。結果として、たとえディジタイザの個別のサ
ンプリング周波数がＦ／２であるとしても、アナログ信
号の有効なサンプリング周波数はＦである。
【０００４】例えば、ディジタルオシロスコープで前述
のインタリーブ方法で使用される複数のディジタイザの
適切な動作は非常に正確なタイミングに依存する。特
に、ディジタイザに供給されたクロック信号は所定の移
相を得るために正確に制御されるべきである。上記の例
では、第２のディジタイザによるアナログ信号のディジ
タル値Ｄ2、Ｄ4、Ｄ6への変換は、第１のディジタイザ
によって発生されるディジタル値Ｄ1、Ｄ3、Ｄ5、Ｄ7間
で正確になされるべきである。すなわち、ディジタイザ
は高精度を有するクロック信号でトリガされるべきであ
る。ディジタイザのためのトリガを発生するクロック信
号の精度は、インタリーブモードで作動するディジタイ
ザの数が増加すると、さらに重要になる。インタリーブ
サンプル間の間隔が減少するにつれて、トリガクロック
の精度は正確なインタリーブディジタル値を発生するた
めに増加しなければならない。
【０００５】クロック信号に加えて、電流導管の温度、
湿度、物理的特性等のような他の要因はインタリーブモ
ードで作動するディジタイザのタイミングに影響に及ぼ
すことができる。非常に高価であっても高精度で製造す
ることができる発振器によって発生されるクロック信号
に対比して、ディジタイザの動作に影響を及ぼす前述の
付加要因は制御するのに困難であることがある。したが
って、ディジタイザの周期的校正(調整)は、アナログ信
号を示す正確なディジタル値を得るには必要である。し
たがって、このディジタイザの校正は、迅速に、正確
に、この装置あるいはシステムのコスト増加させる過度
のハードウェアなしに実行されることが肝要である。
【０００６】したがって、上記の基準を実現する装置お
よび方法の要求が存在する。
【０００７】
【発明が解決しようとする課題】本発明の目的は、オシ
ロスコープの自動校正を提供することにある。
【０００８】本発明の他の目的は、方形波試験信号を使
用してディジタイザを校正することにある。
【０００９】本発明の他の目的は、著しい付加的ハード
ウェアを追加しないかあるいはソフトウェア計算に時間
を費やさないで試験装置のディジタイザを調整すること
にある。
【００１０】
【課題を解決するための手段】これらの目的および他の
目的、特徴および利点は、校正を実行する装置によって
達成される。本発明装置は、予め選択された期間を有す
る基準信号を発生する信号発生器と、それぞれの振幅を
有するディジタル化値を発生するために基準信号をディ
ジタル化するディジタイザと、基準信号の対応する期間
に関してディジタル化値の一時的位置を各々のそれぞれ
の期間で得るプログラマブルコントローラとを含んでい
る。プログラマブルコントローラは、ディジタイザのサ
ンプリング時間が決定された遅延に基づいて調整される
ように、得られた一時的な位置に基づいて、振幅の近似
中央値に対応する遅延を決定するように作動する。
【００１１】本発明の態様によれば、本発明の装置は、
ディジタル化動作を開始するためにクロック信号をディ
ジタイザに供給するタイムベース回路をさらに備えてい
る。本タイムベース回路はプログラマブルコントローラ
によって供給される制御信号によって制御される。決定
された遅延に基づいて、クロック信号のタイミングは供
給された制御信号に応じて調整される。
【００１２】
【発明の実施の形態】一般的な概要として、本発明は、
インタリーブ方法で作動する、チャネル当たり少なくと
も２つのディジタイザ(いわゆるインタリーブディジタ
イザ)を有するディジタルオシロスコープの自動校正手
順に向けられている。この自動校正手順は、所定の周波
数を有する試験波形(基準信号)をチャネルディジタイザ
に供給することによって実行される。試験波形はディジ
タル化され、ディジタル値は所定の振幅範囲内で選択さ
れる。選択ディジタル値（すなわち、試験波形の実際の
サンプル）の遅延は、基準期間(すなわち、試験波形の
理論的あるいは基準期間)に対して測定される。測定遅
延に基づいて、遅延の感度の予測値が得られる。校正を
実現するために、ディジタイザのサンプリング動作をト
リガするクロック信号は予測遅延に応じて調整される。
【００１３】次に、本発明は、添付図面を参照して詳述
される。本発明によるディジタルオシロスコープの単一
のチャネルのブロック図は図１に示されているに対し
て、その動作は図２ａ〜図２ｃに基づいて説明される。
本発明の概念を不明瞭にしないために、選択要素だけが
図に示されている。図面に示されていないオシロスコー
プの要素は当業者に周知であるので、それの記載は冗長
を避けるために省略されている。
【００１４】図１は、試験波形(基準信号)を発生する信
号発生器100を示している。本発明の１つの態様によれ
ば、発生試験波形はディジタイザのサンプリング速度の
倍数ではない所定の周波数の方形波信号である。方形波
信号の周波数は、下記に後述される理由のためにディジ
タイザのサンプリング速度に調和的に関連しないことが
重要である。
【００１５】図１に示されるように、信号発生器100か
らの方形波信号はフロントエンド(ＦＥ)装置102に供給
される。このフロントエンド装置は、１つあるいはそれ
以上の次の要素、すなわち、信号振幅を減衰する減衰器
と、試験波形と実際の入力信号との間で入力をスイッチ
するスイッチと、信号のＡＣ結合を与える結合器と、当
業者に公知の他の要素とを備えている。図１に示される
ような入力アナログ信号はフロントエンド装置102にも
供給される。前述のように、フロントエンド装置102の
スイッチ(図示せず)は、オシロスコープが校正モードで
あるとき、試験波形を信号発生器100から選択する。特
に、入力アナログ信号は、例えば、信号の測定および表
示を含むオシロスコープの典型的な動作に従ってその後
の処理のためにフロントエンド装置102に供給される。
【００１６】フロントエンド装置102からの入力アナロ
グ信号あるいは試験波形のいずれかをほぼ同時に選択的
に受信する２つのディジタイザ104、106は、さらに図１
に示される。各ディジタイザは、信号電圧が急激的に変
化するならばその後の変換中曖昧さを防止するために瞬
時的信号電圧をサンプルし、サンプルを記憶するサンプ
ル・ホールド(Ｓ／Ｈ)回路を象徴的に含む。Ｓ／Ｈ回路
から受信されたサンプルをディジタル形式に変換するア
ナログ／ディジタル(Ａ／Ｄ)変換器はディジタイザの中
にも含まれる。各ディジタイザ104、106のＡ／Ｄ変換器
で発生されるディジタル値は、システムによるその後の
処理のためのメモリ装置112に記憶されている。メモリ
装置112は単一の要素として示されているけれども、本
発明の他の実施例は、例えば各ディジタイザに対して別
個のメモリ装置を含んでもよいことが理解される。
【００１７】ディジタイザ104、106はタイムベース回路
108によって発生されたクロック信号によって駆動され
る。すなわち、メモリ装置112に供給されたディジタル
値のインタリーブはディジタイザ104、106を交互にトリ
ガするクロック信号に基づいているので、各ディジタイ
ザ104、106は、タイムベース回路108からの信号によっ
て作動される。前述のように、ディジタイザ104、106
は、適切なインタリーブ動作が実行されるべきであるな
らば、正確なタイミングでクロックされねばならない。
結果として、クロック信号の調整を含むディジタイザの
周期的校正を実行することが必要である。クロック信号
は、中央処理装置(ＣＰＵ)あるいはプログラマブルコン
トローラのようなマイクロプロセッサ110の制御の下で
遅らされてもよいしあるいは進められてもよい。
【００１８】作動中、フロントエンド102は、図２ａに
示されるように校正中、信号発生器100によって発生さ
れる方形波信号(試験波形)を選択するように作動する。
実際の実施において、チャネルが高インピーダンス結合
である場合、方形波信号は約350ｐｓｅｃの立ち上がり
エッジ、すなわち20％〜80％振幅レベルを有する。少な
くとも数百のサイクルの試験波形が校正のために得られ
る。
【００１９】方形波信号が得られた(ディジタル化され)
後で、ディジタイザ104、106の相対遅延が決定される。
すなわち、ディジタル化値の一時的位置は基準信号の対
応する期間に対して計算される。特に、図２ｂは、連続
時間の理論(基準)試験波形およびディジタイザ104、106
によって発生されるような実際の試験波形のディジタル
表示を示している。実際の試験波形の上部および基部は
ヒストグラム技術を使用してマイクロプロセッサ110に
よって決定される。リンギング信号あるいは不安定な信
号の影響を除去するために、振幅範囲の20％〜80％範囲
内のディジタル値のみが実際の試験波形から選択され
る。図２ｂに示されるように、試験波形の１期間からの
ディジタル値２、３はマイクロプロセッサ110によって
選択されるのに対して、ディジタル値１、４は拒否され
る。同様に、ディジタル値５、６、７、８等は試験波形
のその後の期間中に抽出される。
【００２０】ディジタル値の抽出に続いて、マイクロプ
ロセッサ110は、図２ｂに示されるような理論的試験波
形期間に対するディジタイザ104、106の相対遅延を計算
する。対応する試験波形サイクルに対する抽出ディジタ
ル値はマイクロプロセッサ110によって保持される。各
抽出ディジタル値の期間、傾斜および遅延は計算され、
それから試験波形のサイクル数が各ディジタル値から減
算される。結果として、ディジタル値の全ては正規化さ
れる（線形フィットで示されるようにエッジ上に重ねら
れる）。
【００２１】前述のように、方形波信号の周波数は、サ
ンプリング速度に調和して関連するべきでなく、その結
果として基準信号がディジタイザのサンプリング期間に
対して滑り位相を有しなければならない。この状態を観
察することによって、エッジはサンプル(ディジタル値)
に対して均等に占められる。
【００２２】上記の手順は図２ｃの図を使用することに
よって最も良く説明することができる。基準試験波形の
各サイクル(期間)以内の選択ディジタル値は点で示さ
れ、図２ｃのグラフ上にプロットされる。それは、あた
かも図２ｂの基準試験波形のサイクル(期間)の全てが互
いの上部で重ねられているようである。各々のそれぞれ
の重ねられた期間からの点が単一の期間にプロットされ
るとき、これらの点によって示されるディジタル値は図
２ｃに示されるようにいわゆる“雲状のもの”を形成す
る。実際の実施において、およそ200のディジタル値
は、マイクロプロセッサ110によって保持されるので、
直線は図２ｃに示されるようにグラフ上の点の端から端
まで合致される。50％の信号振幅を規定する直線上の位
置は、図２ｃのｔdで示されるようにディジタイザ104、
106の遅延に対応する。
【００２３】上記の動作は、時間遅れの集中が止むま
で、数回実行することができる。しかしながら、前述の
ような数回の繰り返しの後、時間の遅れが集中しないな
らば、校正は可能でないかもしれない。この場合、校正
手順が首尾よく実行できないことを示すディスプレイメ
ッセージが発生されて、オペレータに失敗した試みを通
知する。
【００２４】予め選択された数の反復に基づく相対遅延
の決定に続いて、マイクロプロセッサ110は、それに応
じて、ディジタイザ104、106の動作をトリガするクロッ
ク信号を調整するためにタイムベース108を制御する。
【００２５】下記の説明は本発明による校正手順の数学
的詳細を与える。
【００２６】得られる試験波形 少なくとも数百サイクルの試験波形が、各アナログ／デ
ィジタル変換器（ＡＤＣ）に対して得られる。フロント
エンドが50ｍＶ／ｄｉｖにセットされる場合、試験波形
はオシロスコープ上の約５分割に及ぶ。14.31818ＭＨｚ
の周波数および１ｎｓあるいはそれよりも小さい立ち上
がり／立ち下がり時間を有するほぼ方形波であることが
予想される。アルゴリズムはどちらかの傾斜を使用する
（が両方を同時に使用しない）ように設計され、最終選
択は動作に基づいている。
【００２７】得られた波形点はＸ(１(ｉ))と示される。
ここで、１(ｉ)は、単一のＡＤＣｉ(ｉ=0,1...(ＮＡＤ
Ｃ-1)))の点の指数である。１(ｉ)が0からL-1まで実行
し、Ｌは各ＡＤＣのレコードの全データポイント数であ
る。
【００２８】利得＋オフセット調整 各ディジタイザからの校正信号の上部および基部はヒス
トグラム技術を使用して得られる。これから、各ディジ
タイザの20％、80％および中央値のレベルが計算され
る。理想的には、利得およびオフセットは既に合致して
いるが、別個のレベルを得ることによって、残りのどの
不一致も遅延誤差に変換しないことを確認する。
【００２９】中間値レベルに対する補正されたＡＤＣ値
はコールＹ(ｉ)と呼ばれる。
【００３０】波形エッジへのフィット この解析は関与している各ＡＤＣに対して別個である。
したがって、数学は各フィットに対して共通していて、
式においてＡＤＣを明確に参照する必要がない。Ａ）
所与の傾斜上にあるＡＤＣのデータ値を求めると（正負
の傾斜を使用するかどうかは後で決定される）、下記の
データ値を得る。
【００３１】Ｙ(ｋ)、ここで、指数ｋは、ＡＤＣｉに対
する傾斜上の全ての点にわたって実行し、0＜＝ｋ＜Ｋ
である。ＫはＡＤＣが傾斜上に有する点の数である。
【００３２】Ｙ(ｋ)を得るためのアルゴリズムは、得ら
れた試験波形に続くこと、｛基部＋ａ*(上部−基部)｝
＜Ｙ(ｋ)＜｛上部−ａ*(上部−基部)｝を満たし、立ち
上がる傾斜あるいは立ち下がる傾斜のいずれかにある
（これは前述の値が基部あるいは上部のいずれかに近接
しているかどうかを検査することによって決定される）
これらの値のみ保持することを含んでいる。基部、上部
は各ＡＤＣに対して個別に決定される。ａは、一般的に
0.1と0.2との間にある(固定値は実行で選択される)。
【００３３】Ｂ） 各有用なデータ点に対して、下記の
値は決定することができる。
【００３４】ｊ サンプル番号(ｊ＝0...レコードの点
の数)； ｎ 試験信号の反複数； これらの値はデータ値をｋと示す同じ指数でインデック
スされる。しかしながら、この指数は下記の式では明確
に記述されない。Ｃ） 次に、データポイントは試験波
形で観察される多数(立ち上がりあるいは立ち下がり)の
傾斜を示す多数の線形方程式に適合されねばならない。
【００３５】 Ｖ＝Ａ*(ｔ−ｔｚｅｒｏ) ここで、Ａ＝波形の傾斜(ｎｓｅｃ当たりのＡＤＣコード) ｔ＝サンプリング時間(単位がｎｓｅｃ) ＝ｓ*ｊ ここで、ｊ＝サンプル数 ｓ＝サンプル間隔(単位がｎｓｅｃ) ｔｚｅｒｏ＝ＡＤＣの原点(すなわち、コード0000)を通る適合傾斜の遷 移時間(単位がｎｓｅｃ)。この時間はあらゆる波形傾斜に対して異なり、 ＝(ｐ＋ｅ)*ｎ＋ｄ ここで、ｐ＝基準試験信号期間(単位がｎｓｅｃ) ｅ＝基準試験信号期間からの実試験信号期間の偏差 (単位がｎｓｅｃ) ｎ＝試験信号の反復数 ｄ＝ＡＤＣ時間シフト(単位がｎｓｅｃ) ｊ、ｎは、あらゆる有用なデータポイントに対して決定され、 ｓ、ｐは、定数であり（単位がｓであるエラーは非常に重要でない、何故ならば ただｓは時間スケールを提供するためである） ｅ、ｄは、フィット Ｖ＝Ａ＋(ｓ*ｊ−ｐ*ｎ−ｅ*ｎ−ｄ) Ｖ＝Ａ*ｒ−Ｅ*ｎ−Ｄ ｒ＝ｓ*ｊ−ｐ*ｎの場合、 Ｅ＝Ａ*ｅ Ｄ＝Ａ*ｄ によって決定されることが注目される。
【００３６】次に、有用なデータ値Ｙ(ｋ)は、３つの未
知数Ａ、ＥおよびＤを決定するために上記の式に適合さ
れねばならない。下記に、次の略語が使用される。
【００３７】 ＳＲ＝ＳＵＭ(ｋ){ｒ*ｒ} ＳＮ＝ＳＵＭ(ｋ){ｒ*ｎ} ＮＲ＝ＳＵＭ(ｋ){ｎ*ｒ} ＹＲ＝ＳＵＭ(ｋ){Ｙ(ｋ)*ｒ} ＹＮ＝ＳＵＭ(ｋ){Ｙ(ｋ)*ｎ} Ｒ＝ＳＵＭ(ｋ){ｒ} Ｎ＝ＳＵＭ(ｋ){ｎ} Ｋ＝ＳＵＭ(ｋ)｛１｝ Ｙ＝ＳＵＭ(ｋ)｛Ｙ(ｋ)｝ Ｋは(有用な)データポイントの数であることに注目。
【００３８】 Ａ*ＮＲ−Ｅ*ＳＮ＋Ｎ*(Ｙ−Ａ*Ｒ＋Ｅ*Ｎ)/Ｋ＝ＹＮ これは２つの未知数ＡおよびＥに対して再フォーマット
化することができる。
【００３９】Ａ*ＳＲ′−Ｅ*ＮＲ′＝ＹＲ′ Ａ*ＮＲ′−Ｅ*ＳＮ′＝ＹＮ′ ここで、下記の新しい変数が使用される。
【００４０】 ＳＲ′＝ＳＲ−Ｒ*Ｒ/Ｋ ＮＲ′＝ＮＲ−Ｎ*Ｒ/Ｋ ＳＮ′＝ＳＮ−Ｎ*Ｎ/Ｋ ＹＲ′＝ＹＲ−Ｙ*Ｒ/Ｋ ＹＮ′＝ＹＮ−Ｙ*Ｎ/Ｋ そのとき、解は、 Ａ＝(ＹＲ′*ＳＮ′−ＹＮ′*ＮＲ′)/(ＳＲ′*ＳＮ′−ＮＲ′*ＮＲ′) Ｅ＝(ＹＲ′*ＮＲ′−ＹＮ′*ＳＲ′)/(ＳＲ′*ＳＮ′−ＮＲ′*ＮＲ′) Ｄ＝−(Ｙ−Ａ*Ｒ＋Ｅ*Ｎ)/Ｋ 関心のあるのは下記のパラメータである。
【００４１】ｅ＝Ｅ/Ａ＝ 基準パルス期間からの偏差で
ありゼロに近くあるべきである。 ４
つの値のｅ(ｉ)は非常に小さい値の範囲内で等しくある
べ である。
【００４２】ｄ＝Ｄ/Ａ＝ 単位がｎｓｅｃのＡＤＣ時
間シフトである。
【００４３】具体的な目的のために、２つのディジタイ
ザで構成されている単一のチャネルが記載され、前述さ
れた。チャネル当たり３つ以上のディジタイザが装備さ
れてもよく、２つ以上のチャネルがディジタルオシロス
コープに含まれてもよい。
【００４４】さらに、試験波形の立ち上がりエッジが遅
延計算を上記に示すために選択されているのに対して、
立ち下がりエッジもまた使用できる。すなわち、上記の
アルゴリズムは試験波形の正の傾斜あるいは負の傾斜の
いずれを利用してもよい。
【００４５】前述の遅延調整(校正動作)は、各チャネル
ならびにチャネル間のディジタル化出力をインタリーブ
するために実時間ベースで実行されてもよい。温度変化
あるいはオシロスコープの動作のいろいろな段階、すな
わち電源投入、ユーザモード等で変化が周期的にある場
合、校正手順を行ってもよい。
【００４６】本発明による遅延調整を有するオシロスコ
ープは２ｐｓｅｃよりも良い分解能を有することが理解
される。
【００４７】１分以上の長い校正時間を有する従来の校
正手順に対比して、前述の校正動作に対する時間は非常
に小さく、一般的には約１〜２秒であることがさらに理
解される。
【００４８】本発明の特定の好ましい実施例は添付図面
を参照して記載しているが、本発明はこれらの明確な実
施例に限定されないで、いろいろな変更および修正は添
付の特許請求の範囲に記載されるように本発明の範囲お
よび精神を逸脱しないで当業者によってそこで影響を及
ぼされてもよいことを理解すべきである。
【図面の簡単な説明】
本発明の上記の目的ならびに付加的目的、特徴および長
所は、添付図面とともに理解されるべきそれの下記の詳
細な記載から容易に明らかになる。
【図１】本発明による校正装置のブロック図
【図２ａ〜図２ｃ】図１の校正装置の動作を示している
【符号の説明】
100 信号発生器 102 フロントエンド 104 ディジタイザ 106 ディジタイザ 108 タイムベース 110 マイクロプロセッサ 112 メモリ装置

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 校正を実行する装置において、 予め選択された期間を有する基準信号を発生する信号発
    生器と、 それぞれの振幅を有する複数のディジタル化値を発生す
    るように前記基準信号をディジタル化するディジタイザ
    と、 各々のそれぞれの期間で、前記基準信号の対応する期間
    に対してディジタル化値の一時的な位置を得るプログラ
    マブルコントローラとを備え、前記プログラマブルコン
    トローラが、前記ディジタイザのサンプリング時間が決
    定された遅延に基づいて調整されるように、得られた一
    時的な位置に基づいて前記振幅のほぼ中央値に対応する
    遅延を決定することを特徴とする校正を実行する装置。
  2. 【請求項２】 前記一時的な位置を得る前に、前記プロ
    グラマブルコントローラは、所定の振幅範囲内のディジ
    タル化値を選択することを特徴とする請求項１に記載の
    装置。
  3. 【請求項３】 最初に述べたディジタイザによって発生
    されたディジタル化値とインタリーブされているディジ
    タル化値を発生するように入力信号をディジタル化する
    他のディジタイザをさらに備えていることを特徴とする
    請求項１に記載の装置。
  4. 【請求項４】 前記ディジタル化値を記憶するメモリ装
    置をさらに備えていることを特徴とする請求項１に記載
    の装置。
  5. 【請求項５】 ディジタル化動作を開始するようにクロ
    ック信号を前記ディジタイザに供給するタイムベース回
    路をさらに備え、前記タイムベース回路が前記プログラ
    マブルコントローラによって供給される制御信号によっ
    て制御されていることを特徴とする請求項１に記載の装
    置。
  6. 【請求項６】 前記クロック信号のタイミングが前記決
    定された遅延に基づく前記供給される制御信号に応じて
    調整されることを特徴とする請求項５に記載の装置。
  7. 【請求項７】 前記ディジタイザがサンプル・ホールド
    回路とアナログ／ディジタル変換器とを含んでいること
    を特徴とする請求項１に記載の装置。
  8. 【請求項８】 前記基準信号が方形波信号であることを
    特徴とする請求項１に記載の装置。
  9. 【請求項９】 自動校正動作を有するディジタルオシロ
    スコープにおいて、 入力信号を受信する入力ポートと、 予め選択された期間を有する基準信号を発生する信号発
    生器と、 前記入力信号および基準信号の中の１つを選択するフロ
    ントエンド回路と、 それぞれの振幅を有する複数のディジタル化値を発生す
    るために前記入力信号あるいは前記基準信号を選択的に
    ディジタル化するディジタイザと、 各々のそれぞれの期間で、前記基準信号の対応する期間
    に対して基準信号のディジタル化値の一時的な位置を得
    るプログラマブルコントローラとを備え、前記プログラ
    マブルコントローラが、前記ディジタイザのサンプリン
    グ時間が決定された遅延に基づいて調整されるように、
    得られた一時的な位置に基づいて前記振幅のほぼ中央値
    に対応する遅延を決定することを特徴とするディジタル
    オシロスコープ。
  10. 【請求項１０】 最初に述べたディジタイザによって発
    生された前記入力信号のディジタル化値とインタリーブ
    されているディジタル化値を発生するように前記入力信
    号をディジタル化する他のディジタイザをさらに備えて
    いることを特徴とする請求項９に記載の装置。
  11. 【請求項１１】 ディジタル化動作を開始するようにク
    ロック信号を前記ディジタイザに供給するタイムベース
    回路をさらに備え、前記タイムベース回路が前記プログ
    ラマブルコントローラによって供給される制御信号によ
    って制御されていることを特徴とする請求項１０に記載
    の装置。
  12. 【請求項１２】 前記クロック信号のタイミングが前記
    決定された遅延に基づく前記供給される制御信号に応じ
    て調整されることを特徴とする請求項１１に記載の装
    置。
  13. 【請求項１３】 ディジタルオシロスコープで校正を実
    行する方法において、入力信号を受信するステップと、 予め選択された期間を有する基準信号を発生するステッ
    プと、 前記入力および基準信号の中の１つを選択するステップ
    と、 それぞれの振幅を有する複数のディジタル化値を発生す
    るために前記入力信号あるいは前記基準信号を選択的に
    ディジタル化するステップと、 各々のそれぞれの期間において、前記基準信号の対応す
    る期間に対するディジタル化値の一時的な位置を得るス
    テップと、 前記オシロスコープのサンプリング時間が決定された遅
    延に基づいて調整されるように、得られた一時的な位置
    に基づいて前記振幅のほぼ中央値に対応する遅延を決定
    するステップとからなることを特徴とするディジタルオ
    シロスコープで校正を実行する方法。
  14. 【請求項１４】 前記一時的な位置を得る前に所定の振
    幅範囲内の前記ディジタル化値を選択するステップをさ
    らに含んでいることを特徴とする請求項１３に記載の方
    法。
JP10120582A 1997-04-30 1998-04-30 方形波試験信号を使用するオシロスコープの自動校正 Pending JPH1144710A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US4430097P 1997-04-30 1997-04-30
US044300 1997-04-30

Publications (1)

Publication Number Publication Date
JPH1144710A true JPH1144710A (ja) 1999-02-16

Family

ID=21931597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10120582A Pending JPH1144710A (ja) 1997-04-30 1998-04-30 方形波試験信号を使用するオシロスコープの自動校正

Country Status (6)

Country Link
US (1) US6269317B1 (ja)
EP (1) EP0875764B1 (ja)
JP (1) JPH1144710A (ja)
AT (1) ATE272216T1 (ja)
CA (1) CA2236385C (ja)
DE (1) DE69825204T2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006520467A (ja) * 2003-03-19 2006-09-07 ルーカス・オートモーティブ・ゲーエムベーハー 回転速度、特に車両の車輪の回転速度を検出する方法とデバイス
JP2006313162A (ja) * 2005-05-03 2006-11-16 Agilent Technol Inc 時間インターリーブされたデータコンバータのタイミングを較正するためのシステム及び方法
JP2012088308A (ja) * 2010-10-15 2012-05-10 Tektronix Inc インターリーブ・デジタイザ・チャネルの校正方法
CN103575985A (zh) * 2012-07-26 2014-02-12 特克特朗尼克公司 用于改进瞬时事件检测的概率的系统
JP2015169659A (ja) * 2014-03-04 2015-09-28 テクトロニクス・インコーポレイテッドＴｅｋｔｒｏｎｉｘ，Ｉｎｃ． 試験測定装置及び補償値決定方法

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6571186B1 (en) * 1999-09-14 2003-05-27 Textronix, Inc. Method of waveform time stamping for minimizing digitization artifacts in time interval distribution measurements
US6518800B2 (en) * 2000-05-31 2003-02-11 Texas Instruments Incorporated System and method for reducing timing mismatch in sample and hold circuits using the clock
US6407687B2 (en) * 2000-06-28 2002-06-18 Texas Instruments Incorporated System and method for reducing timing mismatch in sample and hold circuits using an FFT and subcircuit reassignment
US6483448B2 (en) 2000-06-28 2002-11-19 Texas Instruments Incorporated System and method for reducing timing mismatch in sample and hold circuits using an FFT and decimation
US6775628B2 (en) * 2001-11-27 2004-08-10 Teradyne, Inc. Low distortion frequency tracking technique
US7283917B2 (en) * 2001-12-12 2007-10-16 Alcatel Canada Inc. System and method for calibrating an adjustable delay time for a delay module
US6919728B2 (en) * 2002-02-27 2005-07-19 Lecroy Corporation Calibration cache and database
US6784819B2 (en) * 2002-06-27 2004-08-31 Teradyne, Inc. Measuring skew between digitizer channels using fourier transform
CA2484951A1 (en) * 2004-09-27 2006-03-27 Veris Industries, Llc Method and apparatus for phase determination
US7394415B2 (en) * 2005-01-11 2008-07-01 Anritsu Corporation Time-interleaved analog-to-digital converter and high speed signal processing system using the same
US7386409B2 (en) * 2005-02-25 2008-06-10 Lecroy Corporation Method and apparatus for artifact signal reduction in systems of mismatched interleaved digitizers
US7183953B2 (en) * 2005-03-31 2007-02-27 Teradyne, Inc. Calibrating automatic test equipment containing interleaved analog-to-digital converters
US20070036255A1 (en) * 2005-08-09 2007-02-15 Wolfe Robert T Synchronization of data streams from data acquisition processors using a common signal
US7450043B2 (en) * 2006-10-31 2008-11-11 Lecroy Corporation Method of compensating for deterministic jitter due to interleave error
CA2609629A1 (en) 2007-09-10 2009-03-10 Veris Industries, Llc Current switch with automatic calibration
CA2609611A1 (en) 2007-09-10 2009-03-10 Veris Industries, Llc Split core status indicator
CA2609619A1 (en) 2007-09-10 2009-03-10 Veris Industries, Llc Status indicator
US8212548B2 (en) 2008-06-02 2012-07-03 Veris Industries, Llc Branch meter with configurable sensor strip arrangement
US8446143B2 (en) * 2008-06-27 2013-05-21 National Instruments Corporation Self-calibration circuit with gyrated output impedance
US8421639B2 (en) 2008-11-21 2013-04-16 Veris Industries, Llc Branch current monitor with an alarm
US8421443B2 (en) 2008-11-21 2013-04-16 Veris Industries, Llc Branch current monitor with calibration
US9335352B2 (en) 2009-03-13 2016-05-10 Veris Industries, Llc Branch circuit monitor power measurement
CN101576610B (zh) * 2009-05-27 2012-01-11 秦轲 一种在示波器中提高数据采样精度的装置和方法
WO2011107801A1 (en) * 2010-03-04 2011-09-09 Bae Systems Plc Sampling
EP2363961A1 (en) * 2010-03-04 2011-09-07 BAE SYSTEMS plc Sampling
US9146264B2 (en) 2011-02-25 2015-09-29 Veris Industries, Llc Current meter with on board memory
US10006948B2 (en) 2011-02-25 2018-06-26 Veris Industries, Llc Current meter with voltage awareness
US9329996B2 (en) 2011-04-27 2016-05-03 Veris Industries, Llc Branch circuit monitor with paging register
US9306590B2 (en) 2011-05-26 2016-04-05 Tektronix, Inc. Test and measurement instrument including asynchronous time-interleaved digitizer using harmonic mixing
US9432042B2 (en) 2011-05-26 2016-08-30 Tektronix, Inc. Test and measurement instrument including asynchronous time-interleaved digitizer using harmonic mixing
US9568503B2 (en) 2011-05-26 2017-02-14 Tektronix, Inc. Calibration for test and measurement instrument including asynchronous time-interleaved digitizer using harmonic mixing
US9250308B2 (en) 2011-06-03 2016-02-02 Veris Industries, Llc Simplified energy meter configuration
US8705677B2 (en) * 2011-09-27 2014-04-22 Teledyne Lecroy, Inc. Multiple channel distributed system and method
US9410552B2 (en) 2011-10-05 2016-08-09 Veris Industries, Llc Current switch with automatic calibration
CN105652104A (zh) * 2014-11-11 2016-06-08 江苏绿扬电子仪器集团有限公司 数字串行信号分析仪前置通道的自校正装置及方法
US9525427B1 (en) * 2015-09-11 2016-12-20 Tektronix, Inc. Test and measurement instrument including asynchronous time-interleaved digitizer using harmonic mixing and a linear time-periodic filter
US10371730B2 (en) 2015-12-28 2019-08-06 Veris Industries, Llc Branch current monitor with client level access
US10371721B2 (en) 2015-12-28 2019-08-06 Veris Industries, Llc Configuration system for a power meter
US10274572B2 (en) 2015-12-28 2019-04-30 Veris Industries, Llc Calibration system for a power meter
US10408911B2 (en) 2015-12-28 2019-09-10 Veris Industries, Llc Network configurable system for a power meter
US11215650B2 (en) 2017-02-28 2022-01-04 Veris Industries, Llc Phase aligned branch energy meter
US11193958B2 (en) 2017-03-03 2021-12-07 Veris Industries, Llc Non-contact voltage sensor
US10705126B2 (en) 2017-05-19 2020-07-07 Veris Industries, Llc Energy metering with temperature monitoring
CN107422203A (zh) * 2017-07-03 2017-12-01 中国电力科学研究院 一种校核冲击分流器的系统和方法
US11187726B2 (en) * 2018-03-08 2021-11-30 Rohde & Schwarz Gmbh & Co. Kg Oscilloscope and method for operating an oscilloscope
US11558061B2 (en) 2021-04-22 2023-01-17 Ciena Corporation ADC self-calibration with on-chip circuit and method
CN117546417A (zh) * 2021-04-22 2024-02-09 希尔纳公司 利用片上电路的adc自校准和方法
EP4183049A1 (en) * 2021-04-22 2023-05-24 Ciena Corporation Adc self-calibration with on-chip circuit and method
CN113252958A (zh) * 2021-07-15 2021-08-13 深圳市鼎阳科技股份有限公司 一种数字示波器及其通道间延迟差的自动校准方法
CN117389128B (zh) * 2023-12-08 2024-02-23 深圳市山海半导体科技有限公司 一种数字时钟自动校准方法及系统

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56115026A (en) 1980-02-18 1981-09-10 Sony Tektronix Corp Analog-digital converter
US5055845A (en) 1984-03-30 1991-10-08 Datajet, Inc. Signal digitizing method and system utilizing time delay of the input signal
US4627268A (en) 1985-07-19 1986-12-09 Hewlett-Packard Company Method for calibrating instruments for time interval measurements
JPH0628340B2 (ja) 1985-12-24 1994-04-13 ソニ−・テクトロニクス株式会社 アナログ・デジタル変換装置用校正方法
GB8627533D0 (en) 1986-11-18 1986-12-17 Gould Electronics Calibration of components in measuring/indicating device
US5488369A (en) 1986-11-18 1996-01-30 Gould Electronics, Ltd. High speed sampling apparatus and method for calibrating the same
US4763105A (en) 1987-07-08 1988-08-09 Tektronix, Inc. Interleaved digitizer array with calibrated sample timing
US4768017A (en) 1987-07-22 1988-08-30 Sonotek, Inc. Circuit for providing high sampling rate resolution using slow sampling rate
US4843309A (en) 1988-03-21 1989-06-27 Tektronix, Inc. Waveform timing alignment system for digital oscilloscopes
US4940931A (en) * 1988-06-24 1990-07-10 Anritsu Corporation Digital waveform measuring apparatus having a shading-tone display function
US4962380A (en) * 1989-09-21 1990-10-09 Tektronix, Inc. Method and apparatus for calibrating an interleaved digitizer
US5239299A (en) 1991-08-06 1993-08-24 Trw Inc. Digital equalization of time interleaved analog to digital converters
USD335093S (en) * 1991-09-23 1993-04-27 Snap-On Tools Corporation Digital oscilloscope
US5352976A (en) 1992-01-31 1994-10-04 Tektronix, Inc. Multi-channel trigger dejitter
US5621310A (en) * 1994-07-15 1997-04-15 Tektronix, Inc. High frequency calibration circuit
US5521599A (en) 1994-10-14 1996-05-28 Tektronix, Inc. High speed analog signal sampling system
JPH09166623A (ja) 1995-12-14 1997-06-24 Hitachi Denshi Ltd サンプリングディジタイザ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006520467A (ja) * 2003-03-19 2006-09-07 ルーカス・オートモーティブ・ゲーエムベーハー 回転速度、特に車両の車輪の回転速度を検出する方法とデバイス
JP4777875B2 (ja) * 2003-03-19 2011-09-21 ルーカス・オートモーティブ・ゲーエムベーハー 回転速度、特に車両の車輪の回転速度を検出する方法とデバイス
JP2006313162A (ja) * 2005-05-03 2006-11-16 Agilent Technol Inc 時間インターリーブされたデータコンバータのタイミングを較正するためのシステム及び方法
JP2012088308A (ja) * 2010-10-15 2012-05-10 Tektronix Inc インターリーブ・デジタイザ・チャネルの校正方法
CN103575985A (zh) * 2012-07-26 2014-02-12 特克特朗尼克公司 用于改进瞬时事件检测的概率的系统
US9886419B2 (en) 2012-07-26 2018-02-06 Tektronix, Inc. System for improving probability of transient event detection
JP2015169659A (ja) * 2014-03-04 2015-09-28 テクトロニクス・インコーポレイテッドＴｅｋｔｒｏｎｉｘ，Ｉｎｃ． 試験測定装置及び補償値決定方法

Also Published As

Publication number Publication date
EP0875764A3 (en) 2000-06-28
CA2236385C (en) 2004-12-21
CA2236385A1 (en) 1998-10-30
DE69825204D1 (de) 2004-09-02
ATE272216T1 (de) 2004-08-15
EP0875764B1 (en) 2004-07-28
DE69825204T2 (de) 2005-07-21
EP0875764A2 (en) 1998-11-04
US6269317B1 (en) 2001-07-31

Similar Documents

Publication Publication Date Title
JPH1144710A (ja) 方形波試験信号を使用するオシロスコープの自動校正
JP3805181B2 (ja) タイム・スタンプ付加方法
JP5864857B2 (ja) 時間遅延推定
US4962380A (en) Method and apparatus for calibrating an interleaved digitizer
US7653500B2 (en) Sequential timebase
JP2006313162A (ja) 時間インターリーブされたデータコンバータのタイミングを較正するためのシステム及び方法
JPH0447330B2 (ja)
US5886660A (en) Time-to-digital converter using time stamp extrapolation
US5578917A (en) Repetitive digital sampling circuit using two delay lines for improved time accuracy
US6522983B1 (en) Timebase calibration method for an equivalent time sampling digitizing instrument
Rivoir Fully-digital time-to-digital converter for ATE with autonomous calibration
US7184908B2 (en) Calibration method of time measurement apparatus
US6809668B2 (en) Interleaving A/D conversion type waveform digitizer module and a test apparatus
EP0191478A2 (en) Measurement circuit for evaluating a digital-to-analog converter
US6411244B1 (en) Phase startable clock device for a digitizing instrument having deterministic phase error correction
CN107678333B (zh) 一种基于等效时间序列采样的步长时间校正方法及装置
JPH0666665B2 (ja) 傾斜信号校正方法及びデジタル・タイム・ベース回路
US6998834B2 (en) Real-time time drift adjustment for a TDR step stimulus
JPH04218781A (ja) ランダム反復ディジタル化システムのスループット増大回路
JP3284146B2 (ja) 波形データ演算装置
JP2002040099A (ja) 近似波形生成方法及び半導体試験装置
JPH0664158B2 (ja) 自動時間間隔測定方法
KR20030053512A (ko) Ｒｆ 전력 측정
JPH063372A (ja) ディジタルサンプリングオシロスコープ装置、およびその時間軸誤差の測定方法および校正方法
JPH01253673A (ja) 波形測定装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050411

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081111