JPH07181204A

JPH07181204A - ロジック信号表示方法

Info

Publication number: JPH07181204A
Application number: JP6271888A
Authority: JP
Inventors: Craig Overhage; クレッグ・オーバーヘイジ; Richard Austin; リチャード・オースティン
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1993-10-12
Filing date: 1994-10-12
Publication date: 1995-07-21
Anticipated expiration: 2013-03-30
Also published as: JP2733746B2; US5854996A; US5446650A

Abstract

(57)【要約】【構成】連続する複数のサンプリング時点で入力信号
をアナログ・デジタル変化して、サンプリング時点に対
応する一連のデジタル・サンプル値を生成し、一連のデ
ジタル・サンプル値の各々が高レベル又は低レベルのい
ずれにあるかを求めるためのスレッショルドを供給し、
一連のデジタル・サンプル値を補間し、補間したデータ
がスレッショルドと交差する時点及び方向を求め、求め
た時点及び方向に基づきロジック信号を表示する。【効果】入力信号の遷移時点をより正確に表示するこ
とができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、オシロスコープにより
デジタル信号を表示するためのロジック信号表示方法に
関する。

【０００２】

【従来の技術】デジタル・ストレージ・オシロスコープ
は、入力アナログ信号を周期的間隔で迅速にサンプル
し、時間的に変化する入力信号の振幅を表す一連のデジ
タル値に変換するオシロスコープの一類型である。「ト
リガ位置用マーカを有するデジタル・ストレージ・オシ
ロスコープ」と題する米国特許第４７７９０２８には、
デジタル・ストレージ・オシロスコープの基本動作が記
載されている。

【０００３】アナログ・オシロスコープでは、トリガ信
号は、データ取込みが開始される時点を決める。トリガ
信号は、非常に安定し、再生可能な一連のストローブ信
号を生成するタイムベース発生器を動作可能にする。簡
単なトリガは、選択された信号が特定の電圧スレッショ
ルドと交差するときに、発生される。更に、複雑な形式
のトリガの発生も、開発されている。例として、「エッ
ジ応答性及びネスティド・トリガ機能を有する高速ブー
ル論理トリガ・オシロスコープ垂直増幅器」と題する米
国特許第４５８５９７５号及び「制限振幅信号トリガ回
路」と題する米国特許第５０９７１４７号を参照された
い。「プログラム可能サンプリング・タイムベース回
路」と題する米国特許第４８１２７６９号には、調整可
能なストローブ遅延間隔の後にストローブ信号を生成す
る波形サンプリング・システム用のタイムベース回路が
記載されている。

【０００４】アナログ信号の動きを表すデジタル・サン
プリングの迅速な取込みのために設計されたオシロスコ
ープのフロント・エンドは、「高速タイミング発生器を
含むアナログ取込みシステム」と題する米国特許第５１
４４５２５に記載されている。高速ファーストイン・ス
ローアウト（ＦＩＳＯ）取込みシステムは、「アナログ
・メモリ・マトリクスを使用する高速取込みシステム」
と題する米国特許４１７１４８８号に記載されている。

【０００５】取り込まれたアナログ・サンプルは、サン
プルが取り込まれた時間に存在した実際の瞬間的電圧値
を表す複数ビットのデジタル値に変換される。「エラー
・チェックし補正する回路を有するアナログ・デジタル
変換器」と題する米国特許第４７７４４９８号、「自動
補正多段アナログ・デジタル変換器」と題する米国第４
９０８６２１号及び「２次エラー補正機能を有するアナ
ログ・デジタル変換器」と題する米国第４９８５７０２
号の全てには、アナログ・デジタル変換を行うあための
従来技術が記載されている。

【０００６】アナログ入力信号をサンプルし、アナログ
・デジタル変換を行うことにより得られるデジタル値
は、通常は、取込みメモリにアドレス順に蓄積される。
次に、各アドレス位置は、相対的アドレス番号に比例す
る時間の入力信号の振幅を表すデジタル値を含む。繰り
返し波形の場合は、全てのデータが一度に取り込まれな
くとも同一の結果が得られる。「波形取込み装置及び方
法」と題する米国特許第４４９５５８６号には、連続す
る発生時に波形を部分的にサンプルすることにより、波
形データが時間に関連して作成される。この方法は、
「等価時間サンプリング」として知られており、「等価
時間波形データ表示」と題する米国特許第４８０９１８
９号に記載されている。

【０００７】アナログ信号の動きを表すデジタル値は、
種々の方法でオシロスコープの表示器上に表すことがで
きる。これらの各方法では、サンプル間の時間は、操作
者が選択したタイムベース（例えば、１ｍｓ／目盛り）
に従った表示の水平軸に沿った距離に変換される。サン
プリング速度は、蓄積メモリの記録長が画面全面の表示
データに更に近くなるように、選択されたタイムベース
に応じて増加又は減少させてもよい。各水平位置につい
て蓄積されたデジタル・データは、画面上の垂直距離に
変換され、ドットが対応する座標に表示される。デジタ
ル値及び垂直画面位置間の絶対的関係は、操作者が選択
した垂直ゲイン及びオフセット制御の設定に依存する。

【０００８】サンプル点の数が乏しい場合は、隣接する
アナログ信号の感じを与えるために連続するドット間に
線を引いてもよい。「デジタル・オシロスコープのため
の時間ドット表示」と題する米国特許第４２５１８１４
号には、取り込まれたデータが補間データに関して強調
された表示が記載されている。基礎となるデータが乏し
いときは、補間されたデータは、パルス幅測定の様な自
動波形測定を行うためにも使用できる。

【０００９】多数のサンプル点を使用可能な場合は、種
々の間引き技術を使用して、データを簡単化し、更に意
味のあるものにできる。その様な技術の一つは、特定の
時間間隔（サンプル間隔よりも長い）内の最小振幅値及
び最大振幅値を判別し、特定の時間間隔に相当する表示
の部分にわたり最小振幅から最大振幅まで延びる垂直バ
ーを表示する。「デジタル最大／最小ベクトルＣＲＴ表
示」と題する米国特許第４０３９７８４号及び「デジタ
ル最大−最小値シーケンス・プロセッサ」と題する米国
特許第４７１３７７１号には、最大／最小表示の基礎知
識が記載されている。

【００１０】ロジック・アナライザは、マイクロプロセ
ッサに関係するアドレス、データ及び制御信号の全ての
様な多数のロジック信号からデジタル・データを取込み
及び分析できるデジタル・データ取込み装置である。こ
れらの信号の複数組の動きは、被測定システムの動きを
解析するために監視される。各ロジック信号は、ロジッ
ク・スレッショルドと比較され、２つのロジック・ステ
ートの一方に決定され、又は、２つのスレッショルドを
使用するときは、３つのステート、即ち２つの基本的ロ
ジック・ステート及び中間の“不安定”ステートの１つ
に決定される。２つのロジック・ステートは、高又は
低、１又は０、真又は偽と様々に呼ばれ、デュアル・ス
レッショルド分析により論理ステート間にあると決定さ
れた信号は、「不安定」又は「遷移中」と呼ばれる。
「デュアル・スレッショルド同期データ用不安定データ
認識」と題する米国特許第４９６８９０２号には、１つ
又は複数の被解析信号がロジック・スレッショルドの間
にあるときを検出するための回路が記載されている。
「同時デュアル・スレッショルド・データ取込みを使用
するデジタル信号特性解析」と題する米国特許第５０４
３９２７号には、繰り返し波形を連続して測定する場合
に、可動デュアル・スレッショルドを使用して、繰り返
し信号の種々の信号偏差を見つける方法が記載されてい
る。

【００１１】１つのスレッショルドを使用するロジック
・アナライザ・データ取込みでは、入力信号は、他方の
入力端に２つのロジック・ステート間の境界を決める電
圧スレッショルドが供給される電圧比較器に供給され
る。この比較器の出力信号は、アナログ入力信号がロジ
ック・スレッショルドと交差するときに、高及び低レベ
ル間で即座に遷移する２進信号である。取込みクロック
信号のアクティブ・エッジの発生時に、これらのロジッ
ク・レベルの一方又は他方は、後段の処理のためにフリ
ップ・フロップ又は同様の回路に蓄積される。

【００１２】被測定ロジック信号のステートが２信号形
式に決定される時点は、クロック信号により決まる。こ
のクロック信号がロジック・アナライザから発生され、
被測定システムと独立していれば、取込みは「非同期」
であると言われる。クロック信号が非測定システムから
取り出され、そのシステム内の動きの少なくとも一部に
対して所定のタイミング関係を生じれば、その取込みは
「同期」であると言われる。

【００１３】ユーザ・システム・クロックと元々同期す
るデータは、後段の処理のためにロジック・アナライザ
の内部クロックに対して再び同期される必要がある。
「デジタル・データ・トランスファ同期回路及び方法」
と題する米国特許第４９４９３６１号には、この作業を
効率的に行う回路が記載されている。

【００１４】通常、非同期データ取込みは比較的迅速で
あり、回路ハードウエアの“タイミング”を解析するた
めに使用される。同期データ取込みは比較的に緩慢であ
り、ソフトウェアを実行する間のシステムの“ステー
ト”を解析するために使用される。「複数速度ロジック
・アナライザ」と題する米国特許第４４２５６４３号に
は、２つの別のクロックに関連して動作できる２つの部
分を有するロジック・アナライザが記載されている。
「複数の動作レベルを有する測定装置」と題する米国特
許第４７６３１１７号には、基本動作、高度なタイミン
グ解析、高度がステート解析及び完全な動作のための異
なるモードを有するロジック・アナライザが記載されて
いる。

【００１５】一度、互いに非同期であり、よって無関係
の２つの異なるクロック信号（「タイムベース」と呼ば
れる）からデータが取り込まれた場合、それらの相対的
タイミング関係が分かるようにする方法が必要とされ
る。「２つの無関係なサンプリング・タイムベースを有
するデジタル信号サンプリング・システム」と題する米
国特許第４５７８６６６号及び「データを非同期タイム
ベースと比較する方法」と題する米国特許第４５７８６
６６号の両方には、タイミング関係の正確な表示を操作
者が得られるためのデータ処理方法が記載されている。

【００１６】異なるイベントに関連するサンプリング時
間を求める他の方法は、“タイムスタンプ”の使用であ
る。タイムスタンプとは、各サンプルが取り込まれると
きに、蓄積されるカウント値であり、後で種々の目的の
ために使用される。「オートレンジング・タイムスタン
プ回路」と題する米国特許第４７３１７６８号には、タ
イムスタンプ発生の１つの方法が記載されている。

【００１７】被測定システム内のデータには、それを理
論的に理想的なデジタル・データ、即ち、ある安定し良
好に定められたロジック・ステートから適切な遷移で他
のステートに移るデータと区別される種々の欠陥があ
る。データは、“グリッチ”を含んだり、他のある方法
で不安定になったりし、又はデータ遷移が遅い立ち上が
り又は立ち下がり時間になったり、理想ではない他の動
きを示す。「グリッチ検出器」と題する米国特許第４３
５３０３２号には、グリッチ及びそれについての情報を
捕らえる回路が記載されている。

【００１８】ロジック・アナライザは、多数チャンネル
の信号を同時に取込み、ロジック・アナライザの入力回
路を通る信号路又はユーザ・システムに接続するために
使用されるプローブは、全てが電気的に正確に等しくな
い場合あるので、これらの異なる信号路を通る信号の伝
播時間は、全てが同一であるとは限らない。これが生じ
ると、ある信号には他の信号との関係で、“スキュー”
が生じる。「スキューー検出器」と題する米国特許第４
６４６２９７号には、この状態を検出する回路が記載さ
れている。「複数チャンネル・デバイスのチャンネル内
に生じる信号伝播時間の誤差を補償する方法及び装置」
と題する米国特許第４４８１６４７号には、スキュー誤
差を補正する手段が記載されている。

【００１９】ロジック・アナライザの“分解能”は、通
常、取込みクロック周期の±１／２、例えば、１００Ｍ
Ｈｚでは１０ｎｓである。「ロジック・アナライザにお
ける改善されたカウンタ／タイマ分解能」と題する米国
特許第４９７９１７７号には、２相のシステム・クロッ
クを使用してデータを取込み、データが内部で単相クロ
ックを使用して処理されるように結果的に得られる改善
された分解能を維持する機能を有するロジック・アナラ
イザが記載されている。この結果は、効率良く２倍にさ
れた分解能、例えば、１００ＭＨｚクロックに対して５
ｎｓとなる。この技法は、「非同期サンプリングを使用
する分解能を改善したロジック・アナライザ」と題する
米国特許第４７７７６１６号に記載されている。この技
法は、分解能を効果的に増加するために繰り返し信号を
非同期に繰り返しサンプルすることに基づいている。

【００２０】全ての同期デジタル回路では、その出力信
号の適切で安定した動きを保証するために、入力信号に
ある程度の安定性が要求される。適切な動作を確保する
ために同期イベント以前に入力信号が安定しなければな
らない時間は、“セットアップ時間”として知られてお
り、一方、適切な動作を確保するために同期イベント後
に入力信号が安定しなければならない時間は、“ホール
ド時間”として知られている。ロジック・アナライザ
も、それ自体のセットアップ時間及びホールド時間を有
する。通常は、ロジック・アナライザのセットアップ時
間は、可能なだけ短く、ホールド時間はゼロであること
が望ましい。

【００２１】従来のロジック・アナライザは、通常、ユ
ーザ・クロック信号を使用して同期データを取り込む前
に、ユーザ・クロック信号のある処理を行う。この処理
は幾分時間を必要とするので、クロックに同期して扱わ
れるデータ信号は、セットアップ及びホールド時間ウィ
ンドウを適切に位置設定するために遅延される必要があ
る。全てのチャンネルに遅延線を含ませると、ロジック
・アナライザの価格がかなり上がる。更に、等価的に同
等の遅延が得られるようにすることは、費用が増加し、
構造が複雑になる。全ての遅延線が調整可能であると、
チャンネル間スキューを最小化し、セットアップ及びホ
ールド・ウィンドウの移動が可能になる。調整可能遅延
線を全ての遅延線に配置することが極めて高価であって
も、これは所望の使用を有するロジック・アナライザを
得るためによく行われている。ロジック・アナライザ全
体に関するセットアップ及びホールド時間は、その最悪
のチャンネルと同程度になるので、チャンネル間スキュ
ーは、種々の他の有害な効果を有すると同様に、機器全
体のセットアップ及びホールド時間性能を劣化させる。

【００２２】これまで、ロジック・アナライザの幾つか
の機能をオシロスコープの機能と組み合わせる努力が払
われてきた。ヒューレット・パッカード社製１６５００
シリーズ及びテクトロニクス社プリズム３０００ロジッ
ク・アナライザの各々は、デジタル・ストレージ・オシ
ロスコープの機能を有するプラグイン・モジュールを提
供し、同時に取り込まれたデジタル及びアナログ信号を
時間的に相関させて表示する。これらの装置では、ロジ
ック・アナライザの観点又はオシロスコープの観点で信
号を選択的に見ることができる。オシロスコープの観点
は、ロジック信号の詳細、即ち形、立ち上がり時間、立
ち下がり時間、リンギング、アンダーシュート及びオー
バーシュート等を観察するのに役立つ。アウトルック・
テクノロジー社製の１６００型ロジック・オシロスコー
プでは、２００ＭＨｚロジック・アナライザ・モード及
び３５０ＭＨｚ、１００Ｍサンプル／ｓデジタル・スト
レージ・オシロスコープ・モードの間で切り替えられ
る。バイオメーション社のＫ１６００アナログ・ロジッ
ク・アナライザは、ロジック・タイミング・アナライザ
・トリガ機能を備えたデジタル・ストレージ・オシロス
コープである。

【発明が解決しようとする課題】

【００２３】オシロスコープ及びロジック・アナライザ
・モジュールの組み合わせには、オシロスコープ形式表
示及びロジック・アナライザ形式表示の両方に対して、
同一セットの取込みアナログ・データ・サンプルを使用
するものはない。これらの各装置において、ロジック表
示を選択すれば、その表示のためのデータは従来のロジ
ック・アナライザ方式、即ち、サンプルされる前に、す
でに信号をデジタル・ロジック・レベルを決定する比較
器の出力からのサンプルを蓄積する方式で取り込まれ
る。

【００２４】したがって、本発明の目的は、オシロスコ
ープ形式表示及びロジック・アナライザ形式表示の両方
に対して、同一セットの取込みアナログ・データ・サン
プルを使用するロジック表示方法の提供にある。本発明
の他の目的は、ロジック信号の遷移時点をより正確に表
示できるロジック信号表示方法に関する。

【００２５】

【課題を解決するための手段及び作用】本発明によれ
ば、“ロジック・オシロスコープ”用の新しいロジック
信号表示方法が得られる。デジタル入力信号は、入力信
号の時間変化振幅を表す複数ビット・デジタル・サンプ
ルを生成するためにアナログ信号の様にサンプルされ
る。次に、複数ビット・デジタル・サンプルは補間技術
を用いて処理され、入力信号が仮定の１つのロジック・
レベル・スレッショルド又は１対のスレッショルドと交
差するとき、及び信号が一方のロジック・ステート又は
他方のロジック・ステートにあるときを比較的厳密に突
きとめる。得られた遷移時間及びロジック・ステート
は、ロジック・アナライザと同様にロジック・タイミン
グ・ダイアグラム、ステート・テーブル表示及びカーソ
ル読み取り値を含む種々のデジタル表示を生成する基礎
として使用されるが、元の多数ビット・アナログ・サン
プリング値に含まれる追加情報から改善された分解能が
得られる。疑似同期動作モードでは、ロジック信号は仮
想クロック信号として扱われるので、他の（データ）信
号のステートは、このクロック信号のアクティブ遷移に
より制御される時間で決まる。カーソルにより、１つ又
は複数の信号のロジック値のデジタル読み取り値が得ら
れる。これらの信号は、アナログ形式又はロジック・タ
イミング・ダイアグラム形式で表示されるか、或いは画
面に表示されない。

【００２６】

【実施例】図１（Ａ）〜（Ｆ）は、本発明に従ってロジ
ック・タイミング・ダイアグラムを生成する方法を説明
すると共に、この方法で得られる結果が、ロジック・ア
ナライザによる従来の方法によるものとどうのように異
なるかを説明するために示すタイミング・ダイアグラム
である。

【００２７】図１（Ａ）は、入力信号をロジック１又は
ロジック０を識別するために使用される単一の電圧スレ
ッショルドＶTHと共に示す。この信号をロジック・アナ
ライザ内の比較器に入力すると、２進信号となって出力
される。図１（Ｂ）は、この様な２進信号を“比較器出
力”として示す。図１（Ｃ）は、本発明の実施のために
必要なように、アナログ値を求めるために、従来の２進
サンプリング又はマルチ（複数）ビット・サンプリング
のいずれかのサンプリングが起きる時点を表す一連の上
向き矢印を示す。これらの矢印は、取込みクロック信号
のアクティブ・エッジ又は一連の取込みストローブ信号
のアクティブ・エッジを表す。

【００２８】ロジック・アナライザでは、（Ｂ）に示す
比較器出力信号は、（Ｃ）に示すサンプリング時点でサ
ンプルされ、図１（Ｄ）に示す様な高レベル又は低レベ
ル、１又は０である一連のサンプリング結果が生成され
る。（Ｄ）において、従来のロジック表示上に重畳され
た小さい円は、これらの２進サンプリング結果、即ち、
０（低レベル）又は１（高レベル）を表す。

【００２９】（Ｄ）において円を重畳して示した従来の
ロジック表示では、サンプリング時点間の比較器出力の
ステートについては、任意の推量にまかされる。例え
ば、図１では、時点３で取り込まれた２進サンプルは低
レベルであり、時点４に取り込まれた２進サンプルは高
レベルであったが、従来の表示を生成するソフトウェア
では、実際の遷移が起きた時点を知る方法はない。同様
に、時点１３で取り込まれた２進サンプルは高レベルで
あり、時点１４で取り込まれた２進サンプルは低レベル
であったが、実際の遷移が起きた時点を知る方法はな
い。通常、任意の推量がなされ、あたかも２つのサンプ
ル時点間の期間の終わりに丁度に起きたように遷移が示
される。この様に、（Ｄ）に示す従来のロジック表示
は、丁度時点４で高レベルに移り、丁度時点１４で低レ
ベルに戻る信号を示している。しかし、（Ｃ）に示すサ
ンプリング時点を参照しながら（Ａ）を詳細に見ると、
入力信号は、実際には時点４の僅かに前、時点１３の非
常に僅かに後でスレッショルドと交差している。この様
に、従来のロジック・タイミング・ダイアグラム表示で
は、信号エッジ（ロジック・ステート遷移）の時間位置
に関して、最高１つの完全なサンプリング・クロック
（又はストローブ）間隔の量だけ誤差がある可能性があ
る。

【００３０】本発明の方法を使用すると、ロジック・ス
テート遷移の時間分解能をかなり改善できる。図４及び
図５は、本発明の方法の手順を示す流れ図であり、以下
において各手順の番号を括弧内に示す。入力信号が最初
のデータ取込みで高い電圧分解能でサンプルされると
（１０２）、単一ビット“１又は０”情報ではなく複数
ビット振幅情報が得られ、ロジック・タイミング・ダイ
アグラムは更に高い時間分解能で生成される。この技術
は、アナログ情報、即ちアナログ電圧値を表す複数ビッ
ト・デジタル・サンプル値を高速で捕らえ、そうして得
たサンプルについてアナログ・デジタル変換を行うこと
で実現される。この様な技術は、オシロスコープの分野
では周知であり、本発明の背景としてすでに上述した。

【００３１】図１（Ｅ）では、小さな四角は、複数ビッ
ト・デジタル・サンプル値と（Ｃ）で示すサンプリング
時点に対応する連続アドレスとで定められた電圧−時間
値を示す。ロジック抽出（アブストラクション）スレッ
ショルドＡＶTHは、これらの四角に重畳して示される。
ロジック抽出スレッショルド（１０４）は、ロジック信
号が遷移してあるロジック・ステートに入るか又は出る
時点を決めるために、補間値が比較される（１０６）
“仮想スレッショルド”である。時点３に対応する複数
ビット・サンプル値は、ＡＶTHに対して十分に低く、時
点４に対応する値はそれより僅かに高い。時点３及び時
点４に関連する値及びこれらの時間を知ることにより、
例えば、直線補間の如き補間を行って（１０８）、入力
信号の実際の電圧がこれらの２つのサンプル時点間の時
間と共に真に直線的に変化していれば、抽出スレッショ
ルドと交差するときを求められる。

【００３２】２つのサンプル時点ｔ1及びｔ2で得られた
２つの電圧値Ｖ1及びＶ2が既知であり、スレッショルド
電圧Ｖxと交差する時間ｔxを求められるとき、時点ｔ1
及びｔ2間の直線補間は比較的に簡単である。ｔx＝ｔ2−（ｔ2−ｔ1）（Ｖ2−Ｖx）／（Ｖ2−Ｖ1）

【００３３】図１（Ｆ）に示す様に、本発明により得ら
れる更に正確な補間信号遷移時間を使用して、ロジック
・タイミング・ダイアグラムが作成及び表示できる。時
点３及び時点４の間に起こる抽出スレッショルドの交差
は、時点４に極めて近接して起こり、従来のロジック表
示ではこの遷移が時点４で起きたように表示しており、
この場合は、この遷移を表す２つの表示の違いは殆どな
い。しかし、各表示で示す遷移を時点１３及び１４間に
起こる遷移に関して検討すると、その違いは非常に大き
い。補間された遷移点は時点１３のほんの僅か後であ
り、従来の表示はずっと離れてた時点４に示されるの
で、２つの表示に示されたこれらの表現は、殆ど完全な
１サンプル間隔分離れている。

【００３４】図２は、本発明がデュアル・スレッショル
ド環境でどのように動作するかを示す。図２（Ａ）は、
入力信号及び２つのスレッショルドＶTHL及びＶTHHを示
す。入力信号が低スレッショルドＶTHL以下であれば、
明確に低レベルであり、高スレッショルド以上であれ
ば、明確に高レベルである。しかし、信号がこれら２つ
のスレッショルドの間にあるときは、遷移中及び不安定
であるとみなされ、この信号を受け取るデジタル部品で
不確定性及び不定の結果が生じる。

【００３５】図２（Ｂ）は、入力信号を高スレッショル
ドと比較する比較器の出力信号を示し、図２（Ｃ）は、
入力信号を低スレッショルドと比較する比較器の出力信
号を示す。これらの比較器は、非常に高いゲインを有
し、立ち上がり及び立ち下がり時間が高速な出力信号を
生成する。図１（Ｃ）と同様に、図２（Ｄ）は、本発明
の実施に必要であるように、アナログ信号の従来の２進
サンプリング又は複数ビット・デジタル・サンプリング
のいずれである従来のサンプリングが起きた時間を示す
一連の上向き矢印を示す。矢印は、取込みクロック信号
のアクティブ・エッジ又は一連の取込みストローブ信号
のアクティブ・エッジを表す。

【００３６】図２（Ｅ）は、デュアル・スレッショルド
・データに関する従来のロジック表示である。この表示
では、いずれのロジック・レベルにも延びない黒い領域
は、信号がロジック・スレッショルド間にある期間を表
すアイコンによる表現である。種々の表現、即ちアイコ
ンは、“不安定期間”を示すために、ロジック・アナロ
グの分野ではすでに使用されている。図２（Ｅ）の小さ
い円は、両方の比較器が同一の出力信号、即ち両方共高
レベル又は低レベルを生成するサンプル点を表す。小さ
な三角は、２つの異なる比較器出力信号が異なるステー
トとなる時、即ち、低レベル用比較器の出力信号が高レ
ベルであり、高レベル用比較器の出力信号が低レベルで
ある時を示す。この状態は、信号が不安定であることを
表し、不安定信号アイコンがこのデータに関連して表示
されることを決めるための基準となる。

【００３７】図２において、サンプリング時点３では、
信号は遷移の途中で捕らえられ、そのため、不安定なア
イコンが示され、このアイコンが１サンプル期間全体を
占める。しかし、入力信号がサンプリング時点９及び１
０の間に立ち下がるとき、下方への遷移は、時点１０で
サンプリングが起きる前にデュアル・スレッショルド間
の不安定ステート全体を通り抜け、これにより、従来の
ロジック表示は、２つの定めたロジック・ステート間の
瞬間的な遷移を示し、実際の信号のロジック・ステート
遷移の間に起きた不安定期間の視覚的表現は得られな
い。

【００３８】サンプリング時点１７で起きたサンプル
は、入力信号が高スレッショルドＶTHH及び低スレッシ
ョルドＴTHLの両方の上にあるときに、その信号の限界
（マージナル）パルスをたまたま捕らえ、それで、図２
（Ｅ）の従来のロジック表示は、１つのサンプル間隔の
期間を有し、明確な正方向パルスを示し、不安定アイコ
ンは示さない。

【００３９】図２（Ｇ）は、本発明によるロジック・タ
イミング表示を示す。いずれのロジック・レベルにも延
びない黒い領域（１２０）は、信号がロジック抽出スレ
ッショルド間にあることを表すが、この表示は（Ｅ）に
表すものとは異なる。従来の表示の様な粗く、幾分不定
性のある表現に代わって、（Ｇ）の表示は更に高い分解
能を有し、基礎となる波形の表現における不定性が少な
い。不安定期間は、両方の正方向パルスの立ち上がり及
び立ち下がりの両方で、幅が可変なアイコンにより示さ
れ、これらの間隔は、（Ｅ）に示す完全な１つのサンプ
ル間隔アイコンよりも、基礎データに関して更に短く、
現実的である。

【００４０】図２（Ｇ）に示す改善された表示は、本発
明の方法を使用した結果得たものである。図２（Ｆ）
は、、サンプリング処理に関連する時間により決めた時
間値及び振幅値間の直線補間（１０８）及び複数ビット
・デジタル・サンプルに含まれる情報を示す。（Ｆ）で
は、サンプル時点３で取り込まれる複数ビット・デジタ
ル・サンプル値は、２つの抽出スレッショルドＡＶTHL
及びＡＶTHH間の殆ど中間にあることに留意されたい。
サンプル時点２及びサンプル時点３の値の間、及びサン
プル時点３及びサンプル時点４の値の間の補間が行われ
るとき、比較的に正確な抽出スレッショルド交差時間を
求めることができる（１１０）。ロジック・タイミング
・ダイアグラムを形成するために、これらの正確なスレ
ッショルド交差を使用すると、（Ｇ）の表示を更に正確
で意味のある表示することが可能になる。

【００４１】直線補間は、使用可能な最も簡単な補間方
式であるが、ｓｉｎ（ｘ）／ｘ、ｓｉｎｃ（ｘ）の様な
他の補間方式を使用してもよい。直線補間を使用した場
合は、ロジック抽出スレッショルド交差と関連しないポ
イント対間で補間を行う必要はない。この場合、データ
・ポイントの各対がロジック抽出スレッショルドと関連
するか、即ち、その対の構成要素がロジック抽出スレッ
ショルド値の対向する側にあるかどうかを調べるため
に、データ・ポイントの各対を試験する予備段階が使用
できる。例えば、図２に示すデータに関しては、これら
の試験は、データ・ポイント対２−３、３−４、９−１
０、１６−１７及び１７−１８は、抽出スレッショルド
の少なくとも１つの対向する側の構成要素であるが、残
りの全てのデータ対は、両方の抽出スレッショルドの同
じ側に両方の構成要素を有する。

【００４２】複数の入力信号は、本発明の方法により得
られた表現に基づいて１つのロジック・タイミング・ダ
イアグラムに表示できる。ロジック信号は、個々に表示
され、又はバスフォームに圧縮される。バスフォーム表
示は、米国特許第４９４９３６１号に示す様に記号的表
示、又は米国特許第４９７９１７７号に示す様に多数の
実際のタイミング・ダイアグラムを重畳させた表示の少
なくとも２つの方法で生成される。

【００４３】複数の信号が存在するとき、たとえそれら
が全て表示されていなくとも、カーソル（１２２）で示
す時間的特定点でそれら全ての値を読み取ることができ
ると（１２４）、非常に便利である。この様な読み取り
は、含まれる信号にとって意味のある所望基数で行え
る。例えば、４つの信号は、４つの２進ビット、１つの
１６進数、又は１桁の２進化１０進数として表すことが
できる。この読み取りは、タイミング・ダイアグラムで
画面上に実際に表示されるよりも多い信号からの情報を
含むことができる。更に、本発明によれば、カーソル読
み取りは、ロジック・タイミング・ダイアグラム形式で
示される他に、アナログ形式で表示される信号の値を含
むことができる。図３は、最上位ビットを一番上にアナ
ログ形式で、下位３ビットをその下にロジック・タイミ
ング・ダイアグラム形式（１３２）で配列した４つの信
号を含む。垂直カーソルは、２進数及び１６進数のその
下の読み取り値と共に表示される（１６進数の読み取り
は括弧で示される）。信号がアナログ形式で表示されて
も、本発明の方法は、あたかもロジック・タイミング・
ダイアグラムとして表示される同一信号のロジック・ス
テートを確かめるために、アナログ表示の基礎となる同
一のデータに適用できる。

【００４４】実際には、ロジック信号情報を得る信号が
タイミング・ダイアグラムに示されていなくても、信号
のステートは依然所望の時間に示すことができる。これ
は、その時に各信号のステートを確かめるための質問を
する時点の前後の、最も近いデータ・サンプリング・ポ
イント間の補間を行うことで成される。そのときに現れ
る補間データは、ステート・テーブル（１２６）又はタ
イミング・ダイアグラム（１３４）のいずれかの部分と
して表示される。２進数（ＢＩＮ）及び１６進数（ＨＥ
Ｘ）の一覧表を有するステート・テーブルは、米国特許
第４４２５６４３号に記載されている。

【００４５】補間により求められたデータの時間は、
“疑似同期的に”制御される。非同期で取り込まれた１
つの信号が、疑似同期クロック信号として扱われるので
あれば、他の全ての信号のステートは、この信号のアク
ティブな遷移がある時に決めることができる（アクティ
ブとは、ロジック・デバイスがそれに応答してステート
を変えることを意味する。）。これを行うために、疑似
同期クロック信号は、アクティブ・エッジに相当する特
定の方向に変化するロジック抽出スレッショルドとその
信号が交差する時間を決定するように始めに処理され
る。一度、アクティブ・エッジに関して抽出スレッショ
ルド遷移時間が決定すると（１１０）、そのときの他の
全ての信号の補間されたステートが決められる（１１
４）。結果的に得られたデータは、ステート（１２８）
又はタイミング・ダイアグラム（１３４）形式のいずれ
か所望の形式で表示できる。

【００４６】疑似同期クロック信号は、位相シフトのた
めに遅延したり、クロック・エッジと同数の端数を生成
するために間引いたり、多相クロック信号を生成するた
めに増加させ、又はこれらの操作の組み合わせに適用で
きる。疑似同期クロック信号は、疑似同期クロック信号
プラス一定時間オフセットのアクティブ・エッジ遷移の
時点に他の（データ）信号のステートを調べることによ
り、位相シフトを生成するように効果的に遅延できる。
疑似同期クロック信号に正、負又はゼロ・オフセット時
間を加算することで、得られる有効サンプリング時点
（１１２）は、時間的に前後、即ち現時点の左右に移動
できる。

【００４７】疑似同期クロック信号は、他の信号の補間
されたステートを調べるために、Ｎ番目毎のアクエィブ
・エッジを使用することにより効果的に間引くことがで
きる。疑似同期クロック信号の周期が既知であれば、ア
クティブ・エッジの遷移の実際の発生毎に、疑似同期ク
ロック信号の周期の間に等しく離間されたＮ時点に、他
のデータ信号の補間されたデータを調べることにより、
多相クロック信号を生成するために乗算できる（疑似同
期クロック信号に関して最初に行われた補間処理により
決められるように）。

【００４８】他の動作は、疑似同期クロック信号を基準
として行われる。疑似同期信号により決まる時点での補
間（１１０）により求められるデータ（１２８）に基づ
くステート・テーブル（１２６）表示は、セットアップ
及びホールド違反を示す（１１８）ように変更可能であ
る。特定のデータ信号が、遷移するか、又は疑似同期ク
ロック信号のアクティブ・エッジを基準にしたセットア
ップ及びホールド・ウィンドウ（１１６）の間のデュア
ル抽出スレッショルドにより決まる不安定ステートであ
ることが分かれば、Ｘ、？又はＶの様なある記号を使用
して、信号がその期間に定数１又は定数０ではなく、そ
の動きがセットアップ及びホールド違反（１１８）であ
ることを示すことができる。

【００４９】セットアップ及びホールド時間違反チェッ
クは、エッジ遷移を位置決めするために全てのデータ・
チャンネルを予備処理し、次に、疑似同期クロック信号
のアクティブ・エッジ遷移の時点に開始し、両方向（時
間的に前後）に含まれるデータ・チャンネルの各々に関
するレコードを調べて、アクティブ・エッジ前のセット
アップ時間内に遷移があるかどうか、又はアクティブ・
エッジ後のホールド時間内に遷移があるかどうかを求
めることにより実現できる。

【００５０】「セットアップ又はホールド違反トリガリ
ング」と題する米国特許出願番号第０７／９４７２０５
号には、入力データ信号及び入力クロック信号間の時間
関係を調べ、プログラム可能なセットアップ又はホール
ド時間条件が違反されているときに、出力信号を発生す
る回路が開示されている。このハードウエアによる実時
間手法は、取り込んだデータのソフトウェアによる後処
理によりセットアップ及びホールド違反を見つける本発
明の方法とは全く異なる。

【００５１】実際のセットアップ及びホールド時間測定
は、違反を探すのではなく、直接に行われる。信号ライ
ンの全ては、疑似同期アクティブ・クロック・エッジ前
にどれが最後に変化したかを求めるために調べられる。
最後の遷移及び疑似同期クロックのアクティブ・クロッ
クの発生の間の時間が、測定セットアップ時間として得
られる。同様に、全ての信号ラインは、疑似同期アクテ
ィブ・クロック・エッジの後にどれが最初に変化したか
を求めるために調べられる。最初の遷移及び疑似同期ク
ロックのアクティブ・エッジ間の時間が、測定ホールド
時間として得られる。デュアル抽出スレッショルドを使
用するとき、遷移は現在のロジック・ステートを離れ、
ロジック・ステート間の不安定ステートに入ることとし
て定義される。

【００５２】改善した分解能を用いるスキュー測定は、
本発明の方法に従い、複数ビット・デジタル・サンプル
値から得ることができるロジック信号の状態に関する情
報を用いて行える。あるグループの最初の信号が遷移す
る時とその同一グループの最後の信号が遷移する時との
間の時間は、そのグループの信号間のスキューである
（その信号グループの入力信号ラインの全てが同一の入
力信号又は等価時間を有する信号で刺激されたら）。こ
の様に行われるスキュー測定は、遷移時間が本発明の方
により決められる高めた分解能により改善される。

【００５３】

【発明の効果】本発明によれば、入力信号の一連のデジ
タル・サンプル値を生成し、この一連のデジタル・サン
プル値を補間して得た信号データがスレッショルドと交
差する時点及び方向をを求め、これらの情報に基づきロ
ジック信号を表示するので、入力信号の遷移時点をより
正確に表示することができる。

【図面の簡単な説明】

【図１】本発明のロジック信号表示方法により生成した
ロジック・タイミング・ダイアグラムを示すタイミング
図。

【図２】本発明をデュアル・スレッショルドを使用する
解析に採用した場合の同様の図１と同様の図。

【図３】１つをアナログ形式で表示した１組のロジック
信号を示すタイミング図。

【図４】本発明の方法の手順を示す流れ図。

【図５】本発明の方法の手順を示す流れ図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０１Ｒ 29/02 Ｋ (72)発明者リチャード・オースティンアメリカ合衆国オレゴン州97123 ヒルズボロサウス・イーストメイプル・ストリート 1950

Claims

【特許請求の範囲】

【請求項１】連続する複数のサンプリング時点で入力
信号をアナログ・デジタル変化して、上記サンプリング
時点に対応する一連のデジタル・サンプル値を生成し、上記一連のデジタル・サンプル値の各々が第１ロジック
・ステート又は第２ロジック・ステートのいずれにある
かを求めるためのスレッショルドを供給し、上記一連のデジタル・サンプル値を補間し、補間したデ
ータが上記スレッショルドと交差する時点及び方向を求
め、求めた時点及び方向に基づきロジック信号を表示するこ
とを特徴とするロジック信号表示方法。