JPH02119432A - 多重デジタル−アナログ変換方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、デジタル−アナログ変換回路を時分割で使
用することで、複数チャンネルのアナログ信号に変換す
る多重デジタル−アナログ変換方法に関する。

〔従来の技術〕

第３図は多重デジタル−アナログ変換方法の従来例をあ
られした回路図である。

この第３図に示すように、デジタル処理装置としてたと
えばマイクロコンピュータから出力するデジタル量のデ
ータ信号Ｂを、電圧加算形あるいは電流加算形のデジタ
ル−アナログ変換器（以下ではＤ／Ａ変換器と略記する
）３に入力して、これをアナログ変換信号りに変換し、
ｎ個のサンプルホールド回路１１．１２．１４からアナ
ログ出力Ｅｌ、Ｅ！、Ｅ−を取出すようにしている。こ
の場合、外部で設定している制御信号Ａに従って、サン
プル信号発生回路４はｎ個のサンプル信号Ｃ，，Ｃ，。

Ｃ７をそれぞれのサンプルホールド回路１１．１２゜１
４に供給することで、データ信号Ｂを変換したアナログ
変換信号りを、サンプル信号発生回路４が指定するサン
プルホールド回路で保持させるようにして、１台のＤ／
Ａ変換器３を時分割で使用することにより、複数のアナ
ログ出力を得ることができるようにしている。

第４図は第３図に示す従来例回路における動作をあられ
したタイミングチャートであって、第４図（イ）はサン
プル信号発生回路４に入力する制？１１信号Ａ、第４図
（ロ）はＤ／Ａ変換器３に入力するデータ信号Ｂ、第４
図（ハ）、（ニ）はサンプル信号発生回路４が出力する
サンプル信号Ｃ１とＣＲ，第４図（ホ）はＤ／Ａ変換器
３が出力するアナログ変換信号Ｄ、第４図（へ）、　（
））はサンプルホールド回路１１　と１４が出力するア
ナログ出力Ｆ、　ＩとＥいそれぞれの変化をあられして
いる。

〔発明が解決しようとする課題〕 第４図に示す従来例回路のタイミングチャートであきら
かなように、従来の多重Ｄ／Ａ変換方法では、データ信
号Ｂを制御信号Ａに従ってマイクロコンピュータなどか
ら書込む場合に、これらデータ信号Ｂと制御信号ＡのＴ
ｌなる書込期間中にアナログ変換と、このアナログ変換
信号りの保持とを行わなければならない、それ故書込期
間Ｔ。

の長さは、Ｄ／Ａ変換器３の変換期間Ｔ、の長さ、およ
びサンプルホールド回路の応答期間Ｔ、の長さに依存す
ることになるが、特に変換期間Ｔ２が長いことから、書
込期間Ｔ１　もこれに対応しで長い時間が必要となり、
この書込期間中はデータ信号Ｂを出力するマイクロコン
ピュータを占有することになる。従ってマイクロコンピ
ュータを有効活用できない大きな欠点を有していた。

そこでこの発明の目的は、Ｄ／Ａ変換器の変換期間や、
サンプルホールド回路の応答期間が長くても、データの
設定を高速で行うことにより、マイクロコンピュータな
どの占有時間を短縮してこれの有効利用を図ることがで
きるようにすることにある。

〔課題を解決するための手段〕

上記の目的を達成するために、この発明の多重Ｄ／Ａ変
換方法は、複数のサンプルホールド回路を出力側に接続
しているデジタル−アナログ変換回路に、デジタル処理
装置が出力するデータ信号を与えてこれをアナログ量に
変換し、サンプル信号に従って指定のサンプルホールド
回路から変換したアナログ信号を取出す多重デジタル−
アナログ変換方法において、前記デジタル処理装置が出
力する書込み信号に従って、前記データ信号とチャンネ
ル指定信号とをそれぞれの記憶回路に書込み、デジタル
−アナログ変換回路は、この書込まれたデータ信号をア
ナログ量に変換し、チャンネル指定信号をデコードして
得られるサンプル信号に従って、指定のサンプルホール
ド回路から変換したアナログ信号を取出す際に、前記デ
ータ信号の書込み開始からアナログ量への変換終了まで
の期間は、前記サンプル信号の出力を禁止するものとす
る。

（作用） この発明は、データ信号ならびにチャンネル指定信号を
書込時に記憶させておき、Ｄ／Ａ変換器の変換期間が経
過してから、サンプルホールド回路でアナログ変換信号
をサンプルするようにするならば、上述の書込みに要す
る時間は僅かでよいことから、Ｄ／Ａ変換器の変換期間
や、サンプルホールド回路の応答期間が長くても、デー
タやチャンネル指定番号は高速（すなわち短い書込期間
）で設定できることに着目したものであって、Ｄ／Ａ変
換器と複数個のサンプルホールド回路にデータ記憶とチ
ャンネル指定番号記憶とを行う回路を設けてこれらを記
憶させ、かつこのデータ書込期間と、それに続＜　Ｄ／
Ａ変換期間中はアナログ変換信号をサンプルしないよう
にして、変換期間終了後に指定されたチャンネルのサン
プルホールド回路が、アナログ変換信号をサンプルする
ようにしている。かくしてマイクロコンピュータの占有
期間をデータ書込期間のみに短縮しようとするものであ
る。

（実施例〕 第１図は本発明の実施例をあられした回路図である。

この第１図に示すように、本発明においては、ｎ個のサ
ンプルホールド回路１１．１２．１３．１４を出力側に
接続しているＤ／Ａ変換器３の入力側にデータ記憶回路
５を付加し、またこれらのサンプルホールド回路１１〜
１４を制御するために、チャンネル指定番号記憶回路６
、サンプル禁止期間設定回路８ならびにデコード回路７
を設けている。

このサンプル禁止期間設定回路８は、データ信号Ｂとチ
ャンネル指定信号Ｆとを、それぞれの記憶回路に書込む
期間と、Ｄ／Ａ変換器３の変換期間とを合計した時間中
は、サンプル信号の出力を禁止する信号をデコード回路
７に出力するようになっている。

第２図は第１図に示す実施例回路の動作をあられしたタ
イミングチャートであワて、第２図（イ）はチャンネル
指定信号Ｆ、第２図（ロ）はデータ信号Ｂ、第２図（ハ
）は書込信号Ｇ、第２図（ニ）はサンプル禁止信号Ｈ１
第２図（ホ）、（へ）、（ト）はサンプル信号Ｃ＋、Ｃ
ｘ、Ｃ−、第２図（チ）はアナログ変換信号Ｄ、第２図
（ワ）、（ヌ）、（ル）はアナログ出力Ｅ　＋、　Ｅ　
ｔ、　Ｅ−の変化を、それぞれがあられしている。

この第２図に示すように、複数のサンプルホールド回路
１１〜１４のそれぞれからアナログ出力Ｅ、〜Ｅ、を出
力するために、データ信号Ｂをデータ記憶回路５に、ま
たチャンネル指定信号Ｆをチャンネル指定番号記憶回路
６にそれぞれ書込むと、データおよびチャンネル指定番
号が直ちに記憶されるので、Ｔ、なる短時間の書込期間
内に書込みが完了し、Ｄ／Ａ変換器３での変換を開始す
る。

一方、サンプル禁止期間設定回路８は、書込信号Ｇに同
期して、書込期間Ｔ　１１と変換期間Ｔ２とをカバーす
る禁止期間Ｔ１１を持つ禁止信号Ｈを発生して、このＴ
１１なる禁止期間中は、デコード回路７からのサンプル
信号０１〜ｃｏの発生を禁止している。

また、チャンネル指定番号記憶回路６に記憶された内容
で指定されたサンプルホールド回路１１〜１４は、Ｔ、
なるサンプル期間に、デコード回路７から出力するサン
プル信号Ｃ３〜Ｃａでアナログ変換信号りをサンプルし
、各チャンネルへのデータ書込以後の保持期間Ｔ４にお
いてアナログ出力信号の保持を行う。

この保持期間Ｔ４の長さを、サンプルホールド回路１１
〜１４の信号保持精度を満足する範囲とし、適切な時間
間隔で第１チヤンネルから第ｎチャンネルまでのチャン
ネル指定番号とデータの書込みとを繰返させることで、
ｎチャンネルの独立したアナログ出力Ｅ、〜Ｅ７を得る
のであるが、このときデータ信号Ｂを出力するマイクロ
プロセッサを占有する期間はＴ、なる書込期間のみでよ
い。

〔発明の効果〕

一台のＤ／Ａ変換器を時分割で使用する多重Ｄ／Ａ変換
方法において、データ記憶回路とチャンネル指定番号記
憶回路とを設けることにより、Ｄ／Ａ変換器の変換時間
や、サンプルホールド回路の応答時間などと、データを
書込むのに必要とする時間とを無関係にすることができ
る。その結果、データとチャンネル指定番号との書込み
は、変換期間にくらべてはるかに短時間で完了できるの
で、デジタル量のデータ信号を出力するマイクロコンピ
ュータなどを占有している時間が短縮でき、当該マイク
ロコンピュータの有効利用を図ることができる。また、
この際にサンプル禁止期間設定回路を設けているので、
書込期間を含めたデジタル信号のアナログ信号への変換
期間中は、アナログ変換信号のサンプリングを禁止して
いるので、データを書換える傑にこのアナログ変換信号
に発生する過渡的な変動を有しないアナログ出力信号が
得られる効果も合わせて得ることができる。

【図面の簡単な説明】

第１図は本発明の実施例をあられした回路図、第２図は
第１図に示す実施例回路の動作をあられしたタイミング
チャートであり、第３図は多重デジタル−アナログ変換
方法の従来例をあられした回路図、第４図は第３図に示
す従来例回路における動作をあられしたタイミングチャ
ートである。 ３・・・Ｄ／Ａ変換器、４・・・サンプル信号発生回路
、５・・・データ記憶回路、６・・・チャンネル指定番
号記検回路、７・・・デコード回路、８・・・サンプル
禁止期間設定回路、１１．１２．１３．１４・・・サン
プルホールド回路。 Ａ・・・制御信号、Ｂ・・・データ信号、Ｃ，〜Ｃｎ・
・・サンプル信号、Ｄ・・・アナログ変換信号、Ｅ、〜
Ｅ□・・・アナログ出力信号、Ｆ・・・チャンネル指定
信号、Ｇ・・・書込信号、Ｈ・・・禁止信号。 Ｓ　回　＄　ル　邑　≦　３ ÷ ：））。 １４＋ｊングル７丁−−ルド回ゑト

Claims (1)

【特許請求の範囲】
1. １）複数のサンプルホールド回路を出力側に接続してい
   るデジタル−アナログ変換回路に、デジタル処理装置が
   出力するデータ信号を与えてこれをアナログ量に変換し
   、サンプル信号に従って指定のサンプルホールド回路か
   ら変換したアナログ信号を取出す多重デジタル−アナロ
   グ変換方法において、前記デジタル処理装置が出力する
   書込み信号に従って、前記データ信号とチャンネル指定
   信号とをそれぞれの記憶回路に書込み、デジタル−アナ
   ログ変換回路は、この書込まれたデータ信号をアナログ
   量に変換し、チャンネル指定信号をデコードして得られ
   るサンプル信号に従って、指定のサンプルホールド回路
   から変換したアナログ信号を取出す際に、前記データ信
   号の書込み開始からアナログ量への変換終了までの期間
   は、前記サンプル信号の出力を禁止することを特徴とす
   る多重デジタル−アナログ変換方法。