JPH01128174A - アナログデータ収集システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アナログ信号をディジタル的に処理するシス
テムに係り、特に多チャンネルのアナログ信号をサンプ
リングしてディジタルデータとして収集するシステムに
好適なＡ／Ｄ変換器からＲＡＭへのデータ格納の方式に
関する。

〔従来の技術〕

従来、Ａ／Ｄ変換器のディジタルデータをＲＡＭへ格納
するために、専用のＬＳＩや、特別な外付の回路を使用
しない、簡便な方法としてＡ／Ｄ変換器を直接ＭＰＵの
バスに接続する方式が゛用いられていた。この例として
は、例えばコーンズ・アンド・カンパニー・リミテッド
社刊「フエランテイ　データコンバータ　データ・ブッ
ク　アプリケーション・ノートＪ　　（１９８６年版）
の第１９０頁から第１９３頁に記載されている。

〔発明が解決しようとする問題点〕

上記従来技術は、余分なハードウェアを必要とせず、簡
便にシステムを構成可能ではあるが、Ａ／Ｄ変換器のデ
ィジタルデータを、ＲＡＭへ格納する際には、ＭＰＵに
よるＡ／Ｄ変換器のディジタルデータ読込み、及び該デ
ータのＲＡＭへの書込みの２つの手順が必要であり、該
データの転送速度が低く、このためサンプリングを高速
化する上でネックとなってしまうという問題があった。

本発明の目的は、上記従来技術の、ハードウェア構成が
単純であるという特長を生かしつつ、該データの転送速
度を向上させることにある。

〔問題点を解決するための手段〕

上記目的は、ＭＰＵがＲＡＭをアクセスする際の制御信
号を、ＲＡＭに対するデータの書込みとＡ／Ｄ変換器か
らのデータの読み出しの制御信号に変換する擬似ＤＭＡ
回路を付加することによって、ＭＰＵがＲＡＭをアクセ
スする１つのサイクルで、Ａ／Ｄ変換器のディジタルデ
ータ出力を直接ＲＡＭへ書込むことにより、達成される
。

〔作用〕

Ａ／Ｄ変換器からのディジタルデータをＲＡＭへ転送す
る際には、ＭＰＵが、該データを格納しようとするＲＡ
Ｍエリアに対し書込み、あるいは読み出しのアクセスを
行なう場合のみ、ＭＰＵの制御信号は、擬似ＤＭＡ回路
によってＲＡＭに対するデータの書込みと、Ａ／Ｄ変換
器に対するデータの読み出し用の制御信号に変換される
。このため、ＭＰＵの１回のＲＡＭアクセスで、実際に
はＡ／Ｄ変換器からディジタルデータがデータバス上に
出力され、該データが所定のＲＡＭエリアに書込まれる
。

これによって従来の、ＭＰＵで一度Ａ／Ｄｉ換器のデー
タを読み込んでからＲＡＭへ書込む処理に対し、大巾な
時間の短縮が可能となり、少ないハードウェアで、アナ
ログ信号のサンプリング速度を向上させることができる
。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。

本実施例は、８チヤネルのアナログ信号を順次サンプリ
ングしてディジタルデータとして収集するシステムであ
り、カウンタ２０によって与えられたチャネル番号２１
に対応して８本のアナログ信号の１本を選択して出力す
るマルチプレクサ１と、バッファアンプ２によってバッ
ファリングされた、マルチプレクサ１によって選択され
たアナログ信号をディジタルデータに変換するＡ／Ｄ変
換器３と、該Ａ／Ｄ変換器３のディジタルデータ出力を
データバスへ接続するゲート４と、本システムを制御す
るＭＰＵ５と、ＲＡＭ６と、アドレスデコーダ７と、Ｍ
ＰＵ５の制御によりＡ／Ｄ変換器３にＡ／Ｄ変換の起動
信号１７を出力するゲート８と、ゲート９，１０，１１
，１２，１４゜１５及びフリップ／フロップ１３から成
る擬似ＤＭＡ回路１６とから構成される。

以下、本実施例の動作を説明する。

本実施例のタイミング・チャートを第２図に示す。本図
の各信号の番号は、第１図の各信号と一致する。２２は
アドレスバス、２３はＭＰＵの読み出し信号、２４はＭ
ＰＵの書込み信号、２５はアナログ信号のサンプリング
を行なうか否かを指定するコントロール信号、１７はＡ
／Ｄ変換器３を起動するＡ／Ｄ変換指令信号、１８はＡ
／Ｄ変換器３が変換中か、変換終了かを示すステータス
信号、２１はマルチプレクサ１に対しどのアナ口グ信号
を選択するかを指定するチャネル番号、１９はＡ／Ｄ変
換器のディジタルデータ出力をデータバス２６へ出力す
るか否かをゲート４に対して指定するイネーブル信号、
２６はデータバス、２７はＲＡＭ６の選択をするＲＡＭ
セレクト信号、２８はＲＡＭへの書込みを行なうＲＡＭ
書込み信号、２９はＲＡＭの読み出しを行なうＲＡＭ読
み出し信号である。

アナログデータをサンプリングする際には、まず、サイ
クルＡでフリップ／フロップ１３に書込みを行ない、コ
ントロール信号２５をｈｉｇｈにする。

次にサイクルＢで、ゲート８を介して、ＭＰＵ５で書込
みを行ない、Ａ／Ｄ変換指令信号１７を出力する。この
時、チャネル番号２１は、チャネル０を指定しているた
め、マルチプレクサ１は、ｃｈ、ｏ　のアナログ信号を
Ａ／Ｄ変換器３に与えており、該アナログ信号がＡ／Ｄ
変換される。Ａ／Ｄ変換中は、ステータス信号１８はｈ
ｉｇｈとなり、変換が終了するとｌｏｗに戻る。変換は
、サイクルＣ，Ｄ、ＥでＭＰＵ５が命令語を読み込んで
いる間に終了しステータス信号１８の立下がりエツジで
カウンタ２０はインクリメントされ、チャネル番号２１
はチャネル１になる。サイクルＦで、ＭＰＵ５は、ＲＡ
Ｍ６の読み出しサイクルを実行するが、この時ＲＡＭ読
み出し信号２９は、コントロール信号２５がｈｉｇｈで
あるため、ゲート１２によって禁止されており、代わっ
て許可されているゲート１１によってＲＡＭ書込み信号
２８が、ゲート１５を介して出力される。この時点で、
アドレスバス２２には、ＭＰＵ５によってＲＡＭ６のア
ドレスが出力されているため、ＲＡＭセレクト信号２７
も出力されている。従って、データバス２６上のデータ
はＲＡＭ６に書込まれる。一方、Ｒ，ＡＭセレクト信号
２７によって許可されたゲート９により、イネーブル信
号１９が出力されているため、ゲート４を介して、既に
変換の終了したｃｈ、ｏ　のディジタルデータ３１は、
データバス２６上へ出力される。よってサイクルＦで、
Ａ／Ｄ変換器３のディジタルデータ出力は、ＲＡＭ６へ
書込まれることになる。

次にサイクルＪでＡ／Ｄ変換器３が起動される際には、
既にチャネル番号２１はチャネル１になっているため、
ｃｈ、１　　のＡ／Ｄ変換が行なわれ、サイクルＮでｃ
ｈ、１　　のディジタルデータ３２はＲＡＭ６へ書込ま
れる。以上のくり返しによってｃｈ、ｏ　　から、ｃｈ
、７　までの８本のアナログ信号は順次Ａ／Ｄ変換され
、ＲＡＭ６へ格納される。

本実施例によれば、従来は一度ＭＰＵ５でＡ／Ｄ変換器
３のディジタルデータ出力を読み出し、次にＲＡＭ６へ
書込むという手順となり、各々の間に命令語の読み込み
サイクルが入ってくるためＡ／Ｄ変換の可能な間隔は大
きくなり、サンプリング速度が低下するという問題を解
決することができる。

〔発明の効果〕

本発明によれば、Ａ／Ｄ変換器をＭＰＵのバスに直結す
るという、最も単純なハードウェアのメリットを最大限
に活かしたまま、Ａ／Ｄ変換器のディジタルデータ出力
のＲＡＭへの格納を高速化でき、より低コストでサンプ
リングの高速化を実現できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は第１図の
動作を示すタイミングチャートである。 １・・・マルチプレクサ、３・・・Ａ／Ｄ変換器、５・
・・ＭＰＵ、６・・・ＲＡＭ、１６・・・擬似ＤＭＡ回
路。

Claims (1)

【特許請求の範囲】
1. １、アナログ信号をディジタルデータに変換するアナロ
   グ／ディジタル変換器（以下Ａ／Ｄ変換器と略す）と、
   該Ａ／Ｄ変換器により変換されたディジタルデータを格
   納するランダムアクセスメモリ（以下ＲＡＭと略す）と
   、これらを制御するマイクロプロセッサ（以下ＭＰＵと
   略す）より成るアナログデータ収集システムにおいて、
   該ＭＰＵのＲＡＭアクセスサイクルの制御信号をＡ／Ｄ
   変換器に対する読み出しと、ＲＡＭに対する書込みの制
   御信号に変換する擬似ダイレクトメモリアクセス回路（
   以下擬似ＤＭＡ回路と略す）を設けたことを特徴とする
   アナログデータ収集システム。