SU1578706A1

SU1578706A1 - Устройство дл ввода информации от аналоговых датчиков

Info

Publication number: SU1578706A1
Application number: SU884470851A
Authority: SU
Inventors: Сергей Васильевич Смирнов; Анатолий Константинович Новиков
Original assignee: Предприятие П/Я Г-4149
Priority date: 1988-08-08
Filing date: 1988-08-08
Publication date: 1990-07-15

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл ввода в ЭВМ аналоговой информации от датчиков. Целью изобретени вл етс повышение быстродействи ввода информации. Устройство содержит аналоговые датчики 1, мультиплексор 2, регистр 3 номера канала, блок 4 масштабировани , аналого-цифровой преобразователь 5, буферный регистр 6, элемент 7 задержки, блок 8 выборки и хранени , блок 9 синхронизации, регистр 10 масштаба, формирователи 11 и 12 сигналов, триггер 13, элементы И 14 и 15, контролер 16 пр мого доступа к пам ти, блок 17 управлени . Устройство позвол ет осуществл ть подготовку сигнала последующего канала к аналого-цифровому преобразованию одновременно с аналого-цифровым преобразованием сигнала предыдущего канала. 6 ил.

Description

Фиг.1

315

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл ввода в ЭВМ аналоговой информации от датчиков.

Цель изобретени - повышение быстродействи ввода информации.

На-фиг.1 представлена блок-схема системы; на фиг.2 - временные диаг

формировател 12, выход которого соединен с установочным входом триггера 13 и с .входом Запись буферного регистра 6, первый выход формировател 11 соединен с первым входом Выбор регистра блока 17 управлени и с входом сброса триггера 13, выход которого соединен с входом Управление считы

раммы работы системы; на фиг.З - cxeMajg ванием/записью контроллера 16 пр моблока синхронизации; на фиг.4 - временные диаграммы работы блокл синхронизации; на фиг.5 - схема формировател сигналов; на фиг.6 - схема блока управлени .

Устройство дл ввода информации от аналоговых датчиков содержит аналоговые датчики 1, мультиплексор 2, регистр 3 номера канала, блок 4 масштабировани , аналого-цифровой преобразователь 5, буферный регистр 6, элемент 7 задержки, блок 8 выборки и хранени , блок .9 синхронизации, регистр 10 масштаба, формирователи 11 и 12 сигналов, триггер 13, элементы И 14 и 15, контроллер 16 пр мого доступа к пам ти, блок 17 управлени .

Н

20

25

го доступа к пам ти, выход Чтение регистра которого соединен с входом Чтение буферного регистра 6, выход Запись выполнена которого соединен с первым входом элемента И 15, второй вход которого соединен с вторым выходом формировател 11, выход Запись выполнена регистра 10 масштаба соединен с вторым входом элемента И 14, выход Запись выполнена регистра 3 номера канала соединен с вторым входом Выбор регистра блока 17 управлени и с третьим входом элемента И 14 и через элемент 7 задержки с третьим входом элемента И 15, выходы элементов И 14 и 15 соединены соответственно с входами Ответ регистра и Запрос пр мого доступа к пам ти контроллера 16 пр мого доступа к пам ти , информационные выходы буферного регистра 6 соединены с шиной адрес/ - /данные,входы/выходы адрес/данные контроллера 16 пр мого доступа к пам ти соединены с шиной адрес/данные, входы/выходы управлени контроллера 16 пр мого доступа к пам ти соединены с шиной управлени , выход Запись регистра контроллера 16 пр мого доступа к пам ти соединен с входом управлени блока 17 управлени , первый и- второй выходы Запись которого соединены соответственно с входами Запись регистра 3 номера канала и регистра 10 масштаба.

Аналоговые датчики 1 подключены к соответствующим информационным входам мультиплексора 2, входы управлени которого соединены с выходами регистра 3 номера канала, информационные входы которого подключены к шине адрес/данные , выход мультиплексора 2 соединен с информационным входом бло- ка 4 масштабировани , информационные выходы аналого-цифрового преобразовател 5 соединены с информационными входами буферного регистра 6, информационные входы регистра 10 масштаба соединены с шиной адрес/данные, информационные выходы регистра 10 масштаба соединены с входами управлени блока 4 масштабировани , выход которого соединен с информационным входом блока 8 выборки и хранени , выход которого соединен с информационным входом аналого-цифрового преобразовател 5, выход Чтение выполнено буферного регистра 6 соединен с первым входом элемента И 14 и с входом блока 9 синхронизации, первый выход которого соединен с входом синхронизации блока 8 выборки и хранени и с входом формировател 11, второй выход блока 9 синхронизации соединен с входом синхронизации аналого-цифрового преобразовател 5, выход Конец преобразовани которого соединен с входом

ванием/записью контроллера 16 пр мо

0

5

о 5 0 5

0

5

Мультиплексор может быть реализован на интегральных схемах серии 590, например на 590КН6.

Регистр номера канала, регистр масштаба и буферный регистр реализованы на интегральных схемах 588ИР1, ввод щих в микропроцессорный комплект интегральных схем серии 588.

Блок масштабировани может быть реализован на основе умножающего цифроаналогового преобразовател , в различных вариантах включени .

Аналого-цифровой преобразователь и блок выборки и хранени выбираютс с учетом конкретных условий эксплуатадни и их схемы могут быть реализованы по известным схемам.

Элемент задержки может быть реализован последовательным соединением логических элементов серии 564, например 564ПУ4.

Блок синхронизации предназначен дл выработки синхронизирующих сигналов Выборка, поступающего на синхронизирующий вход блока 8 и вход фор- мир013Јаел 11, и , поступ ю- щего на синхронизирующий в :от, АЦП. Блок синхронизации, пример реапиэации которого пписедол на фиг.З, содержит формирователь CHI нала Выборка, построенный на этементах Д1, R1, С1, формирователь задержки, построенный на Д2, il2 , С2 и формирователь сигнала Запуск, построенный на ДЗ, R3, СЗ. В зависимости от примен емых блока выборки и хранени и АЦП формирователи обеспечивают требуемую длительность сигналов Выборка и Запуск.

Формирователь задержки обеспечивает временной сдвиг сигнала Запуск дл установлени переходных процессов в УВХ, Временна диаграмма работы блока синхронизации приведена на фиг.4:

Пример реализации формировател 11 приведен на фиг.5. Длительность формируемого импульса задаетс элементами R и С.

В формирователе 12, реализованном по аналогичной схеме1, что и формирователь 11, используетс только пр мой выход.

Контроллер, пр мого доступа к пам ти реализован на интегральной схеме 588ВТ2, вход щей в микропроцессорный комплект интегральных схем серии 588.

Блок 17 управлени (фиг.6) обеспечивает последовательную запись информации в регистры 3 и 10. Блок управлени содержит инвертор 18, триггер 19 и два элементы И 20 и 21. Вход инвертора 18 соединен с выходом Запись выполнена регистра 3 номера канала , установочный вход триггера 19 соединен с первым выходом формировател 1 1 и входом сброса триггера 13, объединенные входы элементов И 20 и 21 соединены с выходом Запись регистра контроллером пр мого доступа к пам ти, выход элемента И 20 соеди- нен с входом .Запись регистра 3 номера канала, выход элемента И 21

0

соединен с входом Запись регистра Ю масштаба.

Устройство дл ввода информации от аналоговых датчиков работает следующим образом.

Выбор требуемого канала осуществл етс мультиплексором в соответствии с данными регистра 3 номера канала. Масштабное изменение сигнала выбранного датчика, обеспечивающее согласование данного сигнала с входным диапазоном АЦП, производитс в блоке 4 масштабировани в соответствии с дан- 5 ньгми регистра 10 масштаба. Блок выборки и хранени обеспечивает неизменность сигнала на входе АЦП в течение всего процесса преобразовани .

По окончании очередного аналого- цифрового преобразовани сигнала на

0

35

выходе АЦП сигнал Конец преобразовани (строка Г на фиг.2) переходит в состо ние 1, указыва тем самым, что данные преобразовани готойы. По 25 положительному перепаду сигнала Конец преобразовани на выходе формировател 12 формируетс импульс, по которому данные АЦП записываютс в буферный регистр 6 и триггер 13 пере- 30 ходит в состо ние 1 (строка Ж). После того, как в буферный регистр запишетс информаци , на его выходе Запись выполнена формируетс импульс (строка Л), который через элемент И 15 поступает на вход Запрос ПДП контроллера ПДП. С этого момента начинаетс цикл пр мого доступа к пам ти ЭВМ. Контроллер организует запрос на ПДП, после получени разрешени -на ПДП организует выдачу адреса на системную магистраль и Запись/ /Считывание данных по этому адресу. Передача информации между устройством и пам тью ЭВМ организована по стан- 45 дартному алгоритму. Логическа 1 на входе Запись/считывание КПДП (строка Ж) переводит контроллер в режим Записи информации в пам ть ЭВМ. Адрес чейки пам ти, в которую будет 50 записана информаци хранитс в внут- рением регистре адреса КПДП. Чтение буферного регистра осуществл етс по сигналу Чтение регистра КПДП. После того, как информаци будет счи- 5 тана из буферного регистра, на его выходе Чтение выполнено формируетс импульс (строка П), который через элемент И 14 поступает на вход Ответ регистра КПДП, заверша цикл ПДП.

40

Считывание данных аналого-цифрового преобразовани в системную пам ть производитс в режиме ПДП, т.е. без участи программы. Врем выполнени адресных команд в программе в 2-3 раза больше, чем врем выполнени операций обмена в режиме ПДП. Таким образом, увеличение скорости передачи данных преобразовани в системную пам ть позвол ет увеличить пропускную способность системы ввода.

В работе системы ввода информации можно выделить два одновременно протекающих процесса. Первый - процесс преобразовани аналого-цифровым преобразователем сигнала канала N, на фиг.2 временной интервал (t.t). Второй - подготовка сигнала следующего канала N+1 к аналого-цифровому пись кода адреса канала необходимого

образованию, т:е. выбор мультиплексором канала N+1 и масштабное преобразование сигнала дцнного канала, на фиг.2 интервал (t,tj). Одновременно выполнение данных процессов обеспечи- 25 ваетс блоком выборки и хранени , который позвол ет производить изменение аналогового сигнала на своем входе, хран неизменным значение сигнала предыдущего канала.30

Таким образом, совмещение во времени операций выбора канала и аналого- цифрового преобразовани АЦП обеспечивает сокращение времени преобразовани входного сигнала в цифровой код и тем самым увеличение пропускной способности системы.

Оба указанных процесса начинаютс в момент перехода сигнала Чтение вы35

датчика.

После того, как в регистр 3 запишетс информаци , на его выходе Запись выполнена формируетс импульс, которым блок 17 управлени переводитс в режим записи информации в регистр 10 масштаба. Одновременно данный импульс через элемент И 14 поступает на вход Ответ регистра КПДП, по которому КПДП заканчивает цикл ПДП. Этот же импульс через элемент задержки и элемент И 15 поступает на вход Запрос ПДП контроллера, осуществл запрос ПДП, по которому начинаетс новый цикл ПДП. Задержка импульса Запись выполнена регистра 3 элементом задержки необходима дл завершени предыдущего цикла ПДП. Цикл записи кода коэффициента масштабировани в

полнено буферного регистра из состо -,/) регистр 10 масштаба в режиме ПДП аналогичен записи информации в регистр 3 номера канала. По сигналу Запись выполнена (момент времени t , строка М) регистра 1,0 масштаба, поступающему

ни О в состо ние 1 (момент времени t , фиг.2). Данный сигнал поступает на вход блока 9 синхронизации, который формирует сигнал Выборка

(строка А), по которому блок 8 осуще

ствл ет выборку значени сигнала канала N, тем самым начина первый процесс . Через врем , необходимое дл выборки сигнала и установлени переходных процессов блока 8, блок 9 синхронизации формирует сигнал За- луск (строка Б), обеспечива начало аналого-цифрового преобразовани . По сигналу Выборка начинаетс и второй процесс. По этому, сигналу на выходах формировател 11 формируютс разнопол рные импульсы. Импульс первого выхода (строка Д) устанавливает на выходе триггера 13 О (строка Ж)

87068

а на выходе триггера 19 1. Логическое состо ние триггера 13 определ ет режим Запись/Считывание КПДП. Логическое состо ние триггера 19 определ ет в какой из регистров 3 и 10 будет считана информаци из системной пам ти . Таким образом, КПДП устанавливаетс в режим Чтение и блок 17 управлени обеспечиваем запись информации в регистр 3 номера канала. Импульсом второго выхода формировател 11 (строка Е), поступающего через элемент И 15 на КПДП, осуществл етс запрос ПДП. КПДП разрешает ПДП и в соответствии с прин той организацией обмена в регистр 3 номера канала из чейки системной пам ти, определ емой регистром адреса КПДП, проводитс за0

5

датчика.

14 на вход Ответ цикл КДП заканчива

Таким образом, два указанных процесса начинаютс и проход т одновременно и независимо друг от друга, что позвол ет осуществл ть подготовку .сигнала следующего канала к аналого-цифровому преобразованию одновременно с аналого-цифровым преобразованием сигнала предыдущего канала. В резуль- тате, врем преобразовани входного сигнала в цифровой код уменьшаетс на врем выбора мультиплексором, необ

ходимого канала и врем масштабного преобразовани сигнала канала.

Claims

Формула изобретени

Устройство дл ввода информации от аналоговых датчиков, содержащее мультиплексор, регистр номера канала, блок масштабировани , аналого-цифрово преобразователь, буферный регистр, элемент задержки, информационные входы мультиплексора вл ютс информационными входами устройства, информационные входы регистра номера канала подключены к шине адрес/данные, информационные выходы регистра номера канала подключены к управл ющим входам мультиплексора, выход которого соединен с информационным входом блока масштабировани , информационные выходы аналого-цифрового преобразовател подключены к информационным входам буферного регистра, отличающеес тем, что, с целью повышени быстродействи ввода инфор- мации, в устройство введены первый

УП-

и второй формирователи сигналов, триггер , первый и второй элементы И, блок синхронизации, блок выборки и хранени , регистр масштаба, блок равлени , первый и второй выходы которого соединены соответственно с входами записи регистра номера канала и регистра масштаба, информационные выходы которого подключены к управл ющим входам блока масштабировани , выход которого соединен с информационным входом блока выборки и хранени выход которого подключен к информационному входу аналого-цифрового преоб-

fO

й 25

15

30

, 0

J/8706Ю

разовател , выход Чтение выполнено буферного регистра соединен с первым входом первого элемента И и входом блока синхронизации, первый и второй выходы которого соединены соответственно с входом синхронизации блока выборки и хранени , входом первого формировател сигналов и входом синхронизации аналого-цифрового преобразовател , выход Конец преобразовани которого подключен к входу второго формировател сигналов, выход которого подключен к установочному входу триггера и входу записи буферного регистра, информационные входы регистра масштаба подключены к шине адрес/данные , выход Запись выполнена регистра номера канал-а подключен к первому входу блока управлени , третьему входу первого элемента И, входу элемента задержки, выход Запись выполнена регистра масштаба подключен к второму входу первого элемента И, первый выход первого формировател сигналов подключен к второму входу блока управлени и .входу сброса триггера , информационные выходы буферного регистра соединены с шиной адрес/данные , второй выход первого формировател сигналов, выход элемента задержки и выход Запись выполнена буферного регистра подключены соответственно к входам второго элемента И, третий вход блока управлени и вход чтени буферного регистра вл ютс управл ющими входами устройства, управл ющими выходами которого вл ютс соответственно выходы триггера, первого и второго элементов И.

20

35

vЈ О Г-

с t.

ш

V3fiuoЈ

/

,WfiuOЈ

н онс/однд

TOf/Mjnead огоне/д&Яд j

Фиг. 5

Фиг. 6