JPS6264213A

JPS6264213A - 保護リレ−の入力変換回路

Info

Publication number: JPS6264213A
Application number: JP60201556A
Authority: JP
Inventors: 千葉　富雄; 三安城戸; 博之工藤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-09-13
Filing date: 1985-09-13
Publication date: 1987-03-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、電力系統用ディジタル形保護リレーに係り、
特に、電力系統の電圧及び電流を入力し、ディジタル量
に変換する入力変換回路に関する。

〔発明の背景°〕

従来の電力系統用ディジタル形保護リレーの入力回路は
、例えば特開［５２−２３２３８号のように電力系統よ
りの電圧及び電流を夫々高肩波除去用フィルタを介して
入力し、夫々サンプル・ホールド回路（Ｓ／Ｈ回路）に
より夫々同時刻にサンプリングすると共にホールドし、
マルチプレクサを介して１個のアナログ／ディジタル変
換回路（Ａ／Ｄ変換回路）によりディジタル量に変換し
、この夫々変換した電圧及び電流をメモリ（−次メモリ
）に逐次記憶している。処理装置は、一時刻前にディジ
タル量に変換され、記憶されているメモリ（２次メモリ
）内のデータを用いて保護リレーの事故検出演算を行っ
ていた。このような入力変換方式では、電力系統の入力
情報が多くなると、その数の分だけＳ／Ｈ回路を必要と
し、回路規模が大きくなりコスト的に開運がある。

また、上記した入力回路を小形化し、安価な入力変換回
路を実現しようとすると、上記した１次メモリ及び２次
メモリの回路も回路規模的には大きな割合をしめ、小形
化及び低コスト化のネックとなっている。

〔発明の目的〕

本発明の目的は、上記した従来方式の問題点を解決し、
小形化及び低コストのディジタル形保護リレー用入力回
路を提供するにある。

〔発明の概要〕

本発明は、（１）電力系統の多数の電圧及び電流をフィルタを介し
て入力すると共にマルチプレクサを介したデータを高速
にＡ／Ｄ変換し、メモリに逐次記憶する。

（２）処理装置は上記した電圧、電流データを全てＡ／
Ｄ変換終了したという情報により、上記したメモリに記
憶されているデータを用いて事故検出演算を行う。

（３）事故検出演算は次のサンプル時刻のデータが全て
Ａ／Ｄ変換を終了する前に完了させる。

（４）処理装置はデータのＡ／Ｄ変換中は、Ａ／Ｄ変換
データを記憶しているメモリに、データの読み出し処理
を実施しない、ようにして、従来各入力情報（電圧及び電流）に付加し
ていたサンプルホールド回路、２次メモリ回路をなくす
るようにして、回路の小形化を図ると共に、保護リレー
を高速動作させるようにしたものである。

〔発明の実施例〕

以下１本発明の実施例を図面を用いて説明する。

第１図は本発明の実施例を示す１図において、ＩＮｘ〜
ＩＮ、は電力系統の電圧及び電流の高調波を除去するフ
ィルタ、２はマルチプレクサ、３はＡ／Ｄ変換器、４は
メモリ、５はセレクタ、６はタイミング発生制御回路、
７はマイクロコンピュータを用いた処理装置を示す、ま
た、ａは上記マルチプレクサの入力切換え信号、ｂはＡ
／Ｄ変換指令信号、Ｃはデータの書込み指令信号、ｄは
データ書込み用アドレス信号、ｅは上記したメモリより
データを処理装置に入力するときのデータ読み出しアド
レス信号をそれぞれ示す。

次に、第１図の動作を第２図のタイミングを用いて説明
する。　（ａ）は第１図すのＡ／Ｄ変換指令信号を示す
。また、（ｂ）は第１図ＣのＡ／Ｄ変換したデータの書
込み指令信号を示す。また。

（ａ）′及び（ｂ）′は時間スケールの拡大を示す。本
実施例では、入力情報として、電圧５要素（Ｖ　ｉ〜Ｕ
ｓ）及び電流５要素（エエ〜Ｉ＋＋）の合計１０要素を
Ａ／Ｄ変換する例について示す。第２図（ｃ）はある時
刻の入力データのＡ／Ｄ変換が終了し、処理装置に対し
てデータの入力を要求するデータ入力要求信号を示す。

この信号は第１図のｆの相当する。（ｄ）は第１図４の
メモリのデータの記憶タイミング例を示す。（ｄ）中の
ｖ１〜■δは入力データｖ１〜工６の１０要素をＡ／Ｄ
変換し、メモリに記憶している時間帯を示す。第２図の
（ｄ）′は時間帯を拡大したメモリへのデータ記憶タイ
ミングを示す、（ｃ）’も上記した（ｃ）の拡大タイミ
ングを示すものである。すなわち、■１〜工６の１０要
素をＡ／Ｄ変換し、上記メモリに全データを記憶終了し
た時点に処理装置にデータ入力要求を発するものである
。

また、（ｅ）は第１図７の処理装置の処理タイミングを
示す。すなわち、（ｃ）のデータ入力要求に従い、（ｄ
）に示したｖ１〜Ｉ５のＮ時刻の　′Ａ／Ｄ変換された
データを入力し、そのデータを用いた保護リレー演算を
行ったのち、その結果を出力し、次の時刻のデータ入力
に備えるようにする。この処理を繰返し実行するように
することは言うまでもない。

すなわち、本発明は、 ■　あるサンプリング時刻において、多数の入力情報を
時分割に高速Ａ／Ｄ変換すると共に、Ａ／Ｄ変換された
データをメモリに逐次記憶し、■　全データがＡ／Ｄ変
換及びメモリへの記憶が終了次第、処理装置は、このデ
ータを入力し、リレー演算を行い、送電線等の事故判定
を行うようにするものである。

■　従って、リレー出力はほぼそのサンプル時刻で出力
を発することができる。実際は、全入力データのＡ／Ｄ
変換時間分だけ遅くなる。従って、高速Ａ／Ｄ変換によ
り、上記遅れ時間は。

実用上はとんどなくすることができる。

次に第３図には応用実施例を示す。図においてＩＮｚ〜
ＩＮｖ、２，３，４，５，６及び７は第１図と全く同一
である。ＩＮ１′〜ＩＮｖ’　、２’　。

３′及び４′は第１図のＩ　Ｎ１〜１．　Ｎｖ、　２　
、３及び４と同一回路を示すものである。すなわち、こ
の実施例は、入力データが多くなり、多数のデータをＡ
／Ｄ変換する時間が長くなり、問題が生ずる場合に対応
する実施例を示すものである。すなわち、入力を２分割
し、並列にデータをＡ／Ｄ変換するものである。７の処
理装置は４及び４′に記憶されているデータを時分割に
入力するようにする。そして、上記と同様の処理を行う
。動作タイミングは第２図と全く同一であり、夫々Ａ／
Ｄ変換したデータをメモリ４及び４′に記憶するもので
ある。

第４図には公知の従来方式を示す。図において、ＩＮｚ
〜ＩＮｖ、２，３，４，５，６及び７は第１図と全く同
一である。ちがいは、点線で囲んだＡ。

Ｂ及びＣが付加されていることである。すなわち、Ａ内
のｓＨｚ〜ｓＨｖはサンプルホールド回路である。また
、Ｂすなわち４４は４と同一のメモリ回路である。Ｃは
メモリへのアドレスをセレクトするセレクタである。第
５図には動作タイミングを示す、（ａ）はＡ／Ｄ変換指
令（第４図ｂ）、（ｂ）はＡ／Ｄ変換したデータの書込
み指令（第４図Ｃ）、（ｃ）はメモリ４へのデータ記憶
タイミング、（ｄ）は処理装置７の演算タイミング、（
８）は処理装置７の演算結果の出力タイミングを示す。

すなわち、従来は、 ■　Ｎ時刻の全サンプリング時間を用いて入力データの
Ａ／Ｄ変換を行い、メモリ４に記憶し、処理装置は、Ｎ
−１時刻にＡ／Ｄ変換し、メモリ４４に記憶されている
Ｎ−１時刻のデータを用いてリレー演算を行っている。

■　Ｎ＋１時刻には、Ｎ＋１時刻の全サンプリング時間
を用いて、Ｎ＋１時刻のデータのＡ／Ｄ変換を行い、処
理装置は、Ｎ時刻にＡ／Ｄ変換し、メモリ４に記憶され
ているＮ時刻のデータを用いてリレー演算を行う。

以上の動作を繰返し実行する。従って、Ｎ時刻のデータ
を用いたリレー演算結果はＮ＋１の時刻の最終に出力さ
れる。すなわち、約２サンプル後に出力される。

以上示した従来の方式は、以下の理由により決定された
ものである。すなわち。

Ａ／Ｄ変換器の変換時間が遅いために、多数の入力デー
タをＡ／Ｄ変換しようとすると、最初のＡ／Ｄ変換デー
タと最終のＡ／Ｄ変換データに時間差が生じ、リレー特
性に障害を与える。そのために、第４図に示したように
サンプルホールド回路ｓＨｘ〜ｓＨｖを設け、同時サン
プルを必要とする。従って、第４図に示したごとくサン
プルホールド回路を付加しなければならない。また、処
理装置はＮ時刻のＡ／Ｄ変換中のデータ（メモリに逐次
記憶中のデータ）をアクセス（読み出し）することは困
薙であるので、１サンプル時刻前（Ｎ−１時刻）にＡ／
Ｄ変換し、記憶済みのデータを用いて処理する必要があ
る。従って、第４図に示したごとく、２つのメモリ４及
び４４を必要としていた。

以上の実施例では、Ａ／Ｄ変換後のデータを一時的に外
部メモリに記憶しているが、ＬＳＩ化の進歩により、１
チツプ化された処理装置（マイクロコンピュータ内のメ
モリ）に直接記憶して、回路の小型化を図ることも容易
に推測できるところのものである。

また、近年Ａ／Ｄ変換器（８ビット程度）を内蔵したマ
イクロコンピュータも開発されているが。

将来１２ビット以上のＡ／Ｄ変換器、マルチプレクサも
内蔵されるものと考えら九、複数のフィルタ出力をダイ
レクトにＬＳＩ化された処理装置に入力した構成として
、回路の小形化、低コストが図れるものと推測できる。

なお、ＬＳＩ化された処理装置には、汎用化をはかるた
めに、数個のサンプルホールド回路が内蔵されると考え
られるので、このサンプルホールド回路を有効に利用す
ると高精度のＡ／Ｄ変換ができ、リレー性能の向上がは
かれるだろう。

〔発明の効果〕

本発明によれば（１）多数のサンプルホールド回路、メモリ（第４図の
４４）を必要としないので、小形化が達成できると共に
安価な回路が実現できる。

（２）保護リレーの事故検出演算結果を１サンプル早く
出力することができ、動作時間の高速化が図れる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は同じ
く動作の説明をするタイミング図、第３図は本発明の応
用例を示すブロック図、第４図は従来例を示すブロック
図、第５図は同じく動作タイミング図である。ＩＮｚ〜ＩＮｖ・・・フィルタ、２・・・マルチプレク
サ、３・・・Ａ／Ｄ変換器、４・・・メモリ、５・・・
セレクタ、６・・・タイミング発生制御回路、７・・・
マイクロコンピュータ。

Claims

【特許請求の範囲】

１、ディジタル量に変換した電力系統の電圧および電流
を入力とし、この入力データに対して事故検出演算を施
し、前記電力系統における事故発生の有無を検出するデ
ィジタル形保護リレーにおいて、電力系統の電圧及び電
流より高調波を除去するフィルタ出力を直接マルチプレ
クサに接続し、該マルチプレクサより出力される電圧お
よび電流をアナログ・ディジタル変換回路によりディジ
タル量に変換すると共にディジタル量に変換された電圧
および電流データを一時的に記憶する記憶回路を備える
構成としたことを特徴とする保護リレーの入力変換回路
。