KR950004509B1 - 장거리 인터페이스 장치의 버스 중계 회로 - Google Patents

Abstract

내용 없음.

Description

장거리 인터페이스 장치의 버스 중계 회로

제1도는 종래의 정보전송을 설명하기 위한 도면으로

(a)는 시리얼 전송 블럭도.

(b)는 병렬 전송 블럭도.

제2도는 본 발명의 전체 블럭도.

제3도는 본 발명 버스 중계기의 블럭도.

제4도는 본 발명에 따른 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

4 : 주제어기 5 : 서브 랙

6 : 멀티 플렉서 7 : 로직부

8 : 클락 발생부 9 : 상태 발생부

10 : 버스 제어신호 발생부

본 발명은 장거리 인터페이스 장치의 버스 중계회로에 관한 것으로 특히 장거리에 있는 디지탈 시스템 혹은 PLC(Programmble Logic Controller)에서 서브 랙(Sub Rack)을 병렬제어할 경우 중앙처리장치(CPU)의 어드레스와 데이터를 같은 버스에 공유하여 전송시킬 수 있도록 한 것이다.

일반적으로 PLC시스템에서 각 장치 또는 랙들간에 여러 신호선을 사용하여 정보를 교환하고 있으며 또한 디지탈 회로에서 멀리 떨어져 있는 시스템간에 통신 또는 제어를 목적으로 하는 시스템이 개발되어 있다.

종래 PLC분야에서 장거리 시스템 혹은 장치들 사이의 정보전송은 제1도(a)와 같은 시리얼(Serial)전송방법을 사용하고 있으며 디퍼렌셜(Differential)전송회로의 경우 송신측에서 전송신호를 +, -로 만들어 전송하면 수신측에서 이를다시 검출하여 출력을 내보낸다. 또한, 병렬전송방법에 있어서는 제1도(b)와 같은 종래의 잭 버러링 회로의 경우 주제어기(1)에 포함되어 있는 랙신호를 모두 병렬로 서브랙(2)으로 전송하며, 이때 단지 버퍼회로(3)만 추가하기 때문에 신호가 멀리 전송되지 않는다.

그러나, 상기와 같은 종래 전송방법은 다음과 같은 결점이 있다.

첫째, 시리얼 전송방법은 1비트씩 전송하므로 많은 정보를 전송할 경우 그에 비례하여 많은 시간이 소요된다.

따라서 빠른 시간을 요하는 정보처리 시스템일 경우 시스템의 효율을 저하시킨다.

둘째, 시리얼 전송은 수신측에서 시리얼 신호를 병렬 정보로 변환시켜 줄수 있는 중앙처리장치 또는 그에 해당하는 디바이스 소자를 사용한 부가회로를 필요로 한다.

셋째, 병렬 전송인 경우 시리얼 전송보다 속도는 빠르지만 전송거리가 짧아(1-5m) 먼거리의 정보 전송에는 적합하지 못하다. 또한 신호선이 많이 사용되어 원가가 증가한다.

본 발명은 이와 같은 종래의 결점을 해결하기 위한 것으로 병렬 전송시 많은 수의 신호선이 사용되는데 이를 줄이기 위해 데이터와 어드레스 버스를 하나의 버스에 공유시켜 전송하는 장치를 제공하는데 그 목적이 있다.

이하에서 이와 같은 목적을 달성하기 위한 본 발명의 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.

제2도는,본 발명의 전체시스템의 블럭도로 전원과 중앙처리장치 그리고 I/O(입/출력)와 장거리 인터페이스(I/F)장치를 가진 주제어기(4)와, 전원과 I/O 그리고 장거리 인터페이스장치를 가진 서브랙(5)을 포함하여 구성된다.

여기서, 서브랙(5)에는 중앙처리장치(CPU)가 없으나 장거리 인터페이스장치가 중앙처리장치(CPU)의 역할을 대신한다. 주제어기(4)의 장거리 인터페이스 장치중에서 중앙처리장치에서 출력된 신호들은 클락에 동기시켜 전송시간을 만드는 회로를 통상 버스중계기라 부르며 이의 블럭도를 제3도에 나타내었다.

즉, 어드레스와 데이타를 공유시켜 이중 하나를 선택하여 서브랙(5)으로 보내는 중앙처리장치로부터 제어신호와 서브랙에서 출력되는 신호를 받아 상태 발생부에 들어가는 입력신호를 만드는 로직부(7)와, 중앙처리장치를 독립적으로 동작시키기 위한 50ns주기의 클락을 발생시키는 클락발생부(8)와, 로직부(7)의 신호와 클락발생부(8)의 클락신호 및 거리설정신호(M)를 받아서 상태출력을 발생시키는 상태 발생부(P)와, 상태발생부(9)의 출력을 이용하여 상기 멀티 플렉서(6)로 어드레스와 데이타중 어느 하나를 선택하도록 하는 선택신호를 발생하고 서브랙(5)으로 제어신호를 발생하는 버스 제어 신호 발생부(10)를 포함하여 구성된다. 이와 같이 구성된 본 발명은 주제어기(4)이 중앙처리장치(CPU)에서 어드레스와 데이터 그리고 제어신호를 출력하는데 장거리 인터페이스 장치에서는 이들을 내장한 클럭에 동기시켜 전송신호를 만든다.

그리고 각 신호들을 저송시간에 따라 서브랙(5)으로 전송시킨다. 즉, 주제어기(4)의 장거리 인터페이스 장치의 동작은 중앙처리장치로부터 받은 신호를 멀리 떨어진 서브랙(5)으로 병렬로 보내고 처리된 결과를 서브랙(5)의 장거리 인터페이스 장치로부터 다시 받아서 중앙처리장치로 보내게 된다.

이를 주제어기(4)의 장거리 인터페이터 장치에 내장된 제3도의 버스중계기의 블럭도를 참고로하여 더욱 상술하면 다음과 같다. 주제어기(4)의 중앙처리장치(CPU)에서 출력된 어드레스와 데이터 그리고 제어신호는 각각 버스 중계기의 멀티플렉서(6)와 로직부(7)로 들어간다. 그러면 로직부(7)에서는 서브랙(5)의 출력신호와 중앙처리장치에서 출력된 제어신호를 이용하여 상태를 발생시키는 입력신호를 만든다. 또한, 상태발생부(9)에서는 로직부(7)에서 나온 신호를 클락발생부(8)에서 나온 클락에 동기시켜 상태를 발생시킨다.

그리고 상태의 시켄스와 조건을 체크하여 상태천이를 하고, 거리에 따른 시간 보정신호를 입력신호와 클락을 만들어주는데, 이는 외부로 출력되지 않고 내부에서만 상태를 발생시킨다.

여기서, 상태발생부(9)로 입력되는 거리설정신호 M가 내부상태 S의 변화를 나타내면 아래와 같다.

입력신호 M2 Ml M0:내부상태 S의 변화

(100m) 1 1 1 : 110→111→110

(300m) 1 0 1 : 110→111→100→110

(500m) 1 0 0 : 110→111→100→101→110

(700m) 0 1 1 : 110→111→100→101→010→110

(800m) 0 1 0 : 110→111→100→101→010→011→110

(800m) 0 0 1 : 110→111→100→101→010→011→000→110

(1 km) 0 0 0 : 110→111→100→101→010→011→000→001→110

또한, 외부상태 출력은 내부상태 출력 S가 111에서 다음상태로 천이될때까지 상태 천이를 하지 않고 기다린다.

한편, 버스 제어 신호 발생부(10)에서는 각 상태에서 멀티플릭서(6)로 선택신호를 발생시키고 서브랙(5)으로 제어신호를 발생시킨다.

따라서, 멀티플렉서(6)에서는 선택신호를 받아 서브랙(5)으로 어드레스 또는 데이터를 전송한다.

상기에서 설명한 시켄스를 가지고 만든 하드웨어에 스티물러스(Stimulus)를 가해서 모의 실험을 행하였을 때의 타이밍도가 제4도에 나타나 있다.

여기서, (a)는 클락, (b)는 중앙처리장치에서 출력되는 신호, (c)는 상태의 출력을 나타낸 신호, (d)는 서브랙(5)에서 출력되어 주 제어기(4)로 들어오는 신호, (f)는 어드레스와 데이터의 시간 분할회로를 만들어내는 선택신호, (h)는 서브랙(5)을 제어하기 위한 신호이다.

이를 더욱 상세히 설명하면 중앙처리장치에서 데이터와 어드레스신호가 출력되고 있는 상태에서 리드(READ)나 라이트(WRITE)신호가 액티브되면 인터페이스 장치에 있는 버스중계기는 이신호들을 받아 클락에 동기시켜 상태를 발생시킨다.

T₁상태에서 중계기는 (f₁)신호를 액티브시키며 이 신호는 T₃상태까지 유지된다. 이때, CBUS에는 어드레스 신호가 출력된다. T₂상태에서 어드레스 래치 인에이블 신호(h ALE)가 액티브되어 출력된 어드레스를 래치한다. 그리고 T₄상태에서는 (f₁)신호를 끊어주고 (f₂)신호를 액티브시켜 CBUS를 오픈시킨다. (f₂)신호는 T₆상태까지 유지하는데 이는 중앙처리장치(CPU)의 제어신호가 끊어지고 중계기의 서브 랙 제어신호가 끊어진 다음상태이다.

만일, T₆상태 이전에 중앙처리장치의 제어신호가 끊어지면 에러로 처리된다. T₅상태에서 서브랙 제어신호가 액티브되고 이신호는 중앙처리장치의 제어신호가 끊어질 때까지 유지한다.

이렇게 서브랙 제어신호가 유지되는 동안에 서브랙에서는 데이터를 받을 준비가 되었다는 (d)신호를 출력한다. 이 (d)신호는 서브랙에서 데이터 처리가 끝날때까지 유지된다.

또한, 버스중계기는 이기간동안에 중앙처리장치에서 다음 제어신호를 보내더라도 상태 천이를 하지 않고 현재 상태를 유지하는데 이 상태가 T₇상태이다.

이상에서 설명한 바와 같은 본 발명은 병렬전송이 시리얼 전송에 비하여 속도가 빠르지만 많은 수의 전송선을 사용하므로 원가가 증가했던 종래의 결점을 해소시켜 주제어기(4)로부터 받은 어드레스와 데이터를 자체의 주기적인 클락과 제어신호를 사용하여 전송시간을 분리한후 제어대상 시스템으로 전송할 수 있어 빠른속도의 병렬 전송을 이용하면서도 신호선을 줄여 원가를 절감시킬 수 있는 효과가 있다.

Claims (1)

1. 전원과 중앙처리장치 그리고 입출력부와 장거리 인터페이스 장치를 가진 주제어기(4)와, 상기 주제어기(4)에 연결되고 전원과 입출력부 그리고 장거리 인터페이스 장치를 가진 서브랙(5)을 구비하여 주제어기(4)의 장거리 인터페이스 장치에 어드레스와 데이타를 공유하는 멀티 플렉서(6), 중앙처리장치로부터 제어신호와 서브랙에서 출력하는 로직부(7), 클락을 발생시키는 클락발생부(8), 로직신호와 클락신호 및 거리설정신호를 받아 상태 출력을 발생하는 상태 발생부(9), 상태발생부의 출력을 받아 멀티플렉서로 선택신호를 발생하고 서브랙(5)으로 제어신호를 발생하는 버스 제어 발생부(10)로 된 버스 중계기를 포함하여서 구성된 장거리 인터페이스 장치의 버스 중계회로.