JP3285333B2

JP3285333B2 - バス転送装置

Info

Publication number: JP3285333B2
Application number: JP13499199A
Authority: JP
Inventors: 幸生有馬
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1999-05-14
Filing date: 1999-05-14
Publication date: 2002-05-27
Anticipated expiration: 2019-05-14
Also published as: US6513087B1; JP2000332806A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータネッ
トワークを構成する通信ノードにおいて、受信したパケ
ットをリピートするバス転送装置に関する。

【０００２】

【従来の技術】コンピュータシステムに含まれる構成要
素は、通常、互いに情報を転送するためにケーブル等の
バスによって互いに接続される。このように、コンピュ
ータシステムに含まれる構成要素を接続することによっ
てネットワークが構成される。

【０００３】図９は、コンピュータシステムに含まれる
構成要素６０の構成を示す。構成要素６０は、バス６
６、６７を介して他の構成要素に接続されている。構成
要素６０は、例えば、ディスクドライブやキーボードや
プリンタやコンピュータ本体であり得る。バス６６、６
７は、例えば、ケーブルである。

【０００４】構成要素６０は、ネットワークに共通の通
信プロトコルに従ってデータ通信を行う通信ノード６１
と、デバイス６２と、デバイス６２を制御するデバイス
制御装置６３とを含む。例えば、構成要素６０がディス
クドライブである場合には、デバイス制御装置６３は、
ディスク本体やディスクに対する読み書きを制御する。

【０００５】通信ノード６１は、プロトコル制御部６４
と、バス転送装置６５とを含む。プロトコル制御部６４
は、デバイス６２から出力されるデータ（例えば、命
令）を通信プロトコルに従った形式のデータに変更し、
または、通信プロトコルに従った形式で送られてきたデ
ータをデバイス６２が理解できる形式のデータに変更す
る。バス転送装置６５は、通信プロトコルに従ってバス
６６、６７上のデータ転送を制御する。

【０００６】通信ノードのポートと他の通信ノードのポ
ートとを一対一で接続することにより形成されるネット
ワークとしては、ツリー型のネットワークと、デイジー
チェーン型のネットワークとが知られている。

【０００７】通信ノードのこのような接続形態を有する
ネットワークは、例えば、アイ・イー・イー・イー規格
「１３９４スタンダード・フォー・ア・ハイパフォーマ
ンス・シリアルバス（１３９４Ｓｔａｎｄａｒｄｆ
ｏｒａＨｉｇｈＰｅｒｆｏｒｍａｎｃｅＳｅｒ
ｉａｌＢｕｓ）」によって定義されている。この規格
によれば、通信ノードがあるポートからパケットを受信
した場合、その受信されたパケットと同一のパケットを
その通信ノードの他のポートから出力することによっ
て、ネットワーク上に存在するすべての通信ノードにパ
ケットを伝搬させることが可能となる。このように、通
信ノードのあるポートから受信されたパケットと同一の
パケットをその通信ノードの他のポートから出力する動
作を「リピート動作」という。

【０００８】以下、図１０（ａ）〜（ｃ）を参照してリ
ピート動作を説明する。

【０００９】図１０（ａ）は、ケーブルを介して接続さ
れた複数の通信ノードを模式的に示す。図１０（ａ）に
おいて、４０、４１、４２、４３、４４は通信ノードを
示し、４０１、４０２、４０３、４０４、４０５、４０
６、４０７、４０８、４０９は通信ノードのポートを示
し、４１０、４１１、４１２、４１３はケーブルを示
す。

【００１０】図１０（ｂ）は、通信ノード４１によるリ
ピート動作を示す。通信ノード４０のポート４０１から
送信されたパケットは、通信ノード４１のポート４０２
で受信される。通信ノード４１は、ポート４０２で受信
されたパケットをネットワーク全体に伝搬させるため
に、その受信されたパケットと同一のパケットをポート
４０４から出力する。通信ノード４１のリピート動作に
よって、ポート４０２で受信されたパケットがポート４
０４にリピートされる。図１０（ｂ）において、矢印４
２０、４２１は、パケットが伝送される向きを示す。な
お、通信ノード４１のポート４０３にはケーブルが接続
されていないため、受信されたパケットがポート４０３
にリピートされることはない。

【００１１】図１０（ｃ）は、通信ノード４２によるリ
ピート動作を示す。通信ノード４２は、ポート４０５で
受信されたパケットをポート４０６とポート４０７とに
リピートする。このリピート動作により、パケットが通
信ノード４３と通信ノード４４とに伝搬される。図１０
（ｃ）において、矢印４２１、４２２、４２３は、パケ
ットが伝送される向きを示す。

【００１２】このように、各通信ノードがリピート動作
を行うことにより、ある通信ノードから送信されたパケ
ットをネットワーク全体に伝搬することが可能になる。
通常、受信されたパケットは、通信ノードの内部にいっ
たんラッチされ、通信ノードの内部クロック信号に同期
して通信ノードから出力される。これは、伝送による信
号の減衰を少なくするためである。

【００１３】図１１は、従来のバス転送装置の構成例を
示す。図１１に示される従来のバス転送装置は、制御回
路３０と、デコーダ３１と、同期化回路３２と、エンコ
ーダ３３と、セレクタ３４とを含む。

【００１４】図１２（ａ）は、入力信号として従来のバ
ス転送装置に入力されるパケットの一般的な構造を示
す。このようなパケットは、通信ノード間で転送され
る。

【００１５】図１２（ａ）に示されるように、パケット
は、パケットの先頭を示すプレフィックス部（ＰＲＥＦ
ＩＸ部）５０と、データを格納するためのデータ部（Ｄ
ＡＴＡ部）５１と、パケットの終端を示すエンド部（Ｅ
ＮＤ部）５２とを含む。パケットのプレフィックス部５
０、データ部５１およびエンド部５２は、パケットの先
頭からこの順に配列されている。

【００１６】次に、図１１を参照して、パケットを受信
した際の従来のバス転送装置の動作を説明する。

【００１７】入力信号が制御回路３０とデコーダ３１と
に入力される。

【００１８】制御回路３０は、ケーブル上の入力信号を
常に受信し、受信された入力信号を観測している。制御
回路３０は、入力信号としてパケットのプレフィックス
部５０を受信すると、プレフィックス部５０を制御信号
としてセレクタ３４に出力する。これにより、受信ポー
ト以外のポートにパケットをリピートするリピート動作
が開始される。

【００１９】デコーダ３１は、入力信号としてパケット
のプレフィックス部５０を受信すると、パケットのデー
タ部５１を受信するために使用される受信用のクロック
信号を生成し、この受信用のクロック信号に同期してデ
ータ部５１のデータビットをラッチする。ここで、受信
用のクロック信号はいかなる方法を用いて生成されても
よい。例えば、アイ・イー・イー・イー１３９４（ＩＥ
ＥＥ１３９４）規格では、データ部５１はデータとそれ
を補うストローブとから構成される。この場合、受信用
のクロック信号は、データ部５１のデータとストローブ
との排他的論理和をとることによって生成される。

【００２０】デコーダ３１でラッチされたデータビット
は同期化回路３２において通信ノードにおいて使用され
るシステムクロック信号に同期され、エンコーダ３３に
出力される。

【００２１】エンコーダ３３は、データ部５１を所定の
フォーマットを有するデータ部５１に変換し、変換され
たデータ部５１をセレクタ３４に出力する。変換された
データ部５１がセレクタ３４に出力されている間、エン
コーダ３３はセレクト信号をアサートする。アサートさ
れたセレクト信号は、変換されたデータ部５１がセレク
タ３４に出力されていることを示す。

【００２２】セレクタ３４は、通常は、制御回路３０か
ら出力される制御信号を選択し、選択された制御信号を
出力信号として出力する。しかし、セレクト信号がアサ
ートされた場合には、セレクタ３４は、エンコーダ３３
から出力されるデータビットを選択し、選択されたデー
タビットを出力信号として出力する。

【００２３】セレクタ３４の出力信号がセレクト信号に
よってプレフィックス部５０からデータ部５１に切り替
わると、制御回路３０から出力される制御信号がパケッ
トの先端を示すプレフィックス部５０からパケットの終
端を示すエンド部５２に切り替わる。制御信号の切り替
えはエンコーダ３３がデータ部５１を出力している期間
ならいつでもよいが、たとえばＩＥＥＥ１３９４プロト
コルの連結パケットのように、データ部５１の最後の１
ビットによってデータ部５１の直後がプレフィックス部
５０になるかエンド部５２になるかが決まるような場合
は、データ完了信号によってエンコーダ３３の状態を監
視して決定するのが一般的である。

【００２４】図１２（ｂ）は、連結パケットの構造を示
す。図１２（ｂ）に示されるように、連結パケットはプ
レフィックス部で複数のデータ部を連結し、最後のデー
タ部の直後にだけエンド部が存在している構造になって
いる。

【００２５】

【発明が解決しようとする課題】各通信ノードはそれぞ
れ独立したクロック信号のドメインに属しているため、
各通信ノードにおけるクロック信号の周期や位相は必ず
しも一致していない。このため、送信側の通信ノードと
受信側の通信ノードでは、クロック信号の違いの影響の
ため、同一のパケットでも信号の長さが異なって認識さ
れる場合がある。

【００２６】これについて図１３（ａ）および（ｂ）を
用いて説明する。

【００２７】図１３（ａ）は、説明用のネットワークの
構成を示す。図１３（ａ）において、７０、７１、７２
は通信ノード、７３、７４はケーブルを示す。

【００２８】図１３（ｂ）は、通信ノード７０がパケッ
トを送信したときのタイミングチャートである。図１３
（ｂ）において、７５は通信ノード７０の内部で使用さ
れるシステムクロック信号、７６は通信ノード７０が出
力したケーブル７３上の信号、７７は通信ノード７１の
内部で使用されるシステムクロック信号、７８はケーブ
ル７３上の信号を通信ノード７１がラッチしリピート出
力した結果、７ａは通信ノード７０が出力したプレフィ
ックス部、７ｂは通信ノード７０が出力したデータ部、
７ｃは通信ノード７１がラッチしリピート出力したプレ
フィックス部、７ｄは通信ノード７１がラッチしリピー
ト出力したデータ部を示す。

【００２９】図１３（ａ）に示されるネットワークにお
いて通信ノード７０がパケットを送信すると、そのパケ
ットを受信した通信ノード７１はその受信パケットを通
信ノード７２にリピートする。

【００３０】ここで、通信ノード７０が時刻ｔ１にプレ
フィックス部を出力し始め、さらに時刻ｔ２にデータ部
を出力し始める場合を例にとり説明する。通信ノード７
０の内部で使用されるシステムクロック信号の周期より
通信ノード７１の内部で使用されるシステムクロック信
号の周期が長い場合には、通信ノード７１は時刻ｔ３の
クロックエッジでプレフィックス部をラッチしてリピー
トし、時刻ｔ４のクロックエッジでデータ部をラッチし
リピートすることになる。通信ノード７０の内部で使用
されるシステムクロック信号の周期と通信ノード７１の
内部で使用されるシステムクロック信号の周期とが同一
ならば、プレフィックス部は時刻ｔ５までリピート出力
されるはずだが、周期の違いによって通信ノード７１が
リピートするプレフィックス部の期間ｌｅｎ２（３クロ
ックサイクル）は、通信ノード７０から出力されるプレ
フィックス部の期間ｌｅｎ１（４クロックサイクル）よ
りも短くなる。

【００３１】このように、従来のバス転送装置によれ
ば、リピート動作によりパケットのプレフィックス部の
期間が短くなるという問題点が生じるおそれがあった。
デイジーチェーン接続のネットワークでは通信ノードに
よってリピート動作が繰り返されるのでより大きな影響
となる。

【００３２】本発明は、上記問題点に鑑みてなされたも
のであり、リピート動作によって出力されるパケットの
プレフィックス部の期間の下限値を少なくとも保証する
バス転送装置を提供することを目的とする。

【００３３】

【課題を解決するための手段】本発明のバス転送装置
は、パケットを受信し、前記受信したパケットをリピー
トするバス転送装置であって、前記パケットは、前記パ
ケットの先頭を示すプレフィックス部とデータを格納す
るためのデータ部と前記パケットの終端を示すエンド部
とを含み、前記バス転送装置は、前記パケットを受信
し、前記パケットのプレフィックス部を制御信号として
出力する制御回路と、前記制御回路が前記プレフィック
ス部を出力している出力期間を計測し、前記出力期間が
所定の下限値に到達するとカウンタフル信号を出力する
カウンタと、前記カウンタフル信号に応答してリードア
ドレスを確定するアドレスポインタと、前記パケットの
前記データ部を保持し、前記リードアドレスに基づいて
前記データ部を出力するデータバッファと、前記データ
バッファから出力された前記データ部を所定の形式を有
するデータ部に変換するエンコーダと、前記制御回路か
ら出力された前記プレフィックス部および前記エンコー
ダから出力された前記データ部のうちの一方を選択的に
出力するセレクタとを備え、前記セレクタの出力信号
は、前記カウンタから前記カウンタフル信号が出力され
た後に前記パケットの前記プレフィックス部から前記パ
ケットの前記データ部に切り替えられる。これにより、
上記目的が達成される。

【００３４】前記バス転送装置は、受信したパケットの
数を記憶する受信カウンタと、リピートしたパケットの
数を記憶するリピートカウンタとをさらに備え、前記ア
ドレスポインタは、前記受信カウンタからの出力に応じ
て選択的に動作状態とされる複数のアドレスカウンタ
と、前記リピートカウンタからの出力に応じて前記複数
のアドレスカウンタの出力から１つを選択する更なるセ
レクタと、前記更なるセレクタからの出力を保持し、前
記カウンタフル信号に応答して保持された出力をリード
アドレスとして出力するアドレス保持回路とを含んでい
てもよい。

【００３５】前記制御回路は、前記制御信号の出力を遅
延させる第１遅延手段と、計測開始を指示するトリガ信
号の出力を遅延させる第２遅延手段とを含んでいてもよ
い。

【００３６】以下、作用を説明する。

【００３７】請求項１に係る発明によれば、バス転送装
置のセレクタからの出力信号は、カウンタからカウンタ
フル信号が出力された後にパケットのプレフィックス部
からパケットのデータ部に切り替えられる。ここで、カ
ウンタフル信号は、制御回路がパケットのプレフィック
ス部を出力している出力期間が所定の下限値に到達した
ことによって出力される。これにより、リピートされた
パケットのプレフィックス部の出力期間がその所定の下
限値より短くなることが防止される。その結果、リピー
トされたパケットのプレフィックス部の出力期間の下限
値が保証される。

【００３８】請求項２に係る発明によれば、アドレスポ
インタが複数のアドレスカウンタを含み、その複数のア
ドレスカウンタのうちの１つが選択的に動作状態にされ
る。これにより、リピート動作が終了する前に新たなパ
ケットを受信した場合でもリピートされたパケットのプ
レフィックス部の出力期間の下限値を保証することがで
きる。

【００３９】請求項３に係る発明によれば、制御信号の
出力を遅延させる第１遅延手段と計測開始を指示するト
リガ信号の出力を遅延させる第２遅延手段とが設けられ
ている。これにより、リピートされたパケットのプレフ
ィックス部の出力期間が所定の上限値より長くなること
が防止される。その結果、リピートされたパケットのプ
レフィックス部の出力期間の上限値が保証される。

【００４０】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。以下の説明では、パケットを
送信したバス転送装置の内部で使用されるシステムクロ
ック信号の周期が、そのパケットを受信し受信したパケ
ットをリピートするバス転送装置の内部で使用されるシ
ステムクロック信号の周期より長いと仮定する。パケッ
トの構造は、図１２（ａ）および（ｂ）を参照して説明
したとおりである。なお、上記仮定の下では、図２に示
される遅延手段１３３、遅延手段１３４は必ずしも必要
ではないが、図８を参照して後述される説明のために図
２に示されている。

【００４１】図１は、本発明の実施の形態のバス転送装
置の構成を示す。図１に示されるように、バス転送装置
は、入力信号に基づいて制御信号を生成する制御回路１
０と、受信したパケットの数を計測する受信カウンタ１
１と、入力信号に基づいて受信用のクロック信号を生成
しそれに同期してデータを保持するデコーダ１２と、デ
コーダ１２によって保持されたデータを内部クロック信
号に同期して保持する同期化処理を行う同期化回路１３
と、リピート出力を行った回数を計測するリピートカウ
ンタ１４と、同期化回路１３によって保持されたデータ
を保持し、カウンタ１７の値が所定の値に到達した場合
にアドレスポインタ１８から出力されるリードアドレス
によって指示される位置に保持されたデータを出力する
データバッファ１５と、データバッファ１５から出力さ
れたデータを所定の形式を有するデータに変換し、変換
されたデータとセレクト信号とをセレクタ１９に出力す
るエンコーダ１６と、制御回路１０が制御信号を出力し
ている出力期間を計測するカウンタ１７と、同期化回路
１３が同期化処理を行ったデータ量を記憶するアドレス
ポインタ１８と、セレクト信号に応じて制御回路１０か
ら出力される制御信号とエンコーダ１６から出力される
データとの一方を選択し、選択された制御信号またはデ
ータを出力信号として出力するセレクタ１９とを含む。

【００４２】図２は、図１に示される制御回路１０の構
成を示す。制御回路１０は、入力信号を解釈する入力信
号解釈手段１３０と、入力信号解釈手段１３０の解釈結
果に応じた制御信号を生成し出力する制御信号生成手段
１３１と、エンコーダ１６からデータ完了信号を受信し
た際に受信パケット数とリピートパケット数とを比較す
ることによりリピートが完了したか否かを判定する比較
手段１３２とを含む。

【００４３】入力信号解釈手段１３０は、入力信号を常
に観測することによりどのような入力信号が制御回路１
０に入力されたかを解釈する。入力信号には、パケット
のプレフィックス部とエンド部とが含まれるばかりでな
く、バスアービトレーションに関するすべての信号が含
まれる。

【００４４】受信カウンタ１１の値は、パケットのプレ
フィックス部が受信されたと入力信号解釈手段１３０に
よって解釈された場合に更新される。

【００４５】制御信号生成手段１３１は、入力信号解釈
手段１３０の出力に応じて所定の通信プロトコルに応じ
た制御信号を生成する。ここでは、説明を容易にするた
め、本発明に関係するリピート動作が引き起こされる場
合を説明する。

【００４６】制御信号生成手段１３１は、比較手段１３
２から出力される比較結果に応じてリピートを行う必要
があるか否かを判定する。すなわち、制御信号生成手段
１３１は、比較結果が受信パケット数とリピートパケッ
ト数とが異なることを示す場合にはリピートを行う必要
があると認識し、比較結果が受信パケット数とリピート
パケット数とが同一であることを示す場合にはリピート
を行う必要がないと認識する。なお、バス転送装置が受
信カウンタ１１とリピートカウンタ１４とを有しない場
合には入力信号解釈手段１３０がプレフィックス部を受
信した場合に制御信号生成手段１３１がリピートを行う
必要があると認識するようにすればよい。

【００４７】制御信号生成手段１３１はリピートを行う
必要があると認識すると、バス転送装置の状態を調査す
る。その結果、リピート開始が可能な状態である場合に
は、制御信号生成手段１３１は、制御信号としてプレフ
ィックス部を出力するとともに、計測開始を指示するト
リガ信号を出力する。トリガ信号は、リピートカウンタ
１４とカウンタ１７とに供給される。

【００４８】図１を再び参照して、リピートカウンタ１
４の値は、リピートしたパケットの数（以下、リピート
パケット数という）を表す。リピートカウンタ１４の値
は、制御回路１０から計測開始を指示するトリガ信号を
受信した場合に更新される。リピートカウンタ１４は、
リピートパケット数を制御回路１０とアドレスポインタ
１８とに通知する。

【００４９】カウンタ１７は、パケットのプレフィック
ス部の出力期間を計測するために使用される。カウンタ
１７の値は、制御回路１０から計測開始を指示するトリ
ガ信号を受信した場合に初期化され、システムクロック
信号に同期してインクリメントされる。カウンタ１７の
値が所定の下限値以上になると、カウンタ１７はアドレ
スポインタ１８にカウンタフル信号を出力する。

【００５０】デコーダ１２は、入力信号としてパケット
のプレフィックス部を受信すると受信用のクロック信号
の生成を開始する。パケットのデータ部が入力信号とし
て入力されると生成した受信用のクロック信号でデータ
ビットをラッチする。受信用のクロック信号の生成方法
としてはアイ・イー・イー・イー１３９４（ＩＥＥＥ１
３９４）規格のようなデータとそれを補うストローブか
ら生成する方法や常に接続先のドライバと同期をとる方
法などがあげられるが、いかなる方法を用いてもよい。

【００５１】デコーダ１２でラッチされたデータビット
はバス転送装置のシステムクロック信号とは非同期の受
信用のクロック信号に同期して出力されているので、同
期化回路１３において通信ノードのシステムクロック信
号と同期をとる。同期をとる方法としては、例えば、バ
ッファに対して受信用のクロック信号に同期して更新さ
れる書き込みアドレスに書き込みを行い、システムクロ
ック信号に同期して更新される読み出しアドレスからデ
ータを読み出すというような一般的な位相変換の手法を
用いることで実現できる。また、受信用のクロック信号
の周波数がシステムクロック信号の周波数と異なる場合
には、一般的な位相変換の手法に併せて周波数変換の手
法を用いてもよい。これらの手法によって同期化回路１
３は、パケットのデータ部をシステムクロック信号に同
期して受け渡しができる形式に変更して、データバッフ
ァ１５に出力する。システムクロック信号に同期してデ
ータバッファ１５にデータビットの出力が開始される
と、同期化回路１３は、同期化開始トリガ信号をアドレ
スポインタ１８に出力する。ここで、同期化開始トリガ
信号は、システムクロック信号に同期してデータバッフ
ァ１５にデータビットの出力が開始されたことを示す信
号である。

【００５２】アドレスポインタ１８は、受信カウンタ１
１の値とリピートカウンタ１４の値とを常に観測してお
り、同期化回路１３から同期化開始トリガ信号が入力さ
れると受信カウンタ１１の値に対応したアドレスカウン
タを選択し、選択されたアドレスカウンタを用いてデー
タバッファ１５に格納されたデータビット数を計測す
る。アドレスポインタ１８は、カウンタ１７からカウン
タフル信号を受信すると、リピートカウンタ１４の値に
対応したアドレスカウンタの値を保持しその保持された
値をリードアドレスとしてデータバッファ１５に出力す
る。リードアドレスの値は少なくともデータ部のリピー
トが完了するまで保持されなければならない。同期化回
路１３から同期化開始トリガ信号を受信してからカウン
タ１７からカウンタフル信号を受信するまでのリードア
ドレスが確定していない間は、アドレスポインタ１８は
リードアドレスとしてデータバッファ１５にとっては無
効な値を出力する。なお、これとは別の方法としてアド
レスポインタ１８にリードアドレスが有効か無効かを指
示する信号を生成する回路を設け、その信号をデータバ
ッファ１５に出力するようにしてもよい。

【００５３】図３は、図１に示されるアドレスポインタ
１８の構成を示す。図３において、２０は動作させるア
ドレスカウンタを選択するスイッチ、２１はデータバッ
ファ１５に格納されたデータビット数を計測するアドレ
スカウンタ、２２はアドレスカウンタ２１の出力を選択
するセレクタ、２３は同期化開始トリガ信号、２４は受
信パケット数を示す信号、２５はリピートパケット数を
示す信号、２６はリードアドレスを保持するアドレス保
持回路、２７はカウンタフル信号、２８はバッファエン
プティ信号、２９はリードアドレスである。

【００５４】ここでは、説明を容易にするため、受信カ
ウンタ１１とリピートカウンタ１４とが図４に示される
構成を有していると仮定する。すなわち、受信カウンタ
１１およびリピートカウンタ１４のそれぞれは、ｎビッ
ト（ｎ＝１，２，３・・・）のシフトレジスタ１２０を
有している。シフトレジスタ１２０のｎビットのうちい
ずれか１ビットの値だけが１に保持され、その他のビッ
トの値が０に保持される。シフトレジスタ１２０はシフ
ト信号を受信すると、シフトレジスタ１２０に格納され
ているデータを所定の方向に（例えば、図４において右
方向に）１ビットだけシフトする。このとき、シフトレ
ジスタ１２０の（ｎ−１）番目のレジスタ（図４に示さ
れる右端のレジスタ）に保持されていた値はシフトレジ
スタ１２０の０番目のレジスタ（図４に示される左端の
レジスタ）にシフトされる。受信カウンタ１１における
シフト信号は、入力信号解釈手段１３０から出力される
パケットのプレフィックス部を受信したことを示す信号
である。リピートカウンタ１４におけるシフト信号は、
制御回路１０から出力されるトリガ信号である。受信カ
ウンタ１１の初期値とリピートカウンタ１４の初期値と
は同じ値である必要がある。

【００５５】スイッチ２０は、同期化回路１３から出力
される同期化開始トリガ信号２３を受信すると、アドレ
スカウンタ２１に含まれるｎ個のアドレスカウンタ０〜
アドレスカウンタ（ｎ−１）から受信カウンタ１１の値
に対応する１つのアドレスカウンタｍを選択する。ここ
で、ｍ＝０，１，２，．．．，ｎ−１である。選択され
たアドレスカウンタｍだけが動作状態となり、選択され
ない他のアドレスカウンタは動作しない。例えば、受信
カウンタ１１から出力される受信パケット数を示す信号
２４がｎビットの信号であり、パケット受信数に対応し
たｍ（ｍ＝０，１，２，・・・，ｎ−１）番目のビット
の値だけが１でその他のビットの値は０である場合に
は、ｍ番目のアドレスカウンタｍが選択される。このよ
うにして、同期化開始トリガ信号２３は、スイッチ２０
によってアドレスカウンタｍにだけ伝えられることにな
る。

【００５６】同期化開始トリガ信号２３を受信したアド
レスカウンタｍは、アドレスカウンタｍに保持される値
を初期化した後、システムクロック信号に同期してその
値をインクリメントする。

【００５７】アドレスカウンタ２１のインクリメント動
作は常に動作していてかまわない。また、アドレスカウ
ンタ２１のインクリメント動作はリードアドレスが確定
した後であればいつでも停止してかまわないが、アドレ
スカウンタ２１がとり得る最大値（すなわちデータバッ
ファ１５の最大のアドレス）になった後に初期化され停
止することが望ましい。

【００５８】セレクタ２２は、アドレスカウンタ２１に
含まれるアドレスカウンタ０〜アドレスカウンタ（ｎ−
１）からのｎ個の出力のうちリピートパケット数を示す
信号２５に対応する１つの出力を選択し、選択された出
力をアドレス保持部２６に出力する。リピートパケット
数を示す信号２５も受信パケット数を示す信号２４と同
様にｎビットの信号であり、パケットのリピート数に対
応したｋ（ｋ＝０，１，２，・・・（ｎ−１））番目の
ビットの値だけが１であり、その他のビットの値は０で
ある。

【００５９】アドレス保持部２６は、初期値としてデー
タバッファ１５にとって無効な値を保持している。アド
レス保持部２６はカウンタフル信号２７を受信するとそ
の時点でのセレクタ２２の出力を保持し、その保持され
た出力をリードアドレス２９として出力する。アドレス
保持部２６の値はバッファエンプティ信号２８が入力さ
れるまで保持され、バッファエンプティ信号２８が入力
されると初期値に戻される。

【００６０】図１を再び参照して、データバッファ１５
は、同期化回路１３によってシステムクロック信号に同
期されたパケットのデータ部を保持する。データバッフ
ァ１５は、同期化回路１３から送られてきたデータビッ
トを保持することができ、かつ、読み出すことができる
任意の構造を有し得る。ここでは、データバッファ１５
は、図５に示されるような構造を有すると仮定する。す
なわち、データバッファ１５は、データを保持するシフ
トレジスタ１１０と、シフトレジスタを構成する複数の
レジスタからの出力のうちリードアドレスに対応する出
力を選択するセレクタ１１１と、セレクタ１１１の出力
を観測することによりすべてのデータビットが出力され
たか否かを判定するデータ判定手段１１２とを含む。

【００６１】同期化回路１３から送られてきたデータビ
ットは、シフトレジスタ１１０の０番地に格納された
後、システムクロック信号に同期して順次次の番地にシ
フトされながら保持されていく。アドレスポインタ１８
（すなわち、アドレスカウンタ２１）が同様にシステム
クロック信号に同期して動作しているなら、アドレスポ
インタ１８が出力するリードアドレスは一番最初にデー
タバッファ１５に格納されたデータが現在格納されてい
る番地を示すことになる。シフトレジスタ１１０のサイ
ズは最大でパケットの最大ペイロードであるが、同期化
開始トリガ信号が出力されてからカウンタフル信号が出
力されるまでに同期化されたデータビットを保持するの
に十分なサイズであればよい。

【００６２】データバッファ１５からの出力値は、セレ
クタ１１１によって決定される。セレクタ１１１は、ア
ドレスポインタ１８から出力されるリードアドレスが無
効である場合にはエンコーダ１６へのデータの出力を行
わない。セレクタ１１１は、リードアドレスが有効な値
に決まると、そのリードアドレスによって指示される位
置に格納されたデータをエンコーダ１６に出力する。す
べてのデータビットの出力が完了し、セレクタ１１１の
出力が有効なデータビットでなくなるとデータ判定手段
１１２はアドレスポインタ１８にバッファエンプティ信
号を出力する。アドレスポインタ１８はバッファエンプ
ティ信号を受信するとリードアドレスを無効な値にす
る。

【００６３】エンコーダ１６は、データバッファ１５か
ら出力されたデータビットを所定のフォーマットに変換
して出力する。このとき、エンコーダ１６は、データビ
ットがセレクタ１９に出力中であることを示すセレクト
信号をアサートする。セレクタ１９は、通常は制御回路
１０から出力される制御信号を選択し選択された制御信
号を出力するが、セレクト信号がアサートされた場合に
はエンコーダ１６から出力されるデータビットを選択し
選択されたデータビットを出力する。

【００６４】セレクタ１９の出力信号がセレクト信号に
よってプレフィックス部からデータ部に切り替わると、
制御回路１０の制御信号生成手段１３１（図２）から出
力される制御信号がパケットの先頭を示すプレフィック
ス部からパケットの終端を示すエンド部に切り替わる。
制御信号の切り替えは、エンコーダ１６がデータ部を出
力している期間ならいつでもよいが、たとえばＩＥＥＥ
１３９４プロトコルの連結パケットのように、データ部
の最後の１ビットによってデータ部の直後がプレフィッ
クス部になるかエンド部になるかが決まるような場合
は、データ完了信号によってエンコーダ１６の状態を監
視して決定するのが一般的である。

【００６５】制御回路１０の制御信号生成手段１３１
（図２）は、データ完了信号を受信するとエンド部を一
定期間出力してから制御信号の出力を終了する。このと
き、比較手段１３２（図２）は、受信カウンタ１１の値
とリピートカウンタ１４の値とを参照しこれらの値を比
較することにより、受信したすべてのパケットをリピー
トし終えているか否かを判定する。もし受信したすべて
のパケットをリピートし終えている（すなわち、受信カ
ウンタ１１の値（受信パケット数）とリピートカウンタ
１４の値（リピートパケット数）とが等しい）ならば処
理を終了する。リピートをすべて終えていない場合は、
制御信号生成手段１３１は、制御信号として新たなプレ
フィックス部を出力し、プレフィックス部の出力期間の
計測を開始するトリガ信号を出力する。次に、上述した
処理をすべての受信パケットをリピートし終えるまで繰
り返す。

【００６６】図６は、本発明によるバス転送装置の動作
タイミングを示すタイミングチャートである。図６にお
いて、８０はシステムクロック信号、８１は制御回路１
０が制御信号を出力し始めたことを示すトリガ信号、８
２はカウンタ１７の値、８３はカウンタ１７が所定の値
になったことを示すカウンタフル信号、８４は同期化回
路１３が出力する同期化開始トリガ信号、８５はアドレ
スポインタ１８内部でデータバッファに格納されたデー
タビットの数を計測するアドレスカウンタ２１の値、８
６はリードアドレス、８７はバッファエンプティ信号、
８８エンコーダ１６が出力するセレクト信号、８９はリ
ピート出力としてセレクタ１９から出力された信号、８
ａは受信ポートで受信したパケットをシステムクロック
信号８０でラッチした結果、８ｂは受信したパケットの
数を示す受信カウンタ１１の出力、８ｃはリピートした
パケットの数を示すリピートカウンタ１４の出力であ
る。

【００６７】ここで、説明を容易にするため、受信カウ
ンタ１１およびリピートカウンタ１４は５ビットであ
り、データバッファ１５の最大アドレスは９であると仮
定する。

【００６８】バス転送装置は、システムクロック信号に
同期して入力信号を常に監視している。パケットが送信
されてきた場合、時刻ｔ０でプレフィックス部を受信し
たことを認識すると制御回路１０は次のクロックサイク
ル（すなわち時刻ｔ１）で受信カウンタ１１の値８ｂを
０１０００に更新する。このときリピートカウンタ１４
の値８ｃは１００００であるので比較手段１３２は値８
ｂと値８ｃとが異なることを示す比較結果を出力する。
この比較結果を受信した制御信号生成手段１３１はリピ
ート動作を行う必要があることを認識し、トリガ信号８
１をカウンタ１７に出力する。これと同時にセレクタ１
９にリピート出力８９としてプレフィックス部を出力す
る。トリガ信号８１を受信したリピートカウンタ１４は
値８ｃを０１０００に更新する（時刻ｔ２）。

【００６９】トリガ信号８１を受信したカウンタ１７は
インクリメントを開始しプレフィックス部の出力期間を
計測する。このときカウンタ１７の値は信号８２のよう
に変化する。ここでプレフィックス部の期間としてカウ
ンタの値が５になったときが所定の期間とすると、カウ
ンタ１７の値８２が５になった時点でカウンタフル信号
８３が出力される（時刻ｔ６）。

【００７０】同期化回路１３はデコーダ１２の出力を監
視しており、時刻ｔ３でパケットのデータ部の受信が開
始され同期化処理を開始すると、次のクロックサイクル
（すなわち時刻ｔ４）に同期化開始トリガ信号８４を出
力する。

【００７１】アドレスポインタ１８は、同期化開始トリ
ガ信号８４を受信するとリピートカウンタ１４の出力値
８ｃに対応するアドレスカウンタ２１を動作させる。ア
ドレスカウンタ２１の出力値は信号８５のようになる。
アドレスポインタ１８の出力であるリードアドレス８６
はカウンタフル信号が出力されるまでは無効な値である
が、時刻ｔ６でカウンタフル信号が出力されると、その
時点のアドレスカウンタ２１の出力８５である３を保持
し出力する（時刻ｔ７）。

【００７２】リードアドレス８６が有効な値となるとデ
ータバッファ１５は、リードアドレス８６によって指示
される番地からデータを読み出し出力する。データバッ
ファ１５からデータビットを受信したエンコーダ１６
は、データビットを所定の形式で出力し、その間セレク
ト信号８８のレベルをＨにする。

【００７３】データバッファ１５から最後のデータビッ
トの読み出しが行われるとバッファエンプティ信号８７
が出力される（時刻ｔ９）。アドレスポインタ１８はバ
ッファエンプティ信号８７を受信するとリードアドレス
８６を無効な値とする（時刻ｔ１０）。また、エンコー
ダ１６は最後のデータビットを出力するとセレクト信号
８８のレベルをＬにする（時刻ｔ１０）。このとき制御
回路１０はエンコーダがデータビットの出力を完了した
ことを認識し、パケットのエンド部を一定期間出力す
る。

【００７４】セレクタ１９はセレクト信号８８のレベル
がＨのときはエンコーダ１６の出力を選択しそれを出力
し、Ｌのときは制御回路１０の出力を選択しそれを出力
する。これによって、リピート出力は信号８９に示すよ
うになる。

【００７５】時刻ｔ１１で一つのパケットのリピートは
終了した。このとき、制御回路１０は受信カウンタの出
力８ｂとリピートカウンタの出力８ｃとを比較し、すべ
てのパケットがリピートされている場合は処理を完了す
る。すべてのパケットの処理が終了していない場合は、
新たにプレフィックス部を出力し、上述した処理を繰り
返す。

【００７６】図８は、パケットのリピートが終了する前
に次のパケットを受信した場合における本発明によるバ
ス転送装置の動作タイミングを示すタイミングチャート
である。図８において、１００はシステムクロック信
号、１０１は通信ノードが観測したパケット、１０２は
受信カウンタ１１の値、１０３は同期化開始トリガ信
号、１０４はアドレスカウンタ０の値、１０５はアドレ
スカウンタ１の値、１０６はアドレスカウンタ２の値、
１０７は制御信号生成手段１３１が出力するトリガ信
号、１０８はカウンタ１７の値、１０９はカウンタフル
信号、１０ａはリードアドレス、１０ｂはリピート出力
としてセレクタ１９から出力された信号、１０ｃはリピ
ートカウンタ１４の値、１０ｄはバッファエンプティ信
号、１０ｅはエンコーダ１６が出力するセレクト信号で
ある。

【００７７】ここで説明を容易にするため、受信カウン
タ１１およびリピートカウンタ１４は５ビットであり、
データバッファ１５の最大アドレスは９とする。

【００７８】時刻ｔ０において、入力信号解釈手段１３
０がプレフィックス部を受信すると受信カウンタ１１の
値１０２は更新されて１００００になる。このときリピ
ートカウンタ１４の値１０ｃは００００１であるので制
御回路１０はリピート動作を開始する。リピート動作が
開始されトリガ信号１０７が出力されるとリピートカウ
ンタ１４の値１０ｃも１００００に更新される。

【００７９】時刻ｔ１において、同期化回路１３が同期
化処理を開始し、同期化開始トリガ信号１０３を出力す
ると、アドレスポインタ１８は受信カウンタ１１の値１
０２（１００００）に対応するアドレスカウンタ０を初
期化し、アドレスカウンタ０のインクリメントを開始す
る。このとき、同期化処理されたデータビットはデータ
バッファ１５に保持され始めている。アドレスカウンタ
０はデータバッファ１５の最大アドレス９までインクリ
メントされると初期化され、その後、アドレスカウンタ
０のインクリメントは停止される。それ以前にリードア
ドレス１０ａが決定され、データ部のリピートが行われ
ている。リードアドレスが決定される過程については図
６を用いた説明で詳述しているのでここでは省略する。

【００８０】時刻ｔ２で次のパケットが受信されたと
き、最初のパケットのエンド部のリピートはまだ終わっ
ていないが、入力信号解釈手段１３０がプレフィックス
部を受信したことを通知すると、受信カウンタ１１の値
が０１０００に更新される。この時点で、比較手段１３
２は受信パケット数１０２とリピートパケット数１０ｃ
とが異なることを示す比較結果を制御信号生成手段１３
１に通知し始める。制御信号生成手段１３１は時刻ｔ２
でバッファエンプティ信号１０ｄを受信しエンド部の出
力を行っているが、時刻ｔ３にエンド部の出力が終了す
ると比較手段１３２から通知される比較結果を観測し、
リピート動作を再び開始する。制御信号生成手段１３１
がプレフィックス部の出力を開始するとその次のクロッ
クサイクル（時刻ｔ４）でリピートカウンタ１４の値１
０ｃは０１０００に更新される。アドレスポインタ１８
では、同期化回路１３から同期化開始トリガ信号を受信
すると、受信カウンタ１１の値１０２（０１０００）に
対応したアドレスカウンタ１の動作を開始し、これまで
と同様、カウンタ１７の値１０８が所定の値になった時
点でリードアドレス１０ａを決定しデータ部のリピート
を行う。

【００８１】さらに、時刻ｔ５で次のパケットが受信さ
れると、受信カウンタ１１の値１０２は００１００に更
新される。制御信号生成手段１３１は時刻ｔ７でエンド
部のリピートを終えると受信パケット数１０２とリピー
トパケット数１０ｃとが異なるという比較結果を受信し
ているので、リピート動作を開始する。時刻ｔ８でトリ
ガ信号１０７が出力されるのでリピートカウンタ１４の
値１０ｃは００１００に更新される。同期化回路１３で
は時刻ｔ６から同期化処理されたデータビットが出力さ
れており、受信カウンタ１１の値１０２（００１００）
に対応するアドレスカウンタ２の動作が開始されてい
る。これまでと同様の処理を行い、時刻ｔ９においてデ
ータ部とエンド部のリピートが終了する。このとき、制
御信号生成手段１３１は比較手段１３２の比較結果が等
しいことからすべてのパケットのリピートが終了したこ
とを認識し、リピート動作を終了する。

【００８２】このように、アドレスポインタ１８がアド
レスカウンタ０〜（ｎ−１）を含み、そのアドレスカウ
ンタ０〜（ｎ−１）のうちの１つが選択的に動作状態に
される。これにより、リピート動作が終了する前に新た
なパケットを受信した場合でもリピートされたパケット
のプレフィックス部の出力期間の下限値を保証すること
ができる。

【００８３】ここまでの説明では、パケットを送信した
バス転送装置の内部で使用されるシステムクロック信号
の周期がリピートを行うバス転送装置の内部で使用され
るシステムクロック信号の周期よりも長い場合について
説明した。この場合はリピートを行うバス転送装置が観
測するプレフィックス部の長さが実際よりも短くなると
いう問題があった。上述したように、本発明は、その問
題を解決するバス転送装置を提供する。

【００８４】逆に、パケットを送信したバス転送装置の
内部で使用されるシステムクロック信号の周期がリピー
トを行うバス転送装置の内部で使用されるシステムクロ
ック信号の周期よりも短い場合には、観測されるプレフ
ィックス部は実際よりも長くなるという問題が発生す
る。本発明によるバス転送装置は、制御回路１０におい
て制御信号生成手段１３１がリピート出力としてプレフ
ィックス部とトリガ信号とを出力するまでの遅延量（遅
延時間）を調整することにより、この問題を解決するこ
とを可能にする。プレフィックス部の遅延量を調整する
ために遅延手段１３３（図２）が制御回路１０内に設け
られ得る。トリガ信号の遅延量を調整するために遅延手
段１３４（図２）が設けられ得る。

【００８５】プレフィックス部の遅延量とトリガ信号の
遅延量とは等しくなければばらない。遅延量は送信され
るプレフィックス部の長さとシステムクロック信号の周
期の幅とを考慮して任意に決めればよい。例えば、プレ
フィックス部が最大６クロックサイクル以内でなければ
ならないという制限があるとすると、６クロックサイク
ルのプレフィックス部が送られてきた場合、最大何クロ
ックサイクルに見えるかはシステムクロック信号の周期
の最大値と最小値とから計算することが可能である。そ
こで最大７クロックサイクルに見えるとすると、その差
である１クロックサイクル分の遅延量を入れればよいこ
とになる。

【００８６】このことについて図７を用いて説明する。
図７において、９０はシステムクロック信号、９１は制
御回路１０が制御信号を出力し始めたことを示すトリガ
信号、９２はカウンタ１７の値、９３はカウンタ１７が
所定の値になったことを示すカウンタフル信号、９４は
同期化回路１３が出力する同期化開始トリガ信号、９５
はアドレスポインタ１８内部でデータバッファに格納さ
れたデータビットの数を計測するアドレスカウンタ２１
の値、９６はリードアドレス、９７はバッファエンプテ
ィ信号、９８エンコーダ１６が出力するセレクト信号、
９９はリピート出力としてセレクタ１９から出力された
信号、９ａは受信ポートで受信したパケットをシステム
クロック信号９０でラッチした結果、９ｂは受信したパ
ケットの数を示す受信カウンタ１１の出力、９ｃはリピ
ートしたパケットの数を示すリピートカウンタ１４の出
力、９ｄはプレフィックス部のリピート開始に遅延を加
えた場合のリピート出力信号である。それぞれの信号の
出力タイミングはすでに説明したとおりである。ここ
で、プレフィックス部を６クロックサイクル以内にしな
ければならない制約がある場合を考える。このような制
約のもとでは入力信号として送信されるプレフィックス
部も６クロックサイクル以内になっているはずである。
ここで、システムクロック信号でラッチした結果９ａが
７クロックサイクルだった場合、そのままリピートする
と出力信号９９は７クロックサイクルのまま出力されて
しまう。そこで、制御信号生成手段１３１がプレフィッ
クス部をリピート出力するまでに遅延手段１３３（図
２）によって１クロックサイクルの遅延を挿入する。遅
延手段１３３（図２）は制御信号生成手段１３１から出
力される制御信号を遅延させるために設けられている。
同様に、遅延手段１３４（図２）によってトリガ信号が
出力されるまでに１クロックサイクルの遅延を挿入す
る。遅延手段１３４（図２）は制御信号生成手段１３１
から出力されるトリガ信号を遅延させるために設けられ
ている。これによって、出力信号８９のプレフィックス
部の出力は、時刻ｔ１から時刻ｔ２になりプレフィック
ス部の長さも６クロックサイクルになる（信号９ｄ）。

【００８７】このように、遅延手段１３３と遅延手段１
３４とを設けることにより、プレフィックス部のリピー
ト出力期間の上限値を保証することができる。従って、
本発明によるバス制御回路ではプレフィックス部のリピ
ート出力期間の上限値と下限値とを保証することができ
る。

【００８８】なお、制御回路１０が同期化回路１３が出
力する同期化開始トリガ信号を観測し、プレフィックス
部の出力開始タイミングを同期化開始トリガ信号が送信
された時刻とすると、プレフィックス部の出力期間は一
意に決めることができる。

【００８９】

【発明の効果】本発明によれば、バス転送装置のセレク
タからの出力信号は、カウンタからカウンタフル信号が
出力された後にパケットのプレフィックス部からパケッ
トのデータ部に切り替えられる。ここで、カウンタフル
信号は、制御回路がパケットのプレフィックス部を出力
している出力期間が所定の下限値に到達したことによっ
て出力される。これにより、リピートされたパケットの
プレフィックス部の出力期間がその所定の下限値より短
くなることが防止される。その結果、リピートされたパ
ケットのプレフィックス部の出力期間の下限値が保証さ
れる。

【００９０】さらに、アドレスポインタが複数のアドレ
スカウンタを含み、その複数のアドレスカウンタのうち
の１つが選択的に動作状態にされる。これにより、リピ
ート動作が終了する前に新たなパケットを受信した場合
でもリピートされたパケットのプレフィックス部の出力
期間の下限値を保証することができる。

【００９１】さらに、制御信号の出力を遅延させる第１
遅延手段と計測開始を指示するトリガ信号の出力を遅延
させる第２遅延手段とを設けることにより、リピートさ
れたパケットのプレフィックス部の出力期間が所定の上
限値より長くなることが防止される。その結果、リピー
トされたパケットのプレフィックス部の出力期間の上限
値が保証される。

【図面の簡単な説明】

【図１】本発明の実施の形態のバス転送装置の構成を示
す図である。

【図２】図１に示される制御回路１０の構成を示す図で
ある。

【図３】図１に示されるアドレスポインタ１８の構成を
示す図である。

【図４】図１に示される受信カウンタ１１およびリピー
トカウンタ１４のそれぞれの構成を示す図である。

【図５】図１に示されるデータバッファ１５の構成を示
す図である。

【図６】本発明によるバス転送装置の動作タイミングを
示すタイミングチャートである。

【図７】本発明によるバス転送装置の動作タイミングを
示すタイミングチャートである。

【図８】本発明によるバス転送装置の動作タイミングを
示すタイミングチャートである。

【図９】コンピュータシステムに含まれる構成要素６０
の構造を示す。

【図１０】（ａ）はケーブルを介して接続された複数の
通信ノードを模式的に示す図、（ｂ）は通信ノード４１
によるリピート動作を示す図、（ｃ）は通信ノード４２
によるリピート動作を示す図である。

【図１１】従来のバス転送装置の構成例を示す図であ
る。

【図１２】（ａ）および（ｂ）はパケットの構造を示す
図である。

【図１３】（ａ）は説明用のネットワークの構成を示す
図、（ｂ）は通信ノード７０がパケットを送信したとき
のタイミングチャートである。

【符号の説明】

１０制御回路１１受信カウンタ１２デコーダ１３同期化回路１４リピートカウンタ１５データバッファ１６エンコーダ１７カウンタ１８アドレスポインタ１９セレクタ２０スイッチ２１アドレスカウンタ２２セレクタ２３同期化開始トリガ信号２４受信パケット数を示す信号２５リピートパケット数を示す信号２６アドレス保持回路２７カウンタフル信号２８バッファエンプティ信号３０制御回路３１デコーダ３２同期化回路３３エンコーダ３４セレクタ４０、４１、４２、４３、４４通信ノード４０１、４０２、４０３、４０４、４０５、４０６、４
０７、４０８、４０９ポート４１０、４１１、４１２、４１３ケーブル５０プレフィックス部５１データ部５２エンド部６０コンピュータシステムの構成要素６１通信ノード６２デバイス６３デバイス制御装置６４プロトコル制御部６５バス転送装置６６、６７ケーブル

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/08 H04L 12/44 - 12/46 H04L 12/00 - 12/16 H04L 12/56 - 12/66 H04L 12/40 - 12/417

Claims

(57)【特許請求の範囲】

【請求項１】パケットを受信し、前記受信したパケッ
トをリピートするバス転送装置であって、前記パケットは、前記パケットの先頭を示すプレフィッ
クス部とデータを格納するためのデータ部と前記パケッ
トの終端を示すエンド部とを含み、前記バス転送装置は、前記パケットを受信し、前記パケットのプレフィックス
部を制御信号として出力する制御回路と、前記制御回路が前記プレフィックス部を出力している出
力期間を計測し、前記出力期間が所定の下限値に到達す
るとカウンタフル信号を出力するカウンタと、前記カウンタフル信号に応答してリードアドレスを確定
するアドレスポインタと、前記パケットの前記データ部を保持し、前記リードアド
レスに基づいて前記データ部を出力するデータバッファ
と、前記データバッファから出力された前記データ部を所定
の形式を有するデータ部に変換するエンコーダと、前記制御回路から出力された前記プレフィックス部およ
び前記エンコーダから出力された前記データ部のうちの
一方を選択的に出力するセレクタとを備え、前記セレクタの出力信号は、前記カウンタから前記カウ
ンタフル信号が出力された後に前記パケットの前記プレ
フィックス部から前記パケットの前記データ部に切り替
えられる、バス転送装置。
【請求項２】前記バス転送装置は、受信したパケットの数を記憶する受信カウンタと、リピートしたパケットの数を記憶するリピートカウンタ
とをさらに備え、前記アドレスポインタは、前記受信カウンタからの出力に応じて選択的に動作状態
とされる複数のアドレスカウンタと、前記リピートカウンタからの出力に応じて前記複数のア
ドレスカウンタの出力から１つを選択する更なるセレク
タと、前記更なるセレクタからの出力を保持し、前記カウンタ
フル信号に応答して保持された出力をリードアドレスと
して出力するアドレス保持回路とを含む、請求項１に記
載のバス転送装置。
【請求項３】前記制御回路は、前記制御信号の出力を遅延させる第１遅延手段と、計測開始を指示するトリガ信号の出力を遅延させる第２
遅延手段とを含む、請求項１に記載のバス転送装置。