CN117648271A - 单线同步接口 - Google Patents

单线同步接口 Download PDF

Info

Publication number
CN117648271A
CN117648271A CN202311017872.4A CN202311017872A CN117648271A CN 117648271 A CN117648271 A CN 117648271A CN 202311017872 A CN202311017872 A CN 202311017872A CN 117648271 A CN117648271 A CN 117648271A
Authority
CN
China
Prior art keywords
buffer
output
pulse
data
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311017872.4A
Other languages
English (en)
Inventor
L·高丁
G·A·阿姆斯特朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics America Inc
Original Assignee
Renesas Electronics America Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics America Inc filed Critical Renesas Electronics America Inc
Publication of CN117648271A publication Critical patent/CN117648271A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4278—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using an embedded synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/06—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Information Transfer Systems (AREA)

Abstract

描述了用于单线同步接口的方法和系统。包括第一缓冲器的定时设备可以连接到包括第二缓冲器的线路卡。定时设备可以控制第一缓冲器以时间间隔周期性地向线路卡输出同步脉冲。对于同步脉冲的每个输出，定时设备可以将第一缓冲器从第一输出模式切换到第一输入模式。在第一输入模式下，定时设备侦听迹线上的传入数据。线路卡可以以该时间间隔周期性地接收同步脉冲。对于同步脉冲的每次接收，线路卡可以将第二缓冲器从第二输入模式切换到第二输出模式。在第二输出模式下，线路卡可以在迹线上传输传出数据。

Description

单线同步接口
背景技术
本公开总体上涉及在单个信号线之上提供同步串行接口(例如，单线同步接口)的设备和系统，其中可以在主设备与从设备之间交换数据，同时进行从主设备传送到从设备的同步。
通信设备(例如，网络元件)可以包括多个线路卡(例如，从设备)和时钟源(例如，主设备)，时钟源可以向多个线路卡提供时钟信号。定时卡可以作为将时钟信号分配给多个线路卡的主设备来操作。时钟信号可以经由具有多个迹线的背板来分配，其中多个迹线的大小可以变化。
发明内容
在一个实施例中，总体上描述了一种用于单线同步接口的装置。该装置可以包括缓冲器，该缓冲器被配置为在输出模式下操作以向迹线输出信号，并且在输入模式下操作以从迹线接收信号。该装置还可以包括连接到缓冲器的控制器。控制器可以被配置为控制缓冲器以时间间隔周期性地向迹线输出同步脉冲。控制器还可以被配置为响应于同步脉冲的每个输出，将缓冲器从输出模式切换到输入模式。控制器还可以被配置为响应于缓冲器从输出模式到输入模式的切换，侦听迹线上的传入数据。控制器还可以被配置为响应于缓冲器对输入模式操作达预定时间，将缓冲器从输入模式切换到输出模式，其中该预定时间可以小于上述时间间隔。
在一个实施例中，总体上描述了一种用于单线同步接口的装置。该装置可以包括缓冲器，该缓冲器被配置为在输出模式下操作以向迹线输出信号，并且在输入模式下操作以从迹线接收信号。该装置还可以包括连接到缓冲器的控制器。控制器可以被配置为响应于在缓冲器处从迹线对同步脉冲的接收，将缓冲器从输入模式切换到输出模式，其中缓冲器可以以时间间隔周期性地接收同步脉冲。控制器还可以被配置为响应于缓冲器从输入模式到输出模式的切换，在迹线上传输传出数据。控制器还可以被配置为响应于缓冲器对输入模式操作达预定时间，将缓冲器从输出模式切换到输入模式，其中该预定时间小于上述时间间隔。
在一个实施例中，总体上描述了一种用于单线同步接口的系统。该系统可以包括定时设备和线路卡，该线路卡被配置为经由背板的迹线与定时设备通信。该定时设备可以包括第一缓冲器。线路卡可以包括第二缓冲器。定时设备可以被配置为控制第一缓冲器以时间间隔周期性地向迹线输出同步脉冲。定时设备还可以被配置为响应于同步脉冲的每个输出，将第一缓冲器从第一输出模式切换到第一输入模式。第一输出模式可以允许定时设备向线路卡传输信号，并且第一输入模式可以允许定时设备从线路卡接收信号。响应于第一缓冲器从第一输出模式到第一输入模式的切换，定时设备可以侦听迹线上的传入数据。响应于缓冲器对输入模式操作达预定时间，定时设备可以将第一缓冲器从第一输入模式切换到第一输出模式，其中预定时间可以小于上述时间间隔。线路卡可以被配置为响应于在第二缓冲器处从迹线对同步脉冲的接收，将第二缓冲器从第二输入模式切换到第二输出模式。第二缓冲器可以以该时间间隔周期性地接收同步脉冲。第二输出模式可以允许线路卡向定时设备传输信号，并且第二输入模式可以允许线路卡从定时设备接收信号。线路卡可以被配置为响应于第二缓冲器从第二输入模式到第二输出模式的切换，在迹线上传输传出数据。线路卡可以被配置为响应于第二缓冲器对输出模式操作达预定时间，将第二缓冲器从第二输出模式切换到第二输入模式。
上述概述仅为说明性的，而非旨在以任何方式进行限制。除了上述说明性方面、实施例和特征之外，通过参考附图和以下详细描述，另外的方面、实施例和特征将变得很清楚。在附图中，相似的附图标记表示相同或功能相似的元素。
附图说明
图1示出了一个实施例中用于实现单线同步接口的示例系统；
图2示出了一个实施例中与单线同步接口有关的时序图；
图3是一个实施例中与实现单线同步接口的过程有关的流程图；以及
图4是一个实施例中与实现单线同步接口的另一过程有关的流程图。
具体实施方式
在以下描述中，阐述了很多具体细节，诸如特定结构、组件、材料、尺寸、处理步骤和技术，以便于提供对本申请的各个实施例的理解。然而，本领域普通技术人员将理解，可以在没有这些具体细节的情况下实践本申请的各种实施例。在其他情况下，为了避免混淆本申请，公知的结构或处理步骤没有详细描述。
一种通信设备可以包括多个线路卡和定时设备，该定时设备被配置为将时钟信号分配给多个线路卡。时钟信号可以通过耦合在定时设备与多个线路卡之间的背板来分配。定时设备可以作为主时钟设备操作，并且将时钟信号分配给作为从设备进行操作的线路卡。分配的时钟信号可以在多个线路卡之间被相位对准，使得多个线路卡可以与时钟信号同步。通信系统可能需要通信设备在接收分配的时钟信号的线路卡之间具有精确的相位对准。背板中迹线大小的变化、以及通信设备的操作条件(例如，环境、温度等)可能会导致线路卡之间不同的延迟量。在一些示例中，诸如静态传播延迟补偿等技术可以用于使时钟在线路卡之间对准，但是可能无法补偿由诸如不同传输线或迹线上的温度变化等操作条件引起的影响。
图1示出了一个实施例中用于实现单线同步接口的示例系统。系统100可以在诸如网络元件等通信设备中实现。网络元件的示例可以包括但不限于路由器、服务器、集线器、交换机、接入点等。系统100可以包括定时设备(或定时卡)102、背板104、和包括线路卡106在内的多个线路卡。在一个实施例中，定时设备102可以从可以与定时设备102分离的时钟源接收参考已知时间的物理时钟信号。定时设备102可以包括时钟发生器112，时钟发生器112被配置为基于物理时钟信号生成时钟信号113。在一个实施例中，时钟发生器112可以是脉宽调制(PWM)信号发生器，并且时钟信号113可以是PWM信号。时钟信号113可以包括多个时钟脉冲，这些时钟脉冲具有相同或均匀的脉冲宽度并且由时间间隔分开。该时间间隔可以等于系统100的时钟周期持续时间。定时设备102可以作为将时钟信号113分配给多个从设备(诸如包括线路卡106在内的多个线路卡)的主设备来操作。多个线路卡可以使用时钟信号113来同步其自身的内部时钟和/或可以重新生成时钟信号113。背板104可以包括多个迹线，并且时钟信号113可以经由多个迹线从定时设备102传输到多个线路卡。背板104可以包括单向或双向迹线。
定时设备102还可以包括控制器120、逻辑电路122和缓冲器124。控制器120可以是微控制器或其他类型的硬件处理元件。控制器120可以集成到定时设备102中，或者可以电耦合到定时设备102。控制器120可以电耦合到逻辑电路122。逻辑电路122可以是时间到数字转换器(TDC)，该TDC被配置为检测缓冲器124处的信号事件(例如，信号的上升沿或下降沿)并且将检测到的信号事件转换为指示检测到的事件发生的时间的数字表示。在一个实施例中，逻辑电路122可以测量两个信号的到达时间之间的时间间隔，并且将该时间间隔转换为指示该时间间隔的数字表示。
缓冲器124可以耦合在控制器120与定时设备102的端口129(例如，输入/输出端口)之间。端口129可以将缓冲器124连接到背板104之中的迹线150。迹线150可以将定时设备102连接到多个线路卡，包括线路卡106。控制器120可以被配置为控制缓冲器124在输入模式与输出模式之间切换。缓冲器124的输入模式可以允许定时设备102经由缓冲器124从线路卡106接收信号，并且缓冲器124的输出模式可以允许时序设备102经由缓冲器124向线路卡106输出信号。此外，在缓冲器124的输入模式下，可以在缓冲器124处从迹线150接收信号。在缓冲器124的输出模式下，缓冲器124可以将输出信号放置到迹线150上。在一个实施例中，控制器120可以在输入模式与输出模式之间切换缓冲器124，以便传入信号和传出信号使用相同迹线150。在一个实施例中，控制器120可以实现时分复用(TDM)方案以控制在输入模式与输出模式之间对缓冲器124的切换。在一个实施例中，在输出模式下，缓冲器124可以向包括线路卡106在内的多个线路卡输出时钟信号113，以便使用时钟信号113来同步多个线路卡。
线路卡106可以包括控制器130、逻辑电路132、缓冲器134和反相器140。控制器130可以是微控制器或其他类型的硬件处理元件。控制器130可以集成到线路卡106中，或者可以电耦合到线路卡106。控制器130可以电耦合到逻辑电路132。逻辑电路132可以是时间到数字转换器(TDC)，该TDC被配置为检测缓冲器134处的信号事件(例如，信号的上升沿或下降沿)并且将检测到的信号事件转换为指示检测到的事件发生的时间的数字表示。反相器140可以被配置为将在线路卡106处接收的信号反相，以便将接收信号返回到发送器(例如，定时设备102)。
缓冲器134可以耦合在控制器130与线路卡106的端口141(例如，输入/输出端口)之间。端口141可以将缓冲器134连接到背板104之中的迹线150。控制器130可以被配置为控制缓冲器134在输入模式与输出模式之间切换。缓冲器134的输入模式可以允许线路卡106经由缓冲器134从定时设备102接收信号，并且缓冲器134的输出模式可以允许线路卡106经由缓冲器134向定时设备输出信号。在缓冲器134的输入模式下，可以在缓冲器134处从迹线150接收信号。在缓冲器134的输出模式下，缓冲器134可以将输出信号放置到迹线150上。在一个实施例中，控制器130可以在输入模式与输出模式之间切换缓冲器134，以便传入信号和传出信号使用相同迹线150。在一个实施例中，控制器130可以实现时分复用(TDM)方案以控制在输入模式与输出模式之间对缓冲器134的切换。在一个实施例中，在输入模式下，缓冲器134可以从定时设备102接收时钟信号113，并且使用时钟信号113同步其内部时钟。
利用缓冲器124、134在定时设备102和线路卡106的输入模式与输出模式之间进行切换允许使用相同迹线150在定时设备102与线路卡106之间交换数据，并且用于同步的时钟信号也可以使用相同迹线150被分配给线路卡。使用相同迹线来传输用于同步的时钟信号和交换数据允许系统100在单个信号线之上提供同步串行接口。读取和写入事务可以在定时设备102与线路卡106之间执行，同时将同步信号从定时设备102传送到线路卡106。
在一个实施例中，定时设备102可以通过在迹线150上传输PWM信号将数据写入线路卡106。定时设备102可以经由迹线150向线路卡106传输具有表示第一二进制值(例如，二进制“1”)的第一脉冲宽度的第一PWM信号(例如，脉冲)。定时设备可以经由迹线150向线路卡106传输具有表示第二二进制值(例如，二进制“0”)的第二脉冲宽度的第二PWM信号。第二脉冲宽度可以小于第一脉冲宽度。
在一个实施例中，定时设备102可以经由迹线150向线路卡106传输具有第三脉冲宽度的第三PWM信号。第三脉冲宽度可以小于第一脉冲宽度和第二脉冲宽度。响应于线路卡106接收到第三PWM信号，可以在定时设备102与线路卡106之间执行往返时间(RTT)测量。RTT测量可以通过使线路卡106用RTT脉冲对第三PWM信号进行响应来执行，该RTT脉冲可以由定时设备102用来确定定时设备102与线路卡106之间的RTT。
在一个实施例中，为了发起读取请求，定时设备102可以向线路卡106传输读取请求信号155。读取请求信号155可以包括一个或多个PWM信号(例如，一个或多个脉冲)，并且读取请求信号155中的每个PWM信号可以具有相应预定脉冲宽度。在一个实施例中，设备128可以向定时设备102发送读取请求142。读取请求142可以指示从线路卡106读取数据的请求、请求数据的存储位置(例如，地址)、和/或请求数据的大小(例如，字节的位数)。响应于定时设备接收到读取请求142，控制器120可以将从线路卡106读取数据的请求、线路卡106的标识符、请求数据的存储位置、和/或请求数据的大小编码到读取请求信号155中。
当缓冲器124在输出模式下操作时，定时设备102可以经由迹线150向线路卡106发送读取请求信号155。在一个实施例中，控制器120可以确定缓冲器124当前是在输入模式下操作还是在输出模式下操作。如果缓冲器124正在输入模式下操作，则控制器120可以确定将缓冲器124切换到输出模式的适当时间。例如，如果有正在进行的读取请求被处理(例如，定时设备102没有完成从线路卡106的读取)，则控制器120可以等待，直到正在进行的读取请求完成，然后将缓冲器124切换到用于发送读取请求信号155的输出模式。
响应于缓冲器124输出读取请求信号155，控制器120可以控制缓冲器124向线路卡106输出同步信号123。同步信号123可以是包括具有均匀脉冲宽度(例如，相同脉冲宽度)的多个脉冲的PWM信号。同步信号123中的脉冲可以由缓冲器124以预定时间间隔输出。在一个实施例中，预定时间间隔可以等于系统100的时钟周期(例如，时钟信号113的周期)，使得线路卡106可以使用同步信号123进行同步。在一个实施例中，控制器120可以通过在时钟信号113的时钟周期的特定时间下拉时钟信号113来通知时钟发生器112生成同步信号123，以将时钟信号113的脉冲宽度减小到同步信号123的脉冲宽度。在一个实施例中，电阻器可以连接到线路卡106的端口141以加速迹线150的放电。
同步信号123中的脉冲的数目可以基于请求数据的大小。在一个实施例中，同步信号123中的脉冲的数目可以等于请求数据的位数。例如，如果请求数据是2字节(例如，16位)字，则同步信号123可以包括16个脉冲。因此，对N位数据的请求可以使得同步信号123包括N个脉冲。为了控制由缓冲器124输出的脉冲的数目，控制器120可以在输入模式与输出模式之间切换缓冲器124，切换次数等于请求数据的大小(例如，位数)。在一个实施例中，响应于缓冲器124输出读取请求信号155，对于N位的请求数据，控制器120可以调度缓冲器124在输入模式与输出模式之间切换N次，导致缓冲器124输出N个脉冲作为同步信号123。
响应于缓冲器124输出同步信号123中的第一脉冲，控制器120可以将缓冲器124从输出模式切换到输入模式，以便定时设备102从线路卡106接收响应。在同步信号的脉冲之间经过预定时间间隔(或时钟信号113的周期)之后，控制器120可以将缓冲器124从输入模式切换到输出模式。响应于切换到输出模式，缓冲器124可以输出同步信号123中的第二脉冲。响应于缓冲器124输出同步信号123中的第二脉冲，控制器120可以将缓冲器124从输出模式切换到输入模式。输入模式与输出模式之间的切换可以针对其中缓冲器124输出同步信号123中的脉冲的每个实例而发生。因此，控制器120可以针对对于N位数据的请求而在输入模式与输出模式之间切换缓冲器124达N次。
当缓冲器134在输入模式下操作时，线路卡106可以接收读取请求信号155。控制器130可以从读取请求信号155解码出从线路卡106读取数据的请求、线路卡106的标识符、请求数据的存储位置、和/或请求数据的大小。线路卡106可以将请求数据发送到定时设备102。为了在保持同步的同时将请求数据发送到定时设备102，控制器130可以在输入模式与输出模式之间切换缓冲器134，以便接收同步信号123并且在同步信号123的连续脉冲之间输出请求数据。
在一个实施例中，响应于缓冲器134接收到同步信号123中的第一脉冲，控制器130可以将缓冲器134从输入模式切换到输出模式，以便线路卡106向定时设备102提供请求数据的第一位。响应于提供了请求数据的第一位，和/或在同步信号的脉冲之间经过预定时间间隔(或时钟信号113的周期)之后，控制器130可以将缓冲器134从输出模式切换到输入模式。响应于切换到输入模式，缓冲器134可以接收同步信号123中的第二脉冲。响应于缓冲器134接收到同步信号123中的第二脉冲，控制器130可以将缓冲器134从输入模式切换到输出模式。输入模式与输出模式之间的切换可以针对其中缓冲器134接收同步信号123中的脉冲的每个实例而发生。因此，控制器130可以针对对于N位数据的请求而在输入模式与输出模式之间切换缓冲器134达N次。
在一个实施例中，线路卡106可以通过在同步信号123的连续脉冲之间发送脉冲或不发送脉冲来向定时设备提供单个比特的数据。由线路卡106在同步信号123的连续脉冲之间发送的脉冲可以表示请求数据的第一二进制值，诸如二进制“1”。由线路卡106在同步信号123的连续脉冲之间不发送脉冲可以表示请求数据的第二二进制值，诸如二进制“0”。在图1中，从线路卡106发送到定时设备102的信号156可以表示请求数据的位“101”。第一二进制值和第二二进制值的表示可以是任意的，诸如同步信号123的连续脉冲之间存在脉冲可以表示二进制“0”，而同步信号123的连续脉冲之间没有脉冲可以表示二进制“1”。在一个实施例中，线路卡106在同步信号123的连续脉冲之间发送往返时间(RTT)脉冲以表示第一二进制值(例如，二进制“1”)。该表示可以基于硬件组件的设计和/或系统100的期望实现。
在一个实施例中，响应于缓冲器134接收到读取请求信号155，控制器130可以从存储了请求数据的设备148检索请求数据。控制器130可以将请求数据锁存在诸如一组锁存器131等存储元件中。线路卡106可以将锁存在锁存器131中的请求数据提供给定时设备102。请求数据的锁存可以确保线路卡106提供请求数据的正确版本。例如，在线路卡106接收到读取请求数据155之后，请求数据可能改变。由于线路卡106串行地(例如，一次一个比特)提供请求数据，因此存在当请求数据的传输未完成时请求数据被改变的风险。因此，锁存可以允许线路卡106传输请求数据的正确版本。
因此，定时设备102可以使用PWM信号向线路卡106发送写入数据，并且读取功能可以通过使线路卡106在同步信号123的脉冲之间对定时设备102进行响应或不进行响应来实现。缓冲器124、134在输入模式与输出模式之间的切换可以允许线路卡106接收同步信号123以执行同步，同时将请求数据提供给定时设备102。此外，缓冲器124、134的输入模式与输出模式之间的切换可以允许定时设备102和线路卡106以相对较高的速度(例如，兆赫级)交换数据，同时保持线路卡106处的同步。
图2示出了一个实施例中与单线同步接口有关的信号线上的波形。图2的描述可以参考图1的组件。信号线204可以是将控制器120连接到缓冲器124的信号线。线204可以用于使能信号，该使能信号用于启用或禁用缓冲器124的输出模式。在一个实施例中，当线204上的使能信号为“高”时，缓冲器124的输出模式被启用，而当线204上的使能信号为“低”时，缓冲器24的输出模式被禁用。控制器120可以被配置为驱动线204上的使能信号以启用或禁用缓冲器124的输出模式。
在缓冲器124的输出模式期间，可以是迹线150的信号线202还在如图2示出。在一个实施例中，当线204上的使能信号为“高”时，缓冲器124可以在线202(或迹线150)上输出读取请求信号155。响应于缓冲器124输出读取请求信号155，控制器120可以控制缓冲器124开始向线路卡106输出同步信号123。如果N个比特的数据(例如，D1、D2、……、DN)正在被请求，则控制器120可以控制缓冲器124输出N个同步脉冲P1、P2、……、PN。如图2所示，在读取请求信号155之后，同步脉冲P1可以在线202上被输出。响应于输出了同步脉冲P1，控制器120可以通过将线204上的使能信号拉到“低”来将缓冲器124切换到其输入模式(例如，禁用输出模式)。响应于将缓冲器124切换到输入模式，控制器120可以侦听线202上的传入信号。
当在输入模式下操作时，线路卡106的缓冲器134可以从线202(或迹线150)接收读取请求信号155。随后，缓冲器134可以接收同步脉冲P1。响应于接收到同步脉冲P1，线路卡106的控制器130可以将缓冲器134从其输入模式切换到其输出模式，以开始向定时设备102提供请求数据。注意，当缓冲器124在输入模式下操作时，缓冲器134可以在输出模式下操作，反之亦然。如图2所示，响应于接收到同步脉冲P1，缓冲器134可以在线202上向缓冲器124发送一个比特的数据D1。由于当缓冲器124在输入模式下操作时控制器120正在侦听线202上的传入信号，因此控制器120可以经由缓冲器124接收数据D1。
响应于经过时间T'，控制器120可以将缓冲器124从输入模式切换到输出模式。此外，响应于经过时间T'，控制器130可以将缓冲器134从输出模式切换到输入模式。时间T'可以是小于时间间隔T的预定时间，其中T可以是P1、P2、……PN中的连续同步脉冲之间的时段或时间间隔。如图2所示，响应经过时间T'，控制器120可以上拉线204上的使能信号以启用缓冲器124的输出模式，以便缓冲器124在线202上输出下一同步脉冲P2。
缓冲器134可以接收同步脉冲P2，并且作为响应，控制器130可以将缓冲器134从其输入模式切换到其输出模式，以向定时设备102提供请求数据的下一位。如果请求数据的下一位是二进制“0”，则响应于接收到同步脉冲P2，缓冲器134不在线202上输出任何脉冲。
在禁用缓冲器124的输出模式的每个实例(例如，每次线204上的使能信号被下拉到“低”)之后，响应于经过时间T'，定时设备102的控制器120可以将缓冲器124从输入模式切换到输出模式。在禁用缓冲器134的输入模式的每个实例之后，响应于经过时间T'，线路卡106的控制器130可以将缓冲器134从输出模式切换到输入模式。如果N比特的数据被请求，则控制器120和控制器130可以执行输入/输出模式切换达N次。此外，同步脉冲P1、P2、……、PN的脉冲宽度可以预先定义为以下宽度：该宽度能够为线路卡106返回表示例如二进制“1”的脉冲提供充足的时间。
在一个实施例中，响应于缓冲器134接收到读取请求信号155，控制器130可以从存储了请求数据的设备148检索请求数据。控制器130可以在诸如锁存器131等存储元件中锁存请求数据，并且数据位D1、D2、……、DN可以被锁存。在一个实施例中，线路卡106可以响应于接收到不同于第一同步脉冲P1的同步脉冲而开始提供请求数据。例如，如果执行锁存所需要的时间小于时间T并且大于同步脉冲P1的脉冲宽度(例如，大于(T-T'))，则线路卡106可以响应于接收到P2而开始向定时设备102发送请求数据。换言之，线路卡106可以被编程为在接收到读取请求信号155之后等待T，以开始发送请求数据。此外，定时设备102还可以被编程将在P1之后和在P2之前从线路卡106接收的任何数据解释为可能不是请求数据。线路卡106等待发送请求数据的时间量可以是任意的，并且可以取决于系统100的期望实现，诸如T、2T等。
在一个实施例中，当线路卡106被编程为在发送请求数据之前等待预定量的时间时，线路卡106可以利用线202在等待期间执行其他功能。例如，当线路卡106正在锁存请求数据时，缓冲器134可以在输出模式下操作并且线202可以不在使用中(例如，在同步脉冲P1、P2之间的时间期间)。在线202不使用的这段时间内，线路卡106可以执行诸如发送RTT脉冲等动作，以利用定时设备102执行RTT计算。定时设备102还可以被编程为在接收请求数据之前等待预定量的时间，并且可以被编程为将在等待时间期间接收的数据解释为可能不是请求数据并且可能是诸如RTT脉冲等其他数据。
在一个实施例中，响应于在发送第N同步脉冲PN之后经过时间T'，控制器120可以将缓冲器124从输入模式切换到输出模式，并且发送停止信号206。停止信号206可以包括编码了停止消息的一个或多个脉冲，以通知线路卡106请求数据已经被接收到并且读取请求可以被停止。当缓冲器134在输入模式下操作时，线路卡106可以接收停止信号206。响应于接收到停止信号206，线路卡106可以解码出停止消息并且停止对读取请求的响应并且恢复正常操作。
在一个实施例中，连接到定时设备102的其他线路卡也可以看到线202。包括P1、P2、……、PN的同步信号123也可以经由线202被分配给没有进行读取请求的其他线路卡。由于同步信号123具有与时钟信号113相同的时钟周期，所以那些其他线路卡可以使用同步信号123作为时钟信号113来同步它们自己的时钟。此外，读取请求信号155可以编码了线路卡106(例如，可以访问请求数据的线路卡106)的标识符。不同于线路卡106的线路卡可以接收读取请求信号155，但可以不对读取请求做出响应。因此，即使多个线路卡可以看到相同线202，由读取请求标识的线路卡也可以在使用同步信号123执行同步的同时对读取请求做出响应，并且其他线路卡也能够在使用同步信号123执行同步的同时继续其正常操作。
图3是一个实施例中实现单线同步接口的过程300的流程图。过程300可以包括一个或多个操作、动作或功能，如框302、304、306、308和/或310中的一个或多个所示。尽管示出为离散框，但是根据期望实现，各种框可以被划分为更多的框、组合为更少的框、被消除、以不同顺序执行或者并行执行。
过程300可以由定时设备(例如，图1中的定时设备102)执行，该定时设备将时钟信号分配给多个线路卡(例如，1中的线路卡106)。过程300可以在框302处开始。在框302，定时设备可以在输出模式下操作缓冲器。缓冲器可以在输出模式下操作以向迹线输出信号，并且可以在从迹线接收信号的输入模式下操作。
过程300可以从框302进行到框304。在框304，定时设备可以控制缓冲器以时间间隔周期性地向迹线输出同步脉冲。在一个实施例中，定时设备可以控制缓冲器输出具有第一脉冲宽度的第一脉冲，其中第一脉冲可以表示写入操作中的数据的第一二进制值。定时设备可以输出具有第二脉冲宽度的第二脉冲，其中第二脉冲可以表示写入操作中的数据的第二二进制值。同步脉冲的脉冲宽度可以小于第一脉冲宽度和第二脉冲宽度。
过程300可以从框304进行到框306。在框306，响应于同步脉冲的每个输出，定时设备可以将缓冲器从输出模式切换到输入模式。过程300可以从框306进行到框308。在框308，响应于缓冲器从输出模式到输入模式的切换，定时设备可以侦听迹线上的传入数据。过程300可以从框308进行到框310。在框310，响应于缓冲器对输入模式操作达预定时间，定时设备可以将缓冲器从输入模式切换到输出模式，其中预定时间可以小于上述时间间隔。
在一个实施例中，定时设备可以接收用于读取数据的读取请求。定时设备可以响应于读取请求的接收而将缓冲器切换到输出模式。定时设备可以控制缓冲器输出表示读取请求的读取请求信号。在一个实施例中，定时设备可以响应于输出了读取请求信号而控制缓冲器输出同步脉冲。在一个实施例中，读取请求信号可以编码了请求数据的大小，并且输出同步脉冲的次数基于请求数据的大小。在一个实施例中，定时设备正在侦听的传入数据中脉冲的存在可以表示请求数据的第一二进制值。控制器正在侦听的传入数据中脉冲的缺失可以表示请求数据的第二二进制值。
图4是一个实施例中实现单线同步接口的另一过程400的流程图。过程400可以包括一个或多个操作、动作或功能，如框402、404、406和/或408中的一个或多个所示。尽管示出为离散框，但是根据期望实现，各种框可以被划分为更多的框、组合为更少的框、被消除、以不同顺序执行或者并行执行。
过程400可以由多个线路卡中的线路卡(例如，图1中的线路卡106)执行，该线路卡从定时设备(例如，1中的定时设备102)接收时钟信号。过程400可以在框402处开始。在框402，线路卡可以在输入模式下操作缓冲器。缓冲器可以在输出模式下操作以向迹线输出信号，并且可以在输入模式下操作以从迹线接收信号。
过程400可以从框402进行到框404。在框404，响应于在缓冲器处从迹线对同步脉冲的接收，线路卡可以将缓冲器从输入模式切换到输出模式，其中缓冲器以时间间隔周期性地接收同步脉冲。
过程400可以从框404进行到框406。在框406，响应于缓冲器从输入模式到输出模式的切换，线路卡可以在迹线上传输传出数据。过程400可以从框406进行到框408。在框408，响应于缓冲器对输入模式操作达预定时间，线路卡可以将缓冲器从输出模式切换到输入模式，其中预定时间可以小于上述时间间隔。
在一个实施例中，线路卡可以检测在缓冲器处对读取请求信号的接收，其中读取请求信号编码了读取数据的请求。响应于该检测，线路卡可以将缓冲器切换到输出模式。线路卡可以控制缓冲器在迹线上传输请求数据。在一个实施例中，响应于该检测，线路卡可以在请求数据的传输之前锁存请求数据。在一个实施例中，线路卡可以响应于预定数目的同步脉冲的接收而控制缓冲器在迹线上传输请求数据。在一个实施例中，读取请求信号可以编码了请求数据的大小，并且在缓冲器处接收的同步脉冲的数目可以基于请求数据的大小。在一个实施例中，线路卡可以控制缓冲器传输脉冲以表示请求数据的第一二进制值。线路卡可以阻止脉冲的传输以表示请求数据的第二二进制值。在一个实施例中，被传输以表示请求数据的第一二进制值的脉冲可以是针对往返时间(RTT)估计而预定义的RTT脉冲。
图中的流程图和框图说明了根据本发明的各种实施例的系统、方法和计算机程序产品的可能实现的架构、功能和操作。在这点上，流程图或框图中的每个框可以表示指令的模块、段或部分，其包括用于实现(多个)指定逻辑功能的一个或多个可执行指令。在一些替代实现中，框中所示的功能可以不按图中所示的顺序出现。例如，事实上，连续示出的两个框可以基本上同时执行，或者这些框有时可以按照相反的顺序执行，这取决于所涉及的功能。还将注意到，框图和/或流程图的每个框以及框图和/或流程图中的框的组合可以由基于专用硬件的系统来实现，该系统执行指定功能或动作或者执行专用硬件和计算机指令的组合。
本文中使用的术语仅用于描述特定实施例，并不旨在限制本发明。如本文中使用的，除非上下文另有明确指示，否则单数形式“一”、“一个”和“该”也应包括复数形式。将进一步理解，当在本说明书中使用术语“包括”和/或“包含”时，指定所述特征、整体、步骤、操作、元素和/或组件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元素、组件和/或其组的存在或添加。
以下权利要求中的所有装置或步骤加功能元件(如有)的对应结构、材料、动作和等效物旨在包括用于与具体要求保护的其他要求保护的元素相结合执行功能的任何结构、材料或动作。本发明的描述是为了说明和描述的目的而提出的，但并不旨在穷举或限制于所公开形式的本发明。在不脱离本发明的范围和精神的情况下，很多修改和变化对于本领域普通技术人员来说将是很清楚的。选择和描述该实施例是为了最好地解释本发明的原理和实际应用，并且使得本领域其他普通技术人员能够理解本发明的各种实施例以及适合于预期的特定用途的各种修改。

Claims (20)

1.一种装置，包括：
缓冲器，被配置为：
在输出模式下操作，以向迹线输出信号；以及
在输入模式下操作，以从所述迹线接收信号；
控制器，连接到所述缓冲器，所述控制器被配置为：
控制所述缓冲器以时间间隔周期性地向所述迹线输出同步脉冲；
响应于所述同步脉冲的每个输出，将所述缓冲器从所述输出模式切换到所述输入模式；
响应于所述缓冲器从所述输出模式到所述输入模式的所述切换，侦听所述迹线上的传入数据；以及
响应于所述缓冲器对所述输入模式操作达预定时间，将所述缓冲器从所述输入模式切换到所述输出模式，其中所述预定时间小于所述时间间隔。
2.根据权利要求1所述的装置，其中所述控制器被配置为：
接收用于读取数据的读取请求；
响应于所述读取请求的所述接收，将所述缓冲器切换到所述输出模式；以及
控制所述缓冲器输出表示所述读取请求的读取请求信号。
3.根据权利要求2所述的装置，其中所述控制器被配置为：响应于输出了所述读取请求信号而控制所述缓冲器输出所述同步脉冲。
4.根据权利要求2所述的装置，其中所述读取请求信号编码了所述请求数据的大小，并且输出所述同步脉冲的次数基于所述请求数据的所述大小。
5.根据权利要求2所述的装置，其中：
所述控制器正在侦听的所述传入数据中脉冲的存在表示所述请求数据的第一二进制值；并且
所述控制器正在侦听的所述传入数据中脉冲的缺失表示所述请求数据的第二二进制值。
6.根据权利要求1所述的装置，其中所述控制器被配置为：
控制所述缓冲器输出具有第一脉冲宽度的第一脉冲，其中所述第一脉冲表示写入操作中的数据的第一二进制值；以及
控制所述缓冲器输出具有第二脉冲宽度的第二脉冲，其中所述第二脉冲表示写入操作中的数据的第二二进制值，
其中所述同步脉冲的脉冲宽度小于所述第一脉冲宽度和所述第二脉冲宽度。
7.一种装置，包括：
缓冲器，被配置为：
在输出模式下操作，以向迹线输出信号；以及
在输入模式下操作，以从所述迹线接收信号；
控制器，连接到所述缓冲器，所述控制器被配置为：
响应于在所述缓冲器处从所述迹线对同步脉冲的接收，将所述缓冲器从所述输入模式切换到所述输出模式，其中所述缓冲器以时间间隔周期性地接收所述同步脉冲；
响应于所述缓冲器从所述输入模式到所述输出模式的所述切换，在所述迹线上传输传出数据；以及
响应于所述缓冲器对所述输入模式操作达预定时间，将所述缓冲器从所述输出模式切换到所述输入模式，其中所述预定时间小于所述时间间隔。
8.根据权利要求7所述的装置，其中所述控制器被配置为：
检测在所述缓冲器处对读取请求信号的接收，其中所述读取请求信号编码了用于读取数据的请求；
响应于所述检测，将所述缓冲器切换到所述输出模式；以及
控制所述缓冲器在所述迹线上传输所述请求数据。
9.根据权利要求8所述的装置，其中所述控制器被配置为：响应于所述检测，在所述请求数据的所述传输之前，锁存所述请求数据。
10.根据权利要求8所述的装置，其中所述控制器被配置为：响应于预定数目的同步脉冲的接收，控制所述缓冲器在所述迹线上传输所述请求数据。
11.根据权利要求8所述的装置，其中所述读取请求信号编码了所述请求数据的大小，并且在所述缓冲器处接收的同步脉冲的数目基于所述请求数据的所述大小。
12.根据权利要求8所述的装置，其中所述控制器被配置为：
控制所述缓冲器传输脉冲，以表示所述请求数据的第一二进制值；以及
阻止所述脉冲的所述传输，以表示所述请求数据的第二二进制值。
13.根据权利要求12所述的装置，其中被传输以表示所述请求数据的所述第一二进制值的所述脉冲是针对往返时间RTT估计而预定义的RTT脉冲。
14.一种系统，包括：
定时设备，包括第一缓冲器；
线路卡，被配置为经由背板的迹线与所述定时设备通信，所述线路卡包括第二缓冲器；
所述定时设备被配置为：
控制所述第一缓冲器以时间间隔周期性地向所述迹线输出同步脉冲；
响应于所述同步脉冲的每个输出，将所述第一缓冲器从第一输出模式切换到第一输入模式，其中所述第一输出模式允许所述定时设备向所述线路卡传输信号，并且所述第一输入模式允许所述定时设备从所述线路卡接收信号；
响应于所述第一缓冲器从所述第一输出模式到所述第一输入模式的切换，侦听所述迹线上的传入数据；以及
响应于所述缓冲器对所述输入模式操作达预定时间，将所述第一缓冲器从所述第一输入模式切换到所述第一输出模式，其中所述预定时间小于所述时间间隔，
所述线路卡被配置为：
响应于在所述第二缓冲器处从所述迹线对所述同步脉冲的接收，将所述第二缓冲器从第二输入模式切换到第二输出模式，其中所述第二缓冲器以所述时间间隔周期性地接收所述同步脉冲，并且所述第二输出模式允许所述线路卡向所述定时设备传输信号，并且所述第二输入模式允许所述线路卡从所述定时设备接收信号；
响应于所述第二缓冲器从所述第二输入模式到所述第二输出模式的切换，在所述迹线上传输传出数据；以及
响应于所述第二缓冲器对所述输出模式操作达所述预定时间，将所述第二缓冲器从所述第二输出模式切换到所述第二输入模式。
15.根据权利要求14所述的系统，其中：
所述定时设备被配置为：
接收用于从所述线路卡读取数据的读取请求；
响应于所述读取请求的所述接收，将所述第一缓冲器切换到所述第一输出模式；以及
控制所述缓冲器向所述线路卡输出表示所述读取请求的读取请求信号；
所述线路卡被配置为：
检测在所述第二缓冲器处对所述读取请求信号的接收；
响应于所述检测，将所述第二缓冲器切换到所述第二输出模式；以及
控制所述第二缓冲器向所述定时设备传输所述请求数据。
16.根据权利要求15所述的系统，其中所述定时设备被配置为：响应于输出了所述读取请求信号，控制所述第一缓冲器输出所述同步脉冲。
17.根据权利要求15所述的系统，其中所述线路卡被配置为：响应于所述检测，在所述请求数据的所述传输之前，锁存所述请求数据。
18.根据权利要求15所述的系统，其中所述读取请求信号编码了所述请求数据的大小，并且从所述定时设备向所述线路卡传输的同步脉冲的数目基于所述请求数据的所述大小。
19.根据权利要求15所述的系统，其中所述线路卡被配置为：
控制所述第二缓冲器传输脉冲，以表示所述请求数据的第一二进制值；以及
阻止所述脉冲的所述传输，以表示所述请求数据的第二二进制值。
20.根据权利要求14所述的系统，其中所述定时设备被配置为：
控制所述第一缓冲器输出具有第一脉冲宽度的第一脉冲，其中所述第一脉冲表示写入操作中的数据的第一二进制值；以及
控制所述第一缓冲器输出具有第二脉冲宽度的第二脉冲，其中所述第二脉冲表示写入操作中的数据的第二二进制值，
其中所述同步脉冲的脉冲宽度小于所述第一脉冲宽度和所述第二脉冲宽度。
CN202311017872.4A 2022-09-02 2023-08-14 单线同步接口 Pending CN117648271A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/902,139 2022-09-02
US17/902,139 US11855800B1 (en) 2022-09-02 2022-09-02 One-line synchronous interface

Publications (1)

Publication Number Publication Date
CN117648271A true CN117648271A (zh) 2024-03-05

Family

ID=89384320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311017872.4A Pending CN117648271A (zh) 2022-09-02 2023-08-14 单线同步接口

Country Status (3)

Country Link
US (1) US11855800B1 (zh)
CN (1) CN117648271A (zh)
DE (1) DE102023123572A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791629A (en) * 1986-06-02 1988-12-13 Ibm Corporation Communications switching system
JPS6447200A (en) * 1987-08-18 1989-02-21 Toshiba Corp Digital key telephone system
US6381239B1 (en) * 1996-02-13 2002-04-30 Taqua Systems, Inc. Multiple application switching platform and method
US7027461B1 (en) * 2000-07-20 2006-04-11 General Instrument Corporation Reservation/retry media access control
US8139553B2 (en) * 2008-01-11 2012-03-20 Mediatek Inc. Methods and apparatuses for link management in a scatternet
DE602008003399D1 (de) * 2008-03-18 2010-12-23 Alcatel Lucent Verfahren zur Überwachung eines passiven optischen Netzwerkes unter Verwendung von Überwachungseinheiten
US10075284B1 (en) * 2016-01-21 2018-09-11 Integrated Device Technology, Inc. Pulse width modulation (PWM) to align clocks across multiple separated cards within a communication system
US11496234B2 (en) * 2018-06-11 2022-11-08 Skyworks Solutions, Inc. Synchronizing update of time of day counters using time stamp exchange over a control plane
US11561572B2 (en) * 2020-12-29 2023-01-24 Renesas Electronics America, Inc. Clock distribution and alignment using a common trace

Also Published As

Publication number Publication date
US11855800B1 (en) 2023-12-26
DE102023123572A1 (de) 2024-03-07

Similar Documents

Publication Publication Date Title
JP2529682B2 (ja) クロックを同期する方法及び装置
US4689740A (en) Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations
JPH0319740B2 (zh)
US8683101B2 (en) Single wire bus communication protocol
JPH0685866A (ja) データ・フレームの伝送方法及び伝送システム
US4811277A (en) Communication interface
EP1128271A1 (en) Method for the serial transfer of data between two electronic bus stations and bus station for use in said method
EP3748512A1 (en) Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device
US6608571B1 (en) System and method for communicating over a one-wire bus
JPH02253464A (ja) プログラマブルなデータ転送タイミング
EP0072614B1 (en) Buffered handshake bus
US4989203A (en) Apparatus for providing multiple controller interfaces to a standard digital modem and including separate contention resolution
CN117648271A (zh) 单线同步接口
US4993023A (en) Apparatus for providing multiple controller interfaces to a standard digital modem and including multiplexed contention resolution
CN116909977A (zh) 一种多机通信方法及系统
EP4024157A1 (en) Clock distribution and alignment using a common trace
EP0268664B1 (en) A method of coupling a data transmitter unit to a signal line and an apparatus for performing the invention
KR100454780B1 (ko) 패러랠 종단 버스 시스템
US6108352A (en) Circuit and method for synchronizing outputs of two simultaneously transmitting devices in a multiplexed communication system
CN114880270B (zh) Spi设备及其数据传输方法
JPH0795738B2 (ja) 双方向リンクを介して情報を伝送する方法と、この方法を実施するための装置
JP2502030B2 (ja) 同期式デ―タ処理システム用の同期化装置
EP1128272A1 (en) Method for the serial transfer of data between two electronic bus stations and bus station for use in said method
TW202403740A (zh) 具有時脈閘控機制的資料傳輸裝置以及資料傳輸方法
JPH0671253B2 (ja) 同期式デ−タ転送方式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication