JP2970468B2 - 位相吸収機能付スイッチ回路 - Google Patents
位相吸収機能付スイッチ回路Info
- Publication number
- JP2970468B2 JP2970468B2 JP7116008A JP11600895A JP2970468B2 JP 2970468 B2 JP2970468 B2 JP 2970468B2 JP 7116008 A JP7116008 A JP 7116008A JP 11600895 A JP11600895 A JP 11600895A JP 2970468 B2 JP2970468 B2 JP 2970468B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- output
- circuit
- switch circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、メモリ回路を用いて入
力信号を多重または分配して出力するスイッチ回路に関
する。
力信号を多重または分配して出力するスイッチ回路に関
する。
【０００２】
【従来の技術】従来、この種のスイッチ回路は、メモリ
回路への書き込み及びメモリ回路からの読みだしは入出
力信号と同じ周波数のクロックによって行われ、メモリ
回路への書き込みとメモリ回路からの読みだしが同時に
行われて読みだし誤りを起こすことを防ぐために、書き
込みと読みだしは同一クロックを用いて数ビットの位相
差をつけていた。
回路への書き込み及びメモリ回路からの読みだしは入出
力信号と同じ周波数のクロックによって行われ、メモリ
回路への書き込みとメモリ回路からの読みだしが同時に
行われて読みだし誤りを起こすことを防ぐために、書き
込みと読みだしは同一クロックを用いて数ビットの位相
差をつけていた。
【０００３】そのため、スイッチ回路の出力をスイッチ
回路の入力につなぐためには上記のタイミング差と伝送
遅延による位相誤差を吸収して他の入力信号と同じ位相
に揃えるためにエラスティック回路を用いて位相差を吸
収していた（特開平２−９０８２９号）。
回路の入力につなぐためには上記のタイミング差と伝送
遅延による位相誤差を吸収して他の入力信号と同じ位相
に揃えるためにエラスティック回路を用いて位相差を吸
収していた（特開平２−９０８２９号）。
【０００４】図４は従来のスイッチ回路のメモリ回路を
示す図である。このメモリ回路は、入力信号ｂ１、ｂ２
をそれぞれ記憶するＲＡＭ５１、５２と、ＲＡＭ５１、
５２の出力を選択し、１本の出力信号ｃに多重するセレ
クタ５３で構成されている。なお、セレクタを複数使用
すれば、分配も行える。従来のスイッチ回路は内部のメ
モリ回路を用いて同一の周波数のクロックでメモリ（Ｒ
ＡＭ５１、５２）への書き込みと読みだしを行ってい
る。ここで、メモリへの書き込みとメモリからの読みだ
しが同じアドレスに対して同時に行われると読みだしエ
ラーを起こすので、同時期にメモリに対する書き込みと
読みだしは異なる位相で行われる。そのため、従来のス
イッチ回路への入力信号とスイッチ回路からの出力信号
は位相が異なり、出力信号を入力に戻すためには、出力
と入力の間に位相差を吸収するためのエラスティック回
路が必要になる。
示す図である。このメモリ回路は、入力信号ｂ１、ｂ２
をそれぞれ記憶するＲＡＭ５１、５２と、ＲＡＭ５１、
５２の出力を選択し、１本の出力信号ｃに多重するセレ
クタ５３で構成されている。なお、セレクタを複数使用
すれば、分配も行える。従来のスイッチ回路は内部のメ
モリ回路を用いて同一の周波数のクロックでメモリ（Ｒ
ＡＭ５１、５２）への書き込みと読みだしを行ってい
る。ここで、メモリへの書き込みとメモリからの読みだ
しが同じアドレスに対して同時に行われると読みだしエ
ラーを起こすので、同時期にメモリに対する書き込みと
読みだしは異なる位相で行われる。そのため、従来のス
イッチ回路への入力信号とスイッチ回路からの出力信号
は位相が異なり、出力信号を入力に戻すためには、出力
と入力の間に位相差を吸収するためのエラスティック回
路が必要になる。
【０００５】
【発明が解決しようとする課題】上記のようにエラステ
ィック回路を用いて入力信号の位相を吸収して他の入力
信号と位相を揃える場合、図５のように、異なるスイッ
チ回路同士を接続するごとにエラスティック回路が必要
になり、多数のスイッチ回路を接続しあう大規模なスイ
ッチ回路を構成する場合に大量のエラスティック回路に
よって回路規模が非常に大きくなるという問題があっ
た。
ィック回路を用いて入力信号の位相を吸収して他の入力
信号と位相を揃える場合、図５のように、異なるスイッ
チ回路同士を接続するごとにエラスティック回路が必要
になり、多数のスイッチ回路を接続しあう大規模なスイ
ッチ回路を構成する場合に大量のエラスティック回路に
よって回路規模が非常に大きくなるという問題があっ
た。
【０００６】本発明の目的は、スイッチ回路の出力信号
の位相とスイッチ回路の入力信号の位相が一致し、スイ
ッチ回路の出力と入力を直接接続可能なスイッチ回路を
提供することにある。
の位相とスイッチ回路の入力信号の位相が一致し、スイ
ッチ回路の出力と入力を直接接続可能なスイッチ回路を
提供することにある。
【０００７】
【課題を解決するための手段】本発明のスイッチ回路
は、複数の入出力信号と同周波数のクロックの周波数を
逓倍して高速の逓倍クロックを生成する手段と、前記入
力信号に同期したフレームパルスと前記逓倍クロックか
ら入力信号の位相誤差を考慮し、前記フレームパルスの
立上りまたは立下りからサンプリングクロックを生成す
る手段と、入力信号を前記サンプリングクロックでサン
プリングして前記逓倍クロックに同期させる手段と、前
記サンプリングクロックと異なる逓倍クロック位相で書
き込みタイミングクロックを生成する手段と、前記書き
込みタイミングとさらに異なる逓倍クロック位相で、か
つ出力信号の先頭ビットの位置を考慮した読みだしタイ
ミングクロックを生成する手段と、前記タイミングクロ
ックを用いて書き込み及び読みだしが行われ、複数の入
力信号を多重または分配した信号を出力するメモリ回路
を有する。
は、複数の入出力信号と同周波数のクロックの周波数を
逓倍して高速の逓倍クロックを生成する手段と、前記入
力信号に同期したフレームパルスと前記逓倍クロックか
ら入力信号の位相誤差を考慮し、前記フレームパルスの
立上りまたは立下りからサンプリングクロックを生成す
る手段と、入力信号を前記サンプリングクロックでサン
プリングして前記逓倍クロックに同期させる手段と、前
記サンプリングクロックと異なる逓倍クロック位相で書
き込みタイミングクロックを生成する手段と、前記書き
込みタイミングとさらに異なる逓倍クロック位相で、か
つ出力信号の先頭ビットの位置を考慮した読みだしタイ
ミングクロックを生成する手段と、前記タイミングクロ
ックを用いて書き込み及び読みだしが行われ、複数の入
力信号を多重または分配した信号を出力するメモリ回路
を有する。
【０００８】
【作用】本発明では、スイッチ回路からの出力信号を互
いに同期させるためのクロックを逓倍回路で逓倍して、
この逓倍クロックで入力信号を高速サンプリングして互
いに同期させ、以降は逓倍クロックから生成したタイミ
ングクロックで入力信号の位相揃えやメモリ回路への書
き込み、メモリ回路からの読みだしを行うことで、従来
信号数ビット分あった出力遅延を無くし、なおかつ逓倍
クロックからのタイミング信号で入力信号の伝送遅延を
吸収することにより、スイッチ回路の出力と入力を直接
接続することを可能にして膨大なエラスティック回路を
削除できるようにしたものである。
いに同期させるためのクロックを逓倍回路で逓倍して、
この逓倍クロックで入力信号を高速サンプリングして互
いに同期させ、以降は逓倍クロックから生成したタイミ
ングクロックで入力信号の位相揃えやメモリ回路への書
き込み、メモリ回路からの読みだしを行うことで、従来
信号数ビット分あった出力遅延を無くし、なおかつ逓倍
クロックからのタイミング信号で入力信号の伝送遅延を
吸収することにより、スイッチ回路の出力と入力を直接
接続することを可能にして膨大なエラスティック回路を
削除できるようにしたものである。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１０】図１は本発明の一実施例のスイッチ回路の
ブロック図、図２はそのタイミングチャートである。
ブロック図、図２はそのタイミングチャートである。
【００１１】本実施例のスイッチ回路は、出力信号ｃ
１、ｃ２、・・・、ｃｍを互いに同期させる（位相をそ
ろえる）ためのシステムクロックｅを入力し、システム
クロックｅを８逓倍するクロック逓倍回路４０と、フレ
ームパルスｄと８逓倍クロックｆを入力し、フレームパ
ルスｄの立上りから８逓倍クロックｆで４ビット分遅れ
た位相のタイミングパルスｇ、タイミングパルスｇから
８逓倍クロックｆで１ビット分遅れたタイミングクロッ
クｈ、そしてフレームパルスｄに同期したタイミングパ
ルスｉを発生するタイミング生成回路３０と、入力信号
ａ（ａ１、ａ２、・・・ａｎ）をタイミングパルスｇに
よりサンプリングし、入力信号ｂ（ｂ１、ｂ２、・・・
ｂｎ）として出力するサンプリング回路１０と、入力信
号ｂがタイミングパルスｈにより書き込まれ、タイミン
グパルスｉにより読み出されるメモリ回路２０で構成さ
れている。ここで、入力信号ａ１〜ａｎは同時に入力さ
れ、出力信号ｂ１〜ｂｎ、ｃ１〜ｃｍは同時に出力され
る。
１、ｃ２、・・・、ｃｍを互いに同期させる（位相をそ
ろえる）ためのシステムクロックｅを入力し、システム
クロックｅを８逓倍するクロック逓倍回路４０と、フレ
ームパルスｄと８逓倍クロックｆを入力し、フレームパ
ルスｄの立上りから８逓倍クロックｆで４ビット分遅れ
た位相のタイミングパルスｇ、タイミングパルスｇから
８逓倍クロックｆで１ビット分遅れたタイミングクロッ
クｈ、そしてフレームパルスｄに同期したタイミングパ
ルスｉを発生するタイミング生成回路３０と、入力信号
ａ（ａ１、ａ２、・・・ａｎ）をタイミングパルスｇに
よりサンプリングし、入力信号ｂ（ｂ１、ｂ２、・・・
ｂｎ）として出力するサンプリング回路１０と、入力信
号ｂがタイミングパルスｈにより書き込まれ、タイミン
グパルスｉにより読み出されるメモリ回路２０で構成さ
れている。ここで、入力信号ａ１〜ａｎは同時に入力さ
れ、出力信号ｂ１〜ｂｎ、ｃ１〜ｃｍは同時に出力され
る。
【００１２】次に、本実施例の動作を図２のタイミング
チャートも参照して説明する。
チャートも参照して説明する。
【００１３】出力信号ｃ１〜ｃｎを互いに同期させるた
めのシステムクロックｅはクロック逓倍回路４０に入力
され、８逓倍される。入力信号に同期したフレームパル
スｄはタイミング生成回路３０に入力され、データ（入
力信号ａ）の位相を、フレームパルスｄの立上がりエッ
ジを検出することで検出する。この検出した位相と逓倍
回路４０で８逓倍された８逓倍クロックｆからタイミン
グ生成回路３０で、例えば８逓倍クロックｆを入力した
カウンタをフレームパルスのエッジでリセットしてカウ
ンタ出力をデコートすることにより各種タイミングパル
スｇ，ｈ，ｉが生成される。まず、入力信号ａはフレー
ムパルスｄと同期しているが、伝達遅延などにより若干
の位相誤差が生じる可能性があるため、データの変化点
を避けて確実に読み取るために、データの変化点から８
逓倍クロックｆで４ビット分遅れた位相のタイミングパ
ルスｇをサンプリング回路１０に入力して入力信号ａを
サンプリングし、８逓倍クロックｆと同期させる。さら
に上記のタイミングパルスｇから８逓倍クロックｆで１
ビット分遅延したタイミングパルスｈでメモリ回路２０
に入力信号ｂを書き込む。ここで、メモリ回路２０への
書き込みとメモリ回路２０からの読み出しが同時におこ
なわれず、なおかつ出力信号ｃがフレームパルスｄに同
期するようなタイミングパルスｉでメモリ回路２０から
読み出される。メモリ回路２０への書き込みパルスｈと
メモリ回路２０からの読み出しパルスｉは８逓倍クロッ
クｆで５ビット分の位相差があり、同時動作による読み
違いは起こらず、また出力信号ｃがフレームパルスｄに
同期しているので出力信号ｃを別のスイッチ回路に入力
する際にエラスティック回路を使う必要もない。
めのシステムクロックｅはクロック逓倍回路４０に入力
され、８逓倍される。入力信号に同期したフレームパル
スｄはタイミング生成回路３０に入力され、データ（入
力信号ａ）の位相を、フレームパルスｄの立上がりエッ
ジを検出することで検出する。この検出した位相と逓倍
回路４０で８逓倍された８逓倍クロックｆからタイミン
グ生成回路３０で、例えば８逓倍クロックｆを入力した
カウンタをフレームパルスのエッジでリセットしてカウ
ンタ出力をデコートすることにより各種タイミングパル
スｇ，ｈ，ｉが生成される。まず、入力信号ａはフレー
ムパルスｄと同期しているが、伝達遅延などにより若干
の位相誤差が生じる可能性があるため、データの変化点
を避けて確実に読み取るために、データの変化点から８
逓倍クロックｆで４ビット分遅れた位相のタイミングパ
ルスｇをサンプリング回路１０に入力して入力信号ａを
サンプリングし、８逓倍クロックｆと同期させる。さら
に上記のタイミングパルスｇから８逓倍クロックｆで１
ビット分遅延したタイミングパルスｈでメモリ回路２０
に入力信号ｂを書き込む。ここで、メモリ回路２０への
書き込みとメモリ回路２０からの読み出しが同時におこ
なわれず、なおかつ出力信号ｃがフレームパルスｄに同
期するようなタイミングパルスｉでメモリ回路２０から
読み出される。メモリ回路２０への書き込みパルスｈと
メモリ回路２０からの読み出しパルスｉは８逓倍クロッ
クｆで５ビット分の位相差があり、同時動作による読み
違いは起こらず、また出力信号ｃがフレームパルスｄに
同期しているので出力信号ｃを別のスイッチ回路に入力
する際にエラスティック回路を使う必要もない。
【００１４】この回路を用いれば、図３のように大規模
なスイッチ回路を組んでも出力と入力を直接接続できる
ので、図５に示す従来のエラスティック回路を用いた大
規模スイッチ回路のように入力信号の本数に応じてエラ
スティック回路が増加することもなく小規模な回路が実
現できる。
なスイッチ回路を組んでも出力と入力を直接接続できる
ので、図５に示す従来のエラスティック回路を用いた大
規模スイッチ回路のように入力信号の本数に応じてエラ
スティック回路が増加することもなく小規模な回路が実
現できる。
【００１５】
【発明の効果】以上説明したように本発明は、スイッチ
回路の出力と入力を直接接続でき、大規模なスイッチ回
路を小さな回路規模で実現できる効果がある。
回路の出力と入力を直接接続でき、大規模なスイッチ回
路を小さな回路規模で実現できる効果がある。
【図１】本発明の一実施例の位相吸収機能付スイッチ回
路の構成図である。
路の構成図である。
【図２】図１のスイッチ回路のタイミング図である。
【図３】図１の位相吸収機能付スイッチ回路を用いた大
規模スイッチ回路の例を示す構成図である。
規模スイッチ回路の例を示す構成図である。
【図４】従来のスイッチ回路のメモリ回路を示す図であ
る。
る。
【図５】従来のスイッチ回路とエラスティック回路を用
いた大規模スイッチ回路の一例を示す構成図である。
いた大規模スイッチ回路の一例を示す構成図である。
１０ サンプリング回路 ２０ メモリ回路 ３０ タイミング生成回路 ４０ クロック逓倍回路 ａ１〜ａｎ 入力信号 ｂ１〜ｂｎ 逓倍クロックでサンプリングした入力信
号 ｃ１〜ｃｍ 出力信号 ｄ フレームパルス ｅ システムクロック ｆ ８逓倍クロック ｇ 入力信号サンプリング用タイミングパルス ｈ メモリ書き込み用タイミングパルス ｉ メモリ読みだし用タイミングパルス ＳＴ 先頭ビット（フレームパルスに同期） Ｍ１〜Ｍｎ スイッチ回路内メモリ
号 ｃ１〜ｃｍ 出力信号 ｄ フレームパルス ｅ システムクロック ｆ ８逓倍クロック ｇ 入力信号サンプリング用タイミングパルス ｈ メモリ書き込み用タイミングパルス ｉ メモリ読みだし用タイミングパルス ＳＴ 先頭ビット（フレームパルスに同期） Ｍ１〜Ｍｎ スイッチ回路内メモリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池田 三郎 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 ▲吉▼田 千津子 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 熱田 裕美 東京都港区芝五丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 平３−201842（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 7/00 H04J 3/06
Claims (2)
- 【請求項１】 複数の入出力信号と同周波数のクロック
の周波数を逓倍して高速の逓倍クロックを生成する手段
と、 前記入力信号に同期したフレームパルスと前記逓倍クロ
ックから入力信号の位相誤差を考慮し、前記フレームパ
ルスの立上りまたは立下りからサンプリングクロックを
生成する手段と、 前記 入力信号を前記サンプリングクロックサンプリング
して前記逓倍クロックに同期させる手段と、 前記サンプリングクロックと異なる逓倍クロック位相で
書き込みタイミングクロックを生成する手段と、 前記書き込みタイミングとさらに異なる逓倍クロック位
相で、かつ出力信号の先頭ビットの位置を考慮した読み
だしタイミングクロックを生成する手段と、 前記タイミングクロックを用いて書き込み及び読みだし
が行われ、複数の入力信号を多重または分配した信号を
出力するメモリ回路を有する位相吸収機能付スイッチ回
路。 - 【請求項２】 前記メモリ回路は、各入力信号を記憶す
る複数のメモリと、これらのメモリの出力を選択する１
または複数のセレクタからなる、請求項１記載のスイッ
チ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7116008A JP2970468B2 (ja) | 1995-05-15 | 1995-05-15 | 位相吸収機能付スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7116008A JP2970468B2 (ja) | 1995-05-15 | 1995-05-15 | 位相吸収機能付スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08316943A JPH08316943A (ja) | 1996-11-29 |
| JP2970468B2 true JP2970468B2 (ja) | 1999-11-02 |
Family
ID=14676552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7116008A Expired - Fee Related JP2970468B2 (ja) | 1995-05-15 | 1995-05-15 | 位相吸収機能付スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2970468B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2703377B2 (ja) * | 1989-12-28 | 1998-01-26 | 株式会社東芝 | バッファ装置 |
-
1995
- 1995-05-15 JP JP7116008A patent/JP2970468B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08316943A (ja) | 1996-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7031347B2 (en) | Data communication link | |
| CA1212743A (en) | Digital transmission systems | |
| JP2970468B2 (ja) | 位相吸収機能付スイッチ回路 | |
| JP2766006B2 (ja) | エラスティック・ストア方式 | |
| JP2758175B2 (ja) | 多重化フレーム変換回路 | |
| JP3006000B2 (ja) | 非同期エラーパルス多重化回路 | |
| JP3038809B2 (ja) | 信号変換回路 | |
| JP2548709B2 (ja) | 多重フレ−ムアライナ | |
| JPS63151235A (ja) | 多重化マルチフレ−ム同期回路 | |
| JPS6138912B2 (ja) | ||
| JPH10257034A (ja) | 無瞬断切替装置 | |
| JPH06224782A (ja) | マルチプレクサ | |
| JP2754574B2 (ja) | 非同期回線同期化回路 | |
| JP2968308B2 (ja) | 標準インターフェース用回線アダプタ | |
| JP2957821B2 (ja) | 送出メモリ制御回路 | |
| JPH06334620A (ja) | データ発生回路 | |
| JP3408634B2 (ja) | フレーム位相同期回路 | |
| JP2960761B2 (ja) | Ｔｄｍａ信号用エラスティックバッファ | |
| JPS6125340A (ja) | 速度変換回路 | |
| JPH01176197A (ja) | 時分割多元交換方式 | |
| JPH0661961A (ja) | 位相揃え多重回路 | |
| JPH09322158A (ja) | 画像信号伝送装置 | |
| JPH06350551A (ja) | Ｔｓａ回路 | |
| JPH0213500B2 (ja) | ||
| JPS6324334B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |