JPH05218995A - データ多重回路 - Google Patents
データ多重回路Info
- Publication number
- JPH05218995A JPH05218995A JP1967892A JP1967892A JPH05218995A JP H05218995 A JPH05218995 A JP H05218995A JP 1967892 A JP1967892 A JP 1967892A JP 1967892 A JP1967892 A JP 1967892A JP H05218995 A JPH05218995 A JP H05218995A
- Authority
- JP
- Japan
- Prior art keywords
- data
- series
- signal
- circuit
- multiplex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【構成】フレーム内にＮ系列（Ｎは正の整数）のデータ
をあらかじめ定められたデータ配列情報により多重する
データ多重回路において、多重フレーム信号と多重デー
タ速度のクロックとを入力して多重データ配列情報によ
るデータ系列選択信号と多重フレーム同期信号とを出力
するデータ系列選択制御回路２と、データ系列選択信号
と多重フレーム同期信号とを入力して指定された系列の
データを入力されるＮ系列のデータより選択出力する多
重化データ系列選択回路１とを備えている。 【効果】従来の記憶回路と速度変換回路とを用いた回路
構成と比較して、回路規模を大幅に小さくしたデータ多
重回路が実現できる。
をあらかじめ定められたデータ配列情報により多重する
データ多重回路において、多重フレーム信号と多重デー
タ速度のクロックとを入力して多重データ配列情報によ
るデータ系列選択信号と多重フレーム同期信号とを出力
するデータ系列選択制御回路２と、データ系列選択信号
と多重フレーム同期信号とを入力して指定された系列の
データを入力されるＮ系列のデータより選択出力する多
重化データ系列選択回路１とを備えている。 【効果】従来の記憶回路と速度変換回路とを用いた回路
構成と比較して、回路規模を大幅に小さくしたデータ多
重回路が実現できる。
Description
【０００１】
【産業上の利用分野】本発明はＮ系列のデータを多重す
るデータ多重回路に関する。
るデータ多重回路に関する。
【０００２】
【従来の技術】従来のデータ多重回路は、図３で示され
るように、Ｎ系列の入力データ３１〜３４と、この入力
データ３１〜３４のそれぞれに対応する伝送速度のクロ
ック３５〜３７を入力した場合に、このＮ系列の入力デ
ータ個別に対応して入力データを一時記憶するメモリを
含み、かつ、多重化するために多重化クロック信号４０
を入力し速度変換されたデータを生成するデータ速度変
換回路１１〜１４と、多重化フレーム信号３９と多重ク
ロック信号４０を入力し、データの配列情報にしたがっ
てデータ速度変換回路１１〜１４へ読み出し制御信号を
出力するデータ読み出し制御回路１５と、出力される速
度変換されたバースト信号４５〜４８を合成して時系列
の多重化信号４９として出力するデータ合成回路１６と
から構成されていた。
るように、Ｎ系列の入力データ３１〜３４と、この入力
データ３１〜３４のそれぞれに対応する伝送速度のクロ
ック３５〜３７を入力した場合に、このＮ系列の入力デ
ータ個別に対応して入力データを一時記憶するメモリを
含み、かつ、多重化するために多重化クロック信号４０
を入力し速度変換されたデータを生成するデータ速度変
換回路１１〜１４と、多重化フレーム信号３９と多重ク
ロック信号４０を入力し、データの配列情報にしたがっ
てデータ速度変換回路１１〜１４へ読み出し制御信号を
出力するデータ読み出し制御回路１５と、出力される速
度変換されたバースト信号４５〜４８を合成して時系列
の多重化信号４９として出力するデータ合成回路１６と
から構成されていた。
【０００３】
【発明が解決しようとする課題】上述した従来のデータ
多重回路は、バッファ機能を持たせた速度変換回路を使
用しているので、メモリのような記憶素子へデータの書
き込み／読み出しを行なうための複雑な制御回路が必要
である。また、速度変換回路が入力するデータ１系列毎
に必要になるので、回路の規模が増大するという欠点が
あった。
多重回路は、バッファ機能を持たせた速度変換回路を使
用しているので、メモリのような記憶素子へデータの書
き込み／読み出しを行なうための複雑な制御回路が必要
である。また、速度変換回路が入力するデータ１系列毎
に必要になるので、回路の規模が増大するという欠点が
あった。
【０００４】
【課題を解決するための手段】本発明のデータ多重回路
は、フレーム内にＮ系列（Ｎは正の整数）のデータをあ
らかじめ定められたデータ配列情報により多重するデー
タ多重回路において、多重フレーム信号と多重データ速
度のクロックとを入力して多重データ配列情報によるデ
ータ系列選択信号と多重フレーム同期信号とを出力する
データ系列選択制御回路と、前記データ系列選択信号と
多重フレーム同期信号とを入力して指定された系列のデ
ータを入力されるＮ系列のデータより選択出力する多重
化データ系列選択回路とを備えている。
は、フレーム内にＮ系列（Ｎは正の整数）のデータをあ
らかじめ定められたデータ配列情報により多重するデー
タ多重回路において、多重フレーム信号と多重データ速
度のクロックとを入力して多重データ配列情報によるデ
ータ系列選択信号と多重フレーム同期信号とを出力する
データ系列選択制御回路と、前記データ系列選択信号と
多重フレーム同期信号とを入力して指定された系列のデ
ータを入力されるＮ系列のデータより選択出力する多重
化データ系列選択回路とを備えている。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図、図２は本実
施例を説明する信号のタイミングチャートである。図１
においてデータ系列選択制御回路２は、外部より入力さ
れる多重フレーム信号２５及び多重クロック信号２６と
により、あらかじめ１フレーム内に多重化される各系列
データの多重化配列情報を保有している。したがって、
多重フレーム同期信号２５Ａと、データ系列選択信号２
７を後述する多重化データ系列選択回路２に送出して制
御する。多重化データ系列選択回路１は、データ系列選
択信号２７と多重化フレーム同期２５Ａとに従って、ま
ず多重化フレーム同期信号２Ａを配置し、次に外部より
入力される１〜Ｎ系列データ２１〜２４中よりデータ系
列選択信号２７で指定された１つの系列のデータを選択
していることにより多重データ２８を出力する。この多
重化データ生成のための各信号のタイミングを図２によ
り説明する。図２の例は４系列のデータ２１〜２４をデ
ータ多重するものであり、系列データ２１の伝送速度を
Ｘｂｐｓとした場合に、系列データ２２の伝送速度を１
／２・Ｘｂｐｓ，系列データ２３及び系列データ２４の
伝送速度を１／４・Ｘｂｐｓというように入力データの
伝送速度が異なる場合を示している。この入力系列デー
タは多重化クロックの高速パルスを基準としたデータ系
列選択信号２７により、あらかじめ定められた配列手順
で制御される。したがって多重化され、かつ所定配列の
多重データ２８を出力することができる。なお、図示し
ていないが、多重化されるフレームのヘッドにフレーム
同期信号２５Ａが挿入されている。
る。図１は本発明の一実施例のブロック図、図２は本実
施例を説明する信号のタイミングチャートである。図１
においてデータ系列選択制御回路２は、外部より入力さ
れる多重フレーム信号２５及び多重クロック信号２６と
により、あらかじめ１フレーム内に多重化される各系列
データの多重化配列情報を保有している。したがって、
多重フレーム同期信号２５Ａと、データ系列選択信号２
７を後述する多重化データ系列選択回路２に送出して制
御する。多重化データ系列選択回路１は、データ系列選
択信号２７と多重化フレーム同期２５Ａとに従って、ま
ず多重化フレーム同期信号２Ａを配置し、次に外部より
入力される１〜Ｎ系列データ２１〜２４中よりデータ系
列選択信号２７で指定された１つの系列のデータを選択
していることにより多重データ２８を出力する。この多
重化データ生成のための各信号のタイミングを図２によ
り説明する。図２の例は４系列のデータ２１〜２４をデ
ータ多重するものであり、系列データ２１の伝送速度を
Ｘｂｐｓとした場合に、系列データ２２の伝送速度を１
／２・Ｘｂｐｓ，系列データ２３及び系列データ２４の
伝送速度を１／４・Ｘｂｐｓというように入力データの
伝送速度が異なる場合を示している。この入力系列デー
タは多重化クロックの高速パルスを基準としたデータ系
列選択信号２７により、あらかじめ定められた配列手順
で制御される。したがって多重化され、かつ所定配列の
多重データ２８を出力することができる。なお、図示し
ていないが、多重化されるフレームのヘッドにフレーム
同期信号２５Ａが挿入されている。
【０００６】
【発明の効果】以上説明したように本発明は、Ｎ系列の
データを多重する手段として、多重化速度でデータを選
択出力させるデータ系列選択回路を備えることにより、
従来の記憶回路と速度変換回路とを用いた回路構成と比
較して、回路規模を大幅に小さくしたデータ多重回路が
実現できる効果がある。
データを多重する手段として、多重化速度でデータを選
択出力させるデータ系列選択回路を備えることにより、
従来の記憶回路と速度変換回路とを用いた回路構成と比
較して、回路規模を大幅に小さくしたデータ多重回路が
実現できる効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】本実施例を説明する信号のタイムチャートであ
る。
る。
【図３】従来のデータ多重回路のブロック図である。
１ 多重化データ系列選択回路 ２ データ系列選択制御回路 １１〜１４ データ速度変換回路 １５ データ読み出し制御回路 １６ データ合成回路
Claims (1)
- 【請求項１】 フレーム内にＮ系列（Ｎは正の整数）の
データをあらかじめ定められたデータ配列情報により多
重するデータ多重回路において、多重フレーム信号と多
重データ速度のクロックとを入力して多重データ配列情
報によるデータ系列選択信号と多重フレーム同期信号と
を出力するデータ系列選択制御回路と、前記データ系列
選択信号と多重フレーム同期信号とを入力して指定され
た系列のデータを入力されるＮ系列のデータより選択出
力する多重化データ系列選択回路とを備えていることを
特徴とするデータ多重回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1967892A JPH05218995A (ja) | 1992-02-05 | 1992-02-05 | データ多重回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1967892A JPH05218995A (ja) | 1992-02-05 | 1992-02-05 | データ多重回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218995A true JPH05218995A (ja) | 1993-08-27 |
Family
ID=12005893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1967892A Withdrawn JPH05218995A (ja) | 1992-02-05 | 1992-02-05 | データ多重回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218995A (ja) |
-
1992
- 1992-02-05 JP JP1967892A patent/JPH05218995A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5434624A (en) | Apparatus for producing a multi-scene video signal | |
| US5051990A (en) | Phase adjustment circuit | |
| JPH05218995A (ja) | データ多重回路 | |
| US5592479A (en) | Time switching device having identical frame delay and a method thereof in a full-electronic exchange | |
| JP3038809B2 (ja) | 信号変換回路 | |
| JPS58181346A (ja) | デ−タ多重化回路 | |
| JPS6125340A (ja) | 速度変換回路 | |
| JPS63151235A (ja) | 多重化マルチフレ−ム同期回路 | |
| JP2888048B2 (ja) | 時分割多重分離回路 | |
| JP2643523B2 (ja) | ビット多重装置 | |
| JPH0553758A (ja) | シリアル・パラレル信号変換回路 | |
| JP3001311B2 (ja) | データ通信処理回路 | |
| JP2655611B2 (ja) | 多重分離装置 | |
| JP2553302B2 (ja) | タイムスロット入替装置 | |
| JPH01231596A (ja) | タイムスロット変換回路 | |
| JP2871688B2 (ja) | ディジタル信号の多重化回路と多重分離回路 | |
| JPH06132822A (ja) | テレメトリ装置 | |
| JPS58151745A (ja) | ル−プ式デ−タハイウエイの同期装置 | |
| JPH07288454A (ja) | ディジタル遅延回路 | |
| JPH04293391A (ja) | タイムスロット変換回路 | |
| JPH05244106A (ja) | フレーム変換装置 | |
| JPH0828843B2 (ja) | 映像合成装置 | |
| JPH0563830B2 (ja) | ||
| JPH0758945B2 (ja) | 多重データ分離・フォーマット変換方式 | |
| JPH08172412A (ja) | 多重化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |