JPH0828843B2 - 映像合成装置 - Google Patents
映像合成装置Info
- Publication number
- JPH0828843B2 JPH0828843B2 JP5002286A JP228693A JPH0828843B2 JP H0828843 B2 JPH0828843 B2 JP H0828843B2 JP 5002286 A JP5002286 A JP 5002286A JP 228693 A JP228693 A JP 228693A JP H0828843 B2 JPH0828843 B2 JP H0828843B2
- Authority
- JP
- Japan
- Prior art keywords
- video
- unit
- image
- signal
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Studio Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は映像合成装置に関し、特
に１つの背景映像信号に複数の前景映像信号を複数のキ
ー信号に応じてリアルタイムに嵌込み合成する映像合成
装置に関する。
に１つの背景映像信号に複数の前景映像信号を複数のキ
ー信号に応じてリアルタイムに嵌込み合成する映像合成
装置に関する。
【０００２】
【従来の技術】１つの背景映像信号に３つの前景映像信
号をキー信号に応じてリアルタイムに嵌込み合成する従
来の映像合成装置は、図３に示すように、３つの映像合
成部１１１，１１２，１１３を使用している。ここで、
映像合成部１１１，１１２，１１３は、２つの映像信号
および１つのキー信号をそれぞれ受け、背景となる映像
信号に前景となる映像信号をキー信号に応じて嵌込み合
成している。
号をキー信号に応じてリアルタイムに嵌込み合成する従
来の映像合成装置は、図３に示すように、３つの映像合
成部１１１，１１２，１１３を使用している。ここで、
映像合成部１１１，１１２，１１３は、２つの映像信号
および１つのキー信号をそれぞれ受け、背景となる映像
信号に前景となる映像信号をキー信号に応じて嵌込み合
成している。
【０００３】すなわち、映像合成部１１１は、背景映像
信号Ｖｂおよび第１の前景映像信号Ｖｆ１並びにキー信
号Ｋ１を受け、キー信号Ｋ１が黒レベルのときに背景映
像信号Ｖｂを出力し、キー信号Ｋ１が白レベルのときに
前景映像信号Ｖｆ１を出力することにより、背景映像信
号に第１の前景映像信号を嵌込み合成した第１の合成映
像信号Ｖｏ１を生成する。また、映像合成部１１２は、
第１の合成映像信号Ｖｏ１および第２の前景映像信号Ｖ
ｆ２並びにキー信号Ｋ２を受け、映像合成部１１１が合
成した第１の合成映像信号Ｖｏ１に第２の前景映像信号
Ｖｆ２を合成して第２の合成映像信号Ｖｏ２を生成して
いる。更に、映像合成部１１３は、第２の合成映像信号
Ｖｏ２および第３の前景映像信号Ｖｆ３並びにキー信号
Ｋ３を受け、最終の合成映像信号Ｖｏ３を生成してい
る。
信号Ｖｂおよび第１の前景映像信号Ｖｆ１並びにキー信
号Ｋ１を受け、キー信号Ｋ１が黒レベルのときに背景映
像信号Ｖｂを出力し、キー信号Ｋ１が白レベルのときに
前景映像信号Ｖｆ１を出力することにより、背景映像信
号に第１の前景映像信号を嵌込み合成した第１の合成映
像信号Ｖｏ１を生成する。また、映像合成部１１２は、
第１の合成映像信号Ｖｏ１および第２の前景映像信号Ｖ
ｆ２並びにキー信号Ｋ２を受け、映像合成部１１１が合
成した第１の合成映像信号Ｖｏ１に第２の前景映像信号
Ｖｆ２を合成して第２の合成映像信号Ｖｏ２を生成して
いる。更に、映像合成部１１３は、第２の合成映像信号
Ｖｏ２および第３の前景映像信号Ｖｆ３並びにキー信号
Ｋ３を受け、最終の合成映像信号Ｖｏ３を生成してい
る。
【０００４】
【発明が解決しようとする課題】上述したように従来の
映像合成装置では、合成する前景映像信号の数だけ映像
合成部が必要であり、このため、合成する映像信号数が
増加するにつれて装置の規模が大きくなってしまうとい
う問題点を有している。
映像合成装置では、合成する前景映像信号の数だけ映像
合成部が必要であり、このため、合成する映像信号数が
増加するにつれて装置の規模が大きくなってしまうとい
う問題点を有している。
【０００５】本発明の目的は、１つの映像合成部によっ
て複数の映像信号をリアルタイムに合成できる映像合成
装置を提供することにある。
て複数の映像信号をリアルタイムに合成できる映像合成
装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明の映像合成装置
は、１つの背景映像信号にｎ（ｎは２以上の整数）個の
前景映像信号をｎ個のキー信号に応じてリアルタイムに
嵌込み合成する映像合成装置において、前記１つの背景
映像信号を記憶する背景映像メモリ部と、前記ｎ個の前
景映像信号をそれぞれ記憶するｎ個の前景映像メモリ部
と、前記ｎ個のキー信号をそれぞれ記憶するｎ個のキー
信号メモリ部と、２つの映像信号と１つのキー信号とを
受けて通常の走査速度のｎ倍で嵌込み合成処理を行って
合成映像信号を生成する１つの映像合成部と、この映像
合成部が順次生成する前記合成映像信号を記憶するｎ個
の合成映像メモリ部と、基準となる同期信号を受けて制
御パルスを発生する制御パルス発生部と、前記ｎ個の前
景映像メモリ部の出力の内の１つを前記制御パルスに応
じて選択して前記映像合成部へ送出する前景映像切替部
と、前記背景映像メモリ部および前記ｎ個の合成映像メ
モリ部の内の最終の前記合成映像信号を記憶する合成映
像メモリ部を除くｎ−１個の合成映像メモリ部の出力の
内の１つを前記制御パルスに応じて選択して前記映像合
成部へ送出する背景映像切替部と、前記ｎ個のキー信号
メモリ部の出力の内の１つを前記制御パルスに応じて選
択して前記映像合成部へ送出するキー信号切替部と、前
記制御パルスに応じて前記背景映像メモリ部と前記前景
映像メモリ部と前記キー信号メモリ部と前記合成映像メ
モリ部とに対して書込み読出しを制御するメモリ制御部
とを備えて構成されている。
は、１つの背景映像信号にｎ（ｎは２以上の整数）個の
前景映像信号をｎ個のキー信号に応じてリアルタイムに
嵌込み合成する映像合成装置において、前記１つの背景
映像信号を記憶する背景映像メモリ部と、前記ｎ個の前
景映像信号をそれぞれ記憶するｎ個の前景映像メモリ部
と、前記ｎ個のキー信号をそれぞれ記憶するｎ個のキー
信号メモリ部と、２つの映像信号と１つのキー信号とを
受けて通常の走査速度のｎ倍で嵌込み合成処理を行って
合成映像信号を生成する１つの映像合成部と、この映像
合成部が順次生成する前記合成映像信号を記憶するｎ個
の合成映像メモリ部と、基準となる同期信号を受けて制
御パルスを発生する制御パルス発生部と、前記ｎ個の前
景映像メモリ部の出力の内の１つを前記制御パルスに応
じて選択して前記映像合成部へ送出する前景映像切替部
と、前記背景映像メモリ部および前記ｎ個の合成映像メ
モリ部の内の最終の前記合成映像信号を記憶する合成映
像メモリ部を除くｎ−１個の合成映像メモリ部の出力の
内の１つを前記制御パルスに応じて選択して前記映像合
成部へ送出する背景映像切替部と、前記ｎ個のキー信号
メモリ部の出力の内の１つを前記制御パルスに応じて選
択して前記映像合成部へ送出するキー信号切替部と、前
記制御パルスに応じて前記背景映像メモリ部と前記前景
映像メモリ部と前記キー信号メモリ部と前記合成映像メ
モリ部とに対して書込み読出しを制御するメモリ制御部
とを備えて構成されている。
【０００７】また、前記メモリ制御部が、前記背景映像
メモリ部と前記ｎ個の前景映像メモリ部と前記ｎ個のキ
ー信号メモリ部とに対して通常の走査速度で映像信号の
書込みを実行させると共に通常の走査速度のｎ倍で映像
信号の読出しを実行させ、前記ｎ個の合成映像メモリ部
に対して通常の走査速度のｎ倍で書込みおよび読出しを
実行させ、前記ｎ個の合成映像メモリ部の内の前記最終
の合成映像信号を記憶する合成映像メモリ部に対して通
常の走査速度で読出しを実行させるように制御するよう
に構成されている。
メモリ部と前記ｎ個の前景映像メモリ部と前記ｎ個のキ
ー信号メモリ部とに対して通常の走査速度で映像信号の
書込みを実行させると共に通常の走査速度のｎ倍で映像
信号の読出しを実行させ、前記ｎ個の合成映像メモリ部
に対して通常の走査速度のｎ倍で書込みおよび読出しを
実行させ、前記ｎ個の合成映像メモリ部の内の前記最終
の合成映像信号を記憶する合成映像メモリ部に対して通
常の走査速度で読出しを実行させるように制御するよう
に構成されている。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の一実施例を示すブロック図
であり、１つの背景映像信号Ｖｂに３つの前景映像信号
Ｖｆ１，Ｖｆ２，Ｖｆ３をキー信号Ｋ１，Ｋ２，Ｋ３に
応じてリアルタイムに嵌込み合成する映像合成装置を示
している。
であり、１つの背景映像信号Ｖｂに３つの前景映像信号
Ｖｆ１，Ｖｆ２，Ｖｆ３をキー信号Ｋ１，Ｋ２，Ｋ３に
応じてリアルタイムに嵌込み合成する映像合成装置を示
している。
【００１０】この映像合成装置は、入力する背景映像信
号Ｖｂを記憶する背景映像メモリ部１と、入力する複数
の前景映像信号Ｖｆ１，Ｖｆ２，Ｖｆ３をそれぞれ記憶
する前景映像メモリ部２１，２２，２３と、入力する複
数のキー信号Ｋ１，Ｋ２，Ｋ３をそれぞれ記憶するキー
信号メモリ部３１，３２，３３と、２つの映像信号をキ
ー信号に応じて嵌込み合成する１つの映像合成部４と、
映像合成部４が合成した合成映像信号を記憶する合成映
像メモリ部５１，５２，５３と、背景映像メモリ部１お
よび合成映像メモリ部５１，５２の出力の内１つを選択
する背景映像切替部６と、前景映像メモリ部２１〜２３
の出力の内１つを選択する前景映像切替部７と、キー信
号メモリ部３１〜３３の出力の内１つを選択するキー信
号切替部８と、基準となる同期信号を受けて各種制御パ
ルスを発生する制御パルス発生部９と、制御パルスに応
じて各メモリ部に対する書込み読出しアドレスを発生す
るメモリ制御部１０とを備えている。
号Ｖｂを記憶する背景映像メモリ部１と、入力する複数
の前景映像信号Ｖｆ１，Ｖｆ２，Ｖｆ３をそれぞれ記憶
する前景映像メモリ部２１，２２，２３と、入力する複
数のキー信号Ｋ１，Ｋ２，Ｋ３をそれぞれ記憶するキー
信号メモリ部３１，３２，３３と、２つの映像信号をキ
ー信号に応じて嵌込み合成する１つの映像合成部４と、
映像合成部４が合成した合成映像信号を記憶する合成映
像メモリ部５１，５２，５３と、背景映像メモリ部１お
よび合成映像メモリ部５１，５２の出力の内１つを選択
する背景映像切替部６と、前景映像メモリ部２１〜２３
の出力の内１つを選択する前景映像切替部７と、キー信
号メモリ部３１〜３３の出力の内１つを選択するキー信
号切替部８と、基準となる同期信号を受けて各種制御パ
ルスを発生する制御パルス発生部９と、制御パルスに応
じて各メモリ部に対する書込み読出しアドレスを発生す
るメモリ制御部１０とを備えている。
【００１１】ここで、映像合成部４は、１フィールドの
１／３の期間内に合成処理を行うように、つまり通常の
走査速度の３倍のスピードで合成処理を行うように構成
されいる。また、各メモリ部は、１フィールド分の映像
信号データを記憶できる容量を有しており、メモリ制御
部１０からの書込み読出しアドレスに応じてフィールド
の先頭から画素単位にデータの書込み読出しを行う。こ
の場合、合成映像メモリ部５１〜５３を除く各メモリ部
に対する書込みは、１フィールド期間に１フィールド分
の信号データを記憶するように、つまり、通常の走査速
度で記憶するように制御される。一方、合成映像メモリ
部５１〜５３を除く各メモリ部に対する読出しは、書込
み時の３倍のスピードで行われ、１フィールド期間の１
／３の時間で１フィールド分の信号データを読出すよう
に制御される。
１／３の期間内に合成処理を行うように、つまり通常の
走査速度の３倍のスピードで合成処理を行うように構成
されいる。また、各メモリ部は、１フィールド分の映像
信号データを記憶できる容量を有しており、メモリ制御
部１０からの書込み読出しアドレスに応じてフィールド
の先頭から画素単位にデータの書込み読出しを行う。こ
の場合、合成映像メモリ部５１〜５３を除く各メモリ部
に対する書込みは、１フィールド期間に１フィールド分
の信号データを記憶するように、つまり、通常の走査速
度で記憶するように制御される。一方、合成映像メモリ
部５１〜５３を除く各メモリ部に対する読出しは、書込
み時の３倍のスピードで行われ、１フィールド期間の１
／３の時間で１フィールド分の信号データを読出すよう
に制御される。
【００１２】更に詳述すると、メモリ制御部１０は、信
号データを読出す場合、背景映像メモリ部１と前景映像
メモリ部２１とキー信号メモリ部３１とに対しては、図
２に示すように、制御パルス発生部９が生成する読出し
制御パルスＰｒ１に応じて読出しアドレスを発生する。
つまり、書込み開始後２／３フィールド期間が経過した
時点で最初の読出しアドレスを送出し、残り１／３の期
間で１フィールド分の信号データを全て読出すようにす
る。同様に、背景映像メモリ部１と前景映像メモリ部２
２とキー信号メモリ部３２とに対しては、読出し制御パ
ルスＰｒ２に応じて読出しアドレスを発生し、更に、背
景映像メモリ部１と前景映像メモリ部２３とキー信号メ
モリ部３３とに対しては、読出し制御パルスＰｒ３に応
じて読出しアドレスを発生する。このようにして、１フ
ィールド期間に３種類のデータを読出す。
号データを読出す場合、背景映像メモリ部１と前景映像
メモリ部２１とキー信号メモリ部３１とに対しては、図
２に示すように、制御パルス発生部９が生成する読出し
制御パルスＰｒ１に応じて読出しアドレスを発生する。
つまり、書込み開始後２／３フィールド期間が経過した
時点で最初の読出しアドレスを送出し、残り１／３の期
間で１フィールド分の信号データを全て読出すようにす
る。同様に、背景映像メモリ部１と前景映像メモリ部２
２とキー信号メモリ部３２とに対しては、読出し制御パ
ルスＰｒ２に応じて読出しアドレスを発生し、更に、背
景映像メモリ部１と前景映像メモリ部２３とキー信号メ
モリ部３３とに対しては、読出し制御パルスＰｒ３に応
じて読出しアドレスを発生する。このようにして、１フ
ィールド期間に３種類のデータを読出す。
【００１３】一方、背景映像切替部６と前景映像切替部
７とキー信号切替部８とは、読出し制御パルスＰｒ１，
Ｐｒ２，Ｐｒ３に応じて、各メモリ部から読出される複
数のデータの内１つを選択して映像合成部４へ送出す
る。この場合、読出し制御パルスＰｒ１が出力されてい
るときは、背景映像切替部６が背景映像メモリ部１から
読出されるデータを選択し、前景映像切替部７が前景映
像メモリ部２１から読出されるデータを選択し、キー信
号切替部８がキー信号メモリ部３１から読出されるキー
信号を選択する。また、読出し制御パルスＰｒ２が出力
されているときは、背景映像切替部６が合成映像メモリ
部５１から読出されるデータを選択し、前景映像切替部
７が前景映像メモリ部２２から読出されるデータを選択
し、キー信号切替部８がキー信号メモリ部３２から読出
されるキー信号を選択する。更に、読出し制御パルスＰ
ｒ３が出力されているときは、背景映像切替部６が合成
映像メモリ部５２から読出されるデータを選択し、前景
映像切替部７が前景映像メモリ部２３から読出されるデ
ータを選択し、キー信号切替部８がキー信号メモリ部３
３から読出されるキー信号を選択する。
７とキー信号切替部８とは、読出し制御パルスＰｒ１，
Ｐｒ２，Ｐｒ３に応じて、各メモリ部から読出される複
数のデータの内１つを選択して映像合成部４へ送出す
る。この場合、読出し制御パルスＰｒ１が出力されてい
るときは、背景映像切替部６が背景映像メモリ部１から
読出されるデータを選択し、前景映像切替部７が前景映
像メモリ部２１から読出されるデータを選択し、キー信
号切替部８がキー信号メモリ部３１から読出されるキー
信号を選択する。また、読出し制御パルスＰｒ２が出力
されているときは、背景映像切替部６が合成映像メモリ
部５１から読出されるデータを選択し、前景映像切替部
７が前景映像メモリ部２２から読出されるデータを選択
し、キー信号切替部８がキー信号メモリ部３２から読出
されるキー信号を選択する。更に、読出し制御パルスＰ
ｒ３が出力されているときは、背景映像切替部６が合成
映像メモリ部５２から読出されるデータを選択し、前景
映像切替部７が前景映像メモリ部２３から読出されるデ
ータを選択し、キー信号切替部８がキー信号メモリ部３
３から読出されるキー信号を選択する。
【００１４】上述した構成において、映像合成部４は、
図２に示した読出し制御パルスＰｒ１の期間に、背景映
像信号Ｖｂと前景映像信号Ｖｆ１とをキー信号Ｋ１によ
り嵌込み合成して第１の合成映像信号Ｖｏ１を生成す
る。メモリ制御部１０は、書込み制御パルスＰｗ１の期
間に、第１の合成映像信号Ｖｏ１を合成映像メモリ部５
１に書込む。
図２に示した読出し制御パルスＰｒ１の期間に、背景映
像信号Ｖｂと前景映像信号Ｖｆ１とをキー信号Ｋ１によ
り嵌込み合成して第１の合成映像信号Ｖｏ１を生成す
る。メモリ制御部１０は、書込み制御パルスＰｗ１の期
間に、第１の合成映像信号Ｖｏ１を合成映像メモリ部５
１に書込む。
【００１５】次に、映像合成部４は、読出し制御パルス
Ｐｒ２の期間に、合成映像メモリ部５１から読出される
第１の合成映像信号Ｖｏ１と前景映像信号Ｖｆ２とをキ
ー信号Ｋ２により嵌込み合成して第２の合成映像信号Ｖ
ｏ２を生成する。メモリ制御部１０は、書込み制御パル
スＰｗ２の期間に、第２の合成映像信号Ｖｏ２を合成映
像メモリ部５２に書込む。
Ｐｒ２の期間に、合成映像メモリ部５１から読出される
第１の合成映像信号Ｖｏ１と前景映像信号Ｖｆ２とをキ
ー信号Ｋ２により嵌込み合成して第２の合成映像信号Ｖ
ｏ２を生成する。メモリ制御部１０は、書込み制御パル
スＰｗ２の期間に、第２の合成映像信号Ｖｏ２を合成映
像メモリ部５２に書込む。
【００１６】更に、映像合成部４は、読出し制御パルス
Ｐｒ３の期間に、合成映像メモリ部５２から読出される
第２の合成映像信号Ｖｏ２と前景映像信号Ｖｆ３とをキ
ー信号Ｋ３により嵌込み合成して第３の合成映像信号Ｖ
ｏ３を生成する。メモリ制御部１０は、書込み制御パル
スＰｗ３の期間に、第３の合成映像信号Ｖｏ３を合成映
像メモリ部５３に書込むと共に、読出し制御パルスＰｒ
４の１フィールド期間に、合成映像メモリ部５３から第
３の合成映像信号Ｖｏ３を通常のスピードで読出す。
Ｐｒ３の期間に、合成映像メモリ部５２から読出される
第２の合成映像信号Ｖｏ２と前景映像信号Ｖｆ３とをキ
ー信号Ｋ３により嵌込み合成して第３の合成映像信号Ｖ
ｏ３を生成する。メモリ制御部１０は、書込み制御パル
スＰｗ３の期間に、第３の合成映像信号Ｖｏ３を合成映
像メモリ部５３に書込むと共に、読出し制御パルスＰｒ
４の１フィールド期間に、合成映像メモリ部５３から第
３の合成映像信号Ｖｏ３を通常のスピードで読出す。
【００１７】このようにすることにより、１つの背景映
像信号に３つの前景映像信号をキー信号に応じてリアル
タイムに嵌込み合成した最終の合成映像信号Ｖｏ４を得
ることができる。
像信号に３つの前景映像信号をキー信号に応じてリアル
タイムに嵌込み合成した最終の合成映像信号Ｖｏ４を得
ることができる。
【００１８】なお、一般的に、１つの背景映像信号にｎ
個（ｎは２以上の整数）の前景映像信号をｎ個のキー信
号に応じてリアルタイムに嵌込み合成する場合は、前景
映像メモリ部およびキー信号メモリ部並びに合成映像メ
モリ部を各ｎ個とし、映像合成部の合成処理スピードを
通常のｎ倍にすることにより、本実施例と同様に１つの
映像合成部によって映像合成を行うことができる。
個（ｎは２以上の整数）の前景映像信号をｎ個のキー信
号に応じてリアルタイムに嵌込み合成する場合は、前景
映像メモリ部およびキー信号メモリ部並びに合成映像メ
モリ部を各ｎ個とし、映像合成部の合成処理スピードを
通常のｎ倍にすることにより、本実施例と同様に１つの
映像合成部によって映像合成を行うことができる。
【００１９】
【発明の効果】以上説明したように本発明によれば、ｎ
個（ｎは２以上の整数）の前景映像信号をｎ個のキー信
号に応じて１つの背景映像信号に嵌込み合成するため
に、通常走査のｎ倍のスピードで合成処理できる映像合
成部を１つ設け、また、１つの背景映像信号とｎ個の前
景映像信号とｎ個のキー信号とｎ個の合成映像信号とを
１フィールド分記憶するメモリ部をそれぞれ設け、背景
映像信号とｎ個の前景映像信号およびキー信号とを通常
走査のスピードで対応のメモリ部に記憶させると共に、
通常走査のｎ倍のスピードで読出して合成映像信号を生
成させて合成映像メモリ部に記憶させ、この合成映像信
号を背景映像として１フィールド期間にｎ回の合成を繰
返し行うことにより、１つの映像合成部によって複数の
映像信号をリアルタイムに合成できる。従って、合成す
る前景映像信号の数が増加しても、小型のメモリを追加
するだけで対応できるので、従来例のように、回路規模
の大きな映像合成部を増加させる必要はない。
個（ｎは２以上の整数）の前景映像信号をｎ個のキー信
号に応じて１つの背景映像信号に嵌込み合成するため
に、通常走査のｎ倍のスピードで合成処理できる映像合
成部を１つ設け、また、１つの背景映像信号とｎ個の前
景映像信号とｎ個のキー信号とｎ個の合成映像信号とを
１フィールド分記憶するメモリ部をそれぞれ設け、背景
映像信号とｎ個の前景映像信号およびキー信号とを通常
走査のスピードで対応のメモリ部に記憶させると共に、
通常走査のｎ倍のスピードで読出して合成映像信号を生
成させて合成映像メモリ部に記憶させ、この合成映像信
号を背景映像として１フィールド期間にｎ回の合成を繰
返し行うことにより、１つの映像合成部によって複数の
映像信号をリアルタイムに合成できる。従って、合成す
る前景映像信号の数が増加しても、小型のメモリを追加
するだけで対応できるので、従来例のように、回路規模
の大きな映像合成部を増加させる必要はない。
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例の動作を説明するためのタイミングチ
ャートである。
ャートである。
【図３】従来の映像合成装置の一例を示すブロック図で
ある。
ある。
【符号の説明】 １ 背景映像メモリ部 ２１，２２，２３ 前景映像メモリ部 ３１，３２，３３ キー信号メモリ部 ４ 映像合成部 ５１，５２，５３ 合成映像メモリ部 ６ 背景映像切替部 ７ 前景映像切替部 ８ キー信号切替部 ９ 制御パルス発生部 １０ メモリ制御部 Ｋ１，Ｋ２，Ｋ３ キー信号 Ｐｒ１，Ｐｒ２，Ｐｒ３，Ｐｒ４ 読出し制御パルス Ｐｗ１，Ｐｗ２，Ｐｗ３ 書込み制御パルス Ｖｂ１ 背景映像信号 Ｖｆ１，Ｖｆ２，Ｖｆ３ 前景映像信号 Ｖｏ１，Ｖｏ２，Ｖｏ３，Ｖｏ４ 合成映像信号
Claims (2)
- 【請求項１】 １つの背景映像信号にｎ（ｎは２以上の
整数）個の前景映像信号をｎ個のキー信号に応じてリア
ルタイムに嵌込み合成する映像合成装置において、前記
１つの背景映像信号を記憶する背景映像メモリ部と、前
記ｎ個の前景映像信号をそれぞれ記憶するｎ個の前景映
像メモリ部と、前記ｎ個のキー信号をそれぞれ記憶する
ｎ個のキー信号メモリ部と、２つの映像信号と１つのキ
ー信号とを受けて通常の走査速度のｎ倍で嵌込み合成処
理を行って合成映像信号を生成する１つの映像合成部
と、この映像合成部が順次生成する前記合成映像信号を
記憶するｎ個の合成映像メモリ部と、基準となる同期信
号を受けて制御パルスを発生する制御パルス発生部と、
前記ｎ個の前景映像メモリ部の出力の内の１つを前記制
御パルスに応じて選択して前記映像合成部へ送出する前
景映像切替部と、前記背景映像メモリ部および前記ｎ個
の合成映像メモリ部の内の最終の前記合成映像信号を記
憶する合成映像メモリ部を除くｎ−１個の合成映像メモ
リ部の出力の内の１つを前記制御パルスに応じて選択し
て前記映像合成部へ送出する背景映像切替部と、前記ｎ
個のキー信号メモリ部の出力の内の１つを前記制御パル
スに応じて選択して前記映像合成部へ送出するキー信号
切替部と、前記制御パルスに応じて前記背景映像メモリ
部と前記前景映像メモリ部と前記キー信号メモリ部と前
記合成映像メモリ部とに対して書込み読出しを制御する
メモリ制御部とを備えることを特徴とする映像合成装
置。 - 【請求項２】 前記メモリ制御部が、前記背景映像メモ
リ部と前記ｎ個の前景映像メモリ部と前記ｎ個のキー信
号メモリ部とに対して通常の走査速度で映像信号の書込
みを実行させると共に通常の走査速度のｎ倍で映像信号
の読出しを実行させ、前記ｎ個の合成映像メモリ部に対
して通常の走査速度のｎ倍で書込みおよび読出しを実行
させ、前記ｎ個の合成映像メモリ部の内の前記最終の合
成映像信号を記憶する合成映像メモリ部に対して通常の
走査速度で読出しを実行させるように制御することを特
徴とする請求項１記載の映像合成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5002286A JPH0828843B2 (ja) | 1993-01-11 | 1993-01-11 | 映像合成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5002286A JPH0828843B2 (ja) | 1993-01-11 | 1993-01-11 | 映像合成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06237416A JPH06237416A (ja) | 1994-08-23 |
| JPH0828843B2 true JPH0828843B2 (ja) | 1996-03-21 |
Family
ID=11525135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5002286A Expired - Fee Related JPH0828843B2 (ja) | 1993-01-11 | 1993-01-11 | 映像合成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828843B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4341662B2 (ja) | 2006-10-06 | 2009-10-07 | ソニー株式会社 | 映像合成装置 |
| JP5018056B2 (ja) * | 2006-12-13 | 2012-09-05 | ソニー株式会社 | 映像合成装置 |
-
1993
- 1993-01-11 JP JP5002286A patent/JPH0828843B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06237416A (ja) | 1994-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5654773A (en) | Picture storage device separates luminance signal into even number and odd number data and separates two channel color signal into former half pixels and latter half pixels | |
| JPH09130675A (ja) | 縮小画像表示装置 | |
| WO1987005428A1 (en) | Image display device | |
| KR970008412B1 (ko) | 디지탈 영상신호 처리용 메모리 시스템 | |
| US5055940A (en) | Video memory control apparatus | |
| JPH0828843B2 (ja) | 映像合成装置 | |
| JPS5926153B2 (ja) | フアクシミリ受信方式 | |
| US5500825A (en) | Parallel data outputting storage circuit | |
| JP3232589B2 (ja) | 画像メモリ制御方法および画像表示装置 | |
| JP3108008B2 (ja) | フラッシュメモリを用いる動映像信号実時間処理方法及びその装置 | |
| KR100232028B1 (ko) | 모자이크 효과 발생 장치 | |
| JP2002101376A (ja) | ラインメモリ | |
| JPH04330490A (ja) | 画像表示装置 | |
| JPH0785261A (ja) | 鏡像処理装置 | |
| SU1064293A1 (ru) | Устройство дл отображени информации | |
| KR930009803B1 (ko) | 고해상도 칼라그래픽 처리장치 | |
| RU1772806C (ru) | Устройство дл обработки изображений | |
| JPH05174144A (ja) | ヒストグラム算出回路 | |
| KR950009661B1 (ko) | 화상 시스템의 주사속도 변환회로 | |
| JPS59128590A (ja) | 映像表示信号の合成方法 | |
| JPH10257450A (ja) | ビデオ信号の多重化方法および装置 | |
| JPS58208980A (ja) | キユ−メモリ回路 | |
| JPS61234474A (ja) | 画像記憶装置 | |
| JPH04277989A (ja) | メモリ制御装置 | |
| JPH0678017A (ja) | フレーム変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960903 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080321 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090321 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090321 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100321 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |