JPS6044871B2 - 周波数検出器 - Google Patents

Description

【発明の詳細な説明】 本発明は画期信号フレーム間符号化方式における標本化
クロック情報を作成するための周波数検出器に関する。

画期信号フレーム間符号化方式においては、画期信号に
同期した標本化クロックで符号化した信号を、一般にこ
れと異なる伝送路クロックにて伝送し、受信側で再び前
記標本化クロックで復号するため、通常この標本化クロ
ック情報を何らかの方法で受信側に伝送することが必要
である。既に、この方法としてたとえば電子通信学会通
信方式研究会資料（ＣＳ７３−６２１９７奔９月２６日
）安田浩・金谷文夫著（フレーム間符号化方式実現上の
２、３の問題」（文献１）第８頁〜第９頁に方式１〜４
として４種の方式が提案されている。このうち方式１、
２、４は方式３に比べ簡単である利点の他はいずれも特
性上のいろいろな欠点が有る（詳細は上記文献を参照）
。本発明の目的は、この４方式中殊に方式３の欠点とさ
れている回路の複雑さを解決した簡単な周波数検出器を
提供することにある。

文献１の方式３のクロック伝送方式を第１図に示す。

１は送信部の画像信号入力端子、２は伝送路データ出力
端子、３は受信部の伝送路データ入力端子、４は画像信
号出力端子である。

５は符号器、６はバッファメモリ、７はクロック情報挿
入回路、８はクロック情報を作成する周波数検出器、９
はクロック情報挿入制御回路、１０は伝送路、１１はク
ロック情報抽出回路、１２はＰＬｆ）、１３はバッファ
メモリ、１４は復号器、１５は伝送路クロック発振器で
ある。

第２図ａ−ｇはそれぞれ、第１図にａ−ｇで示される部
分の信号の時間波形を示す波形図で、ａは符号器５の標
本化クロック、をはこれと非同期な伝送路クロック、ｃ
は伝送路データ、ｄはバッファメモリ６から伝送路デー
タの中の符号器５からのデータの分を読み出すリードク
ロックで、ｇに示すクロック情報の挿入される所だけ予
め削除されている。

ｅはリードクロックｄによりバツフ・アメモリ６より読
み出されたデータで同じくクロック情報の挿入される所
が削除されている。ｆはクロック情報作製回路８の基準
クロックパルスで伝送路クロックををクロック情報挿入
制御回路９の分周器９１でＮ分周して得られる。前記の
り−；ドクロツクｄは伝送路クロックををこの基準クロ
ックパルスｆで禁止ゲート９２により禁止して得られる
。ｇは周波数検出器８の出力で基準クロツクｉの一個の
パルス毎に発生するクロツク情報である。受信側で第２
図ａ−ｇに相当する信号を夫々第１図にａ″〜ｇ″で示
す。

クロツク情報抽出回路１１はクロツク抽出分周器１１１
によつて伝送路データＣ″よりクロツクｂ″を抽出する
と共に、これを送信側と同じくＮ分周して、基準クロツ
クパルスｆ″を発生し、これと伝送路クロツクｂ″およ
び伝送路データ列Ｃ″よりバツフアメモリ１３のライト
クロツクｄ″およびクロツク情報ｇ″を、アンドゲート
１１２、禁止ゲート１１３により発生する。ＰｌＯｌ２
は基準クロツクパルスｆ″とクロツク情報〆より送信側
符号器標本化クロツクａに等しい標本化クロツクａ″を
再生する。標本化クロツクよりのクロツク情報ｇの作成
、再生クロツク情報１からの標本化クロツクａ″の再生
はたとえば次の様に行なわれる。

送信側では基準クロツクパルスｆの１周期（伝送路クロ
ツクｂのＮ倍の周期）の間に発生する標本化クロツクａ
の個数を表わす符号を周波数検出器８で作成しクロツク
情報ｇとして伝送し、受信側では電圧制御発振器１２２
およびその制御回路１２１により構成されるＰＬＯｌ２
において基準クロツクパルスｆ″の１周期の間に発生す
る発振器１２２の出力クロツクの数と送信側より送られ
てきたクロツク情報により示される標本化クロツクの数
が平均的に等しくなるように発振器出力周波数を制御す
る。この場合クロツク情報は標本化クロツクや伝送路ク
ロツクの周波数精度がたとえば１０−５以上と高精度で
あるため、前記の基準クロツクパルスｆの１周期の間に
生じる標本化クロツクの数は、Ｎの値がたとえば１σ以
下の場合、予め計算できるある特定の値ＭまたはＭ＋１
の２種類の値しか取らないので、後に詳述するようにＭ
．Ｍ＋１対応させた二種類の符号を出力するだけで十分
である。次に図面に従つて本発明の実施例を説明する。
第３図は本発明の一実施例を示すプロツク図であり、２
１１は標本化クロツクの入力端子、２１２は周波数検出
器の出力端子、２２１は基準クロツクパルスの入力端子
、２２２は第１のバイナリ計一数器、２２３は排他論理
和ゲート、２２４は比較器、２２５は遅延器、２２６は
第２のバイナリ計数器である。第４図Ａ，ｂ，ｂ″，ｃ
ｍｆは第１図にＡ，ｂ，・・・、ｆで示す各部の信号の
時間変化を示す波形図である。

第４図においてａは標本化クロツクを、ｂは基準クロツ
クパルスを、ｂ″は遅延器２２５で遅延させた遅延パル
スを、ｃは第１のバイナリ計数器２２２の出力信号を、
ｄは排他論理和ゲート２２３の出力信号を、ｅは比較器
２２４の出力信号を、ｆは第２のバイナリ計数器２２６
の出力信号を示す。第３図入力端子１１に与えられる標
準化クロツ）クａを第１のバイナリ計数器の入力端子Ｔ
に加え２分周してその出力端子Ｑに２分周クロツクｃを
得る。

２分周クロツクｃを第２のバイナリ計数器出力ｆと共に
排他論理和回路２２３に加え、第２のバイナリ計数器出
力ｆが０であるときはそのま門ま、第２のバイナリ計数
器出力ｆが１であるときは、その極性を反転しその出力
ｄを比較器２２４の信号入力端子Ｄに加える。

一方基準クロツクパルスｂを比較器２２４のクロツク入
力端子Ｃに加え、コマンドパルスｂの発生時点において
前記排１他論理和ゲート出力ｄが１であるときのみ比較
器出力ｅを１にセツトする。なお基準クロツクパルスｂ
を遅延器２２５に加え遅延パルスｂ″を得、これを比較
器２２４のクリア端子ＣＬに加え、比較器出力ｅを０に
りセツトしておく。次に比較器出力ｅを前記第２のバイ
ナリ計数器２２６の入力端子Ｔに加え２分周し、その出
力信号ｆを前記の排他論理和ゲート２２３の一方の入力
端子に与える。第４図の波形図は、コマンドパルスの１
周期内の標本化クロツクの数が平均６．４回である場合
を示したもので、基準クロツクパルスの１周期内の標本
化クロツクの数が６個または７個（Ｍ＝６）となり、出
力ｅとしては１周期内の非周期クロツクのクロツクの数
が６個のときは０が、７個のときは１が得られる。第４
図において第２番目の基準クロツクパルスの発生する時
点（以下これを１第２パルスの位置ョ等と呼ぶ）では排
他論理和ゲート出力ｄは０であるから出力ｅには何も得
られず、これは第１パルスの位置から第２パルスの位置
迄の間に６個のクロツクしかなかつたことを意味してい
る。これに対してたとえば第３パルスの位置では排他論
理和ゲート出力ｄが１であるから出力ｅにパルスが得ら
れ、第２パルスと第３パルスの間にクロツクが７個有つ
たことを示す。このとき出力ｅによりバイナリ計数器２
２６を反転し、排他論理和ゲートにより比較器２２４の
入力信号波形ｄを次の第４パルス迄の間に反転したおく
。基準クロツクパルスのクロツク周波数の６倍と出力ｅ
のパルス数の和が非同期クロツクの周波数を表わし、ｅ
が６倍よりの偏差分を表わす。ｅをクロツク情報として
とり出す。以上に詳述の如く本発明により非常に簡単な
構成で容易に標本化クロツクの周波数の検出が行なわれ
る。

発明の詳細な説明 第１図は画期信号フレーム間符号化方式の一例を示すプ
ロツク図、第２図は第１図の各部の信号の時間波形を示
す波形図、第３図は本発明の一実施例の周波数検出器の
構成を示すプロツク図、第４図は第３図に示す周波数検
出器の各部の信号の時間波形を示す波形図である。

第１図において、１は画期信号の入力端子、２は伝送路
データの出力端子、３は伝送路データの入力端子、４は
画期信号の出力端子、５は符号器、６，１３はバツフア
メモリ、７はクロツク情報挿入回路、８はクロツク情報
作製回路、９はクロツク情報挿入制御回路、１０は伝送
路、１１はクロツク情報抽出回路、１２はＰｌＯ、１４
は復号器、９１は分周器、９２は禁止ゲート、１１１は
クロツク抽出・分周器、１１２はアンドゲート、１１３
は禁止ゲート、１２１は電圧制御発振器制御回路、１２
２は電圧制御発振器である。

Claims (1)

【特許請求の範囲】
1. １ 被検出入力クロック信号を計数するバイナリ計数器
   と、前記バイナリ計数器の出力を基準クロックパルス発
   生時点で読み出す比較器と、該比較器の２値出力の一方
   の値が得られる毎に前記バイナリ計数器の出力信号の極
   性を反転させる手段とを有する周波数検出器。