JPS60236535A - 可変フレ−ムパルス方式 - Google Patents
可変フレ−ムパルス方式Info
- Publication number
- JPS60236535A JPS60236535A JP59093308A JP9330884A JPS60236535A JP S60236535 A JPS60236535 A JP S60236535A JP 59093308 A JP59093308 A JP 59093308A JP 9330884 A JP9330884 A JP 9330884A JP S60236535 A JPS60236535 A JP S60236535A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- pulse
- output
- pattern
- frame pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/043—Pseudo-noise [PN] codes variable during transmission
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）、産業上の利用分野
本発明はディジタル伝送方式の通信装置に於いて使用さ
れるもので、フレームパルスのパターンに関するもので
ある。
れるもので、フレームパルスのパターンに関するもので
ある。
（ｂ）、従来の技術
ディジタル伝送方式の通信装置に於いては、受信側が受
信した一連のパルス信号の開始点を判別出来る様にする
為、送信側で信号系列にフレームパルス（フレーム同期
パルス）を付加して送出している。
信した一連のパルス信号の開始点を判別出来る様にする
為、送信側で信号系列にフレームパルス（フレーム同期
パルス）を付加して送出している。
（Ｃ）９発明が解決しようとする問題点第２図は従来の
フレームパルスの一例を示す図である。
フレームパルスの一例を示す図である。
図中、Ｆｌ 、Ｆ２ 、・・・・Ｆｎは夫々フレームパ
ルス、■は情報を表す。
ルス、■は情報を表す。
従来フレームパルスとしては１０．０１の交番、又は１
１０．００１の交番等が使用されているが、例えば１０
、Ｏｌの交番信号をフレームパルスとして使用した場合
、入力信号系列のマーク率を１／２とすると、１０．０
１の交番信号の発生確率は（１／２）４となり、誤同期
の確率は可なり高い。
１０．００１の交番等が使用されているが、例えば１０
、Ｏｌの交番信号をフレームパルスとして使用した場合
、入力信号系列のマーク率を１／２とすると、１０．０
１の交番信号の発生確率は（１／２）４となり、誤同期
の確率は可なり高い。
此れを改善する簡単な方法はフレームパルスに割り当て
るビット数を増大すれば良いが、固定の而もビット数の
多いフレームパターンを挿入することはハードウェアの
大幅な増大となると云う間問題を解決するための手段は
、任意の人力信号系列に速度変換を行って空きビットを
作成してフレームパルスを挿入し、該フレームパルスに
よりフレーム同期を取る通信方式に於いて、該フレーム
パルスとして擬似ランダムパルスを使用する可変フレー
ムパルス方式により達成される。
るビット数を増大すれば良いが、固定の而もビット数の
多いフレームパターンを挿入することはハードウェアの
大幅な増大となると云う間問題を解決するための手段は
、任意の人力信号系列に速度変換を行って空きビットを
作成してフレームパルスを挿入し、該フレームパルスに
よりフレーム同期を取る通信方式に於いて、該フレーム
パルスとして擬似ランダムパルスを使用する可変フレー
ムパルス方式により達成される。
（ｅ）１作用
本発明に依るとフレームパルスの構成ビットに擬似ラン
ダムパルスを使用して数フレームにわたす其のフレーム
パルスの構成ビットを変化させる為、誤同期が発生する
確率が極めて低く且つ実施例の項で説明する様に簡単な
回路により実現出来ると云う大きい効果がある。
ダムパルスを使用して数フレームにわたす其のフレーム
パルスの構成ビットを変化させる為、誤同期が発生する
確率が極めて低く且つ実施例の項で説明する様に簡単な
回路により実現出来ると云う大きい効果がある。
（ｆ）、実施例
第１図は本発明に依る可変フレームパルス方式の一実施
例を示すブロック図である。
例を示すブロック図である。
図中、Ｄｌ、Ｄ２、Ｄ３は夫々フリップ・フロップ回路
、ＥＸ−ＯＲは排他的オア回路である。
、ＥＸ−ＯＲは排他的オア回路である。
今−例としてフレームパルスを３ビツトで構成すること
とし、Ｘ３＋Ｘ＋１ の原始多項式の出カバターンを使
用する。
とし、Ｘ３＋Ｘ＋１ の原始多項式の出カバターンを使
用する。
此の原始多項式の出カバターンを下記の様なものである
。即ち、ＦＩ＝１１１、 Ｆ２＝０１１、 Ｆｓ＝００１１ Ｆ４＝１００、 Ｆ５＝０１０゜ Ｆ６＝１０１、 Ｆｑ＝１１０ とする。
。即ち、ＦＩ＝１１１、 Ｆ２＝０１１、 Ｆｓ＝００１１ Ｆ４＝１００、 Ｆ５＝０１０゜ Ｆ６＝１０１、 Ｆｑ＝１１０ とする。
此の様に７種類のフレームパターンを順次フレームパタ
ーンとして送出する。
ーンとして送出する。
１１０．００１の交番パターンの発生確率が（１／２）
の６乗であるのに対し、上記７種類のフレームパターン
を順次フレームパターンとして送出する場合の発生確率
は（１／２）の２１乗となり、飛躍的に誤同期発生の確
率は低くなる。
の６乗であるのに対し、上記７種類のフレームパターン
を順次フレームパターンとして送出する場合の発生確率
は（１／２）の２１乗となり、飛躍的に誤同期発生の確
率は低くなる。
此の様な原始多項式の出カバターンを実現する回路が第
１図であり、大変簡単な回路により実現出来る。
１図であり、大変簡単な回路により実現出来る。
第１図に於いて、クロックパルスは各フリップ・フロッ
プ回路のＣ端子に印加する。
プ回路のＣ端子に印加する。
初期状態に於いて、各フリップ・フロップ回路Ｄ１、Ｄ
２、Ｄ３は総て“１″の状態にセットされ、各フリップ
・フロップ回路のＱ出力はフレームパターンＦ１として
使用される。
２、Ｄ３は総て“１″の状態にセットされ、各フリップ
・フロップ回路のＱ出力はフレームパターンＦ１として
使用される。
次のクロックパルスの印加により、フリップ・フロップ
回路Ｄ１は０″となり、フリップ・フロップＤ２、Ｄ３
は“Ｉ”を継続し、各フリップ・フロップ回路のＱ出力
は次のフレームパターンＦ２として使用される。
回路Ｄ１は０″となり、フリップ・フロップＤ２、Ｄ３
は“Ｉ”を継続し、各フリップ・フロップ回路のＱ出力
は次のフレームパターンＦ２として使用される。
此の様にクロックパルスの印加により、フリップ・フロ
ップＤ１〜Ｄ３のＱ出力は次々にフレームパターンＦ１
〜Ｆ１を作り出す。
ップＤ１〜Ｄ３のＱ出力は次々にフレームパターンＦ１
〜Ｆ１を作り出す。
而も此の一連のフレームパターンは擬似ランダムパルス
出力であるので、例えば１１１を７回繰り返す固定方式
より確度が高い。
出力であるので、例えば１１１を７回繰り返す固定方式
より確度が高い。
（ｇ）発明の効果
以上詳細に説明した様に本発明によれば、誤同期発生確
率を下げるためにフレームパルス数を増加してもハード
ウェアの規模が余り大きくならない可変フレームパルス
方式を実現出来ると云う大きい効果がある。
率を下げるためにフレームパルス数を増加してもハード
ウェアの規模が余り大きくならない可変フレームパルス
方式を実現出来ると云う大きい効果がある。
第１図は本発明に依る可変フレームパルス方式の一実施
例を示すブロック図である。 第２図は従来のフレームパルスの一例を示す図である。 − 図中、Ｆ、 、Ｆ、、・・・・Ｆｎは夫々フレームパル
ス、■は情報、ＤＩ、Ｄ２、Ｄ３は夫々フリップ・フロ
ップ回路、ＥＸ−ＯＲは排他的オア回路である。
例を示すブロック図である。 第２図は従来のフレームパルスの一例を示す図である。 − 図中、Ｆ、 、Ｆ、、・・・・Ｆｎは夫々フレームパル
ス、■は情報、ＤＩ、Ｄ２、Ｄ３は夫々フリップ・フロ
ップ回路、ＥＸ−ＯＲは排他的オア回路である。
Claims (1)
- 任意の入力信号系列に速度変換を行って空きビットを作
成してフレームパルスを挿入し、該フレームパルスによ
りフレーム同期を取る通信方式に於いて、該フレームパ
ルスとして搬信ランダムパルスを使用することを特徴と
する可変フレームパルス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59093308A JPS60236535A (ja) | 1984-05-10 | 1984-05-10 | 可変フレ−ムパルス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59093308A JPS60236535A (ja) | 1984-05-10 | 1984-05-10 | 可変フレ−ムパルス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60236535A true JPS60236535A (ja) | 1985-11-25 |
Family
ID=14078698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59093308A Pending JPS60236535A (ja) | 1984-05-10 | 1984-05-10 | 可変フレ−ムパルス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60236535A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0456974A2 (en) * | 1990-05-12 | 1991-11-21 | Storno A/S | Method and apparatus for generating and detecting distributed block synchronization |
-
1984
- 1984-05-10 JP JP59093308A patent/JPS60236535A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0456974A2 (en) * | 1990-05-12 | 1991-11-21 | Storno A/S | Method and apparatus for generating and detecting distributed block synchronization |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4232388A (en) | Method and means for encoding and decoding digital data | |
| US4307381A (en) | Method and means for encoding and decoding digital data | |
| CA2249810A1 (en) | Pseudo-random number generating method and apparatus therefor | |
| GB2229610A (en) | Pcm communication system | |
| JPS60236535A (ja) | 可変フレ−ムパルス方式 | |
| RU2022332C1 (ru) | Генератор дискретных ортогональных сигналов | |
| JP2958733B2 (ja) | 同期信号伝送装置 | |
| SU1336261A1 (ru) | Многоканальна система св зи | |
| JP3144086B2 (ja) | 擾乱付加信号発生回路 | |
| SU1030992A1 (ru) | Устройство дл передачи сигналов с относительной фазовой модул цией | |
| JP2536435Y2 (ja) | パリテイ計数回路 | |
| SU932606A1 (ru) | Генератор псевдослучайной последовательности импульсов заданной амплитуды | |
| SU1559334A1 (ru) | Устройство дл моделировани дискретных ортогональных сигналов | |
| SU936402A2 (ru) | Генератор псевдослучайных последовательностей импульсов | |
| SU758533A1 (ru) | Импульсна система передачи двоичных сигналов | |
| SU836795A1 (ru) | Генератор функций уолша | |
| JPH0227828A (ja) | デスタッフ回路 | |
| SU1599995A1 (ru) | Устройство дл преобразовани импульсно-кодомодулированных сигналов в дельта-модулированные сигналы | |
| JPS58131816A (ja) | 同期パタ−ン発生回路 | |
| SU622070A1 (ru) | Цифровой генератор функций | |
| JPS59112746A (ja) | 多重集配信方式 | |
| JPS63198431A (ja) | 補助信号伝送方法 | |
| JPH0197037A (ja) | 制御信号生成回路 | |
| JPS5952948A (ja) | 符号伝送方式 | |
| JPS62126371A (ja) | デイジタル回路のテスト信号発生回路 |