JPS5952948A - 符号伝送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明はディジクル通信信号の伝送方式に関する。特に
、送信装置に入力する符号に同一の論理値が連続すると
き、受信装置では受信符号に長時間にわたり変化が現れ
ず、受信装置で信号の同期を見失うことのないように、
送信装置では送信符号に変換を施し、受信装置では受信
信号にこの逆変換を施す符号伝送方式の改良に関する。

〔従来技術の説明〕

光フアイバ通信方式、同軸ケーブル通信方式あるいはデ
ータリンクなどの伝送方式では、送信信号に同一の論理
値が連続して現れると、符号の変化する点が検出できな
くなって、受信側で信号の同期が正しく検出できなくな
ることがある。従来これを解決するために、送信装置で
一定の法則により信号に符号変換を施して信号の変化点
を多くし、受信装置では受信信号にこの法則の逆変換を
施すことにより元の信号を再現する方式が知られている
。

このための法則として、ＣＭ　Ｉ　　（ＣＯＩ）Ｅ　Ｍ
へＲＫ　ＩＮＶＥＲ５ＩＯＮ　）符号変換方式、Ｄ　Ｍ
　Ｉ　　（ＤＩＦＦＥＲＥＮＴＩＡＬＭＡＲＫ　ＩＮＶ
ＥＲ５ＩＯＮ　）符号変換方式、あるいはグイパルス符
号変換方式などが知られている。第１陳１はこれらの符
号変換方式の波形を示す図であって、入力ＩＮの信号論
理値’ＩＪまたは”ＯＪがそれぞれの法則で変換された
ときの１ビツトの波形を表す。第１図でＣＭＩまたはＤ
ＭＩについての（Ｉ）および（Ｉ　Ｉ）はそれぞれ第１
モード、第２モードを表す。

この図かられかるようにいずれの法則による場合にも、
ｌビットの入力情報を２個の符号ビットからなる１　１
１ＡＩのブロックに変換するものであるから、受信装置
ではこの２個の符号ビットを一つの単位として、いわゆ
るブロック同期をとることが必要である。このため受信
装置では、ビット同期がとれた段階でそれが正しい同期
であるのか、１ビツト位相のずれた同期であるのかを判
定することが必要である。すなわち、受信装置では同期
が正しく送信信号の周期Ｔｏの始点で確立されたか、あ
るいはこの始点からＴｏ／２の点で同期しているのかを
、再生された受信信号のパターンから識別しな＆ノれば
ならない。このために同期回路の制御および構成が複雑
になる欠点があった。

〔発明の目的〕

本発明はこれを改良するもので、送信信号の符号に同一
の論理値が連続する場合にも、受信装置で同期を正しく
とることができるとともに、受信装置の同期を節単に判
定することができ、回路の制御および構成が簡単である
新しい符号変換による符号伝送方式を提供することを目
的とする。

〔発明の特徴〕

本発明は、送信装置には、入力するｍ値（ｍは２以上の
整数）のディジタル信号にそのディジクル信号のｎ個（
ｎは１以上の整数）のタイムスロット毎に１個の論理値
’ＩＪを付加して（ｎ＋１）／Ｈ倍 のクロック速度の信号を得る第一の変換手段と、この第
一の変換手段の出力信号に法ｍの和分変換を施す第二の
変換手段とを備え、受信装置には、受信された信号に法
ｍの差分変換を施す第三の変換手段と、この手段の出力
信号から上記送信装置で付加された論理値「１」を除去
する第四の変換手段とを備えたことを特徴とする 特に、第一の変換手段は、 ｍ＝２、ｎ＝１ であり、入力するディジタル信号の各タイムスロ７１−
のその後半分の時間に論理値’ＩＪを付加するように構
成され、第四の変換手段は、モノマルチ・パイブレーク
により構成されたパルス幅延長回路であることが好まし
い。

〔実施例による説明〕

第２図は本発明は実施例方式のブロック構成図である。

この例は、 ｍ＝２、　ｎ＝１ であって、２値のパルス符号が伝送され、送信信号のす
べてのタイムスロットに論理値’ＩＪが付加され、送信
信号のクロック速度が２倍になる例である。

図でＴＸは送信装置、ＲＸは受信装置、ＴＲは伝送路を
それぞれ示す。

送信装置の信号入力端子１１には送信すべき入力信号が
与えられる。クロック入力端子１２には一定の周期で、
論理値「■」が現れるクロック信号が与えられる。この
入力端子１１および１２は、それぞれオア回路Ｉ３の二
つの入力に接続され、その出力は加算回路１４の一方の
入力に接続される。

加算回路■４はこの例では法２の加算回路であって、排
他的論理和回路により構成されている。この加算回路１
４の出力は出力端子１５に導かれるとともに分岐され°
ζ、遅延回路１６を介して加算回路１４の他方の人力に
接続される。この遅延回路１６は、入力端子１１に与え
られる信号のクロック周期をＴ。

とするとき、この周期の半分の時間Ｔｏ／２の遅延を与
える回路である。この加算回路１４および遅延回路１６
の構成は、いわゆる法２の和分変換回路である。

出力端子１５の信号は伝送路Ｔ　Ｒを経由して、受信装
置の入力端子１７に伝送される。この伝送路はパルス符
号を伝送することができるどのような伝送路でもよく、
この伝送路の性質は本発明に直接関係がないので、図で
は単に直線および点線で示す。

受信装置では、入力ＩＸＩ！’ｌ子Ｉ７の信号は減算回
路１８の一方の入力に与えられるとともに、分岐して遅
延回路Ｉ９を介して減算回路１８の他方の入力に接続さ
れる。減算回路１８の出力は、パルス幅延長回路２０を
経由して出力端子２１に送出される。この減算回路１８
は、ここでは法２の減算回路であって、これも排他的論
理和回路により構成される。遅延回路１９は上記遅延回
路１６と同様のもので、時間Ｔ。

／〜２の遅延を与える回路である。この減算回路１８お
よび遅延回路１９の構成は、いわゆる法２の差分変換回
路である。

パルス幅延長回路２０は、入力パルスの論理にしたがっ
てそのパルス幅をＴｏに成形する回路である。すなわち
、人力パルスの論理値が’ＩＪであれば、その論理値「
１」が時間”ｒｏにわたり出力に現れ、人力パルスの論
理値が「０」であれば、その論理値「０」が時間Ｔｏに
わたり出力に現れる。このパルス幅延長回路２０ば、モ
ノマルチ・パイブレークにより構成することができる。

このように構成された装置の動作を第３図に示−３動作
タイムチャートを用いて説明する。第３図のａ　−ｉは
、第２図に×印を付して示すａ　−ｉの点の信号波形図
である。

入力端子１１に到来する信号ａは、第３図ａに示すよう
にタイムスロット周期Ｔ　ｏの信号であり、各タイムス
ロット川１〜Ｉｎには、論理値「１」または「０」のい
ずれかのパルス符号がある。また、入力端子１２に与え
られるクロ・ツク信号は、第３図すに示すように周期が
ＴＯに等しく、立ち上がりがちょうど信号ａのタイムス
ロ・ノドの真中にあり、立ぢ下がりが信号ａのタイムス
ロ・ノドの終点と一致するデユーティレートが５０％の
信号である・ この二つの信号ａおよびｂがオア回路１３で論理和がと
られると、第３図Ｃに示すように時間幅ＴＯのタイムス
ロットの後半に論理値’ＩＪの符号を挿入した信号Ｃに
なる。この信号Ｃは、入力信号ａの１個のタイムスロッ
ト周期に１個の論理値「１」の信号が挿入され、そのク
ロ・ツク速度が入力信号ａのクロック速度の２倍である
。

この信号Ｃに加算回路１４および遅延回路１６により法
２の和分変換が施される。いまこの出力端子１５の信号
ｄを第３図ｄのように、時間Ｔ　ｏ　／　２の新しいタ
イムスロットの論理値をＸｉ、Ｘ２、・・・・・・、Ｘ
２ｎ　と表す。

この信号ｄは、人力信号ａに比べるとそのクロック速度
は信号Ｃと同じく２倍であり、伝送路ＴＲを伝送されて
受信装置ＲＸの入力端子１７（こ現４する６伝送路で誤
りが生じなければ、信号ｄと信号ｆとは等しい信号であ
る。この信号ｆの論理イ直をＹｌ、Ｙ２、・・・・・・
、Ｙ　２　ｎ　と表す。この信号ｆ＆と、減算回路１８
および遅延回路１９により法２の差分変換が施されると
、その出力信号１１は第３図りのようになり、これば第
３図Ｃに示す信号Ｃと等しも１゜この信号りはパルス幅
延長回路２０に加えられて、第３図ｉに示すような入力
信号ａに等し６１出）ｊ（信号ｉが再生される。

和分変換と差分変換をもう少し詳しく説明すると、信号
ｄＯ１番目のタイムスロ・ノドの論理（直をＸｉとし、
信号Ｃのｉ番目のタイムスロ・ノドの論理値をＳｉとす
れば、 Ｘ１＝Ｘｉ−＋＋Ｓｉ　　：法２　　・・・・・・（１
）なる関係がある。また、信号りおよび信号ｆｌこつい
て、それぞれ第１番目のタイムスロットの論理値をＲｉ
およびＹｉとずれば、 １ン１＝Ｙｉ−Ｙｉ−Ｔ　　　：法２　　　・・自・・
　（２）なる関係がある。伝送路で符号誤りがなければ
、ＹｉはＸｉに等しいから、（１）式および（２）式か
ら、 Ｒｉ＝Ｓｉ　　　　　　　　　　　　　　　　　　　　
　　　　　　　・旧・・　　く　３　）であり、信号ｋ
ｌの情報は信号Ｃの情報に等しいことがわかる。

このように構成すると、出力端子１５がら送出される信
号ｄは、クロック周期がＴ　ｏ　／　２のディジタル信
号であって、このクロック周期の３個以」二にわたって
同一の論理値になることはない。ずなわぢ、かりに信号
ａか連続して論理値’ＯＪをとる場合には、信号Ｃには
周期Ｔ　ｏ毎に論理値ｒ１」が挿入される。加算回路１
４ば信号Ｃと信号ｅとが同一の論理値であると出力に論
理値’ＯＪを送出するが、この論理値’ＯＪは時１１１
ドＩ’　ｏ　／　２　ｉ＆に信号ｅとして加算回路１４
の入力に現れる。このとき−には信号Ｃが論理値「１」
になっているので、出力信号ｄは論理値「１」になって
、必ず論理値が変化する。

また、入力信号ａが連続して論理値「１」であると、信
号Ｃも連続して論理値「１」になるが、この論理値「１
」は時間ＴＯ１麦には信号ｅとして加算回路１４の他方
の入力に現れて、信号Ｃと信号ｅとは同一の論理値では
なくなって、出力信号ｄは論理値「０」になる。このよ
うに出刃信号ｄに同一の論理値が時間ゴ０を越えて連続
することはない。

つきに、タイミンク清報Ｔｊについて説明すると、タイ
ミング情報Ｔｉは、送信信号の出力端子Ｉ５の信号ｄの
符号列Ｘｊの符号の変化点である。

これは、 Ｔ’１＝Ｘｉ＋Ｘ１−１　　：法２　　・旧・・（４）
で与えられる。（４）式に（１）式を代入することによ
り、 が得られる。第３図の信号Ｃでは、上述のようにＳｉ　
　、３ｉ、５ｉ１１のうち少なくとも一つば論論理値「
１」の符号が含まれるので、時間Ｔｏ／２の３個のタイ
ムスロットでは、必ず１個以上のタイミング情報が存在
することがわかる。

このような方式によれば、受信装置で信号の同期をとる
ときに、確立された同期が送信装置の入力信号に対して
正しい同期であるか否かを簡単に識別することができる
。すなわち、受信装置で減算回路１８の出力信号を監視
していると、かりに第３図に示す周期１゛ｏの始点から
Ｔ　ｏ　／　２の点で同期がとれたとすると、信号りに
はＲ２、Ｒ４、Ｒ６、・・・・・・、Ｒ２ｎが現れ、こ
れは人力信号にかかわらず総て論理値「１」である。し
たがって、その同期位相は始点から’ｒｏ　／２の点で
同期されたものであることを直ちに識別することができ
る。

このときには、同期位相をＴＯだけ前後にずらすことに
より、正しい同期を確立することができる。

正しい同期が確立されているときには、送信入力端子】
１から信号ａとして連続的に論理値’ＩＪを送信しない
限り、信号りが総て論理値「１」になることはない。か
りに信号ａが連続して論理値「１」であるときには、い
ずれの同期位相でも出力信号は正しいことになる。

第４図は本発明の別の実施例方式による信号タイムチャ
ー１・である。この例は、 ｍ＝２．　　　ｎ＝４ としたものである。送信装置では、入力信号ａの４個の
タイムスロットに１１［１ｉｌの論理値「１」を挿入す
る。すなわち、入力信号ａを速度変換回路に加えて、そ
のクロック速度を５７４倍に変換し、入力信号の４１１
／ｊｌのタイムスロット１１〜Ｉ４毎に１（ｌＩｉＩ生
しる空きのタイムスロットに論理値「１」を挿入する。

この第４図Ｃに示す信号に同様に法２の和分変換を施し
て伝送路に送信し、受信装置では、受信信号に法２の差
分変換を施し、送信装置で挿入した論理値「１」を除去
する。その後は、必要に応じて信号のクロック速度を入
力信号のクロック速度にもどすことができる。

この例では、伝送路のクロック周期の少なくとも５個に
１個は必ず符号変化があり、タイミング情報が伝送され
る。

第５図は本発明のさらに別の実施例方式による信号タイ
ムチャートである。この例は、ｍ＝４．　　　ｎ＝４ としたものである。送信装置では、４値の人力信号に速
度変換を施してクロック速度を５／４倍にし、５個のタ
イムスロノ１〜毎に住しる空きのタイムスロットに４値
の論理値「１」を挿入することにより、第５図に示す信
号ＣをｉＭる。この信号Ｃに法４の和分変換を施して伝
送路に送信し、受信装置では、受信信号に法４の差分変
換を施してから、送信装置で挿入した論理値「１」を除
去する。

この場合にも、伝送路のクロック周期の少なくとも５個
に１個は符号変化があり、タイミング情報が伝送される
。

これらの実施例でも、受信装置で同期がとれると、伝送
路の１クロック周期毎に同期位相をすらしてみれば、５
ｆｔｌｊのクロック周期のうちに必ず論理値「１」の連
続する信号か現れるから、送信装置でのこの論理値「１
」の挿入位置に対応して簡単に同期の位相を設定するこ
とかできる。

〔リノ果の説明〕

以上説明したように、本発明によれば、送信装置の入力
信号が特定の論理値が連続する符号変化のない信号であ
っても、伝送路に送信される信号には所定の間隔で必ず
符号変化が生じて、受信装置の同期がとれなくなること
はない。本発明の方式では、受信装置で同期の位相を識
別するときに４Ｊ、送信装置で定席的に挿入している論
理値「１」の連続する信号が検出できるので、送信装置
から特定のバクーンの同期位相確立のための信号を送信
するなどの必要がなくなり、同期回路の制御が簡単化さ
れるとともに、同期回路の構成が簡単になる利点がある
。

【図面の簡単な説明】

第１図は従来例の各変換方式についての信号波形図。 第２図は本発明第１実施例方式のブはツク構成図（ｍ−
２、ｎ＝２の場合）。 第３図はその第１実施例方式の動作説明用信号タイムチ
ャート。 第４図は本発明第２実施例方式の信号タイムチャート（
ｍ−２、ｎ＝４の場合）。 第５図は本発明第３実施例方式の信号タイムチャーＩ−
（ｍ＝４、ｎ＝４の場合）。 １１・・・送信信号の入力端子、１２・・・一定の周期
Ｔ。 でデユーティ比５０％の論理値「１」が現れるクロック
信号の入力端子、１３・・・オア回路（第一の変換手段
）、１４・・・法２の加算回路、１５・・・送信信号の
出力端子、１６・・・時間Ｔ　ｏ　／　２の遅延を与え
る遅延回路（回路１４と１６で第二の変換手段）、１７
・・・受信語）６の信号入力端子、１８・・・法２の減
算回路、　１９・・・時間Ｔ　ｏ　／　２の遅延を与え
る遅延回路（回路１８と１９で第三の変換手段）、２０
・・・パルス幅延長回路（第四の変換手段、モノマルチ
・ハイブレーク）、２１・・・出力端子。 ７−′ ７′ ／／ＴＲ ７′ ７′ ７′ ／／ ／／ トーーＴｏ＋１ 篤　３　回 ％５　図 手続補正書 １．事件の表示 昭和５７年特許願第１６４７２６号 ２、発明の名称 符号伝送方式 ３、補正をする者 事件との関係　　特許出願人 住　所　　東京都千代田区内幸町１丁目１番６号名　称
　　（４２２）日本電信電話公社代表者　真　藤　　　
恒 ４、代理人 ５、補正命令の日付　　（自発補正） ６、　　？ｌＩｉ正により増加する発明の数　　な　し
く１）明細書第１２頁最終行目 ’Ｔｉ＝Ｘｉ＋Ｘｉ　　　：法２　　　・・・−・−（
４）　Ｊを次のとおり補正する。 ’Ｔｉ＝Ｘｉ−Ｘｉ　　　　：法２　　−・＝　（４）
　Ｊ（２）明細書第１２頁最終行目〜同頁第５行目を次
のとおり補正する。 ＝２４

Claims (2)

【特許請求の範囲】
1. （１）送信装置には、 入力するｍ値（ｍば２以上の整数）のディジタル信号に
   そのディジタル信号のｎ個（ｎは１以上の整数）のタイ
   ムスロット毎に１個の論理値「１」をイ」加して （ｎ＋１）／ｎ倍 のクロック速度の信号を得る第一の変換手段と、この第
   一の変換手段の出力信号に法ｍの和分変換を施す第二の
   変換手段と を備え、 受信装置には、 受信された信号に法ｍの差分変換を施す第三の変換手段
   と、 この手段の出力信号から上記送信装置でイ」加された論
   理値「１」を除去する第四の変換手段とを備えたことを
   特徴とする符号伝送方式。
2. （２）第一の変換手段は、 ｍ＝２、ｎ＝１ であり、人力するディジタル信号の各タイムスロットの
   その後半分の時間に論理値「１」を付加するように構成
   され、 第四の変換手段は、 モノマルチ・ハイブレークにより構成されたパルス幅延
   長回路である特許請求の範囲第（１）項に記載の符号伝
   送方式。