JPS62183634A - デ−タ伝送装置 - Google Patents
デ−タ伝送装置Info
- Publication number
- JPS62183634A JPS62183634A JP61026325A JP2632586A JPS62183634A JP S62183634 A JPS62183634 A JP S62183634A JP 61026325 A JP61026325 A JP 61026325A JP 2632586 A JP2632586 A JP 2632586A JP S62183634 A JPS62183634 A JP S62183634A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- dpll
- timing
- gate
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 19
- 239000000284 extract Substances 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 abstract description 7
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Bidirectional Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明に、半二１通信方式におけるデータ伝送装置に関
し、特にタイピング信号を伝送信号から抽出するディジ
タル位相制御発振器の制御手段を改良したデータ伝送装
置に関する。
し、特にタイピング信号を伝送信号から抽出するディジ
タル位相制御発振器の制御手段を改良したデータ伝送装
置に関する。
半二重通信方式において、受信信号の先頭ビットから正
規のデータ信号が到来し、さらにそのデータのサンプリ
ングクロックを受信信号から抽出して得るような場合、
受信信号終了点から次の受信信号の人力点までの間サン
プリングクロックの位相保持が必須となり、ディジタル
位相制御発振器の位相保持機能を利用する。したがって
この種のデータ伝送装置では、入力信号→等化増幅器→
１ｍＪ Ｘ 回路→コンパレータ→ディジタル位相制御
発振器と一連に接続され、受信信号がない時間帯では、
ディジタル位相１１１Ｊ御発振器（以下ＤＰＬＬと略す
）の７リーランによる位相保持が行なわれていた。
規のデータ信号が到来し、さらにそのデータのサンプリ
ングクロックを受信信号から抽出して得るような場合、
受信信号終了点から次の受信信号の人力点までの間サン
プリングクロックの位相保持が必須となり、ディジタル
位相制御発振器の位相保持機能を利用する。したがって
この種のデータ伝送装置では、入力信号→等化増幅器→
１ｍＪ Ｘ 回路→コンパレータ→ディジタル位相制御
発振器と一連に接続され、受信信号がない時間帯では、
ディジタル位相１１１Ｊ御発振器（以下ＤＰＬＬと略す
）の７リーランによる位相保持が行なわれていた。
一方、送信信号については、半二■通侶でめることから
、受信１ｇ号が到来していない時間帯に送信しており、
その送信データ送出用タイミングクロックは、ハードウ
ェアの面から見ても前記ＤＰＬＬの出力タイミング信号
を利用するのが望ｌしい０ また半二重通信における伝送効率を考えると、送受信切
替時、伝送路上の無信号区間の時間は、出来るだけ少な
い方が好ましく受信信号終了とほぼ同時に送信信号を送
出し始めるのが良い。
、受信１ｇ号が到来していない時間帯に送信しており、
その送信データ送出用タイミングクロックは、ハードウ
ェアの面から見ても前記ＤＰＬＬの出力タイミング信号
を利用するのが望ｌしい０ また半二重通信における伝送効率を考えると、送受信切
替時、伝送路上の無信号区間の時間は、出来るだけ少な
い方が好ましく受信信号終了とほぼ同時に送信信号を送
出し始めるのが良い。
しかしながら従来は、同調回路の振動により、入力信号
が終了した後にもＤＰＬＬにタイミング信号が入力する
為、ＤＰＬＬ出力はジッター成分をもったものとなり、
ジッター成分をもった送信データ信号は相手側に到着し
た時、符号量干渉の増大につながる。
が終了した後にもＤＰＬＬにタイミング信号が入力する
為、ＤＰＬＬ出力はジッター成分をもったものとなり、
ジッター成分をもった送信データ信号は相手側に到着し
た時、符号量干渉の増大につながる。
本発明におけるＤＰＬＬは、その入力部に人力阻止用ゲ
ート回路を設置し、受信信号の終了符号であるストップ
符号を検出した時、同調回路からのタイミング信号をＤ
ＰＬＬに人力するのを阻止し送信データ送出用タロツク
のジッターをなくしたものである。入力阻止の為のケー
ト信号は受信信号の先頭部分にあるスタート符号を慣出
しセットし、また受信信号終了部分にあるストップ符＋
ｊ（Ｉ−検出してリセットする信号ＩＣ！Ｊｌ出器で必
り、セット期間中は前記阻止ゲートを通過状悪すなわち
ＤＰＬＬを受信信号のタイミングに引込ませ、また、リ
セット期間中は前記阻止ゲートにて受信信号のタイミン
グを阻止しＤＰＬＬをフリーランさせている。
ート回路を設置し、受信信号の終了符号であるストップ
符号を検出した時、同調回路からのタイミング信号をＤ
ＰＬＬに人力するのを阻止し送信データ送出用タロツク
のジッターをなくしたものである。入力阻止の為のケー
ト信号は受信信号の先頭部分にあるスタート符号を慣出
しセットし、また受信信号終了部分にあるストップ符＋
ｊ（Ｉ−検出してリセットする信号ＩＣ！Ｊｌ出器で必
り、セット期間中は前記阻止ゲートを通過状悪すなわち
ＤＰＬＬを受信信号のタイミングに引込ませ、また、リ
セット期間中は前記阻止ゲートにて受信信号のタイミン
グを阻止しＤＰＬＬをフリーランさせている。
次に、本発明について図面をもって説明する。
第１図は本発明の一実施例のブロック図でめり、１０１
は等化増幅器、１０２は同調回路、１０３はコンパレー
タ回路、１０４はＤＰＬＬ 、１０５は受信データ復号
部、１０６はデータ送信部、１０７は信号検出器、１０
８はゲート回路である。また、１１１は受信信号、１１
２は１１１０等化増＠後の受信貴生信号、１１３は同調
回路出力信号、１１４はコンパレータ出力信号、１１５
は信号検出器出力１６号。
は等化増幅器、１０２は同調回路、１０３はコンパレー
タ回路、１０４はＤＰＬＬ 、１０５は受信データ復号
部、１０６はデータ送信部、１０７は信号検出器、１０
８はゲート回路である。また、１１１は受信信号、１１
２は１１１０等化増＠後の受信貴生信号、１１３は同調
回路出力信号、１１４はコンパレータ出力信号、１１５
は信号検出器出力１６号。
１１６はＤＰＬＬ入力信号、１１７はＤＰＬＬ出力信号
。
。
１１８は送信信号、１１９はスタート符号検出出力。
１２０はストップ符号検出出力である。
第２図は第１図の各信号のタイミングチャートである。
図に示すように、ＤＰＬＬ入力信号は受信再生信号中の
スタート符号とストップ符号の検出結果の位相で制御さ
れ、ＤＰＬＬの動作としてはＩＩ＋ 。
スタート符号とストップ符号の検出結果の位相で制御さ
れ、ＤＰＬＬの動作としてはＩＩ＋ 。
期間中は引込動作また、Ｔ２勘間中はフリーラン動作と
なる。したがって送信信号の先頼部分のクロックはＤＰ
ＬＬがフリーランとなることから送信データ用の送出ク
ロックはジッターがなく本発明の目的とする送信信号の
ジッター成分をなくすることができる。
なる。したがって送信信号の先頼部分のクロックはＤＰ
ＬＬがフリーランとなることから送信データ用の送出ク
ロックはジッターがなく本発明の目的とする送信信号の
ジッター成分をなくすることができる。
尚、送受信信号のフレーム長は信号の先頭部にスタート
符号が、また信号終了部にストップ符号が付加されてい
れば可変長で良い。
符号が、また信号終了部にストップ符号が付加されてい
れば可変長で良い。
また、信号検出器で８喪となるスタート、ストップ符号
検出信号は受信データ復号部で検出した信号分利用でき
、信号検出器としては簡単なセット、リセットフリップ
フロップで良と考える。
検出信号は受信データ復号部で検出した信号分利用でき
、信号検出器としては簡単なセット、リセットフリップ
フロップで良と考える。
以上説明したように本発明は、ＤＰＬＬの入力信号全阻
止する阻止ゲートと阻止ゲートに接続する信号検出器を
追加することにより送信信号かジッターのないものとな
り、データ通信における符号量干渉を全低減できる効果
かある。
止する阻止ゲートと阻止ゲートに接続する信号検出器を
追加することにより送信信号かジッターのないものとな
り、データ通信における符号量干渉を全低減できる効果
かある。
第１図は本発明の一実施例のブロック図、第２図は第１
図の動作を示すタイミングチャートである。 １０１・・・・・・等化増幅器、１０２・・・・・・同
調回路、１０３・・・・・・コンパレータ回Ｍ、１０４
・・・・・・ディジタル位相制御発掘器、１０５・・・
・・・受信データ復号部、１０６・・・・・・データ送
出部、１０７・・・・・・信号検出器、１１１・・・・
・・受信信号、１１２・・・・・・受信杏成信号、１１
３・・・・・・同調回路出力信号、１１４・・・・・−
コンパレータ出力（ｇ号、１１５・・・・・・ゲート信
号、１１６・・・・・・ＤＰＬＬ入力信号、１１７・・
・・・・ＤＰＬＬ出力信号、１１８・・・・・・送信信
号、１１９・・・・・・スタート符号慣用出力、１２０
・・・・・・ストップ符号検出出力。
図の動作を示すタイミングチャートである。 １０１・・・・・・等化増幅器、１０２・・・・・・同
調回路、１０３・・・・・・コンパレータ回Ｍ、１０４
・・・・・・ディジタル位相制御発掘器、１０５・・・
・・・受信データ復号部、１０６・・・・・・データ送
出部、１０７・・・・・・信号検出器、１１１・・・・
・・受信信号、１１２・・・・・・受信杏成信号、１１
３・・・・・・同調回路出力信号、１１４・・・・・−
コンパレータ出力（ｇ号、１１５・・・・・・ゲート信
号、１１６・・・・・・ＤＰＬＬ入力信号、１１７・・
・・・・ＤＰＬＬ出力信号、１１８・・・・・・送信信
号、１１９・・・・・・スタート符号慣用出力、１２０
・・・・・・ストップ符号検出出力。
Claims (1)
- タイミング信号を受信データから抽出する半二重通信用
のデータ伝送装置において、受信信号中の先頭にあるス
タート符号にてセットし、受信信号中の終了点にあるス
トップ符号にてリセットする信号検出器を設置し、該信
号検出器のセット期間中のみ、受信データから抽出した
タイミング信号がディジタル位相制御発振器に入力する
ように制御したことを特徴とするデータ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61026325A JPS62183634A (ja) | 1986-02-07 | 1986-02-07 | デ−タ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61026325A JPS62183634A (ja) | 1986-02-07 | 1986-02-07 | デ−タ伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62183634A true JPS62183634A (ja) | 1987-08-12 |
Family
ID=12190256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61026325A Pending JPS62183634A (ja) | 1986-02-07 | 1986-02-07 | デ−タ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62183634A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03258134A (ja) * | 1990-03-08 | 1991-11-18 | Fujitsu Ltd | シリアル信号送信回路 |
-
1986
- 1986-02-07 JP JP61026325A patent/JPS62183634A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03258134A (ja) * | 1990-03-08 | 1991-11-18 | Fujitsu Ltd | シリアル信号送信回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH055711Y2 (ja) | ||
| US4528661A (en) | Ring communications system | |
| US4661965A (en) | Timing recovery circuit for manchester coded data | |
| US3654492A (en) | Code communication frame synchronization system | |
| US4229825A (en) | Synchronizing circuit for a digital arrangement | |
| US5418496A (en) | Serial data clock recovery circuit using dual oscillator circuit | |
| JPS62183634A (ja) | デ−タ伝送装置 | |
| US5825834A (en) | Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor | |
| JPS62183633A (ja) | デ−タ伝送装置 | |
| US6075831A (en) | FIFO and system synchronization system and method | |
| US3155773A (en) | System for synchronously detecting signals in the presence of noise | |
| JP3230308B2 (ja) | リング型ｌａｎ | |
| CA1245306A (en) | Real time network receiver system fast settling amplifier | |
| JPH04142823A (ja) | データ伝送方式 | |
| JP2558119B2 (ja) | 送受信回路 | |
| SU1741282A2 (ru) | Устройство дл приема биимпульсных сигналов | |
| JPH0834457B2 (ja) | 同期式伝送システムの受信カウンタ位相同期回路 | |
| KR100211333B1 (ko) | 디지탈 음성신호의 동기 조절장치 | |
| JPS63125029A (ja) | 調歩同期信号発生回路 | |
| KR950001927B1 (ko) | 디지탈 데이타 동기 신호 검출회로 | |
| JPH08256181A (ja) | バースト通信用自動利得リセット回路 | |
| SU1525930A1 (ru) | Устройство дл приема относительного биимпульсного сигнала | |
| JPS63146540A (ja) | 調歩同期式信号伝送装置 | |
| SU1474658A1 (ru) | Устройство ввода асинхронного цифрового потока | |
| JPH02226932A (ja) | Ｃｍｉ符号の受信装置 |