JP2702324B2 - フレーム同期検出回路 - Google Patents
フレーム同期検出回路Info
- Publication number
- JP2702324B2 JP2702324B2 JP3213241A JP21324191A JP2702324B2 JP 2702324 B2 JP2702324 B2 JP 2702324B2 JP 3213241 A JP3213241 A JP 3213241A JP 21324191 A JP21324191 A JP 21324191A JP 2702324 B2 JP2702324 B2 JP 2702324B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- synchronization
- detection circuit
- signal
- frame synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明はデジタルデータ伝送に関
し、特に同期フレームの付加された非同期データの同期
確立に関するものである。
し、特に同期フレームの付加された非同期データの同期
確立に関するものである。
【０００２】
【従来の技術】従来のフレーム同期検出回路は汎用の集
積回路から構成されていた。
積回路から構成されていた。
【０００３】
【発明が解決しようとする課題】上述した従来のフレー
ム同期検出回路は、ｎマルチフレームをカウントするた
めのカウンタや、同期保護のためのＯＫカウンタ、ＮＧ
カウンタから構成され、また、種々の多重方式による保
護段数の違いから生じるセレクタ回路を実現するための
多くの集積回路から構成されているので、回路が大規模
になり、パッケージ上の実装スペースおよび経済性に適
さない欠点があった。
ム同期検出回路は、ｎマルチフレームをカウントするた
めのカウンタや、同期保護のためのＯＫカウンタ、ＮＧ
カウンタから構成され、また、種々の多重方式による保
護段数の違いから生じるセレクタ回路を実現するための
多くの集積回路から構成されているので、回路が大規模
になり、パッケージ上の実装スペースおよび経済性に適
さない欠点があった。
【０００４】
【課題を解決するための手段】このような欠点を除去す
るために本発明は、非同期データからフレームを引き込
み同期を確立するフレーム同期検出回路において、マル
チフレーム数がｎ（ｎ＝２０）の多重方式に応じた同期
保護機能を有するシーケンシャルＲＯＭと、同期保護を
する際の比較ポイントとなるｎマルチフレームのｎマル
チフレーム位置を検出する機能を有するフレーム一致点
検出回路とを備え、入力されたフレームデータからフレ
ーム同期点を検出するようにしたものである。
るために本発明は、非同期データからフレームを引き込
み同期を確立するフレーム同期検出回路において、マル
チフレーム数がｎ（ｎ＝２０）の多重方式に応じた同期
保護機能を有するシーケンシャルＲＯＭと、同期保護を
する際の比較ポイントとなるｎマルチフレームのｎマル
チフレーム位置を検出する機能を有するフレーム一致点
検出回路とを備え、入力されたフレームデータからフレ
ーム同期点を検出するようにしたものである。
【０００５】
【作用】本発明によるフレーム同期検出回路において
は、種々の多重方式に応じた同期保護を行い、非同期デ
ータから同期を検出する。
は、種々の多重方式に応じた同期保護を行い、非同期デ
ータから同期を検出する。
【０００６】
【実施例】図１は、本発明によるフレーム同期検出回路
の一実施例を示す系統図である。同図において、１はフ
レーム一致点検出回路、２はＯＯＦ変化点検出回路、３
および６はＲＯＭ、４および７はラッチ回路、５，１０
および１２はクロック入力端子、８はゲート回路、９は
ＯＯＦ出力端子、１１はパワーオンリセット入力端子、
１３はフレームデータ入力端子、１４は多重方式区分信
号入力端子であり、ＲＯＭ３と６はシーケンシャルＲＯ
Ｍを構成する。
の一実施例を示す系統図である。同図において、１はフ
レーム一致点検出回路、２はＯＯＦ変化点検出回路、３
および６はＲＯＭ、４および７はラッチ回路、５，１０
および１２はクロック入力端子、８はゲート回路、９は
ＯＯＦ出力端子、１１はパワーオンリセット入力端子、
１３はフレームデータ入力端子、１４は多重方式区分信
号入力端子であり、ＲＯＭ３と６はシーケンシャルＲＯ
Ｍを構成する。
【０００７】フレームデータ入力端子１３からの入力さ
れたフレームデータは、フレーム一致点検出回路１で、
ｎマルチフレームのｎマルチフレーム目でレベル「Ｈ」
になるようなＣＭＰ信号に再生され、ＲＯＭ６に入力さ
れる。また、同期確立中で「Ｈ」レベル、非同期中で
「Ｌ」レベルを示すＯＯＦ信号はＯＯＦ変化点検出回路
２を介して図２（ｂ）に示すようなＤＥＴＯＯＦ信号に
再生され、ＲＯＭ６に入力される。
れたフレームデータは、フレーム一致点検出回路１で、
ｎマルチフレームのｎマルチフレーム目でレベル「Ｈ」
になるようなＣＭＰ信号に再生され、ＲＯＭ６に入力さ
れる。また、同期確立中で「Ｈ」レベル、非同期中で
「Ｌ」レベルを示すＯＯＦ信号はＯＯＦ変化点検出回路
２を介して図２（ｂ）に示すようなＤＥＴＯＯＦ信号に
再生され、ＲＯＭ６に入力される。
【０００８】ＲＯＭ６では、ＯＯＦ信号（図２（ａ））
がレベル「Ｌ」の場合に、ｎマルチフレームをカウント
するＣ０〜Ｃ４信号（ 図２（e）〜（ｉ））がバイナリ
ーで（ｎ−１）を示しかつＣＭＰ信号（２図（ｃ））が
レベル「Ｌ」のとき「Ｌ」を示すＲＳＴ′信号（２図
（ｑ））の生成を行ったり、ＯＯＦ信号にかかわらずＤ
ＥＴＯＯＦ信号が「Ｌ」でＦ６４ｋ／８−（図２
（ｄ））が「Ｈ」レベルのときＣ０′〜Ｃ４′信号（図
２（ｊ）〜（ｎ））をオール「Ｈ」で出力したり、ま
た、Ｃ０〜Ｃ４信号がバイナリーで（ｎ−１）のとき
「Ｈ」を示す２０＋／≠２０−信号（マルチフレーム数
ｎ＝２０）やＣＭＰ信号が「Ｈ」のとき「Ｈ」を示すＯ
Ｋ＋／ＮＧ′−信号（図２（ｐ））の生成を行う。
がレベル「Ｌ」の場合に、ｎマルチフレームをカウント
するＣ０〜Ｃ４信号（ 図２（e）〜（ｉ））がバイナリ
ーで（ｎ−１）を示しかつＣＭＰ信号（２図（ｃ））が
レベル「Ｌ」のとき「Ｌ」を示すＲＳＴ′信号（２図
（ｑ））の生成を行ったり、ＯＯＦ信号にかかわらずＤ
ＥＴＯＯＦ信号が「Ｌ」でＦ６４ｋ／８−（図２
（ｄ））が「Ｈ」レベルのときＣ０′〜Ｃ４′信号（図
２（ｊ）〜（ｎ））をオール「Ｈ」で出力したり、ま
た、Ｃ０〜Ｃ４信号がバイナリーで（ｎ−１）のとき
「Ｈ」を示す２０＋／≠２０−信号（マルチフレーム数
ｎ＝２０）やＣＭＰ信号が「Ｈ」のとき「Ｈ」を示すＯ
Ｋ＋／ＮＧ′−信号（図２（ｐ））の生成を行う。
【０００９】なお、図２において、（ａ）〜（ｉ）に示
す信号はＲＯＭ６の入力信号であり、（ｊ）〜（ｑ）は
出力信号であり、Ｃ０〜Ｃ４信号はラッチ回路７への入
力信号、Ｃ０′〜Ｃ４′信号はラッチ後の信号である。
す信号はＲＯＭ６の入力信号であり、（ｊ）〜（ｑ）は
出力信号であり、Ｃ０〜Ｃ４信号はラッチ回路７への入
力信号、Ｃ０′〜Ｃ４′信号はラッチ後の信号である。
【００１０】一方、ＲＯＭ３では、種々の多重方式に応
じた同期保護を行うために、セレクタ信号Ｍによって保
護段数を変えられるが、図３，図４では、特に図３が後
方保護−連続６段、図４が前方保護−１６段中８段を例
にして示す。
じた同期保護を行うために、セレクタ信号Ｍによって保
護段数を変えられるが、図３，図４では、特に図３が後
方保護−連続６段、図４が前方保護−１６段中８段を例
にして示す。
【００１１】図３で示すように、ｎ＋／≠ｎ−信号（図
３（ｉ））が「Ｈ」でかつＯＫ＋／ＮＧ−信号（図３
（ｊ））が「Ｈ」ならＯＫカウンタ（４ビットから成る
２進数）ＯＫＣ０〜ＯＫＣ３（図３（ａ）〜（ｄ））を
インクリメントし、６つめのＯＫのときＯＫＣ０〜ＯＫ
Ｃ３を「Ｌ」，ＯＯＦ′（図３（ｒ））を「Ｈ」にし、
フレーム同期信号であるＯＯＦ信号（図３（ｈ））をＯ
ＯＦ出力端子９に出力する。なお、図３において、
（ａ）〜（ｊ）は入力信号、（ｋ）〜（ｒ）は出力信号
を示し、ダッシュ（′）の有無の意味はＣ０〜Ｃ４，Ｃ
０′〜Ｃ４′信号と同様である。
３（ｉ））が「Ｈ」でかつＯＫ＋／ＮＧ−信号（図３
（ｊ））が「Ｈ」ならＯＫカウンタ（４ビットから成る
２進数）ＯＫＣ０〜ＯＫＣ３（図３（ａ）〜（ｄ））を
インクリメントし、６つめのＯＫのときＯＫＣ０〜ＯＫ
Ｃ３を「Ｌ」，ＯＯＦ′（図３（ｒ））を「Ｈ」にし、
フレーム同期信号であるＯＯＦ信号（図３（ｈ））をＯ
ＯＦ出力端子９に出力する。なお、図３において、
（ａ）〜（ｊ）は入力信号、（ｋ）〜（ｒ）は出力信号
を示し、ダッシュ（′）の有無の意味はＣ０〜Ｃ４，Ｃ
０′〜Ｃ４′信号と同様である。
【００１２】次に、図４で示すように、ｎ＋／≠ｎ−信
号（図４（ｉ））が「Ｈ」でかつＯＫ＋／ＮＧ−信号
（図４（ｊ））が「Ｈ」ならＯＫカウンタＯＫＣ０〜Ｏ
ＫＣ３（図４（ａ）〜（ｄ））をインクリメントし、ｎ
＋／≠ｎ−信号が「Ｈ」でかつＯＫ＋／ＮＧ−信号が
「Ｌ」ならＮＧカウンタＮＧＣ０〜ＮＧＣ２信号（図４
（ｅ）〜（ｇ））をインクリメントし、８つめのＮＧの
ときＯＫカウンタ並びにＮＧカウンタをオール「Ｌ」に
し、ＯＯＦ′信号（図４（ｒ））を「Ｌ」にする。
号（図４（ｉ））が「Ｈ」でかつＯＫ＋／ＮＧ−信号
（図４（ｊ））が「Ｈ」ならＯＫカウンタＯＫＣ０〜Ｏ
ＫＣ３（図４（ａ）〜（ｄ））をインクリメントし、ｎ
＋／≠ｎ−信号が「Ｈ」でかつＯＫ＋／ＮＧ−信号が
「Ｌ」ならＮＧカウンタＮＧＣ０〜ＮＧＣ２信号（図４
（ｅ）〜（ｇ））をインクリメントし、８つめのＮＧの
ときＯＫカウンタ並びにＮＧカウンタをオール「Ｌ」に
し、ＯＯＦ′信号（図４（ｒ））を「Ｌ」にする。
【００１３】以上のような処理をＲＯＭ３，ＲＯＭ６内
で行うことにより、ｎマルチフレームの１マルチフレー
ム目で「Ｈ」に立ち上がるようなＯＯＦ信号が得られ、
同期が確立される。
で行うことにより、ｎマルチフレームの１マルチフレー
ム目で「Ｈ」に立ち上がるようなＯＯＦ信号が得られ、
同期が確立される。
【００１４】
【発明の効果】以上説明したように本発明は、種々の多
重方式に応じた同期保護機能を有するシーケンシャルＲ
ＯＭと、ｎマルチフレームのｎマルチフレーム位置を検
出する機能を有するフレーム一致点検出回路とを備え、
入力されたフレームデータからフレーム同期点を検出す
ることにより、非同期データから同期を検出できる効果
がある。
重方式に応じた同期保護機能を有するシーケンシャルＲ
ＯＭと、ｎマルチフレームのｎマルチフレーム位置を検
出する機能を有するフレーム一致点検出回路とを備え、
入力されたフレームデータからフレーム同期点を検出す
ることにより、非同期データから同期を検出できる効果
がある。
【図１】本発明によるフレーム同期検出回路の一実施例
を示す系統図である。
を示す系統図である。
【図２】ＲＯＭ内の処理を示すタイムチャートである。
【図３】ＲＯＭ内の処理を示すタイムチャートである。
【図４】ＲＯＭ内の処理を示すタイムチャートである。
１ フレーム一致点検出回路 ２ ＯＯＦ変化点検出回路 ３，６ ＲＯＭ ４，７ ラッチ回路 ５，１０，１２ クロック入力端子 ８ ゲート回路 ９ ＯＯＦ出力端子 １１ パワーオンリセット入力端子 １３ フレームデータ入力端子 １４ 多重方式区分信号入力端子
Claims (1)
- 【請求項１】 非同期データからフレームを引き込み同
期を確立するフレーム同期検出回路において、マルチフ
レーム数がｎ（ｎ＝２０）の多重方式に応じた同期保護
機能を有するシーケンシャルＲＯＭと、前記同期保護を
する際の比較ポイントとなるｎマルチフレームのｎマル
チフレーム位置を検出する機能を有するフレーム一致点
検出回路とを備え、入力されたフレームデータからフレ
ーム同期点を検出することを特徴とするフレーム同期検
出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3213241A JP2702324B2 (ja) | 1991-07-31 | 1991-07-31 | フレーム同期検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3213241A JP2702324B2 (ja) | 1991-07-31 | 1991-07-31 | フレーム同期検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0537512A JPH0537512A (ja) | 1993-02-12 |
| JP2702324B2 true JP2702324B2 (ja) | 1998-01-21 |
Family
ID=16635859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3213241A Expired - Lifetime JP2702324B2 (ja) | 1991-07-31 | 1991-07-31 | フレーム同期検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2702324B2 (ja) |
-
1991
- 1991-07-31 JP JP3213241A patent/JP2702324B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0537512A (ja) | 1993-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0637746A (ja) | フレーム同期制御方式 | |
| JPH04269035A (ja) | スクランブラー回路 | |
| JPH05304519A (ja) | フレーム同期回路 | |
| JP2744690B2 (ja) | フレーム同期回路 | |
| US4714892A (en) | Differential phase shift keying demodulator | |
| JP2702324B2 (ja) | フレーム同期検出回路 | |
| US5113417A (en) | Frame detection system | |
| JPH09181714A (ja) | フレーム同期信号検出装置 | |
| JP2000286922A (ja) | 伝送速度検出回路 | |
| US4191849A (en) | Data synchronization circuit | |
| JP3487701B2 (ja) | フレームカウンタ | |
| US6885714B1 (en) | Independently roving range control | |
| JP3412927B2 (ja) | フレーム同期回路 | |
| JP2870242B2 (ja) | 競合形同期保護回路 | |
| JP2897404B2 (ja) | データ伝送装置及び方法 | |
| JP3010634B2 (ja) | フレーム同期多重処理方式 | |
| JP2675566B2 (ja) | フレーム同期検出装置 | |
| JPH0818549A (ja) | マルチフレーム同期保護回路 | |
| JP3067568B2 (ja) | クロック抽出回路 | |
| SU1171993A1 (ru) | Рекурсивный цифровой фильтр | |
| KR0135335B1 (ko) | 디에스3(ds3)통신 시스템에서의 경보표시신호(ais)검출회로 | |
| JPH10145343A (ja) | 多重伝送回路 | |
| JPH11187006A (ja) | Ｐｃｍディジタル通信装置 | |
| JPH11239121A (ja) | ディジタル通信装置 | |
| JPS6316934B2 (ja) |