JPH04211532A - ワードインターリーブ方式多重信号の分離装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ワードインタリーブ方
式により多重化された高次群信号を低次群信号に分離す
るワードインタリーブ方式多重信号の分離装置に関し、
特にかかる分離を行う際の低次群信号の誤同期防止技術
に関する。かかる分離装置は例えばワードインタリーブ
方式多重変換装置などに用いられる。

【０００２】近年、宛先制御形の通信方式などのフレキ
シブルなネットワークを構築するために、多重化は低次
群信号をワード単位に多重化して高次群信号を形成する
ワードインタリーブ方式が主流となっている。

【０００３】

【従来の技術】図１１にはワードインタリーブ方式多重
信号のフォーマットの一例が示される。図中、ＴＲＢ１
〜ＴＲＢｎはｎ個の低次群信号、ＨＤＳ１はこれらの低
次群信号ＴＲＢ１〜ＴＲＢｎをワード単位に多重化した
高次群信号である。各低次群信号ＴＲＢ１〜ＴＲＢｎは
各々１ワードを構成するフレーム同期ワードＦＡＷ（Ｆ
ｌａｍｅ　Ａｌｉｇｎｍｅｎｔ　Ｗｏｒｄ）とそれに続
く複数のデータワードＤＷ−１、ＤＷ−２・・・からな
り、高次群信号ＨＤＳ１はこれら各低次群信号ＴＲＢ１
〜ＴＲＢｎのフレーム同期ワードＦＡＷをフレームの先
頭部分に集め、その後に各低次群信号ＴＲＢ１〜ＴＲＢ
ｎのデータワードＤＷ１、ＤＷ２・・・を順番に続けて
多重化したフォーマットとなる。

【０００４】また図１２にはワードインタリーブ方式多
重信号のフォーマットの他の例が示される。この例では
低次群信号ＴＲＢ１〜ＴＲＢｎの１ワードは２４Ｂ１Ｐ
符号形式となっており、２４ビットのデータビットと１
ビットのパリティビットからなる２５ビットで１ワード
が形成される。フレーム同期ワードＦＡＷは１ワード長
よりも短く、フレーム同期ワードＦＡＷを収容する先頭
ワードでは残りビット部分にデータＤＷ−０が挿入され
る。高次群信号ＨＤＳ２は前述同様に上記低次群信号Ｔ
ＲＢ１〜ＴＲＢｎをワード単位に多重化するものである
から、高次群信号ＨＤＳ２のフレームの先頭部分にはフ
レーム同期ワードＦＡＷ、データワードＤＷ−０、パリ
ティビットＰからなる各低次群信号ＴＲＢ１〜ＴＲＢｎ
の先頭ワードが集められて多重化されこれに続いて各低
次群信号ＴＲＢ１〜ＴＲＢｎのデータワードが順次に多
重化されたフォーマットとなる。

【０００５】このワードインタリーブ方式で多重化され
た図１１の高次群信号ＨＤＳ１から各低次群信号ＴＲＢ
１〜ＴＲＢｎを分離する方法を図１３を参照して以下に
説明する。なお、この例では説明を簡単にするために、
低次群信号ＴＲＢの数を「３」としている。

【０００６】図示するように、受信側で、高次群信号Ｈ
ＤＳ１中における目的とする低次群信号ＴＲＢのワード
（フレーム同期ワードＦＡＷと各データワードＤＷ−１
、ＤＷ−２・・・）に同期したウィンドウＷＤ１〜ＷＤ
３を各低次群信号ＴＲＢ１〜ＴＲＢ３についてそれぞれ
発生する。各ウィンドウＷＤ１〜ＷＤ３の幅はワード長
となる。ここでウィンドウＷＤ１は低次群信号ＴＲＢ１
の分離用、ウィンドウＷＤ２は低次群信号ＴＲＢ２の分
離用、ウィンドウＷＤ３は低次群信号ＴＲＢ３の分離用
のものである。

【０００７】これらのウィンドウＷＤ１〜ＷＤ３はロー
アクティブとなっており、“Ｌ”期間中は高次群信号Ｈ
ＤＳ１を通し、“Ｈ”期間中は遮断することで、高次群
信号ＨＤＳ１から低次群信号ＴＲＢ１〜ＴＲＢ３を分離
する。つまりウィンドウＷＤ１によって高次群信号ＨＤ
Ｓ１から低次群信号ＴＲＢ１（すなわちフレーム同期ワ
ードＦＡＷ１、データワードＤＷ１−１、ＤＷ１−２、
ＤＷ１−３・・・）が分離され、ウィンドウＷＤ２によ
って高次群信号ＨＤＳ１から低次群信号ＴＲＢ２（すな
わちフレーム同期ワードＦＡＷ２、データワードＤＷ２
−１、ＤＷ２−２、ＤＷ２−３・・・）が分離され、同
様にウィンドウＷＤ３によって低次群信号ＴＲＢ３が分
離される。

【０００８】同じように、図１２のフォーマットの高次
群信号ＨＤＳ２も、図１４に示されるように同様なウィ
ンドウＷＤ１〜ＷＤ３を用いて低次群信号ＴＲＢ１〜Ｔ
ＲＢ３に分離される。

【０００９】このようなウィンドウを作成するためには
、高次群信号ＨＤＳ中の各低次群信号ＴＲＢ１〜ＴＲＢ
３のフレーム同期ワードＦＡＷ１〜ＦＡＷ３を検出する
必要がある。すなわち１ワードのビット数とビットレー
トは既知であるからウィンドウのパターンは作成できる
ので、各低次群信号ＴＲＢ１〜ＴＲＢ３のフレーム同期
ワードＦＡＷ１〜ＦＡＷ３を検出することでその位相に
ウィンドウの位相を合わせればよい。

【００１０】従来、インタリーブ方式多重信号を分離す
る分離装置におけるこのようなフレーム同期ワードＦＡ
Ｗを検出する回路は高次群信号を処理する回路側に設け
られている。すなわち既知のフレーム同期ワードＦＡＷ
のパターンと高次群信号ＨＤＳを比較し、一致した時に
フレーム同期ワードＦＡＷを検出したものとし、その位
相にウィンドウの位相を合わせるものである。

【００１１】

【発明が解決しようとする課題】従来の方式では、高次
群信号を処理する回路側において、高速な高次群信号Ｈ
ＤＳから直接にフレーム同期ワードＦＡＷの検出を行っ
ている。したがってその検出回路としては高速動作の可
能な高速回路が必要となる。しかしながら、かかる高速
回路は消費電力が大きい。また、かかる高速回路は比較
的に高価であり、回路規模も大きなものとなる。

【００１２】本発明はかかる事情に鑑みてなされたもの
であり、その目的とするところは、フレーム同期ワード
の検出回路を低次群信号処理回路側に設けるという構想
に基づき、ワードインタリーブ方式の高次群信号の分離
を行う分離装置の消費電力低減を図ることにある。また
本発明はかかる分離装置における低次群信号分離の際の
誤同期を防止することも目的とする。

【００１３】

【課題を解決するための手段】図１は本発明に係る原理
説明図である。本発明に係るワードインタリーブ方式多
重信号の分離装置は、第１の形態として、図１の〔Ａ〕
に示されるように、ワードインタリーブ方式で多重化さ
れた高次群信号から低次群信号を分離するための所定パ
ターンのウィンドウを発生するウィンドウ発生部１０１
と、ウィンドウ発生部１０１からのウィンドウを用いて
高次群信号から低次群信号を分離するデマルチプレクサ
１０２と、デマルチプレクサ１０２で分離された分離信
号中からフレーム同期信号を検出するフレーム同期信号
検出部１０３とを備え、ウィンドウ発生部１０１はフレ
ーム同期信号検出部１０３でフレーム同期信号が検出さ
れていない期間中その発生するウィンドウの位相を周期
的にシフトし、フレーム同期信号が検出された時にその
シフトを停止するように構成される。

【００１４】また本発明に係るワードインタリーブ方式
多重信号の分離装置は、第２の形態として、上述の分離
装置において、ウィンドウ発生部１０１からデマルチプ
レクサ１０２に供給するウィンドウの長さを、フレーム
同期信号検出部１０３でフレーム同期信号が検出されて
いない期間中はフレーム同期信号長とし、フレーム同期
信号が検出された時に低次群信号のワード長とするウィ
ンドウ幅変更部１０４を更に備えて構成される。

【００１５】また本発明に係るワードインタリーブ方式
多重信号の分離装置は、第３の形態として、図１の〔Ｂ
〕に示されるように、ワードインタリーブ方式で多重化
された高次群信号から低次群信号を分離するための所定
パターンのウィンドウを発生するウィンドウ発生部１０
１と、ウィンドウ発生部１０１からのウィンドウを用い
て高次群信号から低次群信号を分離するデマルチプレク
サ１０２と、デマルチプレクサ１０２で分離された分離
信号中からフレーム同期信号を検出するフレーム同期信
号検出部１０３と、デマルチプレクサ１０２で分離され
た分離信号中のエラー検出信号を用いて低次群信号のエ
ラー検出を行うエラー検出部１０５と、フレーム同期信
号検出部１０３とエラー検出部１０５の検出信号に基づ
いて同期状態を検出する同期検出部１０６とを備え、ウ
ィンドウ発生部１０１は同期検出部１０６で同期状態が
検出されていない期間中その発生するウィンドウの位相
を周期的にシフトし、同期状態が検出された時にそのシ
フトを停止するように構成される。

【００１６】また本発明に係るワードインタリーブ方式
多重信号の分離装置は、上述の各形態の分離装置におい
て、ウィンドウ発生部１０１におけるウィンドウ位相の
周期的なシフトが、高次群信号のビットクロックとは独
立的に所定周期のシフト信号を発生するシフト信号発生
部からのシフト信号により行われるように構成される。

【００１７】

【作用】第１の形態の分離装置では、低次群信号の処理
側にフレーム同期信号検出部１０３が置かれており、デ
マルチプレクサ１０２で高次群信号から低次群信号への
分離に用いるウィンドウ発生部１０１からのウィンドウ
の位相を、フレーム同期信号検出部１０３によりフレー
ム同期信号が検出されるまで、周期的に位相シフトさせ
ている。そしてフレーム同期信号検出部１０３でフレー
ム同期信号が検出された時には、フレーム同期がとれた
ものとしてウィンドウ発生部１０１におけるウィンドウ
位相のシフトを停止させている。

【００１８】また、第２の形態の分離装置では、フレー
ム同期信号の長さが低次群信号の１ワード長よりも短い
多重信号を分離する際の誤同期を防止するために、ウィ
ンドウの幅をウィンドウ幅変更部１０４により、同期が
とれるまではフレーム同期信号の長さとして誤同期を防
止し、同期がとれた後は低次群信号の１ワード長として
いる。

【００１９】また、第３の形態の分離装置では、上述同
様フレーム同期信号の長さが低次群信号の１ワード長よ
りも短い多重信号を分離する際の誤同期を防止するため
に、デマルチプレクサ１０２で分離された分離信号が正
常か否かをエラー検出部１０５で検出し、このエラー検
出部１０５とフレーム同期信号検出部１０３の検出信号
に基づき同期がとれた状態を検出し、この同期検出部１
０６の検出結果に基づき同期がとれるまではウィンドウ
発生部１０１のウィンドウ位相を周期的にシフトさせ、
同期がとれた時にはシフトを停止している。ウィンドウ
発生部１０１におけるウィンドウ位相の周期的なシフト
は、高次群信号のビットクロックとは独立的に所定周期
で発生されるシフト信号発生部からのシフト信号により
行うことができ、これによりシフト信号を高次群信号の
ビットクロックを分周して得る場合に比べて回路規模を
小さくできる。

【００２０】

【実施例】以下、図面を参照して本発明の実施例を説明
する。なお以下の各図において同一の参照符号は同一の
回路要素を表すものとする。図２には本発明の一実施例
としてのインタリーブ方式分離装置が示される。この実
施例では説明を簡単にするため高次群信号ＨＤＳは３つ
の低次群信号ＴＲＢ１〜ＴＲＢ３を多重化したものとし
ている。また多重信号としては図１１のフォーマットの
ものが用いられる。

【００２１】図中、１はデマルチプレクサであり、高次
群信号ＨＤＳ１が入力され、それを後述のウィンドウ発
生器２からのウィンドウＷＤ１〜ＷＤ３を用いて多重化
前の低次群信号ＴＲＢ１〜ＴＲＢ３に分離する回路であ
る。ここでは、デマルチプレクサ１で分離された低次群
信号ＴＲＢ１に関する分離信号をＤＭ１、低次群信号Ｔ
ＲＢ２に関する分離信号をＤＭ２、低次群信号ＴＲＢ３
に関する分離信号をＤＭ３とする。

【００２２】デマルチプレクサ１の各分離信号ＤＭ１〜
ＤＭ３は副デマルチプレクサ３■〜３■にそれぞれ別々
に入力されて処理されて低次群信号ＴＲＢ１〜ＴＲＢ３
となる。各副デマルチプレクサ３■〜３■は同一の構成
であり、それぞれフレーム同期ワード検出回路４、各種
の付加ビット分離回路５、受信チャネル盤６等からなる
。

【００２３】フレーム同期ワード検出回路４は分離信号
ＤＭ中からフレーム同期ワードＦＡＷの検出を行う回路
であり、フレーム同期ワードＦＡＷを検出した時にＦＡ
Ｗ検出信号ＤＥＴを出力してウィンドウ発生器２に与え
る。なお、このフレーム同期ワード検出回路４は所定段
数の後方同期保護を行っており、フレーム同期ワードＦ
ＡＷを所定回数検出した時に初めてＦＡＷ検出信号ＤＥ
Ｔを出力するものである。

【００２４】付加ビット分離回路５は分離信号ＤＭ中の
各種の付加ビットを分離する回路である。また受信チャ
ネル盤６はそれに入力される分離信号ＤＭが付加ビット
分離回路５で分離されたビットに相当する部分が歯抜け
状態になっているので、その部分をＰＬＬ等で再生して
平滑化する回路である。

【００２５】ウィンドウ発生器２は高次群信号ＨＤＳ１
のビットクロックＣＬＫを取り込み、これを分周して前
述のウィンドウＷＤ１〜ＷＤ３を生成してデマルチプレ
クサ１に与える回路である。ビットクロックＣＬＫは高
次群信号ＨＤＳ１をＰＬＬ回路などに入力して生成する
。生成されるウィンドウＷＤ１〜ＷＤ３はそのままでは
低次群信号ＴＲＢ１〜ＴＲＢ３の各ワード（フレーム同
期ワードＦＡＷや各データワードＤＷ等）に同期してい
ないので、ウィンドウ発生器２は各副デマルチプレクサ
３■〜３■からＦＡＷ検出信号ＤＥＴ１〜ＤＥＴ３を受
信し、これらのＦＡＷ検出信号ＤＥＴ１〜ＤＥＴ３に基
づいて、高次群信号ＨＤＳ１中の各ワードの位相と各ウ
ィンドウＷＤ１〜ＷＤ３の位相とを合わせる機能を持っ
ている。

【００２６】図３にはウィンドウ発生器２の詳細な構成
例が示される。図示のように、高次群信号ＨＤＳ１から
抽出されたビットクロックＣＬＫはクロック禁止回路２
２を経て分周＆ウィンドウ生成回路２１に入力され、こ
の分周＆ウィンドウ生成回路２１で分周されて各ウィン
ドウＷＤ１〜ＷＤ３が生成される。また各副デマルチプ
レクサ３■〜３■からのＦＡＷ検出信号ＤＥＴ１〜ＤＥ
Ｔ３はオアゲート２３に入力されて論理和がとられる。 オアゲート２３は各ＦＡＷ検出信号ＤＥＴ１〜ＤＥＴ３
が同時に入力された時にシフト禁止信号ＳＩを生成して
シフト禁止回路２４に送出する。

【００２７】シフトトリガ発生回路２５は高次群信号Ｈ
ＤＳ１のビットクロックＣＬＫを多段にわたり分周して
所定周期Ｔｓ　のシフトパルスＳＰを生成する回路であ
る。このシフトパルスＳＰの発生周期Ｔｓ　は高次群信
号ＨＤＳ１の１フレーム長以上（通常、数フレーム長で
あり、フレーム同期ワード検出回路４における保護段数
以上）である。シフトパルスＳＰはシフト禁止回路２４
を経てクロック禁止回路２２に供給される。クロック禁
止回路２２はシフトパルスＳＰが入力された時にはビッ
トクロックＣＬＫの通過を１ビットだけ禁止し（すなわ
ち高次群信号ＨＤＳ１のビットクロックＣＬＫを１ビッ
トだけ抜き取って出力する）、それにより分周＆ウィン
ドウ生成回路２１で生成されるウィンドウＷＤ１〜ＷＤ
３を１ビット分の位相だけシフトさせる。

【００２８】シフト禁止回路２４はオアゲート２３から
シフト禁止信号ＳＩを受け取っていない時（すなわち何
れかの副デマルチプレクサ３■〜３■におけるフレーム
同期ワード検出回路４がフレーム同期ワードＦＡＷを検
出していない時）にはシフトトリガ発生回路２５からの
シフトパルスＳＰをそのままクロック禁止回路２２に通
過させる。一方、シフト禁止信号ＳＩを受け取った時（
すなわち各副デマルチプレクサ３■〜３■におけるフレ
ーム同期ワード検出回路４が全てフレーム同期ワードＦ
ＡＷを検出した時）にはシフトパルスＳＰの通過を禁止
し、クロック禁止回路２２によるウィンドウＷＤ１〜Ｗ
Ｄ３の１ビットシフト動作を停止させる。

【００２９】図４には受信チャネル盤６の詳細な構成例
が示される。受信チャネル盤６はメモリ部６１、コード
変換部６２、書込みクロックタイミング部６３、読出し
クロックタイミング部６４、ＰＬＬ部６５等を含み構成
される。入力データはメモリ部６１に書込みクロックＷ
ＣＬＫで書き込まれ、この書込みクロックで動作するＰ
ＬＬ部６５の出力に基づき生成される読出しクロックＲ
ＣＬＫでメモリ部６１から読み出される。受信チャネル
盤６への入力信号は付加ビット分離回路５で各種付加ビ
ットが分離されているため書込みクロックは歯抜けにな
っているが、ＰＬＬ部６５の介在で読出しクロックは平
滑化され、分離信号の歯抜け部分が修復される。コード
変換部６２は修復後の分離信号を、低次群のハイアラー
キによって決まるコード例えば１４０Ｍｂｐｓ　ではＣ
ＭＩ（Ｃｏｄｅｄ　Ｍａｒｋ　Ｉｎｖｅｒｓｉｏｎ）に
変換して低次群信号ＴＲＢとして出力する。

【００３０】この実施例の分離装置の動作が以下に説明
される。高次群信号ＨＤＳ１がデマルチプレクサ１に入
力されると、デマルチプレクサ１では、ウィンドウ発生
器２から供給される各ウィンドウＷＤ１〜ＷＤ３の部分
だけ高次群信号ＨＤＳ１をそれぞれ通過させることによ
り、分離信号ＤＭ１〜ＤＭ３をそれぞれ生成して出力す
る。この場合、最初は各ウィンドウＷＤ１〜ＷＤ３が高
次群信号ＨＤＳ１中の各低次群信号ＴＲＢ１〜ＴＲＢ３
の各ワードに位相同期していないため、各低次群信号Ｔ
ＲＢ１〜ＴＲＢ３のフレーム同期ワードＦＡＷ１〜ＦＡ
Ｗ３は不完全な形でしか分離できず、したがって各副デ
マルチプレクサ３■〜３■におけるフレーム同期ワード
検出回路４はフレーム同期ワードＦＡＷを検出すること
ができず、ウィンドウ発生器２にはＦＡＷ検出信号ＤＥ
Ｔ１〜ＤＥＴ３は入力されない。

【００３１】この結果、ウィンドウ発生器２は、シフト
パルスＳＰの発生周期Ｔｓ　（一般には高次群信号ＨＤ
Ｓ１の数フレーム長）ごとに、その生成するウィンドウ
ＷＤ１〜ＷＤ３の位相を高次群信号ＨＤＳ１の１ビット
クロック分ずつ逐次に位相シフトさせていく。このウィ
ンドウの１ビット位相シフト動作を発生周期Ｔｓ　で繰
り返すことにより、やがてウィンドウ発生器２が生成す
るウィンドウＷＤ１〜ＷＤ３の位相が高次群信号ＨＤＳ
１中における各低次群信号ＴＲＢ１〜ＴＲＢ３のワード
位相と一致する。すると、各副デマルチプレクサ３■〜
３■における各フレーム同期ワード検出回路４は、デマ
ルチプレクサ１で分離された各分離信号ＤＭ１〜ＤＭ３
中からフレーム同期ワードＦＡＷ１〜ＦＡＷ３をそれぞ
れ検出することになり、このフレーム同期ワード検出を
所定の保護段数分だけ行うと、それぞれＦＡＷ検出信号
ＤＥＴ１〜ＤＥＴ３をウィンドウ発生器２に出力する。

【００３２】すると、ウィンドウ発生器２においては、
オアゲート２３からシフト禁止信号ＳＩが発生され、こ
のシフト禁止信号ＳＩによりシフト禁止回路２４がシフ
トトリガ発生回路２５からのシフトパルスＳＰの通過を
禁止し、クロック禁止回路２２によるウィンドウＷＤ１
〜ＷＤ３の位相シフト動作を停止させる。この結果、生
成されるウィンドウＷＤ１〜ＷＤ３の位相は高次群信号
ＨＤＳ１中の低次群信号ＴＲＢ１〜ＴＲＢ３のワード位
相に一致したままで固定され、以降、フレーム同期状態
が維持されてデマルチプレクサ１は低次群信号ＴＲＢ１
〜ＴＲＢ３を正しい位相で分離することができる。

【００３３】本発明の実施にあたっては種々の変形形態
が可能である。例えば前述の実施例では、ウィンドウＷ
Ｄ１〜ＷＤ３を１ビットずつシフトさせる周期Ｔｓ　を
定めるためのシフトパルスＳＰを発生するシフトトリガ
発生回路を、高次群信号ＨＤＳ１のビットクロックＣＬ
Ｋを分周する回路により構成した。しかし、この周期Ｔ
ｓ　はクロックＣＬＫの周期に比べて極めて長いので、
分周回路としてはかなり多段分周のものが必要となり、
その回路規模が大きくなる。そこで、シフトリトガ発生
回路としては、高次群信号ＨＤＳ１のクロックＣＬＫを
多段に分周する分周回路のかわりに、周期Ｔｓ　のシフ
トパルスＳＰを独立的に発生するパルス発生器を用いる
ものであってもよい。このパルス発生器が発生する周期
Ｔｓ　は高次群信号ＨＤＳ１のクロックＣＬＫとは同期
していないが、ウィンドウの位相シフトは高次群信号Ｈ
ＤＳ１のクロックＣＬＫに同期する必要はないので、非
同期でも十分であり、かかるパルス発生器を使用したこ
とでフレーム同期検出に支障が生じることはない。そし
て、かかるパルス発生器は高次群信号ＨＤＳ１のクロッ
クＣＬＫを分周するシフトトリガ発生回路２５よりも回
路規模を小さくすることができる。

【００３４】図５には本発明の他の変形例が示される。 上述の実施例の分離装置は図１１に示されるフォーマッ
トの高次群信号ＨＤＳ１に対しては有効に動作するもの
であるが、図１２のフォーマットの高次群信号ＨＤＳ２
に対しては誤動作を生じる可能性がある。

【００３５】すなわち、図１２のフォーマットの高次群
信号ＨＤＳ２では、フレーム同期ワードＦＡＷの長さが
低次群信号ＴＲＢの１ワード長よりも短くなっているの
で、図１５に示されるように、ウィンドウＷＤの位相が
低次群信号ＴＲＢのワード位相と完全に一致していない
状態でも（図１５にはウィンドウが半ワード長ずれた状
態が示されている）、デマルチプレクサ１はその分離信
号ＤＭ中にフレーム同期ワードＦＡＷを完全な形で分離
することができる。したがって副デマルチプレクサ３■
〜３■におけるフレーム同期ワード検出回路４はウィン
ドウ位相と高次群信号ＨＤＳ２中の低次群信号ＴＲＢ１
〜ＴＲＢ３のワード位相が一致していない状態でもフレ
ーム同期ワードＦＡＷ１〜ＦＡＷ３を検出してＦＡＷ検
出信号ＤＥＴ１〜ＤＥＴ３を出力することになる。

【００３６】この結果、ウィンドウ発生器２はウィンド
ウ位相とワード位相が一致していない状態すなわち誤同
期状態でも、ウィンドウの位相シフト動作を停止してし
まい、よってデマルチプレクサ１で高次群信号ＨＤＳ２
から各低次群信号ＴＲＢ１〜ＴＲＢ３が適切に分離され
ていないにもかかわらず、その状態がそのまま維持され
てしまう。

【００３７】図５の変形例装置はかかる問題を解決した
ものであり、図１２のフォーマットの高次群信号ＨＤＳ
２に対しても正しく動作する回路である。この変形例装
置が前述の実施例装置と相違する点は、各副デマルチプ
レクサ３■〜３■にディジタルエラー検出回路８と同期
検出回路９が備えられていることである。

【００３８】ディジタルエラー検出回路８は図１２のフ
ォーマットの低次群信号中に含まれるパリティビットＰ
を用いて、デマルチプレクサ１で分離した分離信号ＤＭ
のパリティチェックを行う回路である。すなわち、本例
では低次群信号ＴＲＢ１〜ＴＲＢ３が２４Ｂ１Ｐ符号形
式であり２４ビットのデータビットと１ビットのパリテ
ィビットＰで１ワードを形成しており、多重化はこのワ
ード単位で行われて高次群信号ＨＤＳ２が形成されてい
る。パリティビットＰはワード中の“１”の数が偶数に
なるように付されている。したがってデマルチプレクサ
１においてウィンドウにより高次群信号ＨＤＳ２が適切
な位相でワード単位に正しく区切られていれば、伝送路
障害などがない限り、パリティエラーは検出されないが
、ウィンドウが図１６のように適切な位相からずれてい
る場合には、ワードの後半から次のワードの前半までを
切り出すことになり、この中の“１”の数が偶数である
とは限らないから頻繁にパリティエラーが発生すること
になる。ディジタルエラー検出回路８はかかるパリティ
エラーの発生を検出しその回数を計数するものであり、
単位時間あたりのパリティエラーの発生回数が多く異常
であり同期がとれていないと判断される場合に同期エラ
ー信号ＥＲＲを出力するよう構成される。この同期エラ
ー信号ＥＲＲはパリティエラーの検出回数が大の時に“
Ｈ”レベル、小である時に“Ｌ”レベルとなる。

【００３９】同期検出回路９は図６に示されるようにＤ
形フリップフロップで構成されており、そのデータ入力
端子Ｄには正極電源電圧Ｖｃｃすなわち“Ｈ”レベル信
号が入力され、そのクロック入力端子ＣＫにはディジタ
ルエラー検出回路８からの同期エラー信号ＥＲＲが入力
され、そのリセット入力端子ＲＳＴにはフレーム同期ワ
ード検出回路４からフレーム同期ワードＦＡＷを検出し
た時に発生されるＦＡＷ検出信号ＤＥＴが入力される。 この例ではこのＦＡＷ検出信号ＤＥＴはフレーム同期ワ
ードＦＡＷを検出した時に“Ｌ”、検出していない時に
“Ｈ”となるものとする。Ｄ形フリップフロップは“Ｈ
”のＦＡＷ検出信号ＤＥＴ（すなわちリセット入力ＲＳ
Ｔ）の“Ｌ”から“Ｈ”への立上がりでリセットされる
。したがって、同期検出回路９は同期エラー信号ＥＲＲ
（すなわちクロック入力ＣＫ）の“Ｌ”から“Ｈ”への
立上がりでデータ入力Ｄ（すなわち“Ｈ”レベル）を取
り込んでデータ出力Ｑとして出力し、ＦＡＷ検出信号Ｄ
ＥＴが“Ｈ”へ立ち上がることでデータ出力Ｑを“Ｌ”
にリセットするように動作する。このデータ出力Ｑは同
期検出信号ＳＹＮＣとして前述の実施例のＦＡＷ検出信
号ＤＥＴの代わりにウィンドウ発生器２に送られる。

【００４０】この変形例装置の動作が図７を参照して以
下に説明される。ここで図７は同期検出回路９の各部信
号のタイムチャートである。いまデマルチプレクサ１に
おける高次群信号ＨＤＳ２の分離にあたって、ウィンド
ウ発生器２からのウィンドウの位相がずれているものと
する。この場合、ディジタルエラー検出回路８はパリテ
ィエラーを連続して検出するため、パリティエラー検出
を示す“Ｈ”レベルの同期エラー信号ＥＲＲを出力する
。一方、ウィンドウ位相がずれている場合でも、図１６
に示されるように、デマルチプレクサ１で分離された分
離信号ＤＭの１ワード長の中にフレーム同期ワードＦＡ
Ｗが入っている場合には、フレーム同期ワード検出回路
４はフレーム同期ワードＦＡＷを検出することができる
ので、“Ｌ”のＦＡＷ検出信号ＤＥＴを出力することに
なるが、この状態は誤同期状態である。この場合、ＦＡ
Ｗ検出信号ＤＥＴは同期エラー発生器９にリセット入力
ＲＳＴとして入力され、ディジタルエラー検出回路８か
らの周期エラー信号ＥＲＲは“Ｈ”であるので、そのデ
ータ出力Ｑ（すなわち同期検出信号ＳＹＮＣ）は“Ｌ”
に維持される。

【００４１】各副デマルチプレクサ３■〜３■における
同期検出信号ＳＹＮＣ１〜ＳＹＮＣ３が“Ｌ”である時
には、前述の実施例で説明したように、ウィンドウ発生
器２においてウィンドウＷＤ１〜ＷＤ３が定期的に１ビ
ットずつシフトされていくので、やがて高次群信号ＨＤ
Ｓ２中の各低次群信号ＴＲＢ１〜ＴＲＢ３のワード位相
とウィンドウの位相とが一致する。すると、分離信号Ｄ
Ｍ中のパリティエラーは減少するので、ディジタルエラ
ー検出回路８からの周期エラー信号ＥＲＲはエラー検出
回数が少ないことを表す“Ｌ”となる。なお、この周期
エラー信号ＥＲＲはそのかわり目で最初は若干ばたつい
て“Ｌ”と“Ｈ”を繰り返す。この時の周期エラー信号
ＥＲＲの立上がりで同期検出回路９から出力される同期
検出信号ＳＹＮＣは“Ｈ”となり、同期引込み状態とな
る。

【００４２】各副デマルチプレクサ３■〜３■の同期検
出信号ＳＹＮＣ１〜ＳＹＮＣ３が“Ｈ”となると、ウィ
ンドウ発生器２は前述同様の動作によりウィンドウの位
相シフトを停止する。これにより図１２のフォーマット
の高次群信号ＨＤＳ２であっても正しい位相でフレーム
同期をとりつつ低次群信号ＴＲＢ１〜ＴＲＢ３を分離す
ることができる。

【００４３】なお、正しい位相でフレーム同期がとられ
ている状態であっても伝送路障害などによりパリティエ
ラーは発生し得る。例えば図７中の同期エラー信号ＥＲ
Ｒｕ　の場合である。しかしこの場合でも、フレーム同
期ワード検出回路４がフレーム同期ワードＦＡＷを検出
している限りそのＦＡＷ検出信号ＤＥＴは“Ｌ”であり
、よって同期検出回路９はリセットされることはなく、
その出力の同期検出信号ＳＹＮＣは“Ｈ”が継続される
ので、ウィンドウ発生器２でウィンドウ位相が誤ってシ
フトされることはない。

【００４４】伝送路障害が更に進行してしまった場合に
は、周期エラー信号ＥＲＲは連続的に“Ｈ”となり、ま
たフレーム同期ワード検出回路４もフレーム同期ワード
検出不能となってそのＦＡＷ検出信号ＤＥＴを“Ｈ”に
する。このＦＡＷ検出信号ＤＥＴの立上がりで同期検出
回路９はリセットされてその出力の同期検出信号ＳＹＮ
Ｃを“Ｌ”とする。すなわち同期外れ状態となる。する
と、この状態ではウィンドウ発生器２におけるウィンド
ウ位相シフト動作が再開され、再び同期引込みを行うよ
うにウィンドウ位相を定期的にシフトさせていく。

【００４５】図８には本発明の更に他の変形例が示され
る。この変形例装置も前述の図５の変形例装置と同様に
図１２のフォーマットの多重信号ＨＤＳ２を正しく分離
するためのものである。この変形例装置の基本的構成は
図２に示したものと同様であるが、ウィンドウ発生器２
の構成が図８に示されるようにウィンドウ発生器２０に
変更されている点が異なる。すなわち、図８において、
ウィンドウ発生器２０における分周＆ウィンドウ生成回
路２１、クロック禁止回路２２、オアゲート２３、シフ
ト禁止回路２４、シフトトリガ発生回路２５の構成は前
述の図３で説明したものと同じであるが、相違点として
、分周＆ウィンドウ生成回路２１で生成された各ウィン
ドウＷＤ１〜ＷＤ３が更にウィンドウ幅変更回路２６■
〜２６■にそれぞれ入力され、このウィンドウ幅変更回
路２６■〜２６■から出力されたウィンドウ＊ＷＤ１〜
＊ＷＤ３がデマルチプレクサ１に入力されるようになっ
ており、このウィンドウ幅変更回路２６■〜２６■は位
相の同期時と非同期時で出力するウィンドウ＊ＷＤ１〜
＊ＷＤ３の幅を変更するように構成されている。

【００４６】各ウィンドウ幅変更回路２６■〜２６■は
分周＆ウィンドウ生成回路２１からのウィンドウＷＤが
入力されるシフトレジスタ２７と、そのシフトレジスタ
２７のｍビット目のシフト出力Ｑｍ　とシフト禁止信号
ＳＩが入力されるＮＯＲゲート２８と、シフトレジスタ
２７の０ビット目のシフト出力ＱｏとＮＯＲゲート２８
の出力Ｓ２８が入力されるＯＲゲート２９を含み構成さ
れており、ＯＲゲート２９の出力がウィンドウ＊ＷＤと
してデマルチプレクサ１へ送出されるようになっている
。 シフトレジスタ２７は入力されたウィンドウＷＤをシフ
ト出力Ｑｏ　からそのまま出力すると共に、シフト出力
Ｑｍ　からはそのウィンドウＷＤをｍビット分遅延させ
て出力することになる。ここで高次群信号ＨＤＳ２中の
各低次群信号ＴＲＢ１〜ＴＲＢ３の１ワード長はｎビッ
トであり、フレーム同期ワードＦＡＷの長さをｍビット
であり、図１２で説明したようにｎ＞ｍである。

【００４７】以下、この変形例装置の動作が図９、図１
０を参照して説明される。まず、全体的な動作について
図９を参照して説明する。ウィンドウ発生器２における
分周＆ウィンドウ生成回路２１によりウィンドウＷＤ１
〜ＷＤ３が生成され、このウィンドウＷＤ１〜ＷＤの位
相が非同期時（すなわちウィンドウ位相が高次群信号Ｈ
ＤＳ２中の低次群信号ＴＲＢ１〜ＴＲＢ３のワードの先
頭位相に一致していない時）に１ビットずつ定期的にシ
フトされていく動作は図２の実施例で説明したのと同様
である。ただし、この非同期時においては、分周＆ウィ
ンドウ生成回路２１で生成されるウィンドウＷＤ１〜Ｗ
Ｄ３の幅はｎビットであるが、デマルチプレクサ１に供
給されるウィンドウ＊ＷＤ１〜＊ＷＤ３の幅は図９に示
されるようにウィンドウ幅変更回路２６■〜２６■によ
ってｍビットに狭められている。

【００４８】このようにデマルチプレクサ１に供給され
るウィンドウ＊ＷＤ１〜＊ＷＤ３の幅がフレーム同期ワ
ードＦＡＷ１〜ＦＡＷ３の幅であるｍビットに一致して
いる場合には、各副デマルチプレクサ３■〜３■におけ
るフレーム同期ワード検出回路４でフレーム同期ワード
ＦＡＷ１〜ＦＡＷ３が検出されたタイミングでは、デマ
ルチプレクサ１に供給されるウィンドウ＊ＷＤ１〜＊Ｗ
Ｄ３の先頭位相は高次群信号ＨＤＳ２中の各低次群信号
ＴＲＢ１〜ＴＲＢｎのワードの先頭位相と正しく一致す
ることになり、フレーム同期がとれた状態となる。

【００４９】そこで、このフレーム同期がとれた時点で
、ウィンドウ発生器２０によるウィンドウ位相のシフト
動作を停止し、かつデマルチプレクサ１に供給されるウ
ィンドウ＊ＷＤ１〜＊ＷＤ３の幅を、ウィンドウ幅変更
回路２６■〜２６■によりワード長である元のｎビット
に変更する。このようにすれば、以降はデマルチプレク
サ１はｎビットワード幅のウィンドウ＊ＷＤ１〜＊ＷＤ
３により高次群信号ＨＤＳ２から各低次群信号ＴＲＢ１
〜ＴＲＢｎを分離することができ、同期引込みが完了し
たことになる。

【００５０】このウィンドウ幅変更回路２６■〜２６■
の詳細な動作が図１０を参照して以下に説明される。ま
ず同期がとれていない状態では、ＯＲゲート２３からシ
フト禁止信号ＳＩが出力されておらず、この場合、ＮＯ
Ｒゲート２８からはシフトレジスタ２７でｍビット遅延
されたウィンドウＷＤがそのままＯＲゲート２９に出力
される。ＯＲゲート２９では、このＮＯＲゲート２８と
シフトレジスタ２７のシフト出力Ｑｏ　とを比較し、両
者が“Ｌ”である区間だけ“Ｌ”レベルのウィンドウ＊
ＷＤを出力する。したがって図１０からも分かるように
、このウィンドウ＊ＷＤの幅はｍビットすなわちフレー
ム同期ワードＦＡＷの幅となる。

【００５１】一方、ウィンドウ位相が順次にシフトされ
た結果、同期がとれた状態となった時には、各副デマル
チプレクサ３■〜３■のフレーム同期ワード検出回路４
から同期検出信号ＤＥＴ１〜ＤＥＴ３が出力されてＯＲ
ゲート２３からシフト禁止信号ＳＩが出力されることに
なり、その結果、ＮＯＲゲート２８はシフトレジスタ２
７からのシフト出力Ｑｍ　の通過を禁止し、常に“Ｌ”
を出力するようになる。すると、ＯＲゲート２９はＮＯ
Ｒゲート２８とシフトレジスタ２７のシフト出力Ｑｏ　
が共に“Ｌ”の区間（すなわち図１０に示されるように
ｎビット幅）のウィンドウ＊ＷＤを生成してデマルチプ
レクサ１に送出する。これによりウィンドウ＊ＷＤの幅
は非同期時と同期時でｍビットからｎビットに変更され
る。

【００５２】

【発明の効果】以上に説明したように、本発明によれば
、フレーム同期ワードの検出回路を低次群信号処理回路
側に設けることにより、かかるフレーム同期ワード検出
回路での消費電力を低減することができる。また回路規
模の縮小やコストダウンも可能となる。また図５または
図８の変形例に示されるような構成とすることにより図
１２のようなフォーマットの高次群信号ＨＤＳ２に対し
ても誤同期を起こすことなく正しく低次群信号を分離す
ることができる。

【図面の簡単な説明】

【図１】本発明に係る原理説明図である。

【図２】本発明の一実施例としてのワードインタリーブ
方式多重信号の分離装置を示すブロック図である。

【図３】実施例装置におけるウィンドウ発生器の詳細構
成を示すブロック図である。

【図４】実施例装置における受信チャネル盤の詳細構成
を示すブロック図である。

【図５】本発明の変形例を示すブロック図である。

【図６】変形例装置における同期検出回路の詳細構成を
示す図である。

【図７】変形例装置における同期検出回路の各部信号の
タイムチャートである。

【図８】本発明の他の変形例を示すブロック図である。

【図９】他の変形例装置の動作を説明するためのタイム
チャートである。

【図１０】他の変形例装置のウィンドウ発生器の各部信
号のタイムチャートである。

【図１１】ワードインタリーブ方式多重信号のフォーマ
ットの一例を示す図である。

【図１２】ワードインタリーブ方式多重信号のフォーマ
ットの他の例を示す図である。

【図１３】図１１のフォーマットの多重信号の分離方法
を説明する図である。

【図１４】図１２のフォーマットの多重信号の分離方法
を説明する図である。

【図１５】図１２フォーマットの多重信号の分離におけ
る問題点を説明する図である。

【符号の説明】

１　　デマルチプレクサ ２、２０　　ウィンドウ発生器 ３■、３■、３■　　副デマルチプレクサ４　　フレー
ム同期ワード検出回路 ５　　各種付加ビット分離回路 ６　　受信チャネル盤 ８　　ディジタルエラー検出回路 ９　　同期検出回路 ２１　　分周＆ウィンドウ生成回路 ２２　　クロック禁止回路 ２３、２９　　ＯＲゲート ２４　　シフト禁止回路 ２５　　シフトトリガ発生回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　ワードインタリーブ方式で多重化され
   た高次群信号から低次群信号を分離するための所定パタ
   ーンのウィンドウを発生するウィンドウ発生部（１０１
   ）と、該ウィンドウ発生部からのウィンドウを用いて該
   高次群信号から低次群信号を分離するデマルチプレクサ
   （１０２）と、該デマルチプレクサで分離された分離信
   号中からフレーム同期信号を検出するフレーム同期信号
   検出部（１０３）とを備え、該ウィンドウ発生部は該フ
   レーム同期信号検出部でフレーム同期信号が検出されて
   いない期間中その発生するウィンドウの位相を周期的に
   シフトし、フレーム同期信号が検出された時にそのシフ
   トを停止するように構成されたワードインタリーブ方式
   多重信号の分離装置。
2. 【請求項２】　　上記ウィンドウ発生部から上記デマル
   チプレクサに供給するウィンドウの長さを、上記フレー
   ム同期信号検出部でフレーム同期信号が検出されていな
   い期間中はフレーム同期信号長とし、フレーム同期信号
   が検出された時に低次群信号のワード長とするウィンド
   ウ幅変更部（１０４）を更に備えた請求項１記載のワー
   ドインタリーブ方式多重信号の分離装置。
3. 【請求項３】　　　　ワードインタリーブ方式で多重化
   された高次群信号から低次群信号を分離するための所定
   パターンのウィンドウを発生するウィンドウ発生部（１
   ０１）と、該ウィンドウ発生部からのウィンドウを用い
   て該高次群信号から低次群信号を分離するデマルチプレ
   クサ（１０２）と、該デマルチプレクサで分離された分
   離信号中からフレーム同期信号を検出するフレーム同期
   信号検出部（１０３）と、上記デマルチプレクサで分離
   された分離信号中のエラー検出信号を用いて低次群信号
   のエラー検出を行うエラー検出部（１０５）と、該フレ
   ーム同期信号検出部と該エラー検出部の検出信号に基づ
   いて同期状態を検出する同期検出部（１０６）とを備え
   、該ウィンドウ発生部は該同期検出部で同期状態が検出
   されていない期間中その発生するウィンドウの位相を周
   期的にシフトし、同期状態が検出された時にそのシフト
   を停止するように構成されたワードインタリーブ方式多
   重信号の分離装置。
4. 【請求項４】　　上記ウィンドウ発生部におけるウィン
   ドウ位相の周期的なシフトは、上記高次群信号のビット
   クロックとは独立的に所定周期のシフト信号を発生する
   シフト信号発生部からのシフト信号により行われるよう
   に構成された請求項１〜３の何れかに記載のワードイン
   タリーブ方式多重信号の分離装置。