JPH02146835A - 多重化回路 - Google Patents

多重化回路

Info

Publication number
JPH02146835A
JPH02146835A JP63301345A JP30134588A JPH02146835A JP H02146835 A JPH02146835 A JP H02146835A JP 63301345 A JP63301345 A JP 63301345A JP 30134588 A JP30134588 A JP 30134588A JP H02146835 A JPH02146835 A JP H02146835A
Authority
JP
Japan
Prior art keywords
multiplexing
multiplexed
signal
circuit
multiplexing circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63301345A
Other languages
English (en)
Inventor
Takayuki Aoki
孝之 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63301345A priority Critical patent/JPH02146835A/ja
Publication of JPH02146835A publication Critical patent/JPH02146835A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多重化回路に関し、特に複数の被多重化信号か
らデータ列を取シ出して多重化する際に監視機能をもっ
た多重化回路に関する。
〔従来の技術〕
従来の多重化回路は、第3図のブロック図に示すように
、入力端子1〜4、選択制御パルス発生回路11.選択
多重回路12、出力端子5から構成され、入力端子1〜
4のそれぞれから入力される被多重化信号101〜10
4が選択多重回路12において多重化され、出力端子5
に多重化信号109′が出力される。こ\で被多重化信
号101〜104の各フレームは、Wj4図(a) 、
 (b) 、 (C) 、 (d)のフォーマット図に
示すように、■フレームチャネル多重化の場合、8ビツ
トの空きタイムスロ。
)SLのつぎに定められたタイばングでData 1〜
Data 4のテータ信号が配列されている。選択制御
パルス発生回路11は被多重化信号101〜104の各
フレームに共通の同期信号を入力し、この回路に格納さ
れている被多重化信号101〜104の多重化配列情報
にもとづいて選択多重回路12に多重化タイミングの制
御信号110を送る。この制御信号110により選択多
重回路12は第4図(e)のフォーマット図に示す多重
化信号109′を出力する。こ\で各フレームの頭にあ
る空きタイムスロ、)SLは、従来使われていなかった
。また、従来、回路の故障等により多重化が正常に行わ
れているかどうかを監視する機能が無かった。
〔発明が解決しようとする課題〕
上述した従来の多重化回路は、多重化が正常に行われた
ことの自己監視の機能が無いために故障が発生した場合
も故障箇所が診断できず、また、冗長搗成をとった場合
自動切替を行うことができず、信頼性が低いという欠点
があった。
〔課題を解決するための手段〕
本発明の多重化回路は、複数の被多重化信号の空きタイ
ムスロットのそれぞれに監視用パルスヲ挿入する複数の
バスパタン挿入回路と、前記監視用パルスが挿入された
複数の被多重化信号の多重を行う選択多重回路と、前記
複数の被多重化信号に共通した同期信号を入力し、前記
選択多重回路に多重化開始のフレーム位相同期信号を供
給する選択制御パルス発生回路と、前記選択多重回路の
出力信号に含まれる前記監視用パルスとあらかじめ記憶
されている正常な監視パルスのパタンとの照合を行い誤
りを監視するバスパタン検出回路とを有する6 〔実施例〕 次に、本発明について図面を参照して説明する。
第1図は本発明&施例のプロ、り図である。
第1図の実施例は、入力端子1〜4、出力端子5、バス
パタン挿入回路6〜9、バスパタン検出回路10、選択
制御パルス発生回路11.選択多重化回路12、監視出
力端子13から構成される。ここで軸来劉専判貴く入力
端子1〜4から入力された被多重化信号101−104
は、後述するバスパタン挿入回路6〜9経由選択制御パ
ルス発生(ロ)路の制御信号110によシ選択多重化回
路12において多重化され多重化信号109が出力され
る。
第2図(a) 、 (b) 、 (C) 、 (d)の
フォーマット図は本実施例のバスパタン挿入回路6〜9
によシ被多重化信号101〜104の空きタイムスロッ
トSLの8ビツトに監視用パルスを挿入した状態を示し
ている。すなわち被多重化信号lotには8ビツトのう
ちの最初の2ビツトを使用しゝゝ10“(またはゝゝO
1”)を挿入する。被多重化信号102には8ビツトの
うちの3番目と4番目の2ビツトを使用して11o//
(または“01“)を挿入する。
以降、順次被多重化信号103,104の空きタイムス
ロットにも監視用パルスが挿入される。このように各被
多重化信号に特有の監視パルスを挿入したバスパタン付
被多重化信号105〜108は、選択多重化回路12に
おいて、多重化されて第2図(e)K示す多重化信号1
09が得られる。パスパタン検出回路lOは、この監視
用パルスを検出してあらかじめ記憶されている監視用パ
ルスの正常なパタンと比較し、多重化が正常に行われた
かどうかを判定する。判定に不一致が検出されると監視
出力端子13にバスアラーム信号130が出力される。
なお、本実施例では8ビツトの空きタイムスロットを使
用し2ビツトづつ各被多重化信号に割当てたが、多重化
の数によシこの空きタイムスロットの数およびパルスの
組み合せを変えて監視を行うことが可能である。
〔発明の効果〕
以上説明したように本発明は、空きタイムスロ、トを利
用して監視用パルスを挿入することにより、自己の多重
化回路の監視が可能となる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図、第2図は本実
施例のフォーマット図、第3図は従来の多重化回路のプ
ロ、り図、第4図は従来例のフォーマ、ト図である。 1〜4・・・・・・入力端子、5・・・・・・出力端子
、6〜9・・・・・・バスパタン挿入回路、lo・・・
・・・バスパタン検出回路、11・・・・・・選択制御
パルス発生回路、12・・・・・・選択多重回路、13
・・・・・・監視出力端子、101〜104・・・・・
・被多重化信号、105〜108・・・・・・パスパタ
ン付被多重化信号、109・・・・・・多重化信号、1
10・・・・・・制御信号、130・・・・・・パスア
ラーム信号。 代理人 弁理士  内 原   晋 掻

Claims (1)

    【特許請求の範囲】
  1. 複数の被多重化信号の空きタイムスロットのそれぞれに
    監視用パルスを挿入する複数のパスパタン挿入回路と、
    前記監視用パルスが挿入された複数の被多重化信号の多
    重を行う選択多重回路と、前記複数の被多重化信号に共
    通した同期信号を入力し、前記選択多重回路に多重化開
    始のフレーム位相同期信号を供給する選択制御パルス発
    生回路と、前記選択多重回路の出力信号に含まれる前記
    監視用パルスとあらかじめ記憶されている正常な監視パ
    ルスのパタンとの照合を行い誤りを監視するパスパタン
    検出回路とを有することを特徴とする多重化回路。
JP63301345A 1988-11-28 1988-11-28 多重化回路 Pending JPH02146835A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63301345A JPH02146835A (ja) 1988-11-28 1988-11-28 多重化回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63301345A JPH02146835A (ja) 1988-11-28 1988-11-28 多重化回路

Publications (1)

Publication Number Publication Date
JPH02146835A true JPH02146835A (ja) 1990-06-06

Family

ID=17895749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63301345A Pending JPH02146835A (ja) 1988-11-28 1988-11-28 多重化回路

Country Status (1)

Country Link
JP (1) JPH02146835A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715404A (ja) * 1993-06-23 1995-01-17 Nec Corp 多重化装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715404A (ja) * 1993-06-23 1995-01-17 Nec Corp 多重化装置

Similar Documents

Publication Publication Date Title
JPH02146835A (ja) 多重化回路
JPS60199247A (ja) フレ−ムの同期方式
JP3048504B2 (ja) 信号検出回路及びフレーム同期回路
CA2088210A1 (en) Procedure for synchronizing circuit elements of a telecommunications system
KR100300147B1 (ko) 디멀티플렉싱 장치의 동작 체크 장치
JP3181485B2 (ja) 通信装置の監視システム
JP2959621B2 (ja) 装置内パス監視方式
US6201422B1 (en) State machine, semiconductor device and electronic equipment
JP3416860B2 (ja) フレーム同期通信方法
JP4441648B2 (ja) フレーム同期回路
JPS6323437A (ja) 同期検出回路
JP2500609B2 (ja) ケ―ブル誤接続監視方法
JP2528887B2 (ja) 時分割交換機の接続制御用信号処理方式
JPH08172485A (ja) クロスコネクト監視方式
JPH0730617A (ja) 装置内自己監視規制制御方式
JP2678814B2 (ja) 回線編集装置およびその回線試験方法
JPH02272988A (ja) 回線編集装置の通話路監視方式
JPS6232854B2 (ja)
JPS62147832A (ja) フレ−ム同期方法
JPH0575591A (ja) フレーム同期方式
JPH01128635A (ja) 試験方式
JPH033427B2 (ja)
JP2001069130A (ja) マルチフレーム同期検出回路
JPH07177115A (ja) 多重化装置および該多重化装置における障害の検出方法
JPH04242351A (ja) エラーパルス発生回路