JP3532490B2 - ロック検出器及びそれを用いた位相同期回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ロック検出用の電
子回路及び位相同期用電子回路に関わり、特にプルイン
レンジが狭くロック外れが問題となりやすいクロックデ
ータ再生（ＣＤＲ）回路、位相周波数比較器が使用でき
ない高周波の位相同期回路において確実にロックをさせ
るための電子回路に関わる。

【０００２】

【従来の技術】図１０に従来の第１の引込回路を備えた
位相同期回路を示す（参考文献：特開平８−１３０４６
８）。図において、位相比較器１ｆ、ループフィルタ２
ｆ、電圧制御発振器４ｆは位相同期部１５ｆを構成して
おり、信号入力端子１３ｆから入力される信号に位相同
期した信号が信号出力端子１４ｆから出力される。

【０００３】この位相同期部１５ｆの同期引込のために
引込回路１２ｆが設けられ、さらにこの引込回路１２ｆ
のオンオフを制御するためにロック検出器１１ｆが設け
られている。

【０００４】引込回路１２ｆは、位相同期部１５ｆがア
ンロック状態の場合に加算器３ｆを介して位相同期部１
５ｆに掃引信号を送出し、位相同期回路をロック状態に
させる働きを持つ。この掃引信号は、パルス発生器８ｆ
の出力信号を計数器９ｆで計数しＤ／Ａ変換器１０ｆで
電圧に変換することにより発生される。

【０００５】位相同期部１５ｆの同期状態（ロック状態
にあるか、アンロック状態にあるか）の判定はロック検
出器１１ｆにて行われる。発振器２０は位相比較器１ｆ
によりオンオフ制御され、位相同期部１５ｆがロック状
態の時に発振を停止、アンロック状態の時に発振するよ
うに動作する。発振器２０の出力は直流検波器６ｆによ
り検波され、この検波電圧は電圧比較器７ｆにて特に図
示しないが電圧比較器７ｆに内蔵または接続された基準
電圧と比較される。電圧比較器７ｆの出力によりパルス
発生器８ｆのオンオフが制御される。

【０００６】上記のような従来の引込回路を備えた位相
同期回路において、入力信号１３ｆのＳ／Ｎが良好な場
合には正常に引込動作を行うが、Ｓ／Ｎが悪い場合には
発振器６がノイズの影響を受けて正確な同期判定が出来
ず、安定な同期引き込みが出来ないという問題がある。

【０００７】この問題を改善するために考案された従来
の第２の引込回路を備えた位相同期回路を図１１に示
す。（参考文献：特開平８−１３０４６８）。図におい
て、位相比較器１ｇ、ループフィルタ２ｇ、電圧制御発
振器４ｇは位相同期部１５ｆを構成しており、信号入力
端子１３ｇから入力される信号に位相同期した信号が信
号出力端子１４ｇから出力される。

【０００８】この位相同期回路の同期引込のために引込
回路１２ｇが設けられ、さらにこの引込回路１２ｇのオ
ンオフを制御するためにロック検出器１１ｇが設けられ
ている。

【０００９】ロック検出器１１ｇは入力信号１３ｇのＳ
／Ｎが悪い場合でも正確な同期判定を行えるように工夫
されている。すなわち、周波数可変発振器２１は、位相
同期回路の同期状態に応じてオンオフ制御するのではな
く、同期状態に応じて発振周波数が変化するようにして
いる。周波数可変発振器２１の出力周波数は周波数弁別
器６ｇにて周波数弁別され直流電圧に変換された後、電
圧比較器７ｇにて基準電圧と比較されるので、同期状態
に応じて発振周波数が５〜６倍変化するよう選んでおけ
ば、Ｓ／Ｎが悪い場合でも同期状態の検出をより正確に
行うことができる。

【００１０】参考文献（特開平８−１３０４６８）によ
れば、周波数可変発振器２１としては例えばアステーブ
ルマルチバイブレータが使用でき、この時定数を位相比
較器１ｇの出力により可変調整することで同期状態の検
出を行うことができる。ここで、具体的な制御方法とし
ては、例えば位相比較器１ｇの出力パルス幅により周波
数可変発振器２１の発振周波数を制御するようにすれば
よい。アンロック状態の場合には、入力信号１３ｆと電
圧制御発振器４ｇの位相関係が出鱈目になるので、位相
比較器１ｆ出力にはロック状態の時よりも太いパルス幅
のパルスが現れ、これに対応した周波数可変発振器２１
の発振周波数を弁別することによりアンロック状態を判
別することができる。

【００１１】一方で、位相比較器１ｇに入力される周波
数が高い場合（例えば１ＧＨｚ以上）には、位相比較器
１ｇの出力パルス幅を検出することが困難となるため、
入力信号端子１３ｇに印加される入力信号と電圧制御発
振器４ｇの周波数差に相当するビート信号を検出し、ビ
ート信号が検出された場合にアンロック状態と判断する
方法が知られている（参考文献：Ｍｉｃｒｏｗａｖｅ
Ｊｏｕｒｎａｌ Ｖｏｌ．４２，Ｎｏ．９，１９９９，
ｐ．２２）。

【００１２】

【発明が解決しようとする課題】このように位相比較器
１ｇに入力される周波数が高い場合、従来の第２の引込
回路を備えた位相同期部１５ｆにおける周波数可変発振
器２１の時定数の制御にはビート信号を使用せざるを得
ないが、ビート信号を使用する場合、従来の第１の引込
回路を備えた位相同期回路と比較して、Ｓ／Ｎが悪い時
の同期判定の優位性があるとは言えなくなる。なぜなら
ば、ビート信号はアンロック時にしか発生しないので、
Ｓ／Ｎが悪い時の同期判定の正確さは、アンロック時に
のみ発振を起こすように制御される従来の第１の引込回
路を備えた位相同期回路と同じと考察されるためであ
る。すなわち、ビート信号を同期状態の判別に使用する
場合においては、従来の第２の引込回路を備えた位相同
期回路においても、Ｓ／Ｎ低下時の同期判定精度の悪化
の問題は解決されていない。

【００１３】本発明は、ビート信号の検出により同期状
態を判別する場合においても、かつＳ／Ｎが悪い時であ
っても、同期判定を正確に行うことを目的としてなされ
たものであり、Ｓ／Ｎが悪い時であっても確実に引き込
みを行う位相同期回路を提供することにある。

【００１４】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、位相比較器の出力信号の振幅を広帯域
増幅器等の振幅調整手段により調整することにより、位
相比較器出力にビート信号と雑音が混在するアンロック
状態と、位相比較器出力に雑音のみが含まれるロック状
態とで検波出力レベルに判別可能な差を生じさせること
を最も主要な特徴とする。

【００１５】振幅調整手段を挿入する本発明のロック検
出器においては、ビート信号成分と雑音成分とを同じ利
得で振幅調整することにより両成分の振幅差を拡大して
同期状態の判別の確度を高めることができる。ここで振
幅調整手段はビート信号が取りうる周波数範囲にわたっ
て利得が平坦であれば最も大きな効果が得られる。利得
が平坦でない場合でも効果は得られるが、利得が大きい
周波数帯域における雑音レベルが大きく調整され、利得
が小さい周波数帯域に生じたビート信号が小さく調整さ
れる場合に、検波出力における両者の差が減少し、電圧
比較器における判別可能な基準電圧範囲の減少を招く。

【００１６】

【００１７】

【００１８】

【発明の実施の形態】図１は本発明の位相同期回路の第
１の実施の形態を示す図である。図１において、数字符
号１ａは位相比較器、２ａはループフィルタ、３ａは加
算器、４ａは電圧制御発振器、５ａは振幅調整器、６ａ
は直流検波器、７ａは電圧比較器、８ａはパルス発生
器、９ａは計数器、１０ａはＤ／Ａ変換器、１１ａはロ
ック検出器、１２ａは引込回路、１３ａは信号入力端
子、１４ａは信号出力端子を表している。

【００１９】図２に本発明第１の実施の形態におけるタ
イムチャートを示す。ロック検出器１１ａは、位相比較
器１ａ、ループフィルタ２ａ、電圧制御発振器４ａから
構成される位相同期部１５ａの同期状態（ロック状態に
あるかアンロック状態にあるか）を検出して出力する。

【００２０】アンロック状態ではロック検出器１１ａは
ハイを出力し、この時にパルス発生器８ａは所定の周期
のパルスを発生する。計数器９ａは入力されるパルスを
計数し、デジタルデータとして出力する。このデジタル
データはＤ／Ａ変換器１０ａに入力され、デジタルデー
タに従ったアナログ直流電圧を出力する。Ｄ／Ａ変換器
１０ａの出力はループフィルタ２ａの出力電圧に加算さ
れた後、電圧制御発振器４ａに入力される。従って電圧
制御発振器４ａの入力電圧はＤ／Ａ変換器１０ａ出力に
より掃引されることになる。電圧制御発振器４ａの出力
周波数が位相同期部１５ａのロック周波数に近付くと、
位相同期回路特有のフィードバック制御が働き位相同期
部１５ａはロックされる。

【００２１】位相同期部１５ａがロックされると、ロッ
ク検出器１１ａ出力はローとなり、パルス発生器８ａは
パルスの発生を停止する。これにより計数器９ａはその
時点でのデジタルデータを保持し続けるので、Ｄ／Ａ変
換器１０ａは一定電圧を出力（すなわち保持）すること
になる。

【００２２】ロック時にＤ／Ａ変換器１０ａが一定電圧
を出力することは、電圧制御発振器４ａにオフセット電
圧を与えることに相当し、位相比較器１ａとループフィ
ルタ２ａが発生できる電圧範囲を超える範囲の電圧を電
圧制御発振器４ａに与えることが可能であることを意味
する。従って本発明の第１の実施の形態における位相同
期回路は、位相比較器の性能で決定されるロックレンジ
を遥かに超える、広いプルインレンジを得ることができ
る。

【００２３】ロック検出器１１ａは、振幅調整器５ａ、
直流検波器６ａ、電圧比較器７ａから構成される。位相
比較器１ａの出力には、ロック時には入力信号端子１３
ａから混入する雑音が含まれ、アンロック時には前記雑
音に加えて位相比較器１ａに入力される２信号の周波数
差に相当する周波数のビート信号が合まれる。振幅調整
器５ａは、位相比較器１ａの出力に含まれるビート信号
成分と雑音成分とを同じ利得で振幅調整する。ここで
は、振幅調整器５ａはビート信号が取り得る周波数範囲
にわたって利得が平坦である広帯域増幅器として説明す
る（図３）。直流検波器６ａはこの振幅調整された雑音
成分を含むビート信号を検波し、電圧比較器７ａはこの
検波された電圧レベルを特に図示しないが電圧比較器７
ａに内蔵または接続された基準電圧と比較し同期状態を
判別する。ビート信号成分と雑音成分とを同じ利得で振
幅調整することにより両成分の振幅差を拡大して同期状
態の判別の確度を高めることができる。利得が平坦でな
い場合でも効果は得られるが、利得が大きい周波数帯域
における雑音レベルが大きく調整され、利得が小さい周
波数帯域に生じたビート信号は小さく調整されるので、
検波出力における両者の差が減少し、電圧比較器７ａに
おける判別可能な基準電圧範囲の減少を招く。

【００２４】なお、直流検波器６ａはダイオードと積分
器の組み合わせで実現することができる。その場合、ダ
イオードの順方向電圧よりも小さい振幅、すなわち図４
における出力電圧の立上り点の電圧以下の入力信号は検
出することが出来ない。図４はダイオードと積分器の組
み合わせで直流検波器を実現した場合の入力振幅−出力
電圧特性を示した図である。ダイオードの順方向電圧に
対応する不感振幅Ｖｕが存在する。このような直流検波
器を直流検波器６ａとして使用する場合には、ビート信
号成分の振幅Ｖｂ（図５（ａ））は直流検波器６ａの不
感振幅Ｖｕよりも大きく（Ｖｂ＞Ｖｕ）なければなら
ず、これを満たすように振幅調整器５ａの利得を決定す
る。

【００２５】一方、図５（ｂ）に雑音成分の典型的な波
形とその平均的な振幅Ｖｎを示す。雑音成分の平均的な
振幅Ｖｎが直流検波器６ａの不感振幅Ｖｕよりも小さく
（Ｖｕ＞Ｖｎ）なると、直流検波器６ａの検波感度は雑
音成分に対して著しく小さくなる。すなわち、Ｖｎ＜Ｖ
ｕ＜Ｖｂの関係が満たされるように振幅調整器５ａの利
得を決定することにより、同期状態の判別の確度をさら
に高めることができる。

【００２６】図６は、図１におけるロック検出器１１ａ
の振幅調整器５ａの部分に入力電圧に対してヒステリシ
ス特性を有する履歴回路を適用した例で、第１の参考例
として示す。図６において、数字符号１ｃは位相比較
器、２ｃはループフィルタ、３ｃは加算器、４ｃは電圧
制御発振器、５０は履歴回路、６ｃは直流検波器、７ｃ
は電圧比較器、８ｃはパルス発生器、９ｃは計数器、１
０ｃはＤ／Ａ変換器、１１ｃはロック検出器、１２ｃは
引込回路、１３ｃは信号入力端子、１４ｃは信号出力端
子を表している。

【００２７】上記第１の参考例は第１の実施の形態と比
較してロック検出器１１ｃの構成が異なる。第１の参考
例におけるロック検出器１１ｃは、履歴回路５０、直流
検波器６ｃ、電圧比較器７ｃから構成される。履歴回路
５０は、入力電圧と出力電圧の間にヒステリシスが存在
する回路であり、ヒステリシスコンパレータ、シュミッ
ト回路、シュミットトリガタイプのデジタルゲートを等
がこの範疇に入る。増幅器に適当な帰還をかけることに
より実現することもできるし、あるいはトンネル効果な
どの物理現象を利用してヒステリシスを発生させる素子
を利用することもできる。ここでは履歴回路５０はヒス
テリシスコンパレータであるとして説明する。

【００２８】履歴回路５０に入力される信号の振幅が履
歴回路５０のヒステリシス幅よりも大きい場合には、そ
の信号は履歴回路５０を通過することができる。一方
で、ヒステリシス幅よりも小さい振幅の信号は阻止され
る。すなわち履歴回路５０のヒステリシス幅は、一定の
振幅以上の信号を通すか通さないかの振幅閾値の意味を
持つ。この振幅閾値をビート信号成分の振幅よりも小さ
く、かつ雑音成分の振幅よりも大きく選ぶことにより、
雑音成分を阻止することにより、両成分の振幅差を拡大
して同期状態の判別の確度を高めることができる。

【００２９】図７は、図１におけるロック検出器１１ａ
の振幅調整器５ａの部分に周波数弁別回路１６を適用し
た例で、第２の参考例として示す。 図７において、符
号１ｄは位相比較器、２ｄはループフィルタ、３ｄは加
算器、４ｄは電圧制御発振器、１６は周波数弁別回路、
６ｄは直流検波器、７ｄは電圧比較器、８ｄはパルス発
生器、９ｄは計数器、１０ｄはＤ／Ａ変換器、１１ｄは
ロック検出器、１２ｄは引込回路、１３ｄは信号入力端
子、１４ｄは信号出力端子を表している。

【００３０】第２の参考例においては第１の実施の形態
および第１の参考例と比較してロック検出器１１ｄの構
成が異なる。第２の参考例におけるロック検出器１１ｄ
は、周波数弁別回路１６、直流検波器６ｄ、電圧比較器
７ｄから構成される。周波数弁別回路１６は透過周波数
範囲をビート信号が取り得る周波数範囲に制限する。こ
のような周波数弁別回路１６は、ビート信号成分のスペ
クトルを保ったまま雑音成分の周波数範囲を減少させる
ので、直流検波後の両信号成分の電圧差を拡大し、同期
状態の判別の確度を高めることができる。これはビート
信号が限られた周波数範囲（位相比較器に入力される２
信号の差周波数程度）にしか現れないのに対して雑音は
これよりも広い周波数スペクトルを持つ事実を利用して
いる。

【００３１】透過周波数範囲をビート信号が取り得る周
波数範囲よりも大きく選んでも同様の効果は得られる。
例えば、ビート信号が取り得る最低周波数よりも低いカ
ットオフ周波数を持つハイパスフィルタや、ビート信号
が取りうる最高周波数よりも高いカットオフ周波数を持
つローパスフィルタ等を周波数弁別回路１６として使用
してもよい。しかしながら透過周波数範囲を広げると同
期状態の判別の確度を高める効果は減少する。

【００３２】図８は本発明の第２の実施の形態を示す回
路構成図である。図８において、数字符号１ｅは位相比
較器、２ｅはループフィルタ、３ｅは加算器、４ｅは電
圧制御発振器、５ｅは振幅調整回路、６ｅは直流検波
器、７ｅは電圧比較器、８ｅはパルス発生器、９ｅは計
数器、１０ｅはＤ／Ａ変換器、１１ｅはロック検出器、
１２ｅは引込回路、１３ｅは信号入力端子、１４ｅは信
号出力端子、１７はデータ発生器、１８はスイッチ、１
９は加算器を表している。

【００３３】第２の実施の形態は、第１の実施の形態に
データ発生器１７、スイッチ１８、加算器１９が付加さ
れた構成である。第１の実施の形態における位相同期部
１５ａでは、図２に示したようにアンロック状態からロ
ック状態へ遷移した時点での掃引電圧（Ｄ／Ａ変換器１
０ａの出力電圧）が保持され、その後のロック状態の期
間にわたって電圧制御発振器４ａにオフセット電圧とし
て与え続けられる。しかしながらこのオフセット電圧
は、アンロック状態とロック状態との境界に当たるの
で、ロック状態を継続する上で最適なオフセット電圧と
は言えない。ロック状態は掃引電圧のある電圧範囲で実
現するが、この電圧範囲の中程にオフセット電圧を設定
すれば、各部品の経年変化、温度変化など環境変化に対
して安定してロック状態が継続されると考えられる。

【００３４】このような、ロック状態を継続する上で最
適なオフセット電圧は、アンロック状態からロック状態
へ遷移した時点での掃引電圧に、ロック状態が実現する
掃引電圧範囲の約半分に相当する電圧を加算し（下駄を
履かせる）、十分にロックされた状態になる電圧に設定
することで発生することができる。図８に示す本発明の
位相同期回路の第２の実施の形態においては、データ発
生器１７はアナログ直流電圧である下駄電圧に相当する
ディジタル下駄データを発生し、スイッチ１８はロック
時にのみ下駄データを計数器９ｅの出力データにディジ
タル加算する仕組みになっている。図９に第２の実施の
形態の位相同期回路のタイムチャートを示す。アンロッ
ク状態からロック状態に遷移した時点で、データ発生器
１７は下駄データを出力し、Ｄ／Ａ変換器１０ｅには下
駄電圧分の飛びが現れる。

【００３５】第２の実施の形態の位相同期回路は、引込
回路１２ｅにデータ発生器１７を付加することにより、
ロック状態を安定して継続させることができる利点があ
る。

【００３６】

【発明の効果】振幅調整手段を挿入する本発明のロック
検出器は、ビート信号成分と雑音成分とを同じ利得で振
幅調整することにより両成分の振幅差を拡大して同期状
態の判別の確度を高めることができる。

【００３７】

【００３８】

【００３９】データ発生器を挿入する本発明の位相同期
回路は、環境変化に対してロック状態を安定して継続さ
せることができる利点がある。

【図面の簡単な説明】

【図１】本発明第１の実施の形態を示すブロック図。

【図２】本発明第１の実施の形態の動作を表すタイミン
グチャート図。

【図３】振幅調整器５ａの利得の周波数特性図。

【図４】直流検波器６ａの入力振幅−出力電圧特性図。

【図５】ビート信号成分及び雑音成分の波形図。

【図６】第１の参考例を示すブロック図。

【図７】第２の参考例を示すブロック図。

【図８】本発明第２の実施の形態を示すブロック図。

【図９】本発明第２の実施形態の動作を表すタイミング
チャート図。

【図１０】従来の引き込み回路を備えた位相同期回路の
ブロック図。

【図１１】従来の別の引き込み回路を備えた位相同期回
路のブロック図。

【符号の説明】

１ａ、１ｃ、１ｄ、１ｅ、１ｆ、１ｇ：位相比較器 ２ａ、２ｃ、２ｄ、２ｅ、２ｆ、２ｇ：ループフィルタ ３ａ、３ｃ、３ｄ、３ｅ、３ｆ、３ｇ：加算器 ４ａ、４ｃ、４ｄ、４ｅ、４ｆ、４ｇ：電圧制御発振器 ５ａ：振幅調整器 ６ａ、６ｃ、６ｄ、６ｅ、６ｆ、６ｇ：直流検波器 ７ａ、７ｃ、７ｄ、７ｅ、７ｆ、７ｇ：電圧比較器 ８ａ、８ｃ、８ｄ、８ｅ、８ｆ、８ｇ：パルス発生器 ９ａ、９ｃ、９ｄ、９ｅ、９ｆ、９ｇ：計数器 １０ａ、１０ｃ、１０ｄ、１０ｅ、１０ｆ、１０ｇ：Ｄ
／Ａ変換器 １１ａ、１１ｃ、１１ｄ、１１ｅ、１１ｆ、１１ｇ：ロ
ック検出器 １２ａ、１２ｃ、１２ｄ、１２ｅ、１２ｆ、１２ｇ：引
込回路 １３ａ、１３ｃ、１３ｄ、１３ｅ、１３ｆ、１３ｇ：入
力信号端子 １４ａ、１４ｃ、１４ｄ、１４ｅ、１４ｆ、１４ｇ：出
力信号端子 １５ａ、１５ｆ、１５ｇ：位相同期部 １６：周波数弁別回路 １７：データ発
生器 １８：スイッチ ２０：発振器 ２１：周波数可変発振器 ５０：履歴回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 上綱 秀樹 東京都千代田区大手町二丁目３番１号 日本電信電話株式会社内 (72)発明者 村口 正弘 東京都渋谷区桜丘町20番１号 エヌ・テ ィ・ティ エレクトロニクス株式会社内 (56)参考文献 特開 平６−97821（ＪＰ，Ａ) 特開 平８−130468（ＪＰ，Ａ) 特開 平２−128521（ＪＰ，Ａ) 特開 昭49−68647（ＪＰ，Ａ) 実開 昭59−9647（ＪＰ，Ｕ) 実開 平２−138930（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03L 7/06 - 7/14

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】電圧制御発振器と、 この電圧制御発振器の出力と外部から入力される入力信
   号の位相を比較する位相比較器と、 この位相比較器の出力を積分し、この積分出力を前記電
   圧制御発振器に送出するループフィルタと、 を備える位相同期部がロック状態にあるかアンロック状
   態にあるかを判別するロック検出器であって、 前記位相比較器の出力振幅を調整する振幅調整手段と、 この振幅調整手段の出力振幅を直流電圧に変換する直流
   検波手段と、 この直流検波手段の出力電圧を所定の電圧と比較する電
   圧比較手段と、 を備えることを特徴とするロック検出器。
2. 【請求項２】前記振幅調整手段は、 前記位相比較器の出力に含まれるビート信号が取り得る
   周波数範囲にわたって平坦な利得を持つ広帯域増幅器で
   あること、 を特徴とする請求項１に記載のロック検出器。
3. 【請求項３】前記広帯域増幅器の出力に含まれるビート
   信号成分の振幅をＶｂとし、 前記直流検波手段の不感振幅をＶｕとすると、 Ｖｕ＜Ｖｂの関係が成り立つように前記広帯域増幅器の
   利得を設定することを特徴とする請求項２に記載のロッ
   ク検出器。
4. 【請求項４】前記広帯域増幅器の出力に含まれるビート
   信号成分の振幅をＶｂとし、 前記広帯域増幅器の出力に含まれる雑音成分の最大振幅
   をＶｎとし、 前記直流検波手段の不感振幅をＶｕとすると、Ｖｎ＜Ｖ
   ｕ＜Ｖｂの関係が成り立つように前記広帯域増幅器の利
   得を設定することを特徴とする請求項２記載のロック検
   出器。
5. 【請求項５】電圧制御発振器と、 この電圧制御発振器の出力と外部から入力される入力信
   号の位相を比較する位相比較器と、 この位相比較器の出力を積分し出力を前記電圧制御発振
   器に送出するループフィルタと、 請求項１乃至４の何れかに記載のロック検出器と、 前記ロック検出器がアンロックを検出する場合に掃引信
   号を発生する引込回路とから構成されていることを特徴
   とする位相同期回路。
6. 【請求項６】前記引込回路は、 前記ロック検出器がアンロックを検出する場合に継続し
   て所定の周期のパルスを発生するパルス発生手段と、 前記パルス発生手段が発生するパルス数を計数する計数
   手段と、 前記計数手段の計数結果を電圧に変換するＤ／Ａ変換手
   段と、 を 備えていることを特徴とする請求項５に記載の位相同
   期回路。
7. 【請求項７】前記引込回路は、 前記ロック検出器がロックを検出する場合とアンロック
   を検出する場合とで異なるオフセット電圧を持つことを
   特徴とする請求項５または６に記載の位相同期回路。