JP2959230B2 - 位相同期発振回路および位相比較器 - Google Patents
位相同期発振回路および位相比較器Info
- Publication number
- JP2959230B2 JP2959230B2 JP3232625A JP23262591A JP2959230B2 JP 2959230 B2 JP2959230 B2 JP 2959230B2 JP 3232625 A JP3232625 A JP 3232625A JP 23262591 A JP23262591 A JP 23262591A JP 2959230 B2 JP2959230 B2 JP 2959230B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- output
- detection
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は位相同期発振回路および
これに用いられる位相比較器に関し、特に位相同期引込
みおよび位相同期はずれからの復帰特性にすぐれた位相
同期発振回路およびこれに用いる位相比較器に関する。
これに用いられる位相比較器に関し、特に位相同期引込
みおよび位相同期はずれからの復帰特性にすぐれた位相
同期発振回路およびこれに用いる位相比較器に関する。
【０００２】
【従来の技術】図７の位相同期発振回路のブロック図お
よび図８の位相比較器の復調感度特性図を参照して従来
例を説明する。図７の位相同期発振回路は、電圧制御発
振器（ＶＣＯ）１と、電圧制御発振器１の出力をＮ（Ｎ
は整数）分周する分周器（÷Ｎ）２と、基準信号ｂを出
力する基準信号源４と、電圧制御発振器１の同期状態を
検出しその状態により切替信号を出力するフェーズロッ
ク検出器（ＰＬＤ）６と、分周器２の出力する比較信号
ａを切替信号の制御により切替出力するスイッチ（Ｓ
Ｗ）７１と、スイッチ７１の第１の切替状態で出力され
る比較信号ａと基準信号ｂの位相比較を行う図８の復調
感度特性ｑを有する位相比較器（ＰＤ）７２と、スイッ
チ７１の第２の切替状態で出力される比較信号ａと基準
信号ｂの位相比較を行う図８の復調感度特性ｒを有する
位相比較器（ＰＤ）７３と、切替信号により動作中のど
ちらかの位相比較器７２または７３を選択接続する切替
器（ＳＷ）７４と、切替器７４から出力された位相比較
信号の低域周波数成分を電圧制御発振器１の周波数制御
入力とする低域ろ波器（ＬＰＦ）５とを有している。
よび図８の位相比較器の復調感度特性図を参照して従来
例を説明する。図７の位相同期発振回路は、電圧制御発
振器（ＶＣＯ）１と、電圧制御発振器１の出力をＮ（Ｎ
は整数）分周する分周器（÷Ｎ）２と、基準信号ｂを出
力する基準信号源４と、電圧制御発振器１の同期状態を
検出しその状態により切替信号を出力するフェーズロッ
ク検出器（ＰＬＤ）６と、分周器２の出力する比較信号
ａを切替信号の制御により切替出力するスイッチ（Ｓ
Ｗ）７１と、スイッチ７１の第１の切替状態で出力され
る比較信号ａと基準信号ｂの位相比較を行う図８の復調
感度特性ｑを有する位相比較器（ＰＤ）７２と、スイッ
チ７１の第２の切替状態で出力される比較信号ａと基準
信号ｂの位相比較を行う図８の復調感度特性ｒを有する
位相比較器（ＰＤ）７３と、切替信号により動作中のど
ちらかの位相比較器７２または７３を選択接続する切替
器（ＳＷ）７４と、切替器７４から出力された位相比較
信号の低域周波数成分を電圧制御発振器１の周波数制御
入力とする低域ろ波器（ＬＰＦ）５とを有している。
【０００３】この位相同期発振回路においては、電源の
立ち上り時の引込み、電圧制御発振器１の発振周波数の
ゆらぎなどによるロックはずれのときには、復調感度特
性が位相差−πから＋πまで直線的に伸びている復調感
度特性ｑ（図８参照）の位相比較器７２を選択し、電圧
制御発振器１のロック中には、位相雑音特性を良好にす
るために、復調感度特性が位相差０°付近で急峻な復調
感度特性ｒ（図８参照）を有する位相比較器７３を選択
する。
立ち上り時の引込み、電圧制御発振器１の発振周波数の
ゆらぎなどによるロックはずれのときには、復調感度特
性が位相差−πから＋πまで直線的に伸びている復調感
度特性ｑ（図８参照）の位相比較器７２を選択し、電圧
制御発振器１のロック中には、位相雑音特性を良好にす
るために、復調感度特性が位相差０°付近で急峻な復調
感度特性ｒ（図８参照）を有する位相比較器７３を選択
する。
【０００４】図９は、図７の位相同期発振回路における
位相比較器７２の一例の回路図である。この位相比較器
７２について、図１０に示すタイミングチャート図を参
照して説明する。
位相比較器７２の一例の回路図である。この位相比較器
７２について、図１０に示すタイミングチャート図を参
照して説明する。
【０００５】図９の位相比較器７２は、基準信号ｂの入
力端Ｒ、比較信号ａの入力端Ｖ、検出信号ｃの出力端
Ｄ、検出信号ｄの出力端Ｕを有する位相・周波数差検出
回路３１と、検出信号ｃおよびｄを差動入力とする差動
増幅器３４とを有している。
力端Ｒ、比較信号ａの入力端Ｖ、検出信号ｃの出力端
Ｄ、検出信号ｄの出力端Ｕを有する位相・周波数差検出
回路３１と、検出信号ｃおよびｄを差動入力とする差動
増幅器３４とを有している。
【０００６】いま、基準信号ｂと比較信号ａがそれぞれ
位相・周波数差検出回路３１に入力されると、比較信号
ａの周波数が基準信号ｂの周波数より低い場合には、検
出信号ｄは、比較信号ａの立ち上りで立ち上り、基準信
号ｂの立ち上りで立ち下る波形となる。このとき検出信
号ｃは、常にハイ（Ｈ）レベルとなっている。これら検
出信号ｃ，ｄが、中点レベルＭをＯＮ，ＯＦＦの基準電
圧とする差動増幅器３４により差動増幅されると、差動
増幅器３４の２つの差動出力端子Ｕ−ＤおよびＤ−Ｕに
はそれぞれ、Ｍ点で反転している差動出力ｅ１，ｅ２が
得られる。
位相・周波数差検出回路３１に入力されると、比較信号
ａの周波数が基準信号ｂの周波数より低い場合には、検
出信号ｄは、比較信号ａの立ち上りで立ち上り、基準信
号ｂの立ち上りで立ち下る波形となる。このとき検出信
号ｃは、常にハイ（Ｈ）レベルとなっている。これら検
出信号ｃ，ｄが、中点レベルＭをＯＮ，ＯＦＦの基準電
圧とする差動増幅器３４により差動増幅されると、差動
増幅器３４の２つの差動出力端子Ｕ−ＤおよびＤ−Ｕに
はそれぞれ、Ｍ点で反転している差動出力ｅ１，ｅ２が
得られる。
【０００７】反対に、比較信号ａの周波数が基準信号ｂ
の周波数より高い場合は、上記と同様の動作原理によ
り、差動出力端子Ｕ−ＤおよびＤ−Ｕの差動出力ｅ１，
ｅ２には、出力レベル関係がＭレベルを基準に逆転した
出力波形が現れる。
の周波数より高い場合は、上記と同様の動作原理によ
り、差動出力端子Ｕ−ＤおよびＤ−Ｕの差動出力ｅ１，
ｅ２には、出力レベル関係がＭレベルを基準に逆転した
出力波形が現れる。
【０００８】この差動出力ｅ１およびｅ２を任意に定め
た比較の一周期で積分し、積分した差動出力ｅ１から積
分した差動出力ｅ２の差（もしくはｅ１のみ、もしくは
ｅ２の逆数でもよい）をとると、比較の一周期における
基準信号ｂと比較信号ａの位相および周波数差に比例す
る図８の復調感度特性ｑが得られる。この位相比較器７
２では、差動出力ｅ１（あるいはｅ２）は、比較の一周
期でハイ（Ｈ）レベルの状態とロー（Ｌ）レベルの状態
の比（デューティ比）が５０％となるため、復調感度特
性ｑは（積分された差動出力ｅ１−積分された差動出力
ｅ２）＝比較器出力が位相差−πから＋πまで直線的に
伸びている。
た比較の一周期で積分し、積分した差動出力ｅ１から積
分した差動出力ｅ２の差（もしくはｅ１のみ、もしくは
ｅ２の逆数でもよい）をとると、比較の一周期における
基準信号ｂと比較信号ａの位相および周波数差に比例す
る図８の復調感度特性ｑが得られる。この位相比較器７
２では、差動出力ｅ１（あるいはｅ２）は、比較の一周
期でハイ（Ｈ）レベルの状態とロー（Ｌ）レベルの状態
の比（デューティ比）が５０％となるため、復調感度特
性ｑは（積分された差動出力ｅ１−積分された差動出力
ｅ２）＝比較器出力が位相差−πから＋πまで直線的に
伸びている。
【０００９】図１１は、図７の位相同期発振回路におけ
る位相比較器７３の一例の回路図である。この位相比較
器は、ＥＸ−ＯＲ回路を使用しており、この復調感度特
性は図８の復調感度特性ｒに示されるように、Ｒ端子に
入力される基準信号ｂとＶ端子に入力される比較信号ａ
の位相差が±／２のときＷ端子に出力される比較出力は
最大となる。図８に示されるように、この位相比較器７
３は位相差０°近傍では復調感度は図９に示した位相比
較器７２よりよいが、入力信号の可能性のある位相差−
πから＋πまでを全てカバーできず、電圧制御発振器１
のロックはずれのとき使用できないため、使用上の限界
がある。
る位相比較器７３の一例の回路図である。この位相比較
器は、ＥＸ−ＯＲ回路を使用しており、この復調感度特
性は図８の復調感度特性ｒに示されるように、Ｒ端子に
入力される基準信号ｂとＶ端子に入力される比較信号ａ
の位相差が±／２のときＷ端子に出力される比較出力は
最大となる。図８に示されるように、この位相比較器７
３は位相差０°近傍では復調感度は図９に示した位相比
較器７２よりよいが、入力信号の可能性のある位相差−
πから＋πまでを全てカバーできず、電圧制御発振器１
のロックはずれのとき使用できないため、使用上の限界
がある。
【００１０】
【発明が解決しようとする課題】上述した従来の位相同
期発振回路では、位相同期状態に応じた２つの位相比較
器を必要とするために回路構成が複雑であり、大きな実
装体積を必要とする欠点があった。特に衛星搭載用など
使用周波数チャンネル数の多い通信機の受信系，送信系
に使用される場合には、重量，体積ともに要求仕様を満
たすことが困難であるという欠点があった。従って、位
相同期のかかった状態，同期がはずれた状態ともに、一
つの位相比較器によって位相比較する位相同期発振回路
が要求されている。また、上述した位相同期発振回路に
用いる位相比較器は、位相・周波数復調感度が変化でき
ないという欠点があった。
期発振回路では、位相同期状態に応じた２つの位相比較
器を必要とするために回路構成が複雑であり、大きな実
装体積を必要とする欠点があった。特に衛星搭載用など
使用周波数チャンネル数の多い通信機の受信系，送信系
に使用される場合には、重量，体積ともに要求仕様を満
たすことが困難であるという欠点があった。従って、位
相同期のかかった状態，同期がはずれた状態ともに、一
つの位相比較器によって位相比較する位相同期発振回路
が要求されている。また、上述した位相同期発振回路に
用いる位相比較器は、位相・周波数復調感度が変化でき
ないという欠点があった。
【００１１】従って、本発明の第１の目的は、位相同期
のかかった状態，同期がはずれた状態ともに唯１つの位
相比較器によって基準信号と比較信号の位相比較を行う
位相同期発振回路を提供することにある。
のかかった状態，同期がはずれた状態ともに唯１つの位
相比較器によって基準信号と比較信号の位相比較を行う
位相同期発振回路を提供することにある。
【００１２】本発明の第２の目的は、雑音の増加なしに
位相・周波数復調感度を変化できる位相比較器を提供す
ることにある。
位相・周波数復調感度を変化できる位相比較器を提供す
ることにある。
【００１３】
【課題を解決するための手段】本発明の位相同期発振回
路は、出力信号の周波数が周波数制御信号によって制御
される電圧制御発振器と、前記出力信号を分周した分周
信号を発生する分周器と、前記電圧制御発振器の位相同
期状態を検出し位相同期状態信号を出力する位相同期検
出器と、基準信号を発生する基準信号源と、前記分周信
号と前記基準信号との位相・周波数差を検出する位相比
較器と、前記検出された位相・周波数差から前記周波数
制御信号を作成する低域ろ波器とを有する位相同期発振
器において、前記位相比較器は前記位相同期状態信号に
よって位相・周波数差検出感度を変化させている。
路は、出力信号の周波数が周波数制御信号によって制御
される電圧制御発振器と、前記出力信号を分周した分周
信号を発生する分周器と、前記電圧制御発振器の位相同
期状態を検出し位相同期状態信号を出力する位相同期検
出器と、基準信号を発生する基準信号源と、前記分周信
号と前記基準信号との位相・周波数差を検出する位相比
較器と、前記検出された位相・周波数差から前記周波数
制御信号を作成する低域ろ波器とを有する位相同期発振
器において、前記位相比較器は前記位相同期状態信号に
よって位相・周波数差検出感度を変化させている。
【００１４】また、本発明による位相比較器は、基準信
号および比較信号を入力し、一方の検出出力端には常に
Ｈレベルデューティ１の検出信号を、他方の検出出力端
には前記基準信号と前記比較信号との位相差が増大する
につれてＨレベルデューティが減少する検出信号を出力
する位相・周波数差検出回路と、前記一方の検出出力端
および前記他方の検出出力端にそれぞれ接続され入力さ
れる前記検出信号のＨレベルデューティが１と０の間で
は前記Ｈレベルデューティを減少して出力するサンプリ
ング回路と、前記サンプリング回路のそれぞれの出力を
差動入力する差動増幅回路とを含んでいる。
号および比較信号を入力し、一方の検出出力端には常に
Ｈレベルデューティ１の検出信号を、他方の検出出力端
には前記基準信号と前記比較信号との位相差が増大する
につれてＨレベルデューティが減少する検出信号を出力
する位相・周波数差検出回路と、前記一方の検出出力端
および前記他方の検出出力端にそれぞれ接続され入力さ
れる前記検出信号のＨレベルデューティが１と０の間で
は前記Ｈレベルデューティを減少して出力するサンプリ
ング回路と、前記サンプリング回路のそれぞれの出力を
差動入力する差動増幅回路とを含んでいる。
【００１５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１６】図１は本発明の一実施例による位相同期発
振回路のブロック図である。また、図２は図１の実施例
に用いられる位相比較器の復調感度特性図である。
振回路のブロック図である。また、図２は図１の実施例
に用いられる位相比較器の復調感度特性図である。
【００１７】図１の位相同期発振回路は、電圧制御発振
器１と、電圧制御発振器１の出力をＮ分周する分周器２
と、基準信号ｂを出力する基準信号源４と、分周器２の
出力である比較信号ａと基準信号ｂとの位相比較を行う
位相比較器３（ＰＤ）と、電圧制御発振器１の同期状態
を検出しその状態により位相比較器３の復調感度制御端
子１０を制御するフェーズロック検出器６と、位相比較
器３から出力された信号の低域周波数成分を電圧制御発
振器１の周波数制御入力とする低域ろ波器５とを有して
いる。
器１と、電圧制御発振器１の出力をＮ分周する分周器２
と、基準信号ｂを出力する基準信号源４と、分周器２の
出力である比較信号ａと基準信号ｂとの位相比較を行う
位相比較器３（ＰＤ）と、電圧制御発振器１の同期状態
を検出しその状態により位相比較器３の復調感度制御端
子１０を制御するフェーズロック検出器６と、位相比較
器３から出力された信号の低域周波数成分を電圧制御発
振器１の周波数制御入力とする低域ろ波器５とを有して
いる。
【００１８】この位相同期発振回路においては、電源の
立ち上り時の引込み、電圧制御発振器１の発振周波数の
ゆらぎなどによるロックはずれのときには、フェーズロ
ック検出器６は位相比較器３の復調感度ｐを復調感度特
性が位相差−πから＋πまで直線的に伸びている復調感
度特性ｑ（図２参照）に制御し、電圧制御発振器１のロ
ック中には、位相雑音特性を良好にするために、復調感
度特性が位相差０°付近で急峻な復調感度特性ｒ（図２
参照）に制御する。
立ち上り時の引込み、電圧制御発振器１の発振周波数の
ゆらぎなどによるロックはずれのときには、フェーズロ
ック検出器６は位相比較器３の復調感度ｐを復調感度特
性が位相差−πから＋πまで直線的に伸びている復調感
度特性ｑ（図２参照）に制御し、電圧制御発振器１のロ
ック中には、位相雑音特性を良好にするために、復調感
度特性が位相差０°付近で急峻な復調感度特性ｒ（図２
参照）に制御する。
【００１９】このように図１の実施例の位相同期発振回
路は、位相比較器３の復調感度を電圧制御発振器１の位
相同期状態に応じて自動的に変化させることにより、必
要な位相比較器を１個に留めている。また、スイッチに
よる切替動作が不要であるので位相同期引込みおよび同
期はずれからの復帰特性に優れるという特徴を持ってい
る。
路は、位相比較器３の復調感度を電圧制御発振器１の位
相同期状態に応じて自動的に変化させることにより、必
要な位相比較器を１個に留めている。また、スイッチに
よる切替動作が不要であるので位相同期引込みおよび同
期はずれからの復帰特性に優れるという特徴を持ってい
る。
【００２０】図３は、図１の実施例に用いる位相比較器
３の一例である位相・周波数差検出型位相比較器の回路
図である。図４は、この位相比較器３のタイミングチャ
ート図を示している。
３の一例である位相・周波数差検出型位相比較器の回路
図である。図４は、この位相比較器３のタイミングチャ
ート図を示している。
【００２１】図３の位相比較器３は、図９に示した位相
比較器７２に２つのサンプリング回路３２および３３を
追加している。即ち、位相・周波数差検出回路３１の出
力端Ｕと検出信号ｄを入力する差動増幅回路３４の入力
端との間にサンプリング回路３２を、位相・周波数差検
出回路３１の出力端Ｄと検出信号ｃを入力する差動増幅
回路３４の入力端との間にサンプリング回路３２と同一
のサンプリング回路３３を接続している。なお、本実施
例のサンプリング回路３２，３３はそれぞれ、入力信号
を２分岐して一方をＡＮＤ回路３２１の一方の入力端に
入力し、分岐した他方の信号を移相量可変の位相器３２
２を介してＡＮＤ回路３２１の他方の入力端に入力して
いる。そして、ＡＮＤ回路３２１の出力が差動増幅回路
３４の入力端に入力される。また、位相器３２２の２つ
の移相制御端子３２３の接続点が位相比較器３の復調感
度制御端子１０とされる。
比較器７２に２つのサンプリング回路３２および３３を
追加している。即ち、位相・周波数差検出回路３１の出
力端Ｕと検出信号ｄを入力する差動増幅回路３４の入力
端との間にサンプリング回路３２を、位相・周波数差検
出回路３１の出力端Ｄと検出信号ｃを入力する差動増幅
回路３４の入力端との間にサンプリング回路３２と同一
のサンプリング回路３３を接続している。なお、本実施
例のサンプリング回路３２，３３はそれぞれ、入力信号
を２分岐して一方をＡＮＤ回路３２１の一方の入力端に
入力し、分岐した他方の信号を移相量可変の位相器３２
２を介してＡＮＤ回路３２１の他方の入力端に入力して
いる。そして、ＡＮＤ回路３２１の出力が差動増幅回路
３４の入力端に入力される。また、位相器３２２の２つ
の移相制御端子３２３の接続点が位相比較器３の復調感
度制御端子１０とされる。
【００２２】以下、図３の位相比較器３の動作を図４を
参照して説明する。位相・周波数差検出回路３１の入力
端Ｒに基準信号ｂ，入力端Ｖに比較信号ａが入力される
と、図９を参照して説明したように、出力端Ｄに検出信
号ｃ，出力端Ｕに検出信号ｄが出力される。
参照して説明する。位相・周波数差検出回路３１の入力
端Ｒに基準信号ｂ，入力端Ｖに比較信号ａが入力される
と、図９を参照して説明したように、出力端Ｄに検出信
号ｃ，出力端Ｕに検出信号ｄが出力される。
【００２３】ここで、サンプリング回路３２の位相器３
２２から出力される遅延信号ｆは、検出信号ｄより位相
器３２３の遅延量（移相量）によって決定される時間ｔ
１だけ遅れた信号である。ＡＮＤ回路３２１によってこ
の遅延信号ｆと検出信号ｄのＡＮＤゲートをとると、Ａ
ＮＤ回路３２１の出力端、即ちサンプリング回路３２の
出力端には、サンプリング出力ｇが現れる。このサンプ
リング出力ｇのＨレベルデューティは比較の一周期を見
ると、検出信号ｄのＨレベルデューティが１と０の間に
あるときはＡＮＤゲート効果により、検出信号ｄのＨレ
ベルデューティと位相器３２２の遅延量に依存して、検
出信号ｄのＨレベルデューティより減少している。この
Ｈレベルデューティは、位相器３２２の遅延量を調整す
ることで２５％程度まで減少させることができる。な
お、サンプリング回路３３も、サンプリング回路３２と
同じ動作をするが、入力される検出信号ｃのＨレベルデ
ューティが１であるので、この出力端における出力は、
検出信号ｃと同じく常にＨレベルとなっている。
２２から出力される遅延信号ｆは、検出信号ｄより位相
器３２３の遅延量（移相量）によって決定される時間ｔ
１だけ遅れた信号である。ＡＮＤ回路３２１によってこ
の遅延信号ｆと検出信号ｄのＡＮＤゲートをとると、Ａ
ＮＤ回路３２１の出力端、即ちサンプリング回路３２の
出力端には、サンプリング出力ｇが現れる。このサンプ
リング出力ｇのＨレベルデューティは比較の一周期を見
ると、検出信号ｄのＨレベルデューティが１と０の間に
あるときはＡＮＤゲート効果により、検出信号ｄのＨレ
ベルデューティと位相器３２２の遅延量に依存して、検
出信号ｄのＨレベルデューティより減少している。この
Ｈレベルデューティは、位相器３２２の遅延量を調整す
ることで２５％程度まで減少させることができる。な
お、サンプリング回路３３も、サンプリング回路３２と
同じ動作をするが、入力される検出信号ｃのＨレベルデ
ューティが１であるので、この出力端における出力は、
検出信号ｃと同じく常にＨレベルとなっている。
【００２４】これらサンプリング回路３２，３３の出力
信号ｇ，ｃが、中点レベルＭをＯＮ，ＯＦＦの基準電圧
とする差動増幅器３４により差動増幅されると、差動増
幅器３４の２つの差動出力端子Ｕ−ＤおよびＤ−Ｕには
それぞれ、サンプリング出力ｇがＭ点で反転した差動出
力ｈ１，ｈ２が得られる。
信号ｇ，ｃが、中点レベルＭをＯＮ，ＯＦＦの基準電圧
とする差動増幅器３４により差動増幅されると、差動増
幅器３４の２つの差動出力端子Ｕ−ＤおよびＤ−Ｕには
それぞれ、サンプリング出力ｇがＭ点で反転した差動出
力ｈ１，ｈ２が得られる。
【００２５】以上の説明は比較信号ａの周波数が基準信
号ｂの周波数より低い場合についてであるが、逆に比較
信号ａの周波数が基準信号ｂの周波数より高い場合に
は、前記と同様の動作によって、差動出力端子Ｕ−Ｄお
よびＤ−Ｕにはそれぞれ、サンプリング出力ｇのレベル
関係がＭレベルを基準に反転した差動出力ｈ１，ｈ２が
出力される。
号ｂの周波数より低い場合についてであるが、逆に比較
信号ａの周波数が基準信号ｂの周波数より高い場合に
は、前記と同様の動作によって、差動出力端子Ｕ−Ｄお
よびＤ−Ｕにはそれぞれ、サンプリング出力ｇのレベル
関係がＭレベルを基準に反転した差動出力ｈ１，ｈ２が
出力される。
【００２６】この差動出力ｈ１およびｈ２を、図９にお
ける差動出力ｅ１，ｅ２と同様に処理すると、比較の一
周期における基準信号ｂと比較信号ａの位相および周波
数差に対応する図２の復調感度特性が得られる。ここ
で、サンプリング出力ｇのＨレベルデューティは、サン
プリング回路３２の位相器３２２の遅延量を調整するこ
とにより、２５％程度まで減少させることができる（比
較信号ａの周波数が基準信号ｂの周波数より高いときは
サンプリング回路３３の出力も）。従って、差動出力ｈ
１（あるいはｈ２）は、比較の一周期でＨレベルデュー
ディ（あるいはＬレベルデューティ）は、７５％程度ま
で大きくすることができ、この結果、位相差０°近傍に
おける復調感度を、図２の復調感度特性ｐおよびｒに示
すように２倍程度まで向上させることができる。この復
調感度の向上は、位相比較器３の雑音（フェーズノイズ
等）を発生させる主要な要素である位相・周波数差検出
回路３１の復調感度特性を損なうものではない。
ける差動出力ｅ１，ｅ２と同様に処理すると、比較の一
周期における基準信号ｂと比較信号ａの位相および周波
数差に対応する図２の復調感度特性が得られる。ここ
で、サンプリング出力ｇのＨレベルデューティは、サン
プリング回路３２の位相器３２２の遅延量を調整するこ
とにより、２５％程度まで減少させることができる（比
較信号ａの周波数が基準信号ｂの周波数より高いときは
サンプリング回路３３の出力も）。従って、差動出力ｈ
１（あるいはｈ２）は、比較の一周期でＨレベルデュー
ディ（あるいはＬレベルデューティ）は、７５％程度ま
で大きくすることができ、この結果、位相差０°近傍に
おける復調感度を、図２の復調感度特性ｐおよびｒに示
すように２倍程度まで向上させることができる。この復
調感度の向上は、位相比較器３の雑音（フェーズノイズ
等）を発生させる主要な要素である位相・周波数差検出
回路３１の復調感度特性を損なうものではない。
【００２７】ここで、位相同期発振回路の発生するフェ
ーズノイズの位相比較器３による寄与について簡単に述
べると、位相同期発振回路の発振周波数近傍でのノイズ
／キャリア比は、１比較周期の復調感度を２倍に向上さ
せると、約３ｄＢの改善がある。この復調感度の改善
は、現在の技術レベルにおいては位相同期ループから発
生するノイズを減少させ、この位相同期ループノイズで
制約されている位相同期発振回路のフェーズノイズを減
少させるので、これを電圧制御発振器１で決定されるフ
ェーズノイズのレベルに大いに近づけることになり、極
めて大きな改善である。
ーズノイズの位相比較器３による寄与について簡単に述
べると、位相同期発振回路の発振周波数近傍でのノイズ
／キャリア比は、１比較周期の復調感度を２倍に向上さ
せると、約３ｄＢの改善がある。この復調感度の改善
は、現在の技術レベルにおいては位相同期ループから発
生するノイズを減少させ、この位相同期ループノイズで
制約されている位相同期発振回路のフェーズノイズを減
少させるので、これを電圧制御発振器１で決定されるフ
ェーズノイズのレベルに大いに近づけることになり、極
めて大きな改善である。
【００２８】なお、図３の位相比較器３は、位相・周波
数差検出回路３１と差動増幅器３４の間に各々１個のサ
ンプリング回路３２，３３を備えているが、サンプリン
グ回路３２，３３をそれぞれ複数個縦続に接続すれば、
この位相比較器３の復調感度特性を位相周波数差の０°
近傍においてより急峻にすることができる。
数差検出回路３１と差動増幅器３４の間に各々１個のサ
ンプリング回路３２，３３を備えているが、サンプリン
グ回路３２，３３をそれぞれ複数個縦続に接続すれば、
この位相比較器３の復調感度特性を位相周波数差の０°
近傍においてより急峻にすることができる。
【００２９】図５は、図３に示される位相器３２２の第
１の例を示す回路図である。この位相器は、入力端５９
およびこれと共通の端子である出力端Ａを含む信号ライ
ンとベースライン６０との間に可変容量ダイオード５１
を接続し、移相制御端子３２３と信号ラインの間には、
信号ラインからの交流を阻止するコイル５７が接続され
ている。この位相器３２２の移相量調整は、移相制御端
子３２３に加える電圧を変化させ、可変容量ダイオード
５１の容量値を変化させて行う。
１の例を示す回路図である。この位相器は、入力端５９
およびこれと共通の端子である出力端Ａを含む信号ライ
ンとベースライン６０との間に可変容量ダイオード５１
を接続し、移相制御端子３２３と信号ラインの間には、
信号ラインからの交流を阻止するコイル５７が接続され
ている。この位相器３２２の移相量調整は、移相制御端
子３２３に加える電圧を変化させ、可変容量ダイオード
５１の容量値を変化させて行う。
【００３０】図６は、図３に示される位相器３２２の第
２の例を示す回路図である。入力端５９と出力端Ａの間
には抵抗器５３，５４が直列に接続され、入力端５９と
ベースライン６０との間には抵抗器５５が接続されてい
る。抵抗器５３，５４の接続点とベースライン６０との
間には、可変容量ダイオード５２とコンデンサ５６が直
列に接続されている。可変容量ダイオード５２とコンデ
ンサ５６の接続点と移相制御端子３２３の間には交流を
阻止するコイル５８が接続されている。この位相器３２
２においても、移相制御端子３２３に加える電圧を変化
させ、可変容量ダイオード５２の容量値を変化させて移
相量調整を行う。
２の例を示す回路図である。入力端５９と出力端Ａの間
には抵抗器５３，５４が直列に接続され、入力端５９と
ベースライン６０との間には抵抗器５５が接続されてい
る。抵抗器５３，５４の接続点とベースライン６０との
間には、可変容量ダイオード５２とコンデンサ５６が直
列に接続されている。可変容量ダイオード５２とコンデ
ンサ５６の接続点と移相制御端子３２３の間には交流を
阻止するコイル５８が接続されている。この位相器３２
２においても、移相制御端子３２３に加える電圧を変化
させ、可変容量ダイオード５２の容量値を変化させて移
相量調整を行う。
【００３１】図３に示した位相器３２３としては、図
５，図６に示した位相器を単独あるいは縦続に接続して
使用すれば、図３の位相比較器の復調感度特性を得るの
に必要な移相量を得ることは容易である。なお、図３の
位相器は、論理回路によって構成される遅延回路、ある
いは公知の伝送線を活用した固定位相器の電子的切替に
よって構成されてもよい。
５，図６に示した位相器を単独あるいは縦続に接続して
使用すれば、図３の位相比較器の復調感度特性を得るの
に必要な移相量を得ることは容易である。なお、図３の
位相器は、論理回路によって構成される遅延回路、ある
いは公知の伝送線を活用した固定位相器の電子的切替に
よって構成されてもよい。
【００３２】
【発明の効果】以上説明したように第１の発明による位
相同期発振回路は、電圧制御発振器の位相同期状態に応
じて、位相比較器の復調感度特性を変化するようにした
ので、唯１個の位相比較器を用意すればよく、位相同期
の引込みおよび同期はずれの場合の復帰特性にすぐれる
とともに、占有体積が小さく軽量の位相同期発振回路を
得る効果がある。更に第２の発明による位相比較器を使
用することにより、雑音特性の優れた位相同期発振回路
を得る効果がある。
相同期発振回路は、電圧制御発振器の位相同期状態に応
じて、位相比較器の復調感度特性を変化するようにした
ので、唯１個の位相比較器を用意すればよく、位相同期
の引込みおよび同期はずれの場合の復帰特性にすぐれる
とともに、占有体積が小さく軽量の位相同期発振回路を
得る効果がある。更に第２の発明による位相比較器を使
用することにより、雑音特性の優れた位相同期発振回路
を得る効果がある。
【００３３】また、第２の発明による位相比較器は、位
相・周波数差検出回路の２つの出力端それぞれと、差動
増幅器の差動入力端それぞれの間にＨレベルデューティ
を減少させるサンプリング回路を接続することにより、
雑音の増加なしに位相・周波数復調感度を変化できる効
果があり、これを位相同期発振回路の位相比較器として
使用すれば、雑音が少なく、かつ小型の位相同期発振回
路が得られる効果がある。
相・周波数差検出回路の２つの出力端それぞれと、差動
増幅器の差動入力端それぞれの間にＨレベルデューティ
を減少させるサンプリング回路を接続することにより、
雑音の増加なしに位相・周波数復調感度を変化できる効
果があり、これを位相同期発振回路の位相比較器として
使用すれば、雑音が少なく、かつ小型の位相同期発振回
路が得られる効果がある。
【図１】本発明の一実施例による位相同期発振回路のブ
ロック図である。
ロック図である。
【図２】図１の実施例に用いる位相比較器の復調感度特
性を示す図である。
性を示す図である。
【図３】図２の復調感度特性を実現する位相比較器の一
例の回路図である。
例の回路図である。
【図４】図３の位相比較器のタイミングチャート図であ
る。
る。
【図５】図２のサンプリング回路に使用する位相器の第
１の例の回路図である。
１の例の回路図である。
【図６】図２のサンプリング回路に使用する位相器の第
２の例の回路図である。
２の例の回路図である。
【図７】従来の位相同期発振回路のブロック図である。
【図８】図７の従来例の２つの位相比較器の復調感度特
性を示す図である。
性を示す図である。
【図９】図８の第１の復調感度特性を実現する位相比較
器の回路図である。
器の回路図である。
【図１０】図９の位相比較器のタイミングチャート図で
ある。
ある。
【図１１】図８の第２の復調感度特性を実現する位相比
較器の回路図である。
較器の回路図である。
１ 電圧制御発振器（ＶＣＯ） ２ 分周器（÷Ｎ） ３ 位相比較器（ＰＤ） ４ 基準信号源 ５ 低域ろ波器（ＬＰＦ） ６ フェーズロック検出器（ＰＬＤ） １０ 復調感度制御端子 ３１ 位相・周波数差検出回路 ３２，３３ サンプリング回路 ３２１ ＡＮＤ回路 ３２２ 位相器 ３２３ 移相量制御端子 ３４ 差動増幅器 ５１，５２ 可変容量ダイオード ５３〜５５ 抵抗器 ５６ コンデサ ５７，５８ コイル ５９ ベースライン ７１，７４ スイッチ（ＳＷ） ７２，７３ 位相比較器（ＰＤ）
Claims (2)
- 【請求項１】 基準信号および比較信号を入力し，一
方の検出出力端には常にＨレベルデューティ１の検出信
号を，他方の検出出力端には前記基準信号と前記比較信
号との位相差が増大するにつれてＨレベルデューティが
減少する検出信号を出力する位相・周波数差検出回路
と、前記一方の検出出力端および前記他方の検出出力端
にそれぞれ接続され，入力される前記検出信号のＨレベ
ルデューティが１と０の間では前記Ｈレベルデューティ
を減少して出力するサンプリング回路と、前記サンプリ
ング回路のそれぞれの出力を差動入力する差動増幅回路
とを含み、 前記サンプリング回路の各各が、移相量調整信号の制御
により前記検出信号の出力位相を変化できる位相器と、
一方の入力端に前記検出信号を入力し他方の入力端に前
記位相器の出力を入力するＡＮＤ回路と を含むことを特
徴とする位相比較器。 - 【請求項２】 出力信号の周波数が周波数制御信号に
よって制御される電圧制御発振器と、前記出力信号を分
周した分周信号を発生する分周器と、前記電圧制御発振
器の位相同期状態を検出し位相同期状態信号を出力する
位相同期検出器と、基準信号を発生する基準信号源と、
前記分周信号と前記基準信号との位相・周波数差を検出
する位相比較器と、前記検出された位相・周波数差から
前記周波数制御信号を作成する低域ろ波器とを有する位
相同期発振器において、 前記位相比較器は、前記基準信号および前記分周信号を
入力し，一方の検出出力端には常にＨレベルデューティ
１の検出信号を，他方の検出出力端には前記基準信号と
前記分周信号との位相差が増大するにつれてＨレベルデ
ューティが減少する検出信号を出力する位相・周波数差
検出回路と、前記一方の検出出力端および前記他方の検
出出力端にそれぞれ接続され，入力される前記検出信号
のＨレベルデューティが１と０の間では前記Ｈレベルデ
ューティを減少して出力するサンプリング回路と、前記
サンプリング回路のそれぞれの出力を差動入力する差動
増幅回路とを含み、 前記サンプリング回路の各各が、前記位相同期状態信号
により前記検出信号の出力位相を変化できる位相器と、
一方の入力端に前記検出信号を入力し他方の入 力端に前
記位相器の出力を入力するＡＮＤ回路とを含むことを特
徴とする位相同期発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3232625A JP2959230B2 (ja) | 1991-09-12 | 1991-09-12 | 位相同期発振回路および位相比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3232625A JP2959230B2 (ja) | 1991-09-12 | 1991-09-12 | 位相同期発振回路および位相比較器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0575452A JPH0575452A (ja) | 1993-03-26 |
| JP2959230B2 true JP2959230B2 (ja) | 1999-10-06 |
Family
ID=16942258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3232625A Expired - Lifetime JP2959230B2 (ja) | 1991-09-12 | 1991-09-12 | 位相同期発振回路および位相比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2959230B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015015572A (ja) * | 2013-07-04 | 2015-01-22 | 日本電気株式会社 | 発振回路、発振装置および発振方法 |
-
1991
- 1991-09-12 JP JP3232625A patent/JP2959230B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0575452A (ja) | 1993-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7135905B2 (en) | High speed clock and data recovery system | |
| US6346861B2 (en) | Phase locked loop with high-speed locking characteristic | |
| KR100884170B1 (ko) | 위상동기루프용 디지털 위상 검출기 | |
| US6642747B1 (en) | Frequency detector for a phase locked loop system | |
| US6549599B2 (en) | Stable phase locked loop having separated pole | |
| EP1199805B1 (en) | PLL circuit and optical communication reception apparatus | |
| US6069524A (en) | FPLL with third multiplier in an analog input signal | |
| JP2002135093A (ja) | 位相周波数比較回路 | |
| JPH04507333A (ja) | 位相検波器 | |
| JP3866959B2 (ja) | 周波数差検知装置および周波数差検知方法 | |
| JP2959230B2 (ja) | 位相同期発振回路および位相比較器 | |
| EP1199806B1 (en) | PLL circuit and optical communication reception apparatus | |
| US7109806B2 (en) | Device and method for detecting phase difference and PLL using the same | |
| GB2504509A (en) | Phase locked loop with reduced susceptibility to VCO frequency pulling | |
| JP2800047B2 (ja) | 低雑音発振回路 | |
| JP2001320235A (ja) | 電圧制御発振器 | |
| JP2006514485A (ja) | 位相ロックループ回路 | |
| JP3263621B2 (ja) | Ｐｌｌ回路 | |
| WO2005081403A1 (en) | Phase adjusting circuit for minimizing irregularities at phasesteps | |
| US5745004A (en) | FPLL with third multiplier in an AC path in the FPLL | |
| JP2002198810A (ja) | 光受信機の入力断検出回路 | |
| US20110171913A1 (en) | Frequency Synthesizer | |
| JP2001186017A (ja) | Ｐｌｌ回路 | |
| JP3532490B2 (ja) | ロック検出器及びそれを用いた位相同期回路 | |
| JPH1051272A (ja) | 同調制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990629 |