JP2012203871A - クロック生成装置及びクロック同期方法 - Google Patents

Abstract

【課題】冗長構成を有するとともにクロックの同期が確実に行えるクロック生成装置、及び、クロック同期方法を提供する。
【解決手段】クロック生成装置は、クロックＣ１、クロックＣ２をそれぞれ出力するＶＣＸＯ１４、２４と、クロックＣ１又はクロックＣ２が供給されるとともに主たる機能に使用される主機能部３１に設けられ、クロックＣ１及びクロックＣ２の位相を比較し、クロックＣ１及びクロックＣ２の位相ずれの情報を含む位相差情報を生成する位相比較器３３と、この位相差情報に基づいてＶＣＸＯ２４に出力する制御電圧を調整し、クロックＣ１の位相にクロックＣ２の位相を同期させる第２制御部２２と、を有する。
【選択図】図１

Description

本発明は、クロック生成装置及びクロック同期方法に関する。

従来の冗長構成を有するクロック生成装置は、図３に示すように、現用系クロック生成部１１０、待機系クロック生成部１２０、及び、主機能部１３０から構成される。
現用系クロック生成部１１０及び待機系クロック生成部１２０は、主機能部１３０の主機能回路１３３にクロックを供給するものであり、主機能部１３０のクロック選択器１３２によってクロック供給元が切り替え可能となっている。通常の状態では、クロック選択器１３２において、現用系クロック生成部１１０のＶＣＸＯ（電圧制御水晶発振器：Voltage Controlled Xtal Oscillator）１１４から出力されるクロックＣ１が選択されており、主機能回路１３３にはこのクロックＣ１がクロックＣ３として供給される。そして、主機能部１３０の主機能回路１３３は、クロックＣ３を用いて、主機能回路１３３の主たる機能を実現する（例えば、特許文献１を参照）。

図３を参照して、待機系クロック生成部１２０は、第２制御部１２２、Ｄ／Ａ変換部１２３、及びＶＣＸＯ１２４、及び位相比較器１２１を内部に有している。また、現用系クロック生成部１１０は、第１制御部１１２、Ｄ／Ａ変換部１１３、及びＶＣＸＯ１１４、及び位相比較器１１１を内部に有している。

待機系クロック生成部１２０の位相比較器１２１に、自身のＶＣＸＯ１２４及び現用系クロック生成部１１０のＶＣＸＯ１１４からそれぞれ出力されるクロックＣ２、Ｃ１が入力される。そして、位相比較器１２１において、両クロックＣ１、Ｃ２の位相が比較され、両クロックＣ１、Ｃ２の位相ずれの情報を含む、図４に示す位相差情報が生成される。

この位相差情報は、第２制御部１２２に入力され、待機系クロック生成部１２０は、第２制御部１２２によって現用系クロック生成部１１０とのクロック同期制御を行う。

即ち、図３を参照して、待機系クロック生成部１２０において、第２制御部１２２は、位相比較器１２１からの位相差情報に基づき、ＶＣＸＯ１２４からのクロックＣ２の位相が、現用系クロック生成部１１０のＶＣＸＯ１１４からのクロックＣ１の位相と同期するように制御用デジタル信号を生成する。この制御用デジタル信号はＤ／Ａ変換部１２３でアナログ制御電圧に変換され、ＶＣＸＯ１２４に出力される。

一方、現用系クロック生成部１１０では、通常の状態ではクロック同期制御は行われないが、必要な場合には、位相比較器１１１から出力される位相差情報に基づいて、待機系クロック生成部１２０とのクロック同期制御が行われる。

そして、現用系クロック生成部１１０に何らかの異常が発生すると、第１制御部１１２は、現用系クロック生成部１１０から待機系クロック生成部１２０に切り替える切替指令を第３制御部１３１に送信する。第３制御部１３１は、この切替指令に基づいてクロック選択器１３２を制御し、クロック供給元を現用系クロック生成部１１０から待機系クロック生成部１２０に切り替える。これにより、待機系クロック生成部１２０のクロックＣ２がクロックＣ３として主機能回路１３３に供給されるようになる。

正常な状態では、図５に示すように、ＶＣＸＯ１１４、ＶＣＸＯ１２４からそれぞれ出力されるクロックＣ１、Ｃ２の位相が正確に同期され、現用系クロック生成部１１０から待機系クロック生成部１２０に切り替えられても、主機能部１３０の主機能回路１３３に供給されるクロックＣ３に位相飛びが生じない。

特開２００２−１４１８９３号公報

上述したように、従来の冗長構成を有するクロック生成装置では、待機系クロック生成部１２０に設けた位相比較器１２１で生成された位相差情報に基づいて、待機系クロック生成部１２０と現用系クロック生成部１１０とのクロック同期制御が行われる。

このため、ＶＣＸＯ１１４から、待機系クロック生成部１２０の位相比較器１２１及び主機能部１３０の主機能回路１３３までの配線経路差（これら配線経路の各所に配置され、崩れたデジタル信号を性質の良い矩形波に整形するＮＡＮＤ回路など波形整形回路の数や個体差、これら配線経路の各所に配置された分配器の数や個体差を含む）などによって、実際にＶＣＸＯ１１４から主機能回路１３３に供給されているクロックＣ１（クロックＣ３）の位相と、ＶＣＸＯ１１４から位相比較器１２１に入力されているクロックＣ１の位相とに位相ずれを生じる場合がある。そしてその結果、クロック同期制御が正常に行われていても、図６に示すように、現用系クロック生成部１１０に異常が発生し、現用系クロック生成部１１０から待機系クロック生成部１２０に切り替える際に、主機能回路１３３に供給されるクロックＣ３に位相飛びが発生し、主機能回路１３３が正常に動作を継続できない場合があった。

本発明は、上述のような事情に鑑みてなされたもので、冗長構成を有するとともにクロックの同期が確実に行えるクロック生成装置、及び、クロック同期方法を提供することを目的とする。

本発明の第１の観点に係るクロック生成装置は、
第１クロックを出力する現用系クロック出力手段と、
第２クロックを出力する待機系クロック出力手段と、
前記第１クロック又は前記第２クロックが供給されるとともに主たる機能に使用される主機能部に設けられ、前記第１クロック及び前記第２クロックの位相を比較し、前記第１クロック及び前記第２クロックの位相ずれの情報を含む位相差情報を生成する位相比較手段と、
前記位相差情報に基づいて前記待機系クロック出力手段を制御し、前記第１クロックの位相に前記第２クロックの位相を同期させる制御手段と、を有する、
ことを特徴とする。

本発明の第２の観点に係るクロック同期方法は、
現用系クロック出力手段から出力される第１クロックの位相と、待機系クロック出力手段から出力される第２クロックの位相とを比較し、前記第１クロック及び第２クロックの位相ずれの情報を含む位相差情報を生成する位相差情報生成ステップと、
前記位相差情報に基づいて前記待機系クロック出力手段を制御し、前記第１クロックの位相に前記第２クロックの位相を同期させるクロック同期ステップと、を備え、
位相差情報生成ステップは、前記第１クロック又は前記第２クロックが供給されるとともに主たる機能に使用される主機能部において実行される、
ことを特徴とする。

本発明によれば、冗長構成を有するクロック生成装置において、クロックの同期が確実に行えるようになれる。

本発明の実施形態に係るクロック生成装置の構成例を示す機能ブロック図である。 クロック同期方法の一例を示すフロー図である。 従来例に係るクロック生成装置の機能ブロック図である。 現用系クロック、待機系クロック、及び両クロックの位相差情報信号を示すタイミングチャート図である。 正常な状態における、現用系クロック、待機系クロック、及び供給クロックを示すタイミングチャート図である。 現用系から待機系に切り替えた後、供給クロックに位相飛びが生じた状態を示すタイミングチャート図である。

以下、本発明の実施形態について図を参照しながら説明する。

図１に示すように、本実施形態に係る、冗長構成を有するクロック生成装置は、現用系クロック生成部１１と、待機系クロック生成部２１と、主機能部３１とから構成される。

現用系クロック生成部１１は、第１制御部１２、Ｄ／Ａ変換部１３、及びＶＣＸＯ１４を有する。第１制御部１２の出力側は、Ｄ／Ａ変換部１３の入力側に接続され、Ｄ／Ａ変換部１３の出力側は、ＶＣＸＯ１４の入力側に接続されている。

第１制御部１２は、ＶＣＸＯ１４が出力するクロックＣ１の周波数及び位相に応じた制御用デジタル信号を生成する。

Ｄ／Ａ変換部１３は、第１制御部１２から入力された制御用デジタル信号をアナログ制御電圧に変換し、ＶＣＸＯ１４に出力する。なお、初期の制御用デジタル信号は、第１制御部１２のメモリ（図示せず）に格納されている。また、制御用デジタル信号は、主機能部３１の第３制御部３２から送信されるクロック周波数変更指令に応じて適宜変更される。

ＶＣＸＯ１４は、Ｄ／Ａ変換部１３から入力されたアナログ制御電圧に応じた周波数のクロックを生成し主機能部３１のクロック選択器３４に出力する。そして、アナログ制御電圧が変更されるに伴い、ＶＣＸＯ１４から出力されるクロックＣ１の周波数が変化する。クロックＣ１の位相は、クロックＣ１の周波数が一時的に変更されるとともに、矩形波の立ち上がり又は立ち下げのタイミングで、初期の制御用デジタル信号に対応する初期クロック周波数に復帰されることにより変更可能とされている。

一方、待機系クロック生成部２１は、第２制御部２２、Ｄ／Ａ変換部２３、及びＶＣＸＯ２４を有する。これら構成要素の接続状態及び機能は現用系クロック生成部１１と同様である。

主機能部３１は、第３制御部３２、位相比較器３３、クロック選択器３４、及び主機能回路３５を有する。
第３制御部３２の出力側は、クロック選択器３４に接続されている。位相比較器３３の入力側、及び、クロック選択器３４の入力側は、いずれもＶＣＸＯ１４及びＶＣＸＯ２４の出力側に接続されている。ＶＣＸＯ１４及びＶＣＸＯ２４の各出力側の配線経路に設けられた分配器（黒点で示す）によって、ＶＣＸＯ１４及びＶＣＸＯ２４から位相比較器３３及びクロック選択器３４にクロックＣ１、Ｃ２が分配供給されている。そして、クロック選択器３４の出力側は、主機能回路３５の入力側に接続されている。

待機系クロック生成部２１の第２制御部２２及び現用系クロック生成部１１の第１制御部１２は、両構成要素を結ぶ配線経路上に配置された分配器（黒点）を介して、主機能部３１の第３制御部３２と通信可能に接続されている。

第３制御部３２は、第２制御部２２及び第１制御部１２と通信を行い、現用系クロック生成部１１及び待機系クロック生成部２１のいずれの系が、現在、クロックを主機能回路３５に供給しているか（即ち、現用系クロック生成部１１及び待機系クロック生成部２１のいずれが現用系であるか）についての現用系情報を取得するとともに、第１制御部１２から、クロック供給元を現用系クロック生成部１１から待機系クロック生成部２１に切り替える切替指令とを取得する。

位相比較器３３は、ＶＣＸＯ１４及びＶＣＸＯ２４から出力されるクロックＣ１、クロックＣ２の位相を比較し、両クロックＣ１、Ｃ２の位相ずれの情報を含む位相差情報を生成する。

クロック選択器３４は、第３制御部３２から切替指令が入力されると、主機能回路３５へのクロック供給元を、現用系クロック生成部１１から待機系クロック生成部２１に切り替える。

主機能回路３５は、ＶＣＸＯ１４又はＶＣＸＯ２４からクロックＣ３として出力されるクロックＣ１、クロックＣ２をその主たる機能、例えば、無線基地局装置における送信信号のタイミング決定や受信信号の復調に使用する。

本実施形態に係るクロック生成装置は、以上のように構成されており、以下、図２を参照しながら、本実施形態に係るクロック同期方法を説明する。ここでは、現用系クロック生成部１１のＶＣＸＯ１４からクロックＣ１がクロック選択器３４を経由し、クロックＣ３として主機能回路３５に出力されているものとする（図１参照）。クロック同期方法は、待機系クロック生成部２１、現用系クロック生成部１１、主機能部３１の連携によって実現される。以下、構成要素別にその動作を説明する。

＜待機系クロック生成部２１＞
図２を参照して、待機系クロック生成部２１では、ＶＣＸＯ２４がクロックＣ２を生成するとともに、主機能部３１の位相比較器３３及びクロック選択器３４に出力する（ステップＳ１０１）。

第２制御部２２は、主機能部３１から送信される位相差情報に基づいて、Ｄ／Ａ変換部２３に出力する制御用デジタル信号を調整し、Ｄ／Ａ変換部２３からＶＣＸＯ２４に出力するアナログ制御電圧を変更する。これにより、第２制御部２２は、ＶＣＸＯ２４から出力されるクロックの周波数を調整し、待機系クロック生成部２１が出力するクロックＣ２の位相と現用系クロック生成部１１が出力するクロックＣ１の位相の間での位相差が０（ゼロ）になるようにする。このように待機系クロック生成部２１では、現用系クロック生成部１１のクロックＣ１の位相を基準として、自身が出力するクロックＣ２の位相を同期させる（ステップＳ１０２）。その後、第２制御部２２は、ここでの処理を一旦終了する。

＜現用系クロック生成部１１＞
図２を参照して、現用系クロック生成部１１では、ＶＣＸＯ１４がクロックＣ１を生成するとともに、主機能部３１の位相比較器３３及びクロック選択器３４に出力する（ステップＳ２０１）。

第１制御部１２は、現用系クロック生成部１１における異常の有無を判別する（ステップＳ２０２）。
そして、第１制御部１２は、現用系クロック生成部１１において異常を検出すると（ステップＳ２０２；ＹＥＳ）、クロック供給元を現用系クロック生成部１１から待機系クロック生成部２１に切り替える切替指令を生成し、主機能部３１の第３制御部３２に送信する（ステップＳ２０３）。その後、ここでの処理を一旦終了する。
一方、現用系クロック生成部１１に異常がない場合には（ステップＳ２０２；ＮＯ）、第１制御部１２は、現状の状態を維持する（ステップＳ２０１）。

＜主機能部３１＞
図２を参照して、主機能部３１には、第１制御部１２から現用系情報が送信される。ここでは、現用系クロック生成部１１が主機能回路３５へのクロック供給に使用されているので、この現用系情報によって、主機能部３１は、現用系クロック生成部１１が現用系である旨を認識する。

位相比較器３３は、ＶＣＸＯ１４及びＶＣＸＯ２４からそれぞれ出力されるクロックＣ１及びクロックＣ２の位相を比較し、両クロックＣ１、Ｃ２の位相ずれの情報を含む位相差情報を生成する。そして、第３制御部３２は、この位相差情報を、第２制御部２２及び第１制御部１２に送信する（ステップＳ３０１）。

そして、現用系クロック生成部１１において異常が発生し、第１制御部１２から第３制御部３２に切替指令が送信されると（ステップＳ２０３参照）、第３制御部３２は、予め現用系情報によって現用系クロック生成部１１が現用系であることを認識しているので、第３制御部３２は、クロック選択器３４を制御し、クロック供給元を現用系クロック生成部１１から待機系クロック生成部２１に切り替える（ステップＳ３０２）。

その結果、待機系クロック生成部２１のクロックＣ２がクロックＣ３として主機能回路３５に供給されるようになる（ステップＳ３０３）。この後、待機系クロック生成部２１が現用系に切り替わるとともに、現用系クロック生成部１１が待機系となり、上述した本実施形態に係るクロック同期制御が継続される。

以上説明したように、本実施形態によれば、現用系クロック生成部１１のＶＣＸＯ１４及び待機系クロック生成部２１のＶＣＸＯ２４からのクロックＣ１、Ｃ２を主機能部３１に設けられた位相比較器３３で比較し、両クロックＣ１、Ｃ２の位相ずれの情報を含む位相差情報を用いてクロックＣ１、Ｃ２の同期制御を行っている。ここでは、位相比較器３３及び主機能回路３５はいずれも主機能部３１に含まれているので、ＶＣＸＯ１４から位相比較器３３及び主機能回路３５までの配線経路差がほぼ解消されるため、当該配線経路差による位相ずれの発生が防止される。これにより、クロック同期制御が確実に行われるようになる。

また、本実施形態によれば、待機系クロック生成部２１において、現用系クロック生成部１１のクロックＣ１の位相が基準となり、待機系クロック生成部２１から出力されるクロックＣ２の位相が常時同期されるので、現用系クロック生成部１１から待機系クロック生成部２１への切り替え時に、主機能部３１の主機能回路３５に供給されるクロックＣ３において位相飛びの発生が防止される（図５参照）。これにより、主機能回路３５が正常に動作を継続することができる。

なお、上記実施形態では、現用系クロック出力手段及び待機系クロック出力手段として、入力するアナログ制御電圧によってクロック周波数が可変となるＶＣＸＯ（電圧制御水晶発振器：Voltage Controlled Xtal Oscillator）を用いたが、その他のＶＣＯ（電圧制御発振器：Voltage Controlled Oscillator）、例えば、ＴＣＶＣＸＯ（温度補償型電圧制御水晶発振器：temperature-compensated voltage-controlled crystal oscillator）、ＯＣＶＣＸＯ（恒温槽付電圧制御水晶発振器：Oven Controlled Voltage Controlled Crystal Oscillator）などであってもよい。

上記実施形態では、クロック生成装置に主機能部３１の主機能回路３５を含めて構成したが、クロック生成装置は、主機能部３１の主機能回路３５を除いて構成することもできる、

上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。

（付記１）
第１クロックを出力する現用系クロック出力手段と、
第２クロックを出力する待機系クロック出力手段と、
前記第１クロック又は前記第２クロックが供給されるとともに主たる機能に使用される主機能部に設けられ、前記第１クロック及び前記第２クロックの位相を比較し、前記第１クロック及び前記第２クロックの位相ずれの情報を含む位相差情報を生成する位相比較手段と、
前記位相差情報に基づいて前記待機系クロック出力手段を制御し、前記第１クロックの位相に前記第２クロックの位相を同期させる制御手段と、を有する、
ことを特徴とするクロック生成装置。

（付記２）
前記制御手段は、前記位相差情報に基づいて前記待機系クロック出力手段に供給する制御電圧を調整することで、前記第１クロックの位相に前記第２クロックの位相を同期させることを特徴とする付記１に記載のクロック生成装置。

（付記３）
前記現用系クロック出力手段及び前記待機系クロック出力手段が、電圧制御水晶発振器であることを特徴とする付記２に記載のクロック生成装置。

（付記４）
前記主機能部には、前記現用系クロック出力手段又は待機系クロック出力手段から主機能部に供給するクロックを前記第１クロック及び前記第２クロックの間で切り替える切替手段が設けられていることを特徴とする付記１乃至３のいずれか１つに記載のクロック生成装置。

（付記５）
現用系クロック出力手段から出力される第１クロックの位相と、待機系クロック出力手段から出力される第２クロックの位相とを比較し、前記第１クロック及び第２クロックの位相ずれの情報を含む位相差情報を生成する位相差情報生成ステップと、
前記位相差情報に基づいて前記待機系クロック出力手段を制御し、前記第１クロックの位相に前記第２クロックの位相を同期させるクロック同期ステップと、を備え、
位相差情報生成ステップは、前記第１クロック又は前記第２クロックが供給されるとともに主たる機能に使用される主機能部において実行される、
ことを特徴とするクロック同期方法。

また、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。上述した実施形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。

１１、１１０ 現用系クロック生成部
１２、１１２ 第１制御部
１３、２３、１１３、１２３ Ｄ／Ａ変換部
２１、１２０ 待機系クロック生成部
２２、１２２ 第２制御部
３１、１３０ 主機能部
３２、１３１ 第３制御部
３３、１１１、１２１ 位相比較器
３４、１３２ クロック選択器
３５、１３３ 主機能回路
Ｃ１ 現用系クロック生成部から出力されるクロック
Ｃ２ 待機系クロック生成部から出力されるクロック
Ｃ３ 主機能回路に供給されるクロック

Claims (5)

1. 第１クロックを出力する現用系クロック出力手段と、
   第２クロックを出力する待機系クロック出力手段と、
   前記第１クロック又は前記第２クロックが供給されるとともに主たる機能に使用される主機能部に設けられ、前記第１クロック及び前記第２クロックの位相を比較し、前記第１クロック及び前記第２クロックの位相ずれの情報を含む位相差情報を生成する位相比較手段と、
   前記位相差情報に基づいて前記待機系クロック出力手段を制御し、前記第１クロックの位相に前記第２クロックの位相を同期させる制御手段と、を有する、
   ことを特徴とするクロック生成装置。
2. 前記制御手段は、前記位相差情報に基づいて前記待機系クロック出力手段に供給する制御電圧を調整することで、前記第１クロックの位相に前記第２クロックの位相を同期させることを特徴とする請求項１に記載のクロック生成装置。
3. 前記現用系クロック出力手段及び前記待機系クロック出力手段が、電圧制御水晶発振器であることを特徴とする請求項２に記載のクロック生成装置。
4. 前記主機能部には、前記現用系クロック出力手段又は待機系クロック出力手段から主機能部に供給するクロックを前記第１クロック及び前記第２クロックの間で切り替える切替手段が設けられていることを特徴とする請求項１乃至３のいずれか１項に記載のクロック生成装置。
5. 現用系クロック出力手段から出力される第１クロックの位相と、待機系クロック出力手段から出力される第２クロックの位相とを比較し、前記第１クロック及び第２クロックの位相ずれの情報を含む位相差情報を生成する位相差情報生成ステップと、
   前記位相差情報に基づいて前記待機系クロック出力手段を制御し、前記第１クロックの位相に前記第２クロックの位相を同期させるクロック同期ステップと、を備え、
   位相差情報生成ステップは、前記第１クロック又は前記第２クロックが供給されるとともに主たる機能に使用される主機能部において実行される、
   ことを特徴とするクロック同期方法。

Images