JP6821912B2 - 変調装置 - Google Patents

変調装置 Download PDF

Info

Publication number
JP6821912B2
JP6821912B2 JP2015230348A JP2015230348A JP6821912B2 JP 6821912 B2 JP6821912 B2 JP 6821912B2 JP 2015230348 A JP2015230348 A JP 2015230348A JP 2015230348 A JP2015230348 A JP 2015230348A JP 6821912 B2 JP6821912 B2 JP 6821912B2
Authority
JP
Japan
Prior art keywords
phase
clock
modulator
unit
spare
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015230348A
Other languages
English (en)
Other versions
JP2017098811A (ja
Inventor
勇太 是枝
勇太 是枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2015230348A priority Critical patent/JP6821912B2/ja
Publication of JP2017098811A publication Critical patent/JP2017098811A/ja
Application granted granted Critical
Publication of JP6821912B2 publication Critical patent/JP6821912B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transmitters (AREA)

Description

本発明は、変調装置、変調器及び切替え方法に関し、特に、複数の変調器を備える冗長構成の変調装置、変調器及び切替え方法に関する。
冗長構成の変調装置は、現用装置の変調器と予備装置の変調器のRF(Radio Frequency)キャリアの位相差を検出し、予備装置のRFキャリアの位相を回転させて現用装置のRFキャリアの位相に合わせてから予備装置に切り替える機能をもつ。
この種の切替え制御技術が、例えば特許文献1に開示されている。特許文献1に記載されている放送用送信システムは、複数の送信機のそれぞれから出力される放送用信号から位相を検出し、複数の送信機に対して位相差検出結果に基づいて放送用信号の出力位相が互いに一致するように指示を出すよう構成されている。
特開2014−171081号公報
後段の装置(電力増幅器等)の入力信号のサンプリングに使用するサンプリング周波数が高い場合、もし入力信号の変調データの位相差があると、後段の装置が、入力信号のレベル変動を検出し、エラーが発生する可能性がある。上述の特許文献1には、このような変調データの位相差によるレベル変動及びエラー発生を防止するという課題を解決することができるような構成は開示されていない。
本発明は、冗長構成の変調装置において変調データの位相差によるレベル変動及びエラー発生を防ぐ変調装置、変調器及び切替え方法を提供することを主な目的とする。
本発明の変調装置は、RFキャリアの位相調整を行うRFキャリア位相調整部と、変調データを生成する変調データ生成部と、前記変調データ生成部に入力するクロックの位相調整を行うクロック位相調整部と、を有する複数の変調器と、現用の変調器と予備の変調器のRFキャリア及びクロックの位相の一致に基づいて現用の変調器から予備の変調器に切替える切替部と、を有する。
本発明の変調器は、RFキャリアの位相調整を行うRFキャリア位相調整部と、変調データを生成する変調データ生成部と、前記変調データ生成部に入力するクロックの位相調整を行うクロック位相調整部と、を有する。
本発明の切替え方法は、RFキャリアの位相調整を行うRFキャリア位相調整部と、変調データを生成する変調データ生成部と、前記変調データ生成部に入力するクロックの位相調整を行うクロック位相調整部と、を有する複数の変調器を切り替える切替え方法であって、次に現用となる予備の変調器を特定し、前記予備の変調器のRFキャリア位相調整部及びクロック位相調整部に、現用の変調器のRFキャリア及びクロックとRFキャリア及びクロックの位相を一致するよう指示し、前記現用の変調器と前記予備の変調器のRFキャリア及びクロックの位相の一致に基づいて前記現用の変調器から前記予備の変調器に切替える。
本発明によれば、冗長構成の変調装置において変調データの位相差によるレベル変動及びエラー発生を防ぐことができる。
図1は、第1の実施形態の構成を示すブロック図である。 図2は、図1のクロック位相調整部の構成を示すブロック図である。 図3は、図1の切替えの動作を示すフローチャートである。 図4は、クロック位相調整部の変形例の構成を示すブロック図である。 図5は、クロック位相調整部の他の変形例の構成を示すブロック図である。
図1は、第1の実施形態の構成を示すブロック図である。図1に示すように変調装置1000は、複数の変調器1、2と、現用の変調器と予備の変調器のRFキャリア及びクロックの位相の一致に基づいて現用の変調器から予備の変調器に切替える切替部3を備えている。また複数の変調器1、2は、それぞれ、変調データをRFキャリアにより変調する変調部11、21と、RFキャリアを生成するRFキャリア生成部12、22と、RFキャリアの位相調整を行うRFキャリア位相調整部13、23を備えている。また複数の変調器1、2は、それぞれ、変調データを生成する変調データ生成部14、24と、変調データの生成に使用するクロックを生成するクロック生成部15、25と、クロックの位相調整を行うクロック位相調整部16、26と、を備えている。
切替部3は、変調装置1000の内部にある複数の変調器のうち、次に現用機となる予備機の変調器を特定し、その予備機の変調器のRFキャリア位相調整部及びクロック位相調整部に、RFキャリア及びクロックの位相を現用機の変調器と一致するよう指示する。切替部3は、現用機の変調器と予備機の変調器のRFキャリア及びクロックの位相がいずれも一致したと判断すると、現用機の変調器から予備機の変調器に切替える。
図2は、図1のクロック位相調整部の構成を示すブロック図である。クロック位相調整部16、26は、図2に示すようにクロック生成部15、25から入力されたクロック信号の位相を調整する位相調整部161、261と、位相調整部161、261から出力された信号を分周して変調データ生成部14、24に出力するクロック分周部162、262を備えている。またクロック位相調整部16、26は、図2に示すように位相調整部161、261の出力と、他の変調器の位相調整部261、161の出力とに接続され、信号の位相を比較して位相調整部161、261を制御するクロック位相制御部163、263を備えている。
位相調整部161、261は、例えばクロック生成部25から入力された高周波クロック、例えば10MHzクロックと、実装している高周波発振器、例えば10MHz発振器をPLL(Phase Lock Loop)にかけて、ジッタのない10MHzクロックを生成し、また入力電圧に応じて位相を調整することが可能なPLL回路である。
クロック位相制御部163、263は、例えば、2つの入力信号の位相差に応じた電圧を出力する回路である。
クロック位相制御部163、263は、次に現用となる場合に、現在現用となっている変調器の信号と、自機の位相調整部161、261から出力された信号との位相を一致させるよう位相調整部161、261を制御する。またクロック位相制御部163、263は、現在現用となっている変調器の信号と、自機の位相制御部161、261から出力された信号の位相が一致すると、切替部3に位相が一致したことを報告する。
次に本実施形態の動作について説明する。図3は、図1の切替えの動作を示すフローチャートである。まず切替部3は、次に現用機となる予備機の変調器を特定する(ステップS1)。切替部3は、特定した変調器のRFキャリア位相調整部及びクロック位相調整部に現用機と予備機のRFキャリア位相及びクロック位相を合わせるよう指示する(ステップS2)。現用機を変調器1とし、次に現用機になる予備機を変調器2とすると、切替部3は、変調器2のRFキャリア位相調整部23及びクロック位相調整部26に指示する。
切替部3から指示されたクロック位相調整部26は、現用機のクロック位相調整部16から分周前の内部信号を取得する(ステップS10)。そして切替部3から指示されたクロック位相調整部26は、自機である変調器2のクロック位相調整部26における分周前の内部信号と位相を比較する(ステップS11)。クロック位相調整部26は、クロック位相調整部の分周前の内部信号の位相を比較し、現用機と予備機で位相が一致しているか判断し(ステップS12)、一致していなければ、自機(予備機)である変調器2のクロック位相調整部26における内部信号の位相を調整する(ステップS13)。一致していれば、クロック位相が一致していることを切替部3に報告する(ステップS14)。
また切替部3から指示されたRFキャリア位相調整部23は、現用機のRFキャリア生成部12からRFキャリアを取得する(ステップS20)。そして切替部3から指示されたRFキャリア位相調整部23は、自機である変調器2のRFキャリア生成部22からのRFキャリアと位相を比較する(ステップS21)。RFキャリア位相調整部23は、RFキャリアの位相が現用機と予備機で一致しているか判断し(ステップS22)、一致していなければ、自機(予備機)である変調器2のRFキャリアの位相を調整する(ステップS23)。一致していれば、RFキャリアの位相が現用機と予備機で一致していることを切替部3に報告する(ステップS24)。
切替部3は、RFキャリアとクロックの両方とも現用機と予備機で位相が一致しているか判断する(ステップS3)。そして、RFキャリアとクロックの両方とも現用機と予備機で位相が一致していると判断すると、現用機と予備機の切替えを実施する(ステップS4)。なおRFキャリアの位相が一致しているかは、次に現用機となる予備機の変調器2のRFキャリア位相調整部23からの報告に基づいて判断する。同様にクロックの位相が一致しているかは、次に現用機となる予備機の変調器2のクロック位相調整部26からの報告に基づいて、判断する。
以上、説明したように本実施形態によれば、次に現用となる変調器の位相調整部が、自機の分周前の信号の位相を、現在現用となっている変調器の分周前の信号の位相に一致させるよう制御する。これによって変調データ生成の基準となるクロックの位相を分周前の信号の精度で現用機と予備機で合わせることができる。またこれとあわせてRFキャリアの位相が現用機と予備機で一致させる。RFキャリアとクロックの両方とも現用機と予備機で位相が一致していると判断すると、現用機と予備機の切替えを実施する。したがって、現用機と予備機の切替えの際、エラー発生及び出力レベル変動を確実に抑制することができる。
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
例えば、上述の実施形態では、クロック位相調整部16、26のクロック位相制御部163、263は、位相調整部161、261の出力と、他の変調器の位相調整部261、161の出力とに接続されると説明したが、これに限られない。例えば図4に示すようにクロック位相調整部36のクロック位相制御部363及びクロック位相調整部46のクロック位相制御部463は、位相調整部361、461の入力と、他の変調器の位相調整部461、361の入力とに接続され、入力される信号の位相を比較し、信号の位相差に応じて位相調整部361、461を制御してもよい。
また上述の実施形態では、クロック位相制御部は、位相調整部の出力又は入力の位相を比較して、位相が一致するよう制御すると説明したが、図5に示すように、位相調整部が、高周波PLL部561、661の出力を低周波PLL部562、662に入力する構成の場合がある。このような構成においては、前段の高周波PLL部561、661の出力をクロック位相制御部に入力し、クロック位相制御部は、これらの位相を一致させる。図5は、クロック位相調整部の他の変形例の構成を示すブロック図である。本変形例は、高周波PLL部561、661の出力を低周波PLL部562、662に入力し、低周波PLL部562、662から出力されたクロックを分周し、変調データ生成に使用されるクロックを生成する構成の例である。図5に示すように、本変形例のクロック位相調整部56、66は、高周波PLL部561、661と、低周波PLL部562、662と、クロック位相制御部563、663と、クロック分周部162、262で構成される。
高周波PLL部561、661は、クロック生成部15、25から入力された高周波クロック、例えば10MHzクロックと、高周波PLL部561、661に実装している高周波発振器、例えば10MHz発振器をPLLにかけて、ジッタのない高周波クロックを生成する。
低周波PLL部562、662は、この高周波クロックを用いて、データ生成に必要なクロックの基準としての低周波クロック、例えばFS4を生成する。低周波PLL部562、662は、生成された低周波クロック、例えばFS4を、低周波PLL部562、662内に実装しているFS4発振器と位相比較を行い、位相を調整してジッタのない低周波クロックとして出力する。
クロック分周部162、262は、低周波PLL部562、662から入力される低周波クロック、例えばFS4を分周してデータ生成に必要なクロックの生成を行い、変調データ生成部14、24に出力する。
現用機が変調器1であり、次に現用機になる予備機が変調器2であるとする。切替え運用時、切替部3の指示により、次に現用機になる予備機の変調器2のクロック位相調整部66のクロック位相制御部663には、現用機である変調器1の高周波PLL部561から出力される高周波クロック、例えば10MHzクロックを予備機のクロック位相制御部663が入力される。そして、クロック位相制御部663は、予備機である変調器2の高周波PLL部661による高周波クロック、例えば10MHzクロックと位相比較を行う。これにより予備機である変調器2側で位相が調整され、現用機である変調器1の高周波クロックと位相が一致する。後段で高周波クロックを分周してデータ生成に必要な低周波クロックを生成しても、現用機との位相はズレない。したがって、変調データにおいても現用機との位相はズレない。このようにデータ生成の基準となるクロックについての位相調整を行うことで、変調データの位相を現用機と予備機で合わせることができ、さらに、RFキャリア位相調整を行うことで、運用切替え時のエラー発生及び出力レベル変動を抑制することができる。
本変形例の構成のように、高周波PLL部の出力を低周波PLL部に入力し、低周波PLL部から出力されたクロックを分周し、変調データ生成に使用されるクロックを生成する構成の場合、高周波クロック、例えば10MHzクロックの精度で、現用機側のクロックと予備機側のクロックの位相調整を行うことができる。
1、2 変調器
3 切替部
11、21 変調部
12、22 RFキャリア生成部
13、23 RFキャリア位相調整部
14、24 変調データ生成部
15、25 クロック生成部
16、26、36、46、56、66 クロック位相調整部
161、261、361、461 位相調整部
162、262 クロック分周部
163、263、363、463、563、663 クロック位相制御部
561、661 高周波PLL部
562、662 低周波PLL部
1000 変調装置

Claims (1)

  1. RFキャリアの位相調整を行うRFキャリア位相調整部と、
    変調データを生成する変調データ生成部と、
    前記変調データ生成部に入力するクロックの位相調整を行うクロック位相調整部と、
    を有する複数の変調器と、
    現用の変調器と予備の変調器の前記RFキャリア及び前記クロックの位相の一致に基づいて前記現用の変調器から前記予備の変調器に切替える切替部と、
    を有し、
    前記クロック位相調整部は、
    クロック生成部から入力されたクロック信号の位相を調整する位相調整部と、
    前記位相調整部から出力された信号を分周して前記変調データ生成部に出力するクロック分周部と、
    前記現用の変調器及び前記予備の変調器の前記位相調整部に接続され、前記位相調整部から出力された信号の位相を比較して前記予備の変調器の位相調整部を制御するクロック位相制御部と、
    を有する
    変調装置。
JP2015230348A 2015-11-26 2015-11-26 変調装置 Active JP6821912B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015230348A JP6821912B2 (ja) 2015-11-26 2015-11-26 変調装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015230348A JP6821912B2 (ja) 2015-11-26 2015-11-26 変調装置

Publications (2)

Publication Number Publication Date
JP2017098811A JP2017098811A (ja) 2017-06-01
JP6821912B2 true JP6821912B2 (ja) 2021-01-27

Family

ID=58817450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015230348A Active JP6821912B2 (ja) 2015-11-26 2015-11-26 変調装置

Country Status (1)

Country Link
JP (1) JP6821912B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022239608A1 (ja) * 2021-05-10 2022-11-17 株式会社日立国際電気 送信装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139642A (ja) * 1994-11-07 1996-05-31 Fujitsu Ltd 無線装置
JPH08223085A (ja) * 1995-02-15 1996-08-30 Fujitsu Ltd 無線送信装置
JP4167387B2 (ja) * 2000-08-23 2008-10-15 株式会社東芝 デジタル放送変調信号現用・予備切替送出装置
JP4078954B2 (ja) * 2002-11-06 2008-04-23 日本電気株式会社 クロック位相制御回路及びその制御方法
JP2005286514A (ja) * 2004-03-29 2005-10-13 Nec Corp 送信装置及び送信装置の信号遅延方法
JP4465658B2 (ja) * 2004-10-25 2010-05-19 日本電気株式会社 クロック変換器、変調器、及びデジタル放送用送信装置
JP2008017199A (ja) * 2006-07-06 2008-01-24 Nec Saitama Ltd 無線送信機および位相補正方法

Also Published As

Publication number Publication date
JP2017098811A (ja) 2017-06-01

Similar Documents

Publication Publication Date Title
US9438351B2 (en) Adjustable delayer, method for delaying an input signal and polar transmitter
US10715155B1 (en) Apparatus and methods for digital phase locked loop with analog proportional control function
US9019016B2 (en) Accumulator-type fractional N-PLL synthesizer and control method thereof
JP2007295363A (ja) Pll回路、pll回路の干渉防止方法及びこのpll回路を搭載した光ディスク装置
US10003455B2 (en) Carrier generator, radio frequency interconnect including the carrier generator and method of using
JP2013200135A (ja) レーダ送受信機
KR100841433B1 (ko) Dat가 장착된 bpsk 변조방식을 적용한 폴라 송신기
JP6821912B2 (ja) 変調装置
US20170317774A1 (en) Pll for carrier generator and method of generating carrier signals
JP2007258768A (ja) 送信機
JP4719100B2 (ja) 二重システム型基準周波数信号発生器
CN106941351B (zh) 用于随机扩频调制器的双校准环路
US20210091774A1 (en) Phase and amplitude controlled oscillation device
KR101628160B1 (ko) 지연 고정 루프 회로 기반의 위상 생성기 및 위상 생성 방법
US20170207906A1 (en) Two point polar modulator
JP2008017199A (ja) 無線送信機および位相補正方法
US20150188552A1 (en) Phase locked loop and control method thereof
JP7083644B2 (ja) クロック切替え装置
US10312921B1 (en) Method and system for synthesizer flicker noise displacement
JP2008227613A (ja) スペクトラム拡散クロックジェネレータ
JP2000148281A (ja) クロック選択回路
JP2007295027A (ja) スペクトラム拡散クロックジェネレータ
JP2015222918A (ja) フラクショナルpll回路
KR101449855B1 (ko) 주파수 고정 장치
KR100216350B1 (ko) 디지탈 데이타 전송 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201221

R150 Certificate of patent or registration of utility model

Ref document number: 6821912

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150