JPH08223085A - 無線送信装置 - Google Patents

Abstract

(57)【要約】 【目的】 冗長構成の送信符号処理部を少なくとも備え
たホットスタンバイ方式の無線送信装置に関し、データ
列、フレーム位相、スタッフィング位相を一致させて現
用系から予備系への無瞬断切替えを可能にすることを目
的とする。 【構成】 現用系および予備系の送信符号処理部１，２
において、リセット手段３が一方の系のクロック分周手
段１ｂの出力に基づいて他方の系のクロック分周器をリ
セットすることにより、直列並列変換手段１ａ，２ａで
生成される両データ列が一致する。また一方の系のフレ
ームタイミング信号発生器の出力に基づいて他方の系の
フレームタイミング信号発生器をリセットすることによ
り両系のフレーム位相を一致させる。さらに、書込クロ
ックおよび読出クロックを両系で同期することにより、
スタッフィングのための両系の位相比較器の動作を一致
させてスタッフィング位相を一致させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は無線送信装置に関し、特
に、冗長構成の送信符号処理部を少なくとも備えたホッ
トスタンバイ方式の無線送信装置に関する。

【０００２】近年、通信回線の高品質化に伴い、無線装
置の障害時や保守作業時等に現用系回線から予備系回線
への無瞬断切替えが要求されている。本発明は、冗長構
成の２つの無線送信部でそれぞれ作成されたフレーム構
成信号（信号列）が不一致となることを防止して、無線
送信部を現用系から予備系へ無瞬断切替えできるように
した装置を提供するものである。本発明は、従属同期方
式の無線送信装置にも、またスタッフ同期方式の無線送
信装置にも適用可能である。

【０００３】

【従来の技術】本発明に係る無線送信装置を含む無線装
置は、入力されたディジタルデータを変調（例えば４Ｐ
ＳＫ変調）し、変調された信号をＧＨｚオーダの高周波
信号で対向の無線装置に送信し、同様に、対向の無線装
置から送信された高周波信号を受信し、ディジタルデー
タに復調して出力するものである。

【０００４】かかる無線装置では、故障により無線通信
が停止しないように、無線送信部および無線受信部がと
もに冗長構成となっている。すなわち、無線装置に、現
用系、予備系の無線送信部および現用系、予備系の無線
受信部が設けられている。

【０００５】図１１は従来の無線装置の構成図である。
図中、多重化・分離部（ＭＵＸ）１０１は、図示しない
複数の回線から入力されたデータを多重化して無線送信
部へ出力するとともに、無線受信部から入力された多重
データを分離して各回線へ出力する。多重化・分離部１
０１から出力された多重データは分岐部（Ｈ）１０２で
分岐され、冗長構成の無線送信部へ送られる。無線送信
部は現用系と予備系とからなり、同一の構成となってい
る。現用系に障害が発生すれば予備系が運用状態に切り
替えられ、故障した系は修理後予備系となる。以下では
一方の系の構成だけを説明し、他方の系の構成の説明は
省略する。

【０００６】Ｂ−Ｕ変換器（Ｂ−Ｕ）１０３ａはバイポ
ーラ信号をユニポーラ信号に変換し、データ処理部（Ｄ
ＰＵ）１０４ａは、入力された信号をフレーム構成に組
み立てて出力する。データ処理部１０４ａに関しては図
１２を参照して詳しく後述する。なお、１フレームは、
例えば３０個のサブフレーム（タイムスロット）で構成
されるマルチフレーム構成となっており、各サブフレー
ムは１ビットの制御データと７ビットの情報データで構
成される。したがって、１フレームには３０ビット分の
制御データがあり、制御データとして、フレームビッ
ト、パリティビット、対向局監視制御ビット、ＤＳＣビ
ット等が含まれる。

【０００７】変調部（ＭＯＤ）１０５ａは入力データを
変調（例えば４ＰＳＫ変調）し、高周波送信部（ＴＸ）
１０６ａは被変調波を無線周波数に変換し、電力増幅し
て出力する。

【０００８】高周波切替器１０７は現用系の無線送信部
からの高周波信号を選択して、アイソレータ（ＩＳＯ）
１０９、バンドパスフィルタ（ＢＰＦ）１１０、サーキ
ュレータ（ＣＩＲ）１１１を経由してアンテナ１１２に
出力するとともに、予備系の無線送信部からの高周波信
号を終端部（ＤＬ）１０８へ入力して終端する。

【０００９】アンテナ１１２で受信された信号は、サー
キュレータ１１１、バンドパスフィルタ（ＢＰＦ）１１
３、アイソレータ（ＩＳＯ）１１４を経由してハイブリ
ッド回路（ＨＹＢ）１１５へ入力され、そこで分岐され
て冗長構成の無線受信部へ送られる。無線受信部は現用
系と予備系とからなり、同一の構成となっている。現用
系に障害が発生すれば予備系が運用状態に切り替えら
れ、故障した系は修理後予備系となる。以下では一方の
系の構成だけを説明し、他方の系の構成の説明は省略す
る。

【００１０】高周波受信部（ＲＸ）１１６ａは、受信無
線信号を電力増幅し、受信信号周波数を中間周波数に周
波数変換して出力し、復調部（ＤＥＭ）１１７ａは、中
間周波信号からデータを復調（例えば４ＰＳＫ復調）す
る。データ処理部（ＤＰＵ）１１８ａは、入力されたフ
レーム信号から制御データを抽出して所定の処理を実行
するとともに、デフレーム化、その他の処理を行い、Ｕ
−Ｂ変換器（Ｕ−Ｂ）１１９ａはユニポーラ信号をバイ
ポーラ信号に変換して切替スイッチ（ＳＷ）１２０を経
由して多重化・分離部１０１へ出力する。切替スイッチ
１２０は、図示を省略したが、後述の切替え制御部１２
４の制御により作動して現用系の無線受信部からの信号
を多重化・分離部１０１へ出力する。

【００１１】監視制御部は、対向局監視制御信号受信部
１２１と、対向局監視制御信号送信部１２２と、警報処
理部１２３と、切替え制御部１２４と、操作部１２５と
から構成され、受信信号に含まれる対向局監視制御信号
に基づいた処理機能、送信信号に自局の状態を示す対向
局監視制御信号を送出する処理機能、無線送信部および
無線受信部における現用系と予備系との切替えを指示す
る機能等を有している。すなわち、対向局監視制御信号
受信部１２１は、対向局から送られて来る監視制御信号
を受信側のデータ処理部１１８ａ，１１８ｂを介して受
信する。監視制御信号は、回線品質の劣化や自局の状態
を対向の無線装置に通知するものである。対向局監視制
御信号送信部１２２は、対向局へ送信側のデータ処理部
１０４ａ，１０４ｂを介して監視制御信号を送信する。
警報処理部１２３は、監視制御信号を作成して対向局監
視制御信号送信部１２２へ送るとともに、自局の警報情
報や対向局の監視制御信号に基づいて切替指示を切替え
制御部１２４へ出力する。操作部１２５は、無線送信部
と無線受信部との選択を行う選択スイッチ１２５ａと、
切替えを指示する切替オン・オフスイッチ１２５ｂと、
無線送信部および無線受信部における系の選択を行う選
択スイッチ１２５ｃとを有している。切替え制御部１２
４は、回線品質の劣化の通知あるいは自局の警報情報に
基づいて警報処理部１２３から切替指示が送られると、
または操作部１２５から無線送信部の切替指示が送られ
ると、無線送信部の系切替えを切替え制御部１２６へ指
示する。また、切替え制御部１２４は、自局の警報情報
に基づいて警報処理部１２３から切替指示が送られる
と、あるいは操作部１２５より無線受信部の切替指示が
送られると、無線受信部の系切替えを切替スイッチ１２
０へ指示する。

【００１２】操作盤１２７は、切替えを指示する切替オ
ン・オフスイッチ１２７ａと、無線送信部における系の
選択を行う選択スイッチ１２７ｂとを有している。切替
え制御部１２６は、切替え制御部１２４または操作盤１
２７からの切替指示に基づいて高周波切替器１０７に現
用系の切替えを指示する切替命令を出力する。

【００１３】

【発明が解決しようとする課題】上記のような従来の装
置において、高周波切替器１０７により無線送信部を現
用系から予備系に無瞬断で切り替えるには、次の３つの
条件が満たされている必要がある。第１に、２つの系の
データ処理部１０４ａ，１０４ｂ、変調部１０５ａ，１
０５ｂ、高周波送信部１０６ａ，１０６ｂの局部発振器
においてそれぞれ同期がとれていること、第２に、高周
波切替器１０７のＡ，Ｂ点での各信号の位相が一致して
いること、第３に、２つの系のデータ処理部１０４ａ，
１０４ｂで作成される各信号の信号列が一致しているこ
と。

【００１４】上記の第２の条件については、本願出願人
の出願になる発明「無線装置」（特願平６−２７２０８
９号、平成６年１１月７日出願）において解決手段が提
示されている。しかし、第３の条件を満たす解決方法は
従来無く、そのため、図１１に示すようなデータ処理部
が冗長構成の無線装置では無瞬断の切り替えを行うこと
が出来なかった。

【００１５】これを以下に詳しく説明する。図１２は、
データ処理部１０４ａ，１０４ｂが従属同期方式を採用
している場合のデータ処理部１０４ａ，１０４ｂの内部
構成を示すブロック図である。データ処理部１０４ａ，
１０４ｂは同一の構成となっており、図１２はそれらの
一方の構成を示す。

【００１６】図中、シリアル・パラレル変換部（Ｓ／
Ｐ）２０１は、入力データＳ１に対して直列並列変換を
行い、信号Ｓ７と信号Ｓ８とを速度変換部２０２へ出力
するとともに、入力クロックＳ２に対して直列並列変換
を行い、信号Ｓ４を速度変換部２０２へ出力する。ここ
では、４ＰＳＫ変調を行うことを前提として信号Ｓ７と
信号Ｓ８とを生成している。速度変換部２０２は、この
信号Ｓ４およびタイミング発生回路２１０からのタイミ
ング信号Ｓ３０に基づき、信号Ｓ７と信号Ｓ８とに対し
て速度変換を行い、信号Ｓ３２，Ｓ３３として出力す
る。これらのシリアル・パラレル変換部２０１および速
度変換部２０２については図１３を参照して詳しく後述
する。タイミング発生回路２１０は、後述のように速度
変換部２０２から送られた位相比較信号Ｓ３１を基にＰ
ＬＬ回路２１２によって各種タイミング信号を生成し
て、速度変換部２０２をはじめ各ブロックへ供給する。

【００１７】信号Ｓ３２，Ｓ３３に対して、付加ビット
挿入部２０４，２０５が、パリティチェックビット発生
部２０３およびＤＳＣインタフェース（ＤＳＣＩＮＴ
Ｆ）２１１からそれぞれ送られたパリティチェックビッ
トおよび監視データを挿入し、また排他的論理和部（Ｅ
ＸＯＲ）２０６，２０７が、スクランブルパターン発生
部２１３から送られたスクランブルパターンとの排他的
論理和演算を行って出力し、さらに付加ビット挿入部２
０８，２０９が、タイミング発生回路２１０から出力さ
れた挿入タイミングに従って、フレームビット発生部２
１４から送られたフレームビットを挿入する。

【００１８】図１３は、図１２に示すシリアル・パラレ
ル変換部２０１、速度変換部２０２、タイミング発生回
路２１０等の内部回路を示す図である。図中、Ｄ−フリ
ップフロップ２２１〜２２４およびインバータ２２５が
シリアル・パラレル変換部２０１を構成し、ＡＮＤ回路
２４１、１／Ｎカウンタ２４２、および１／Ｍカウンタ
２４３がタイミング発生回路２１０を構成する。これら
の各部２２１〜２２５，２４１〜２４３およびスクラン
ブルパターン発生部２１３、フレームビット発生部２１
４、ＰＬＬ回路２１２を除いた残りの部分が、速度変換
部２０２を構成する。ただし、ＰＬＬ回路２１２内の位
相比較部だけは便宜上、速度変換部２０２内に存在す
る。

【００１９】こうした構成の回路の動作については図１
６、図１７を参照して後述する。一方、図１４は、デー
タ処理部１０４ａ，１０４ｂがスタッフ同期方式を採用
している場合のデータ処理部１０４ａ，１０４ｂの内部
構成を示すブロック図である。データ処理部１０４ａ，
１０４ｂは同一の構成となっており、図１４はそれらの
一方の構成を示す。なお、図中、構成部分および信号形
態が図１２に示す従属同期方式の回路と同じであるもの
については同じ符号を付し、それらの説明を省略する。

【００２０】図１４では、スタッフ制御ビット発生部２
１５が、速度変換部２０２からの位相比較信号Ｓ３１を
基にスタッフ制御ビットを発生してスタッフ有無の情報
を出力するとともに、スタッフ制御ビットを付加ビット
挿入部２１６，２１７へ出力する。タイミング発生回路
２１８は、速度変換部２０２から送られた位相比較信号
Ｓ３１および発振器２１９の出力を基に各種タイミング
信号を生成して、各ブロックへ供給する。付加ビット挿
入部２１６，２１７は、タイミング発生回路２１８から
送られたタイミング信号に従い、速度変換部２０２から
の信号Ｓ３２，Ｓ３３に対して、パリティチェックビッ
ト発生部２０３、ＤＳＣインタフェース２１１からそれ
ぞれ送られたパリティチェックビット、監視データを挿
入するとともに、スタッフ制御ビット発生部２１５から
送られたスタッフ制御ビットを挿入する。

【００２１】図１５は、図１４に示すシリアル・パラレ
ル変換部２０１、速度変換部２０２、タイミング発生回
路２１８等の内部回路を示す図である。図中、構成部分
および信号形態が図１３に示す従属同期方式の回路と同
じであるものについては同じ符号を付し、それらの説明
を省略する。

【００２２】図１５では、ＡＮＤ回路２４７、１／Ｎカ
ウンタ２４２、１／Ｍカウンタ２４３、スタッフビット
挿入タイミング発生部２４８、およびＡＮＤ回路２４９
がタイミング発生回路２１８を構成する。位相比較部２
５０も本来的にはタイミング発生回路２１８を構成する
が、便宜上速度変換部２０２に含まれる。

【００２３】こうした構成の回路の動作について図１
６、図１７を参照して後述する。図１６、図１７は、図
１３および図１５に示す各回路の共通部分の動作を示す
タイミングチャートである。すなわち、入力クロックＳ
２が、インバータ２２５およびＤ−フリップフロップ２
２４によって信号Ｓ４，Ｓ５に変換され、これらをクロ
ック信号としてＤ−フリップフロップ２２１，２２２，
２２３が入力データＳ１を信号Ｓ７，Ｓ８に変換する。
このように直列並列変換された入力データ信号Ｓ７，Ｓ
８は速度変換部２０２へ送られる。Ｄ−フリップフロッ
プ２２４は１／２分周回路を構成している。

【００２４】ところで、図１１において示したようにデ
ータ処理部１０４ａ，１０４ｂは冗長構成になっている
ので、シリアル・パラレル変換部はもう１つ存在し、そ
こでも信号Ｓ７，Ｓ８に相当する直列並列変換されたデ
ータ信号が生成されている。しかし、Ｄ−フリップフロ
ップ２２４に相当するもう１つの１／２分周回路が、Ｄ
−フリップフロップ２２４と同位相のクロック信号を発
生するとは限らないために、もう１つの１／２分周回路
が、図１６に示す信号Ｓ４ｂ，Ｓ５ｂを発生する可能性
がある。この場合には、もう１つのシリアル・パラレル
変換部は入力データＳ１を信号Ｓ７ｂ，Ｓ８ｂに変換す
る。したがって、同一の入力データＳ１に対して、現用
系のシリアル・パラレル変換部が、例えば信号Ｓ７，Ｓ
８を出力し、予備系のシリアル・パラレル変換部は、信
号列の異なる信号Ｓ７ｂ，Ｓ８ｂを出力するような事態
が発生する。図１８はこうした不具合を示す図であり、
こうした場合には現用系から予備系への無瞬断切替えが
できない。図１８における「Ｆ」はフレームビットを、
「Ｄ」はデータビットを表す。

【００２５】なお、図１６、図１７において、信号Ｓ１
１〜Ｓ１４は、速度変換部２０２の書込側のタイミング
信号の１つの例を表し、信号Ｓ１５〜Ｓ１８の中の斜線
部は、セレクタ２３４，２３５で選択され読み出された
データＳ３２，Ｓ３３を示している。信号Ｓ２１〜Ｓ２
７は、こうしたセレクタ２３４，２３５の選択を可能に
するための選択信号である。信号Ｓ１５〜Ｓ２７は、歯
抜けクロックが無い読出側のクロック動作に対応してい
る。

【００２６】図１８に示した信号列の不一致の問題が解
決できたとしても、なお、図１９に示すように、フレー
ム位相がデータ処理部１０４ａとデータ処理部１０４ｂ
とで異なる問題も発生する。すなわち、付加ビット挿入
部２０８，２０９でのフレームビットの挿入タイミング
が、データ処理部１０４ａとデータ処理部１０４ｂとで
異なることがあり得、その場合には図１９に示すように
フレームビットＦの位置がずれてしまい、現用系から予
備系への無瞬断切替えができない。

【００２７】さらに、図１８に示した信号列の不一致の
問題および図１９に示したフレーム位相の不一致の問題
が解決できたとしても、スタッフ同期方式の場合には、
図２０に示すように、スタッフィング位相が、データ処
理部１０４ａとデータ処理部１０４ｂとで異なることが
ある。すなわち、図１５のＡＮＤ回路２４９で生成され
るスタッフパルスの挿入タイミングが、データ処理部１
０４ａとデータ処理部１０４ｂとで異なることがあり
得、その場合には図２０に示すようにスタッフパルス
（「スタッフ」と表示）の位置がずれてしまい、現用系
から予備系への無瞬断切替えができない。

【００２８】本発明はこのような点に鑑みてなされたも
のであり、従属同期方式の無線送信装置の現用系のデー
タ処理部と予備系のデータ処理部とにおいてデータ列お
よびフレーム位相を一致させて現用系から予備系への無
瞬断切替えを可能にした無線送信装置を提供することを
第１の目的とする。

【００２９】また、本発明は、スタッフ同期方式の無線
送信装置の現用系のデータ処理部と予備系のデータ処理
部とにおいてデータ列、フレーム位相、およびスタッフ
ィング位相を一致させて現用系から予備系への無瞬断切
替えを可能にした無線送信装置を提供することを第２の
目的とする。

【００３０】

【課題を解決するための手段】本発明では上記目的を達
成するために、図１に示すように、冗長構成の各送信符
号処理部１，２に設けられ、１つの入力データ信号を複
数のデータ信号に変換する直列並列変換手段１ａ，２ａ
と、各送信符号処理部１，２に設けられ、入力クロック
信号を分周して対応の直列並列変換手段へクロック信号
として供給するクロック分周手段１ｂ，２ｂと、一方の
送信符号処理部１のクロック分周手段１ｂの出力クロッ
ク信号に基づき他方の送信符号処理部２のクロック分周
手段２ｂをリセットし、一方の送信符号処理部１の直列
並列変換手段１ａから出力される各データ信号のデータ
列を他方の送信符号処理部２の直列並列変換手段２ａか
ら出力される各データ信号のデータ列とそれぞれ一致さ
せるリセット手段３とを、有することを特徴とする無線
送信装置が提供される。この発明は従属同期方式および
スタッフ同期方式の無線送信装置に適用できる。

【００３１】また、図２に示すように、冗長構成の各送
信符号処理部４，５に設けられ、フレームタイミング信
号を発生するフレームタイミング信号発生手段４ａ，５
ａと、各送信符号処理部４，５に設けられ、対応のフレ
ームタイミング信号発生手段からのフレームタイミング
信号に基づき入力データ信号をフレーム構成にして出力
するフレーム構成手段４ｂ，５ｂと、一方の送信符号処
理部４のフレームタイミング信号発生手段４ａの出力タ
イミング信号に基づき他方の送信符号処理部５のフレー
ムタイミング信号発生手段５ａをリセットし、一方の送
信符号処理部４のフレーム構成手段４ｂから出力される
データ信号のフレーム位相を他方の送信符号処理部５の
フレーム構成手段５ｂから出力されるデータ信号のフレ
ーム位相と一致させるリセット手段６とを、有すること
を特徴とする無線送信装置が提供される。この発明も従
属同期方式およびスタッフ同期方式の無線送信装置に適
用できる。

【００３２】さらに、図３に示すように、冗長構成の各
送信符号処理部７，８に設けられ、スタッフィングによ
る入力データ信号の速度変換を行う速度変換手段７ａ，
８ａと、各送信符号処理部７，８に設けられ、対応の速
度変換手段に書込タイミング信号を供給する書込タイミ
ング信号供給手段７ｂ，８ｂと、各送信符号処理部７，
８に設けられ、対応の速度変換手段に読出タイミング信
号を供給する読出タイミング信号供給手段７ｃ，８ｃ
と、一方の送信符号処理部７の書込タイミング信号供給
手段７ｂの出力タイミング信号に基づき他方の送信符号
処理部８の書込タイミング信号供給手段８ｂをリセット
するとともに、一方の送信符号処理部７の読出タイミン
グ信号供給手段８ｃの出力タイミング信号に基づき他方
の送信符号処理部８の読出タイミング信号供給手段８ｃ
をリセットし、一方の送信符号処理部７の速度変換手段
７ａでのスタッフィング位相を他方の送信符号処理部８
の速度変換手段８ａでのスタッフィング位相と一致させ
るリセット手段９とを、有することを特徴とする無線送
信装置が提供される。この発明はスタッフ同期方式の無
線送信装置に適用される。

【００３３】

【作用】図１に示す構成において、リセット手段３が、
一方の送信符号処理部１のクロック分周手段１ｂの出力
クロック信号の位相と、他方の送信符号処理部２のクロ
ック分周手段２ｂの出力クロック信号の位相とを一致さ
せるので、一方の送信符号処理部１の直列並列変換手段
１ａから出力される各データ信号のデータ列と、他方の
送信符号処理部２の直列並列変換手段２ａから出力され
る各データ信号のデータ列とが一致する。したがって、
一方の送信符号処理部１から他方の送信符号処理部２へ
の無瞬断切替えが可能となる。

【００３４】また、図２に示す構成において、リセット
手段６が、一方の送信符号処理部４のフレームタイミン
グ信号発生手段４ａの出力タイミング信号の位相と、他
方の送信符号処理部５のフレームタイミング信号発生手
段５ａの出力タイミング信号の位相とを一致させるの
で、一方の送信符号処理部４のフレーム構成手段４ｂか
ら出力されるデータ信号のフレーム位相と、他方の送信
符号処理部５のフレーム構成手段５ｂから出力されるデ
ータ信号のフレーム位相とが一致する。したがって、一
方の送信符号処理部４から他方の送信符号処理部５への
無瞬断切替えが可能となる。

【００３５】さらに、図３に示すスタッフ同期方式の無
線送信装置に適用された構成において、リセット手段９
が、一方の送信符号処理部７の書込タイミング信号供給
手段７ｂの出力タイミング信号の位相と、他方の送信符
号処理部８の書込タイミング信号供給手段８ｂの出力タ
イミング信号の位相とを一致させるとともに、一方の送
信符号処理部７の読出タイミング信号供給手段７ｃの出
力タイミング信号の位相と、他方の送信符号処理部８の
読出タイミング信号供給手段８ｃの出力タイミング信号
の位相とを一致させる。したがって、一方の送信符号処
理部７の速度変換手段７ａに含まれるスタッフィング用
の位相比較器の動作が、一方の送信符号処理部８の速度
変換手段８ａに含まれるスタッフィング用の位相比較器
の動作と一致する。もともと、各位相比較器は、自己の
書込クロックおよび読出クロックの位相差がある値にな
ったときにスタッフ要求信号を出力するものであるの
で、一方の送信符号処理部７の速度変換手段７ａでのス
タッフィング位相が他方の送信符号処理部８の速度変換
手段８ａでのスタッフィング位相と一致する。これによ
り、一方の送信符号処理部７から他方の送信符号処理部
８への無瞬断切替えが可能となる。

【００３６】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。最初に第１の実施例を説明する。第１の実施例は
図１に示す発明が適用されたものである。

【００３７】まず、図１に示す発明が適用された第１の
実施例の概要を、図１を参照して説明する。第１の実施
例は、冗長構成の各送信符号処理部１，２に設けられ、
１つの入力データ信号を複数のデータ信号に変換する直
列並列変換手段１ａ，２ａと、各送信符号処理部１，２
に設けられ、入力クロック信号を分周して対応の直列並
列変換手段へクロック信号として供給するクロック分周
手段１ｂ，２ｂと、一方の送信符号処理部１のクロック
分周手段１ｂの出力クロック信号に基づき他方の送信符
号処理部２のクロック分周手段２ｂをリセットし、一方
の送信符号処理部１の直列並列変換手段１ａから出力さ
れる各データ信号のデータ列を他方の送信符号処理部２
の直列並列変換手段２ａから出力される各データ信号の
データ列とそれぞれ一致させるリセット手段３とから構
成される。この第１の実施例は従属同期方式またはスタ
ッフ同期方式の無線送信装置を構成する。

【００３８】こうした構成において、リセット手段３
が、一方の送信符号処理部１のクロック分周手段１ｂの
出力クロック信号の位相と、他方の送信符号処理部２の
クロック分周手段２ｂの出力クロック信号の位相とを一
致させるので、一方の送信符号処理部１の直列並列変換
手段１ａから出力される各データ信号のデータ列と、他
方の送信符号処理部２の直列並列変換手段２ａから出力
される各データ信号のデータ列とが一致する。したがっ
て、一方の送信符号処理部１から他方の送信符号処理部
２への無瞬断切替えが可能となる。

【００３９】すなわち、図４に示すように、第１の実施
例は、現用側および予備側の送信符号処理部（データ処
理部ＤＳＵ）であるシステム１，２において、入力クロ
ックを１／２分周する一方の１／２分周器１１の出力で
他方の１／２分周器１２をリセットして、両者の出力ク
ロック位相を一致させるものである。これにより、シス
テム１，２における各シリアル・パラレル変換部から出
力されるデータ列が一致する。

【００４０】図５は第１の実施例の詳細な回路図であ
る。第１の実施例の回路は、図１３および図１５に示す
回路と基本的には同じ構成であるので、図５では、相違
する構成部分を主に表示し、図１３および図１５に示す
回路と同じ部分には同じ符号を付して、それらの説明を
省略する。

【００４１】図５では、一方（システム１）のデータ処
理部１０４ａのインバータ２２５，Ｄ−フリップフロッ
プ２２４に対応して、他方（システム２）のデータ処理
部１０４ｂのインバータ２２５ｂ，Ｄ−フリップフロッ
プ２２４ｂが図示される。

【００４２】第１の実施例では、リセット回路２０が新
たに設けられる。すなわち、システム１側において、イ
ンバータ２２５の出力信号Ｓ３を取り出して２つのイン
バータ２１，２２を経由してＮＡＮＤ回路２３の一方の
入力端へ入力し、ＮＡＮＤ回路２３の他方の入力端へＤ
−フリップフロップ２２４のＱ出力Ｓ４を入力する。Ｎ
ＡＮＤ回路２３の出力はＯＲ回路２４へ送る。同様に、
システム２側において、インバータ２２５ｂの出力信号
Ｓ３ｂを取り出して２つのインバータ２５，２６を経由
してＮＡＮＤ回路２７の一方の入力端へ入力し、ＮＡＮ
Ｄ回路２７の他方の入力端へＤ−フリップフロップ２２
４ｂのＱ出力Ｓ４ｂを入力する。ＮＡＮＤ回路２７の出
力はＯＲ回路２８へ送る。

【００４３】ＯＲ回路２４，２８には、切替え制御部１
２４等から選択制御信号がそれぞれ送られる。すなわ
ち、システム１が現用系として選択されているときに
は、ＯＲ回路２８にＨレベル信号が送られるとともに、
ＯＲ回路２４にＬレベル信号が送られ、また、システム
２が現用系として選択されているときには、ＯＲ回路２
４にＨレベル信号が送られるとともに、ＯＲ回路２８に
Ｌレベル信号が送られる。ＯＲ回路２４の出力はＤ−フ
リップフロップ２２４ｂのＳ入力端子へ送られ、ＯＲ回
路２８の出力はＤ−フリップフロップ２２４のＳ入力端
子へ送られる。

【００４４】こうした構成において、例えば、システム
１が現用系であって、ＯＲ回路２８にＨレベル信号が送
られるとともに、ＯＲ回路２４にＬレベル信号が送られ
ているとする。そして、Ｄ−フリップフロップ２２４，
２２４ｂはいずれも、Ｓ入力端子にＨレベル信号が入力
されているときには、その信号の影響を受けないが、Ｌ
レベル信号が入力されたときには、Ｑ出力端子からＨレ
ベル信号を出力し、反転Ｑ出力端子からＬレベル信号を
出力するものとする。

【００４５】この場合、ＯＲ回路２８はＨレベル信号を
Ｄ−フリップフロップ２２４のＳ入力端子へ出力するの
で、システム１側のＤ−フリップフロップ２２４はシス
テム２側のＮＡＮＤ回路２７の出力の影響を受けない。
一方、ＯＲ回路２４はＮＡＮＤ回路２３の出力をそのま
まＤ−フリップフロップ２２４ｂのＳ入力端子へ出力す
る。ＮＡＮＤ回路２３は、信号Ｓ４，Ｓ３がともにＨレ
ベルのときにＬレベル信号を出力し、これが、システム
２側のＤ−フリップフロップ２２４ｂのＳ入力端子へ出
力される。したがって、システム１側の信号Ｓ４，Ｓ３
がともにＨレベルのときに、システム２側の信号Ｓ４ｂ
がＨレベルになる。すなわち、入力クロックを１／２分
周する一方の１／２分周器であるＤ−フリップフロップ
２２４の出力クロック位相と、他方の１／２分周器であ
るＤ−フリップフロップ２２４ｂの出力クロック位相と
が一致したことになり、これにより、システム１，２に
おける各シリアル・パラレル変換部から出力されるデー
タ列が一致する。なお、システム２が現用系であって、
ＯＲ回路２４にＨレベル信号が送られるとともに、ＯＲ
回路２８にＬレベル信号が送られている場合は、システ
ム１とシステム２とが反転するだけで、動作は同じであ
る。かくして、本実施例装置が従属同期方式であり、か
つフレーム位相が一致していれば、現用系から予備系へ
の無瞬断切替えが可能となる。また、本実施例装置がス
タッフ同期方式である場合には、フレーム位相およびス
タッフィング位相が一致していれば、現用系から予備系
への無瞬断切替えが可能となる。

【００４６】次に、第２の実施例を説明する。第２の実
施例は図２に示す発明が適用されたものである。まず、
図２に示す発明が適用された第２の実施例の概要を、図
２を参照して説明する。

【００４７】第２の実施例は、冗長構成の各送信符号処
理部４，５に設けられ、フレームタイミング信号を発生
するフレームタイミング信号発生手段４ａ，５ａと、各
送信符号処理部４，５に設けられ、対応のフレームタイ
ミング信号発生手段からのフレームタイミング信号に基
づき入力データ信号をフレーム構成にして出力するフレ
ーム構成手段４ｂ，５ｂと、一方の送信符号処理部４の
フレームタイミング信号発生手段４ａの出力タイミング
信号に基づき他方の送信符号処理部５のフレームタイミ
ング信号発生手段５ａをリセットし、一方の送信符号処
理部４のフレーム構成手段４ｂから出力されるデータ信
号のフレーム位相を他方の送信符号処理部５のフレーム
構成手段５ｂから出力されるデータ信号のフレーム位相
と一致させるリセット手段６とから構成される。この第
２の実施例は従属同期方式の無線送信装置を構成する。

【００４８】こうした構成において、リセット手段６
が、一方の送信符号処理部４のフレームタイミング信号
発生手段４ａの出力タイミング信号の位相と、他方の送
信符号処理部５のフレームタイミング信号発生手段５ａ
の出力タイミング信号の位相とを一致させるので、一方
の送信符号処理部４のフレーム構成手段４ｂから出力さ
れるデータ信号のフレーム位相と、他方の送信符号処理
部５のフレーム構成手段５ｂから出力されるデータ信号
のフレーム位相とが一致する。したがって、一方の送信
符号処理部４から他方の送信符号処理部５への無瞬断切
替えが可能となる。

【００４９】すなわち、図６に示すように、第２の実施
例では、送信符号処理部（データ処理部ＤＰＵ）である
システム１，２において、ＰＬＬ回路１３、１／Ｎカウ
ンタ１４、および１／Ｍカウンタ１５がフレームタイミ
ング信号発生手段４ａを構成し、ＰＬＬ回路１６、１／
Ｎカウンタ１７、および１／Ｍカウンタ１８がフレーム
タイミング信号発生手段４ｂを構成する。１／Ｎカウン
タ１４，１７はサブフレームタイミングを発生し、１／
Ｍカウンタ１５，１８はマルチフレームタイミングを発
生する。そして、一方の１／Ｍカウンタ１５のキャリー
アウトで他方の１／Ｎカウンタ１７および１／Ｍカウン
タ１８をリセットして、１／Ｎカウンタ１４、１／Ｍカ
ウンタ１５、１／Ｎカウンタ１７、および１／Ｍカウン
タ１８が互いに同期動作するようにしている。これによ
り、システム１，２におけるフレーム位相が一致する。

【００５０】図７は第２の実施例の詳細な回路図であ
る。第２の実施例の回路は、図１３に示す回路と基本的
には同じ構成であるので、図７では、相違する構成部分
を主に表示し、図１３に示す回路と同じ部分には同じ符
号を付して、それらの説明を省略する。

【００５１】図７では、一方（システム１）のデータ処
理部１０４ａのＰＬＬ回路２１２，１／Ｎカウンタ２４
２，フレームビット発生部２１４，１／Ｍカウンタ２４
３，スクランブルパターン発生部２１３に対応して、他
方（システム２）のデータ処理部１０４ｂのＰＬＬ回路
２１２ｂ，１／Ｎカウンタ２４２ｂ，フレームビット発
生部２１４ｂ，１／Ｍカウンタ２４３ｂ，スクランブル
パターン発生部２１３ｂが図示される。

【００５２】第２の実施例では、リセット回路３０が新
たに設けられる。すなわち、システム１側の１／Ｍカウ
ンタ２４３の出力がＯＲ回路３１へ入力され、また、シ
ステム２側の１／Ｍカウンタ２４３ｂの出力がＯＲ回路
３２へ入力される。

【００５３】ＯＲ回路３１，３２には、切替え制御部１
２４等から選択制御信号がそれぞれ送られる。すなわ
ち、システム１が現用系として選択されているときに
は、ＯＲ回路３２にＨレベル信号が送られるとともに、
ＯＲ回路３１にＬレベル信号が送られ、また、システム
２が現用系として選択されているときには、ＯＲ回路３
１にＨレベル信号が送られるとともに、ＯＲ回路３２に
Ｌレベル信号が送られる。ＯＲ回路３１の出力は、シス
テム２側の１／Ｍカウンタ２４３ｂおよび１／Ｎカウン
タ２４２ｂのリセット（Ｒ）端子へ送られ、ＯＲ回路３
２の出力は、システム１側の１／Ｍカウンタ２４３およ
び１／Ｎカウンタ２４２のリセット（Ｒ）端子へ送られ
る。

【００５４】こうした構成において、例えば、システム
１が現用系であって、ＯＲ回路３２にＨレベル信号が送
られるとともに、ＯＲ回路３１にＬレベル信号が送られ
ているとする。そして、１／Ｍカウンタ２４３，２４３
ｂおよび１／Ｎカウンタ２４２，２４２ｂはいずれも、
リセット端子にＨレベル信号が入力されているときに
は、その信号の影響を受けないが、Ｌレベル信号が入力
されたときにはリセットされる。

【００５５】この場合、ＯＲ回路３２はＨレベル信号を
システム１側の１／Ｍカウンタ２４３および１／Ｎカウ
ンタ２４２のリセット（Ｒ）端子へ出力するので、１／
Ｍカウンタ２４３および１／Ｎカウンタ２４２はシステ
ム２側の１／Ｍカウンタ２４３ｂの出力の影響を受けな
い。一方、ＯＲ回路３１は、１／Ｍカウンタ２４３のＬ
レベルのキャリーアウト出力をそのままシステム２側の
１／Ｍカウンタ２４３ｂおよび１／Ｎカウンタ２４２ｂ
のリセット端子へ出力する。したがって、システム１側
の１／Ｍカウンタ２４３と、システム２側の１／Ｍカウ
ンタ２４３ｂおよび１／Ｎカウンタ２４２ｂとが同期動
作を行う。これにより、システム１，２において、一方
のデータ信号のフレーム位相と、他方のデータ信号のフ
レーム位相とが一致する。なお、システム２が現用系で
あって、ＯＲ回路３１にＨレベル信号が送られるととも
に、ＯＲ回路３２にＬレベル信号が送られている場合
は、システム１とシステム２とが反転するだけで、動作
は同じである。

【００５６】かくして、本実施例装置では、データ列が
一致していれば、現用系から予備系への無瞬断切替えが
可能となる。次に、第３の実施例を説明する。第３の実
施例には、図２に示した発明が適用されるとともに、図
３に示した発明が適用される。第３の実施例はスタッフ
同期方式の無線送信装置を構成する。

【００５７】まず、図２に示した発明が適用された第３
の実施例の第１部分の概要を図８を参照して説明する。
図中、発振器（ＯＳＣ）４１がシステム１，２に共用さ
れ、発振器４１、１／Ｎカウンタ４２、および１／Ｍカ
ウンタ４３が、システム１側のフレームタイミング信号
発生手段４ａを構成し、発振器４１、１／Ｎカウンタ４
４、および１／Ｍカウンタ４５が、システム２側のフレ
ームタイミング信号発生手段４ｂを構成する。１／Ｎカ
ウンタ４２，４４はサブフレームタイミングを発生し、
１／Ｍカウンタ４３，４５はマルチフレームタイミング
を発生する。そして、一方の１／Ｍカウンタ４３のキャ
リーアウトで他方の１／Ｎカウンタ４４および１／Ｍカ
ウンタ４５をリセットして、１／Ｎカウンタ４２、１／
Ｍカウンタ４３、１／Ｎカウンタ４４、および１／Ｍカ
ウンタ４５が同期動作するようにしている。これによ
り、システム１，２におけるフレーム位相が一致する。

【００５８】つぎに、図３に示した発明が適用された第
３の実施例の第２部分の概要を、図３を参照して説明す
る。第３の実施例の第２部分は、冗長構成の各送信符号
処理部７，８に設けられ、スタッフィングによる入力デ
ータ信号の速度変換を行う速度変換手段７ａ，８ａと、
各送信符号処理部７，８に設けられ、対応の速度変換手
段に書込タイミング信号を供給する書込タイミング信号
供給手段７ｂ，８ｂと、各送信符号処理部７，８に設け
られ、対応の速度変換手段に読出タイミング信号を供給
する読出タイミング信号供給手段７ｃ，８ｃと、一方の
送信符号処理部７の書込タイミング信号供給手段７ｂの
出力タイミング信号に基づき他方の送信符号処理部８の
書込タイミング信号供給手段８ｂをリセットするととも
に、一方の送信符号処理部７の読出タイミング信号供給
手段８ｃの出力タイミング信号に基づき他方の送信符号
処理部８の読出タイミング信号供給手段８ｃをリセット
し、一方の送信符号処理部７の速度変換手段７ａでのス
タッフィング位相を他方の送信符号処理部８の速度変換
手段８ａでのスタッフィング位相と一致させるリセット
手段９とから構成される。

【００５９】こうした構成において、リセット手段９
が、一方の送信符号処理部７の書込タイミング信号供給
手段７ｂの出力タイミング信号の位相と、他方の送信符
号処理部８の書込タイミング信号供給手段８ｂの出力タ
イミング信号の位相とを一致させるとともに、一方の送
信符号処理部７の読出タイミング信号供給手段７ｃの出
力タイミング信号の位相と、他方の送信符号処理部８の
読出タイミング信号供給手段８ｃの出力タイミング信号
の位相とを一致させる。したがって、一方の送信符号処
理部７の速度変換手段７ａに含まれるスタッフィング用
の位相比較器の動作が、一方の送信符号処理部８の速度
変換手段８ａに含まれるスタッフィング用の位相比較器
の動作と一致する。もともと、各位相比較器は、自己の
書込クロックおよび読出クロックの位相差がある値にな
ったときにスタッフ要求信号を出力するものであるの
で、一方の送信符号処理部７の速度変換手段７ａでのス
タッフィング位相が他方の送信符号処理部８の速度変換
手段８ａでのスタッフィング位相と一致する。これによ
り、一方の送信符号処理部７から他方の送信符号処理部
８への無瞬断切替えが可能となる。

【００６０】図９は、第３の実施例のうちの上記の第１
部分および第２部分の読出側の構成に関する詳細な回路
図である。第３の実施例の回路は、図１５に示す回路と
基本的には同じ構成であるので、図９では、相違する構
成部分を主に表示し、図１５に示す回路と同じ部分には
同じ符号を付して、それらの説明を省略する。

【００６１】図９では、一方（システム１）のデータ処
理部１０４ａのＡＮＤ回路２４９，２４７、１／Ｎカウ
ンタ２４２、フレームビット発生部２１４、１／Ｍカウ
ンタ２４３、スクランブルパターン発生部２１３、Ｄ−
フリップフロップ２３９，２４０に対応して、他方（シ
ステム２）のデータ処理部１０４ｂのＡＮＤ回路２４９
ｂ，２４７ｂ、１／Ｎカウンタ２４２ｂ、フレームビッ
ト発生部２１４ｂ、１／Ｍカウンタ２４３ｂ、スクラン
ブルパターン発生部２１３ｂ、Ｄ−フリップフロップ２
３９ｂ，２４０ｂが図示される。

【００６２】第３の実施例では、リセット回路５０が新
たに設けられる。すなわち、システム１側の１／Ｍカウ
ンタ２４３の出力がシステム２側の１／Ｍカウンタ２４
３ｂおよび１／Ｎカウンタ２４２ｂのリセット（Ｒ）端
子へ送られる。

【００６３】また、システム１側のＤ−フリップフロッ
プ２３９のＱ出力Ｓ２１とＤ−フリップフロップ２４０
のＱ出力Ｓ２３とがＮＡＮＤ回路５１へ入力される。そ
してシステム１，２共用の発振器２１９の出力が、イン
バータ５２，５３を経由してＮＡＮＤ回路５１へ入力さ
れる。ＮＡＮＤ回路５１の出力はＯＲ回路５４へ送られ
る。同様に、システム２側のＤ−フリップフロップ２３
９ｂのＱ出力Ｓ２１ｂとＤ−フリップフロップ２４０ｂ
のＱ出力Ｓ２３ｂとがＮＡＮＤ回路５５へ入力される。
そしてシステム１，２共用の発振器２１９の出力が、イ
ンバータ５６，５７を経由してＮＡＮＤ回路５５へ入力
される。ＮＡＮＤ回路５５の出力はＯＲ回路５８へ送ら
れる。

【００６４】ＯＲ回路５４，５８には、切替え制御部１
２４等から選択制御信号がそれぞれ送られる。すなわ
ち、システム１が現用系として選択されているときに
は、ＯＲ回路５８にＨレベル信号が送られるとともに、
ＯＲ回路５４にＬレベル信号が送られ、また、システム
２が現用系として選択されているときには、ＯＲ回路５
４にＨレベル信号が送られるとともに、ＯＲ回路５８に
Ｌレベル信号が送られる。ＯＲ回路５４の出力はＤ−フ
リップフロップ２３９ｂ，２４０ｂの各Ｓ入力端子へ送
られ、ＯＲ回路５８の出力はＤ−フリップフロップ２３
９，２４０の各Ｓ入力端子へ送られる。

【００６５】こうした構成において、まず、システム１
側の１／Ｍカウンタ２４３のＬレベルのキャリーアウト
出力をそのままシステム２側の１／Ｍカウンタ２４３ｂ
および１／Ｎカウンタ２４２ｂのリセット端子へ出力す
る。したがって、システム１側の１／Ｍカウンタ２４３
と、システム２側の１／Ｍカウンタ２４３ｂおよび１／
Ｎカウンタ２４２ｂとが同期動作を行う。これにより、
システム１，２において、一方のデータ信号のフレーム
位相と、他方のデータ信号のフレーム位相とが一致す
る。

【００６６】そして、例えば、システム１が現用系であ
って、ＯＲ回路５８にＨレベル信号が送られるととも
に、ＯＲ回路５４にＬレベル信号が送られているとす
る。そして、Ｄ−フリップフロップ２３９，２４０，２
３９ｂ，２４０ｂはいずれも、Ｓ入力端子にＨレベル信
号が入力されているときには、その信号の影響を受けな
いが、Ｌレベル信号が入力されたときには、Ｑ出力端子
からＨレベル信号を出力し、反転Ｑ出力端子からＬレベ
ル信号を出力するものとする。

【００６７】この場合、ＯＲ回路５８はＨレベル信号を
Ｄ−フリップフロップ２３９，２４０の各Ｓ入力端子へ
出力するので、システム１側のＤ−フリップフロップ２
３９，２４０はシステム２側のＮＡＮＤ回路５５の出力
の影響を受けない。一方、ＯＲ回路５４はＮＡＮＤ回路
５１の出力をそのままＤ−フリップフロップ２３９ｂ，
２４０ｂの各Ｓ入力端子へ出力する。ＮＡＮＤ回路５１
は、信号Ｓ２１，Ｓ２３および発振器２１９の出力がと
もにＨレベルのときにＬレベル信号を出力し、これが、
システム２側のＤ−フリップフロップ２３９ｂ，２４０
ｂの各Ｓ入力端子へ出力される。したがって、システム
１側の信号Ｓ２１，Ｓ２３および発振器２１９の出力が
ともにＨレベルのときに、システム２側の信号Ｓ２１
ｂ，２３ｂがＨレベルになる。すなわち、システム１，
２において、スタッフィングを行う速度変換回路の読出
側クロックが同期動作することになる。なお、システム
２が現用系であって、ＯＲ回路５４にＨレベル信号が送
られるとともに、ＯＲ回路５８にＬレベル信号が送られ
ている場合は、システム１とシステム２とが反転するだ
けで、動作は同じである。

【００６８】図１０は、第３の実施例のうちの上記の第
２部分の書込側の構成に関する詳細な回路図である。第
３の実施例の回路は、図１５に示す回路と基本的には同
じ構成であるので、図１０では、相違する構成部分を主
に表示し、図１５に示す回路と同じ部分には同じ符号を
付して、それらの説明を省略する。

【００６９】図１０では、一方（システム１）のデータ
処理部１０４ａのＤ−フリップフロップ２２４，２４
４，２４５に対応して、他方（システム２）のデータ処
理部１０４ｂのＤ−フリップフロップ２２４ｂ，２４４
ｂ，２４５ｂが図示される。

【００７０】第３の実施例では、リセット回路６０が新
たに設けられる。すなわち、システム１側のＤ−フリッ
プフロップ２４４のＱ出力Ｓ１１とＤ−フリップフロッ
プ２４５のＱ出力Ｓ１３とがＮＡＮＤ回路６１へ入力さ
れる。そしてＤ−フリップフロップ２２４のＱ出力Ｓ４
が、インバータ６２，６３を経由してＮＡＮＤ回路６１
へ入力される。ＮＡＮＤ回路６１の出力はＯＲ回路６４
へ送られる。同様に、システム２側のＤ−フリップフロ
ップ２４４ｂのＱ出力Ｓ１１ｂとＤ−フリップフロップ
２４５ｂのＱ出力Ｓ１３ｂとがＮＡＮＤ回路６５へ入力
される。そしてＤ−フリップフロップ２２４ｂのＱ出力
Ｓ４ｂが、インバータ６６，６７を経由してＮＡＮＤ回
路６５へ入力される。ＮＡＮＤ回路６５の出力はＯＲ回
路６８へ送られる。

【００７１】ＯＲ回路６４，６８には、切替え制御部１
２４等から選択制御信号がそれぞれ送られる。すなわ
ち、システム１が現用系として選択されているときに
は、ＯＲ回路６８にＨレベル信号が送られるとともに、
ＯＲ回路６４にＬレベル信号が送られ、また、システム
２が現用系として選択されているときには、ＯＲ回路６
４にＨレベル信号が送られるとともに、ＯＲ回路６８に
Ｌレベル信号が送られる。ＯＲ回路６４の出力はＤ−フ
リップフロップ２４４ｂ，２４５ｂの各Ｓ入力端子へ送
られ、ＯＲ回路６８の出力はＤ−フリップフロップ２４
４，２４５の各Ｓ入力端子へ送られる。

【００７２】こうした構成において、例えば、システム
１が現用系であって、ＯＲ回路６８にＨレベル信号が送
られるとともに、ＯＲ回路６４にＬレベル信号が送られ
ているとする。そして、Ｄ−フリップフロップ２４４，
２４５，２４４ｂ，２４５ｂはいずれも、Ｓ入力端子に
Ｈレベル信号が入力されているときには、その信号の影
響を受けないが、Ｌレベル信号が入力されたときには、
Ｑ出力端子からＨレベル信号を出力し、反転Ｑ出力端子
からＬレベル信号を出力するものとする。

【００７３】この場合、ＯＲ回路６８はＨレベル信号を
Ｄ−フリップフロップ２４４，２４５の各Ｓ入力端子へ
出力するので、システム１側のＤ−フリップフロップ２
４４，２４５はシステム２側のＮＡＮＤ回路６５の出力
の影響を受けない。一方、ＯＲ回路６４はＮＡＮＤ回路
６１の出力をそのままＤ−フリップフロップ２４４ｂ，
２４５ｂの各Ｓ入力端子へ出力する。ＮＡＮＤ回路６１
は、信号Ｓ１１，Ｓ１３，Ｓ４がともにＨレベルのとき
にＬレベル信号を出力し、これが、システム２側のＤ−
フリップフロップ２４４ｂ，２４５ｂの各Ｓ入力端子へ
出力される。したがって、システム１側の信号Ｓ１１，
Ｓ１３，Ｓ４がともにＨレベルのときに、システム２側
の信号Ｓ１１ｂ，１３ｂがＨレベルになる。すなわち、
システム１，２において、スタッフィングを行う速度変
換回路の書込側クロックが同期動作することになる。な
お、システム２が現用系であって、ＯＲ回路６４にＨレ
ベル信号が送られるとともに、ＯＲ回路６８にＬレベル
信号が送られている場合は、システム１とシステム２と
が反転するだけで、動作は同じである。

【００７４】かくして、第３の実施例では、システム
１，２において、フレーム位相が一致し、また、スタッ
フィングを行う速度変換回路の書込側のクロックが同期
動作するとともに、読出側のクロックが同期動作するこ
とにより、スタッフィング位相が一致する。したがっ
て、データ列が一致していれば、現用系から予備系への
無瞬断切替えが可能となる。

【００７５】なお、上記いずれの実施例でも、直列並列
変換部において入力信号を２つに変換しているが、これ
は４ＰＳＫ変調を行うことに起因しており、他の変調方
式の場合には変換数はさらに多くなることもあり得る。
そうした場合でも、本発明は適用可能である。

【００７６】また、フレーム位相の一致のために、シス
テム１，２においてサブフレームタイミングおよびマル
チフレームタイミングの各一致を行うようにしている
が、フレーム構成が単一の場合には、単にフレームタイ
ミングの一致を行うだけでよい。

【００７７】

【発明の効果】以上説明したように本発明の従属同期方
式の無線送信装置では、現用系のデータ処理部と予備系
のデータ処理部とにおいて一方の系のクロック分周器の
出力に基づいて他方の系のクロック分周器をリセットす
ることにより両系のデータ列を一致させ，かつ、一方の
系のフレームタイミング信号発生器の出力に基づいて他
方の系のフレームタイミング信号発生器をリセットする
ことにより両系のフレーム位相を一致させた。これによ
り、現用系から予備系への無瞬断切替えが可能となる。

【００７８】また、本発明のスタッフ同期方式の無線送
信装置では、現用系のデータ処理部と予備系のデータ処
理部とにおいて上記のように両系のデータ列、フレーム
位相を一致させ，かつ、書込クロックおよび読出クロッ
クを両系で同期することにより、スタッフィングのため
の両系の位相比較器の動作を一致させてスタッフィング
位相を一致させた。これにより、現用系から予備系への
無瞬断切替えが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の原理説明図である。

【図２】本発明の第２の原理説明図である。

【図３】本発明の第３の原理説明図である。

【図４】第１の実施例の要部説明図である。

【図５】第１の実施例の回路図である。

【図６】第２の実施例の要部説明図である。

【図７】第２の実施例の回路図である。

【図８】第３の実施例の第１の要部説明図である。

【図９】第３の実施例の読出側回路図である。

【図１０】第３の実施例の書込側回路図である。

【図１１】従来の無線装置の構成図である。

【図１２】従属同期方式のＤＰＵ内部構成図である。

【図１３】速度変換部等の回路図である。

【図１４】スタッフ同期方式のＤＰＵ内部構成図であ
る。

【図１５】速度変換部等の回路図である。

【図１６】ＤＰＵ各部のタイミングチャートである。

【図１７】ＤＰＵ各部のタイミングチャートである。

【図１８】従来のデータ列が異なる場合を示す図であ
り、（Ａ）はシステム１側のデータ列を示し、（Ｂ）は
システム２側のデータ列を示す。

【図１９】従来のフレーム位相が異なる場合を示す図で
ある。

【図２０】従来のフタッフィング位相が異なる場合を示
す図である。

【符号の説明】 １ 送信符号処理部 １ａ 直列並列変換手段 １ｂ クロック分周手段 ２ 送信符号処理部 ２ａ 直列並列変換手段 ２ｂ クロック分周手段 ３ リセット手段 ４ 送信符号処理部 ４ａ フレームタイミング信号発生手段 ４ｂ フレーム構成手段 ５ 送信符号処理部 ５ａ フレームタイミング信号発生手段 ５ｂ フレーム構成手段 ６ リセット手段６ ７ 送信符号処理部 ７ａ 速度変換手段 ７ｂ 書込タイミング信号供給手段 ７ｃ 読出タイミング信号供給手段 ８ 送信符号処理部 ８ａ 速度変換手段 ８ｂ 書込タイミング信号供給手段 ８ｃ 読出タイミング信号供給手段 ９ リセット手段

Claims (8)

【特許請求の範囲】
1. 【請求項１】 冗長構成の送信符号処理部を少なくとも
   備えたホットスタンバイ方式の無線送信装置において、 各送信符号処理部に設けられ、１つの入力データ信号を
   複数のデータ信号に変換する直列並列変換手段と、 前記各送信符号処理部に設けられ、入力クロック信号を
   分周して対応の直列並列変換手段へクロック信号として
   供給するクロック分周手段と、 一方の送信符号処理部のクロック分周手段の出力クロッ
   ク信号に基づき他方の送信符号処理部のクロック分周手
   段をリセットし、前記一方の送信符号処理部の直列並列
   変換手段から出力される各データ信号のデータ列を前記
   他方の送信符号処理部の直列並列変換手段から出力され
   る各データ信号のデータ列とそれぞれ一致させるリセッ
   ト手段と、 を有することを特徴とする無線送信装置。
2. 【請求項２】 冗長構成の送信符号処理部を少なくとも
   備えたホットスタンバイ方式の無線送信装置において、 各送信符号処理部に設けられ、フレームタイミング信号
   を発生するフレームタイミング信号発生手段と、 前記各送信符号処理部に設けられ、対応のフレームタイ
   ミング信号発生手段からのフレームタイミング信号に基
   づき入力データ信号をフレーム構成にして出力するフレ
   ーム構成手段と、 一方の送信符号処理部のフレームタイミング信号発生手
   段の出力タイミング信号に基づき他方の送信符号処理部
   のフレームタイミング信号発生手段をリセットし、前記
   一方の送信符号処理部のフレーム構成手段から出力され
   るデータ信号のフレーム位相を前記他方の送信符号処理
   部のフレーム構成手段から出力されるデータ信号のフレ
   ーム位相と一致させるリセット手段と、 を有することを特徴とする無線送信装置。
3. 【請求項３】 前記各フレームタイミング信号発生手段
   は、サブフレームタイミング信号を発生するサブフレー
   ムタイミング信号発生手段と、マルチフレームタイミン
   グ信号を発生するマルチフレームタイミング信号発生手
   段とをそれぞれ含み、前記リセット手段は、現用系のマ
   ルチフレームタイミング信号発生手段の出力信号に基づ
   き、予備系のサブフレームタイミング信号発生手段およ
   びマルチフレームタイミング信号発生手段をリセットす
   ることを特徴とする請求項２記載の無線送信装置。
4. 【請求項４】 前記無線送信装置が従属同期方式である
   場合には、前記無線送信装置は、前記各送信符号処理部
   に設けられた、入力クロック信号に同期するＰＬＬ回路
   を有し、前記各フレームタイミング信号発生手段は、対
   応のＰＬＬ回路の出力信号に基づきフレームタイミング
   信号をそれぞれ発生することを特徴とする請求項２記載
   の無線送信装置。
5. 【請求項５】 前記無線送信装置がスタッフ同期方式で
   ある場合には、前記無線送信装置は、前記各送信符号処
   理部に共用の発振器を有し、前記各フレームタイミング
   信号発生手段は、前記発振器の出力信号に基づきフレー
   ムタイミング信号をそれぞれ発生することを特徴とする
   請求項２記載の無線送信装置。
6. 【請求項６】 冗長構成の送信符号処理部を少なくとも
   備えたホットスタンバイ方式の無線送信装置において、 各送信符号処理部に設けられ、１つの入力データ信号を
   複数のデータ信号に変換する直列並列変換手段と、 前記各送信符号処理部に設けられ、入力クロック信号を
   分周して対応の直列並列変換手段へクロック信号として
   供給するクロック分周手段と、 一方の送信符号処理部のクロック分周手段の出力クロッ
   ク信号に基づき他方の送信符号処理部のクロック分周手
   段をリセットし、前記一方の送信符号処理部の直列並列
   変換手段から出力される各データ信号のデータ列を前記
   他方の送信符号処理部の直列並列変換手段から出力され
   る各データ信号のデータ列と一致させる第１のリセット
   手段と、 前記各送信符号処理部に設けられ、フレームタイミング
   信号を発生するフレームタイミング信号発生手段と、 前記各送信符号処理部に設けられ、対応のフレームタイ
   ミング信号発生手段からのフレームタイミング信号に基
   づき入力データ信号をフレーム構成にして出力するフレ
   ーム構成手段と、 一方の送信符号処理部のフレームタイミング信号発生手
   段の出力タイミング信号に基づき他方の送信符号処理部
   のフレームタイミング信号発生手段をリセットし、前記
   一方の送信符号処理部のフレーム構成手段から出力され
   る各データ信号のフレーム位相を前記他方の送信符号処
   理部のフレーム構成手段から出力される各データ信号の
   フレーム位相と一致させる第２のリセット手段と、 を有することを特徴とする無線送信装置。
7. 【請求項７】 冗長構成の送信符号処理部を少なくとも
   備えてホットスタンバイ方式で作動するとともに、前記
   各送信符号処理部ではスタッフ同期方式により同期をと
   る無線送信装置において、 前記各送信符号処理部に設けられ、スタッフィングによ
   る入力データ信号の速度変換を行う速度変換手段と、 前記各送信符号処理部に設けられ、対応の速度変換手段
   に書込タイミング信号を供給する書込タイミング信号供
   給手段と、 前記各送信符号処理部に設けられ、対応の速度変換手段
   に読出タイミング信号を供給する読出タイミング信号供
   給手段と、 一方の送信符号処理部の書込タイミング信号供給手段の
   出力タイミング信号に基づき他方の送信符号処理部の書
   込タイミング信号供給手段をリセットするとともに、前
   記一方の送信符号処理部の読出タイミング信号供給手段
   の出力タイミング信号に基づき前記他方の送信符号処理
   部の読出タイミング信号供給手段をリセットし、前記一
   方の送信符号処理部の速度変換手段でのスタッフィング
   位相を前記他方の送信符号処理部の速度変換手段でのス
   タッフィング位相と一致させるリセット手段と、 を有することを特徴とする無線送信装置。
8. 【請求項８】 冗長構成の送信符号処理部を少なくとも
   備えてホットスタンバイ方式で作動するとともに、前記
   各送信符号処理部ではスタッフ同期方式により同期をと
   る無線送信装置において、 前記各送信符号処理部に設けられ、１つの入力データ信
   号を複数のデータ信号に変換する直列並列変換手段と、 前記各送信符号処理部に設けられ、入力クロック信号を
   分周して対応の直列並列変換手段へクロック信号として
   供給するクロック分周手段と、 一方の送信符号処理部のクロック分周手段の出力クロッ
   ク信号に基づき他方の送信符号処理部のクロック分周手
   段をリセットし、前記一方の送信符号処理部の直列並列
   変換手段から出力される各データ信号のデータ列を前記
   他方の送信符号処理部の直列並列変換手段から出力され
   る各データ信号のデータ列と一致させる第１のリセット
   手段と、 前記各送信符号処理部に設けられ、フレームタイミング
   信号を発生するフレームタイミング信号発生手段と、 前記各送信符号処理部に設けられ、対応のフレームタイ
   ミング信号発生手段からのフレームタイミング信号に基
   づき入力データ信号をフレーム構成にして出力するフレ
   ーム構成手段と、 一方の送信符号処理部のフレームタイミング信号発生手
   段の出力タイミング信号に基づき他方の送信符号処理部
   のフレームタイミング信号発生手段をリセットし、前記
   一方の送信符号処理部のフレーム構成手段から出力され
   る各データ信号のフレーム位相を前記他方の送信符号処
   理部のフレーム構成手段から出力される各データ信号の
   フレーム位相と一致させる第２のリセット手段と、 前記各送信符号処理部に設けられ、スタッフィングによ
   る入力データ信号の速度変換を行う速度変換手段と、 前記各送信符号処理部に設けられ、対応の速度変換手段
   に書込タイミング信号を供給する書込タイミング信号供
   給手段と、 前記各送信符号処理部に設けられ、対応の速度変換手段
   に読出タイミング信号を供給する読出タイミング信号供
   給手段と、 一方の送信符号処理部の書込タイミング信号供給手段の
   出力タイミング信号に基づき他方の送信符号処理部の書
   込タイミング信号供給手段をリセットするとともに、前
   記一方の送信符号処理部の読出タイミング信号供給手段
   の出力タイミング信号に基づき前記他方の送信符号処理
   部の読出タイミング信号供給手段をリセットし、前記一
   方の送信符号処理部の速度変換手段でのスタッフィング
   位相を前記他方の送信符号処理部の速度変換手段でのス
   タッフィング位相と一致させる第３のリセット手段と、 を有することを特徴とする無線送信装置。